JP5056533B2 - ミキサ回路 - Google Patents

ミキサ回路 Download PDF

Info

Publication number
JP5056533B2
JP5056533B2 JP2008086898A JP2008086898A JP5056533B2 JP 5056533 B2 JP5056533 B2 JP 5056533B2 JP 2008086898 A JP2008086898 A JP 2008086898A JP 2008086898 A JP2008086898 A JP 2008086898A JP 5056533 B2 JP5056533 B2 JP 5056533B2
Authority
JP
Japan
Prior art keywords
transistor
signal
input
turned
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008086898A
Other languages
English (en)
Other versions
JP2009239863A (ja
Inventor
大輔 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2008086898A priority Critical patent/JP5056533B2/ja
Priority to US12/335,570 priority patent/US7804351B2/en
Publication of JP2009239863A publication Critical patent/JP2009239863A/ja
Application granted granted Critical
Publication of JP5056533B2 publication Critical patent/JP5056533B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1441—Balanced arrangements with transistors using field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1458—Double balanced arrangements, i.e. where both input signals are differential
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1491—Arrangements to linearise a transconductance stage of a mixer arrangement
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
    • H03D2200/0041—Functional aspects of demodulators
    • H03D2200/0084—Lowering the supply voltage and saving power

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Description

本発明は、信号のミキシングを行うミキサ（mixer）回路に関する。
ミキサ回路は、２つの異なる周波数の信号を乗算して、新たな周波数の信号を作り出す周波数変換回路であり、携帯電話端末などの無線通信機器に主に搭載される。例えば、ＩＦ（Intermediate Frequency）周波数をＲＦ（Radio Frequency）周波数に変換するアップコンバージョン・ミキサ、ＲＦ周波数をＩＦ周波数に変換するダウンコンバージョン・ミキサとして使用される。
また、携帯電話端末は電池駆動であるため、小型、軽量化および消費電力の低減化のために低電源電圧動作が必要であり、ミキサ回路も低電源電圧で精度よく動作することが求められている。
従来のミキサ回路として、出力部にトランジスタを２段設置した回路（特許文献１）および出力部のトランジスタを１段で構成した回路（特許文献２）が提案されている。
特開２００３−２３４６１９号公報（段落番号〔００１５〕〜〔００１７〕，第１図） 特開平１０−２７５１９３号公報（段落番号〔００２２〕、〔００２３〕，第２図）
従来、低電源電圧で無線通信機器を動作させる場合、機器内部のミキサ回路のＯ１ＣＰ（Output 1dB Compression Point）が低下して、ミキサ出力が劣化してしまうといった問題があった。
Ｏ１ＣＰとは、線形性（直線性）が１ｄＢ損なわれる出力振幅レベルのポイントのことである。入力レベルが小さければ、回路の出力レベルは入力の増加にしたがって上昇し（線形特性）、入力レベルをさらに大きくして行くと非線形特性を示すようになる。
非線形領域では、線形領域で想定される出力レベルよりも実際の出力レベルは小さくなるが、特に、Ｏ１ＣＰを超えると、すなわち、想定される線形性を示す特性曲線に対して、この特性曲線のレベルから１ｄＢ低下するポイントを実出力レベルが超えると、出力信号に歪みが顕著に現れて特性劣化が著しくなる。
Ｏ１ＣＰは、線形性を示す指標であって、Ｏ１ＣＰの値が高いほど、出力の線形領域は広い。また、Ｏ１ＣＰは、機器の電源電圧を低くして動作させた場合、低くなる前の電源電圧と比べれば、Ｏ１ＣＰも当然低くなって低下の方向に進むが、低電源電圧で動作させる場合であっても、Ｏ１ＣＰの低下を極力抑制して、線形領域があまり狭くならないように回路を設計することが必要である。
次に上記の従来技術（特開２００３−２３４６１９号公報、特開平１０−２７５１９３号公報）の問題点について説明する。なお、以降では、特開２００３−２３４６１９号公報を従来技術１、特開平１０−２７５１９３号公報を従来技術２と呼ぶ。
図３０は従来技術１の回路構成を示す図である。最初に従来技術１のミキサ回路（ミキサ回路１００とする）の接続構成を記すと、ＲＦ入力端子（ＲＦin）は、トランジスタＭＰ１のゲートに接続し、ＲＦ入力端子（ＲＦinＸ）は、トランジスタＭＰ２のゲートに接続する。ＬＯ入力端子（ＬＯin）は、トランジスタＭＮ１、ＭＮ４のゲートに接続し、ＬＯ入力端子（ＬＯinＸ）は、トランジスタＭＮ２、ＭＮ３のゲートに接続する。
電源Ｖｄｄは、トランジスタＭＰ４、ＭＰ３のソースと、抵抗ＲＬ１、ＲＬ２の一端と接続する。トランジスタＭＰ４のゲートは、トランジスタＭＰ４のドレインと、トランジスタＭＰ３のゲートと、トランジスタＭＮ７のドレインと接続する。
トランジスタＭＰ３のドレインは、トランジスタＭＰ１、ＭＰ２のソースと接続する。トランジスタＭＰ１のドレインは、トランジスタＭＮ１、ＭＮ２のソースと、トランジスタＭＮ５のドレインと接続する。トランジスタＭＰ２のドレインは、トランジスタＭＮ３、ＭＮ４のソースと、トランジスタＭＮ６のドレインと接続する。
ＩＦ出力端子（ＩＦout）は、抵抗ＲＬ１の他端と、トランジスタＭＮ１、ＭＮ３のドレインと接続し、ＩＦ出力端子（ＩＦoutＸ）は、抵抗ＲＬ２の他端と、トランジスタＭＮ２、ＭＮ４のドレインと接続する。バイアス端子は、トランジスタＭＮ５〜７のゲートに接続し、トランジスタＭＮ５〜７のソースはＧＮＤに接続する。
動作としては、高周波信号ＲＦは、トランジスタＭＰ１、ＭＰ２により差動の電流信号に変換されて、電流源であるトランジスタＭＮ５、ＭＮ６によって、トランジスタＭＮ１、ＭＮ２のトランジスタ差動対と、トランジスタＭＮ３、ＭＮ４のトランジスタ差動対とへ折り返され、その電流パスを、ローカル信号ＬＯに応じて、トランジスタＭＮ１〜ＭＮ４によってスイッチングすることにより、高周波信号ＲＦとローカル信号ＬＯの乗算結果を、抵抗ＲＬ１、ＲＬ２の一端から差動のＩＦ信号として出力するものとしている。
上記のような従来技術１は、ミキサ回路として一般的に広く用いられているギルバート・セル（Gilbert cell）を応用したものであるが、ギルバート・セルは、出力部に２段のトランジスタを縦積み接続（カスコード接続）することを特徴としているため、線形範囲が限定されるという欠点を持ち、そのことはミキサ回路１００にも同様に現れる。
ミキサ回路１００の出力部では、ＭＯＳ（Metal Oxide Semiconductor）トランジスタＭＮ１、ＭＮ２の差動対とＭＯＳトランジスタＭＮ５とがカスコード接続し、ＭＯＳトランジスタＭＮ３、ＭＮ４の差動対とＭＯＳトランジスタＭＮ６とがカスコード接続している。
ここで、ＮチャネルＭＯＳトランジスタが飽和領域で動作するには、一般的にＶｄｓ（ドレイン−ソース間電圧）が４００ｍＶｐｐ程度は必要となる。図３１はＩｄｓ−Ｖｄｓ特性を示す図である。縦軸はＩｄｓ（ドレイン電流）、横軸はＶｄｓ）である。グラフからわかるように、ＭＯＳトランジスタのＶｄｓが４００ｍＶ以上であるならば、ドレイン電流Ｉｄｓはほとんど変わらないため、そのトランジスタは電流源として本来の機能を駆動させることができるが（飽和領域での動作）、Ｖｄｓが４００ｍＶを下回る場合は、Ｉｄｓに電圧依存性が生じくることになり、そのトランジスタは電流源として働かなくなる（抵抗のように見えてしまう）。
したがって、ミキサ回路１００の電源電圧Ｖｄｄを、例えば、１．２Ｖの低電源電圧とした場合、トランジスタＭＮ５のＶｄｓは４００ｍＶｐｐ、トランジスタＭＮ１のＶｄｓも４００ｍＶｐｐは必要であるために、抵抗ＲＬ１による電圧降下分の出力レベルは、４００ｍＶｐｐ（＝１．２Ｖ−４００ｍＶｐｐ−４００ｍＶｐｐ）となる。
また、もう片方の抵抗ＲＬ２側も同様なトランジスタの接続構成であるので、結局、ミキサ回路１００の出力線形範囲は差動で、８００ｍＶｐｐ（＝（１．２Ｖ−４００ｍＶｐｐ−４００ｍＶｐｐ）×２）となる。
このように、ギルバート・セル型のミキサ回路では、出力部にカスコード接続されたトランジスタが配置される分、出力線形範囲が狭められてしまう（Ｏ１ＣＰが低くなってしまう）といった問題があった。
図３２は従来技術２の回路構成を示す図である。最初に従来技術２のミキサ回路（ミキサ回路１１０とする）の接続構成を記すと、入力端子Ｖｙ（＋）は、トランジスタＭｎ９、Ｍｎ１０のゲートと接続し、入力端子Ｖｙ（−）は、トランジスタＭｎ１１、Ｍｎ１２のゲートと接続する。トランジスタＭｎ９〜Ｍｎ１２のドレインはＶｃｃと接続する。
入力端子Ｖｘ（＋）は、トランジスタＭｎ５、Ｍｎ７のゲートと接続し、入力端子Ｖｘ（−）は、トランジスタＭｎ６、Ｍｎ８のゲートと接続する。Ｉｏ１出力端子は、トランジスタＭｎ２、Ｍｎ３のドレインと接続し、Ｉｏ２出力端子は、トランジスタＭｎ１、Ｍｎ４のドレインと接続する。
また、トランジスタＭｎ１〜Ｍｎ８のソースはＧＮＤと接続し、トランジスタＭｎ１２のソースは、トランジスタＭｎ４のゲートとトランジスタＭｎ８のドレインと接続する。トランジスタＭｎ１１のソースは、トランジスタＭｎ３のゲートとトランジスタＭｎ７のドレインと接続する。
さらに、トランジスタＭｎ９のソースは、トランジスタＭｎ１のゲートとトランジスタＭｎ５のドレインと接続し、トランジスタＭｎ１０のソースは、トランジスタＭｎ２のゲートとトランジスタＭｎ６のドレインと接続する。
動作としては、ＭＯＳトランジスタＭｎ１に−Ｖｘ＋Ｖｙ、ＭＯＳトランジスタＭｎ２にＶｘ＋Ｖｙ、ＭＯＳトランジスタＭｎ３に−Ｖｘ−Ｖｙ、ＭＯＳトランジスタＭｎ４にＶｘ−Ｖｙといった入力信号の組み合わせによる加減算信号が供給され、ＭＯＳトランジスタＭｎ１、Ｍｎ４のドレイン電流の加算値と、ＭＯＳトランジスタＭｎ２、Ｍｎ３のドレイン電流の加算値との平均電流を出力端子から送出することで、Ｉｏ１出力端子およびＩｏ２出力端子から、ＶｘとＶｙとの積算値の項を含む電流値を出力してミキシングを行うものとしている。
ここで、ミキサ回路１１０に対して仮に、Ｉｏ１端子と、トランジスタＭｎ２、Ｍｎ３のドレイン接続点との間に抵抗Ｒａを設置し、Ｉｏ２端子と、トランジスタＭｎ１、Ｍｎ４のドレイン接続点との間に抵抗Ｒｂを設置して、電圧出力とした場合を考える（Ｉｏ１端子およびＩｏ２端子は電流出力となっているので、抵抗Ｒａ、Ｒｂを接続して電圧出力にした）。
Ｖｃｃ＝１．２Ｖの場合、トランジスタＭｎ２のＶｄｓが４００ｍＶｐｐ必要であるならば、抵抗Ｒａの電圧降下分の出力レベルは、８００ｍＶｐｐ（＝１．２Ｖ−４００ｍＶｐｐ）となる。
また、もう片方の抵抗Ｒｂ側も同様なトランジスタの接続構成であるので、結局、ミキサ回路１１０の出力線形範囲は差動で、１．６Ｖｐｐ（＝（１．２Ｖ−４００ｍＶｐｐ）×２）となって、ギルバート・セル型のミキサ回路１００と比べて、１．２Ｖの低電源電圧の動作であっても、出力線形範囲は広くなり、高いＯ１ＣＰをとることが可能になっている。
このように、ミキサ回路１１０では、出力段にＭＯＳトランジスタが１段配置されるのみなので、出力線形範囲は広くはとれる。しかし、レール・トゥ・レール（Rail to Rail）で振れるローカル信号（ＬＯクロック）を用いると、従来技術２のミキサ回路１１０の構成では、出力の線形性が確保できずに、正常動作しないという問題があった。以下その説明を行う。
なお、レール・トゥ・レールとは、出力電圧が電源電圧いっぱいのフルスイング状態のことを意味し、例えば、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）ロジック回路ならば、Highが電源、LowがＧＮＤ（０Ｖ）で出力信号が振れる状態である。
ミキサ回路１１０のＶｘにレール・トゥ・レールで振れるＣＭＯＳレベルのＬＯクロックを入力し、Ｖｙに差動の信号（ＲＦ信号）を入力したとする。電源電圧（Ｖｃｃ）が１．２Ｖであった場合、ＬＯクロックがHighであればＶｘは１．２Ｖ（＝＋Ｖｘ）、LowであればＶｘは０Ｖ（＝−Ｖｘ）である。
このとき、Ｖｙに＋０．１Ｖの信号が入力されたとすると（＋Ｖｙ＝＋０．１Ｖ、−Ｖｙ＝−０．１Ｖ、）、加減算信号の各値は、Ｖｘ−Ｖｙ＝１．２−０．１＝１．１Ｖ、Ｖｘ＋Ｖｙ＝１．２＋０．１＝１．３Ｖ、−Ｖｘ−Ｖｙ＝０−０．１＝−０．１Ｖ、−Ｖｘ＋Ｖｙ＝０＋０．１＝０．１Ｖとなる。
しかし、動作電圧は、０Ｖ〜１．２Ｖであるから、電源電圧より高い電圧は出力できず、またＧＮＤより低い電圧も出力できないので、クリッピングがかかり、線形な出力は得られないことになる。
ここで、電源電圧より高い電圧は出力できないことと、ＧＮＤより低い電圧は出力できないこと、さらにＶｘがレール・トゥ・レールで振れるＬＯクロックであることを前提にしたとき、出力信号に線形性が確保できるための入力信号Ｖｙの条件は、以下の式（１ａ）〜（１ｄ）がすべて成り立つことが必要である。
Ｖｘ−Ｖｙ＝１．２−Ｖｙ≦１．２・・・（１ａ）
Ｖｘ＋Ｖｙ＝１．２＋Ｖｙ≦１．２・・・（１ｂ）
−Ｖｘ−Ｖｙ＝０−Ｖｙ≧０・・・（１ｃ）
−Ｖｘ＋Ｖｙ＝０＋Ｖｙ≧０・・・（１ｄ）
式（１ａ）、（１ｂ）または式（１ｃ）、（１ｄ）より、０≦Ｖｙ≦０となり、結局、Ｖｙ＝０が求まる。これはつまり、従来技術２のミキサ回路１１０にはレール・トゥ・レールで振れるＬＯクロックを用いると、出力信号には線形領域は現れず、回路が正常に動作しないということを示している。
一般にミキサ回路で使用されるＬＯクロックに対し、電源電圧の上限および下限よりも小さな中間レベルのＬＯクロックを使用すると、位相雑音などにもとづく雑音混入の影響を受けやすくなる。このため、近年のミキサ回路では、雑音混入を回避するために、レール・トゥ・レールで振れるＬＯクロックを使用することが多いが、ミキサ回路１１０では、レール・トゥ・レールで振れるＬＯクロックを入力すると、出力の線形性を確保できなくなってしまう。
以上説明したように、従来技術１では、回路構成によって線形領域が制限されるために、低電源電圧で動作させた場合には、出力線形性が狭まって出力の安定性が失われるおそれがあり、従来技術２でも、ＬＯクロックをレール・トゥ・レールの振幅で入力すると線形性を確保できない（従来技術２は、出力の線形性を確保して正常動作させるためには、レール・トゥ・レールの振幅でＬＯクロックを入力することができない）といった問題があり、いずれの技術に対しても、低電源電圧の動作時に、適切な線形性領域を確保して、高精度に動作させる回路としては、最適な回路構成であるとはいえない。
本発明はこのような点に鑑みてなされたものであり、低電源電圧の動作時であっても、適切に線形性領域を確保し、かつＣＭＯＳレベルのレール・トゥ・レールの入力に対して高精度に動作するミキサ回路を提供することを目的とする。
上記課題を解決するために、信号のミキシングを行うミキサ回路が提供される。このミキサ回路は、入力端子部、ローカル信号端子部、出力端子部、第１の入力部〜第４の入力部、正極側出力部および負極側出力部から構成される。
ここで、入力端子部は、差動入力信号の正極信号が入力する正極入力端子と、差動入力信号の負極信号が入力する負極入力端子とを含む。ローカル信号端子部は、差動のローカル信号が入力される、正極ローカル端子および負極ローカル端子を含む。出力端子部は、ミキシング後の差動出力信号が出力される、正極出力端子および負極出力端子を含む。
また、第１の入力部は、正極入力端子がゲートに接続する第１のトランジスタと、負極ローカル端子がゲートに接続する第２のトランジスタとを含み、第１のトランジスタのドレインと第２のトランジスタのドレインとの第１の接続点に、第１の負荷抵抗の一端が接続して構成される。
第２の入力部は、負極入力端子がゲートに接続する第３のトランジスタと、正極ローカル端子がゲートに接続する第４のトランジスタとを含み、第３のトランジスタのドレインと第４のトランジスタのドレインとの第２の接続点に、第２の負荷抵抗の一端が接続して構成される。
第３の入力部は、正極入力端子がゲートに接続する第５のトランジスタと、正極ローカル端子がゲートに接続する第６のトランジスタとを含み、第５のトランジスタのドレインと第６のトランジスタのドレインとの第３の接続点に、第３の負荷抵抗の一端が接続して構成される。
第４の入力部は、負極入力端子がゲートに接続する第７のトランジスタと、負極ローカル端子がゲートに接続する第８のトランジスタとを含み、第７のトランジスタのドレインと第８のトランジスタのドレインとの第４の接続点に、第４の負荷抵抗の一端が接続して構成される。
さらに、正極側出力部は、正極出力端子にドレインが接続する第９のトランジスタと、正極出力端子にドレインが接続する第１０のトランジスタとを含み、第９のトランジスタのドレインと第１０のトランジスタのドレインとの第５の接続点に、第５の負荷抵抗の一端が接続して構成され、第１の接続点を介して、第１の入力部から送信される第１の信号で第９のトランジスタが駆動し、第２の接続点を介して、第２の入力部から送信される第２の信号で第１０のトランジスタが駆動する。
負極側出力部は、負極出力端子にドレインが接続する第１１のトランジスタと、負極出力端子にドレインが接続する第１２のトランジスタとを含み、第１１のトランジスタのドレインと第１２のトランジスタのドレインとの第６の接続点に、第６の負荷抵抗の一端が接続して構成され、第３の接続点を介して、第３の入力部から送信される第３の信号で第１１のトランジスタが駆動し、第４の接続点を介して、第４の入力部から送信される第４の信号で第１２のトランジスタが駆動する。
低電源電圧の動作時であっても、適切な出力線形性領域を確保し、かつＣＭＯＳレベルのレール・トゥ・レールの入力に対して、高精度にミキシング動作することが可能になる。
以下、本発明の実施の形態を図面を参照して説明する。図１はミキサ回路のブロック構成を示す図である。ミキサ回路１０は、入力端子部１１、ローカル信号端子部１２、出力端子部１３、第１の入力部〜第４の入力部（入力部１４−１〜１４−４）、正極側出力部１５−１および負極側出力部１５−２から構成される。なお、図中のトランジスタＭ１〜Ｍ１２にはすべて、ＮチャネルのＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）を使用した場合の例を示しており、接地形式はソース接地増幅である。
入力端子部１１は、差動入力信号の正極信号が入力する正極入力端子１１（＋）と、差動入力信号の負極信号が入力する負極入力端子１１（−）とを含む。ローカル信号端子部１２は、差動のローカル信号が入力される、正極ローカル端子１２（＋）および負極ローカル端子１２（−）を含む。出力端子部１３は、ミキシング後の差動信号が出力される、正極出力端子１３（＋）および負極出力端子１３（−）を含む。
入力部１４−１は、正極入力端子１１（＋）がゲートに接続する第１のトランジスタ（トランジスタＭ１）と、負極ローカル端子１２（−）がゲートに接続する第２のトランジスタ（トランジスタＭ２）とを含み、トランジスタＭ１のドレインとトランジスタＭ２のドレインとの接続点である第１の接続点（Mid１）に、第１の負荷抵抗（抵抗Ｒ１）の一端が接続して構成される。
入力部１４−２は、負極入力端子１１（−）がゲートに接続する第３のトランジスタ（トランジスタＭ３）と、正極ローカル端子１２（＋）がゲートに接続する第４のトランジスタ（トランジスタＭ４）とを含み、トランジスタＭ３のドレインとトランジスタＭ４のドレインとの接続点である第２の接続点（Mid２）に、第２の負荷抵抗（抵抗Ｒ２）の一端が接続して構成される。
入力部１４−３は、正極入力端子１１（＋）がゲートに接続する第５のトランジスタ（トランジスタＭ５）と、正極ローカル端子１２（＋）がゲートに接続する第６のトランジスタ（トランジスタＭ６）とを含み、トランジスタＭ５のドレインとトランジスタＭ６のドレインとの接続点である第３の接続点（Mid３）に、第３の負荷抵抗（抵抗Ｒ３）の一端が接続して構成される。
入力部１４−４は、負極入力端子１１（−）がゲートに接続する第７のトランジスタ（トランジスタＭ７）と、負極ローカル端子１２（−）がゲートに接続する第８のトランジスタ（トランジスタＭ８）とを含み、トランジスタＭ７のドレインとトランジスタＭ８のドレインとの接続点である第４の接続点（Mid４）に、第４の負荷抵抗（抵抗Ｒ４）の一端が接続して構成される。
正極側出力部１５−１は、ポイントMid１にゲートが接続するトランジスタＭ９と、ポイントMid２にゲートが接続するトランジスタＭ１０とを含み、トランジスタＭ９のドレインとトランジスタＭ１０のドレインとの接続点である第５の接続点（Mid５）に第５の負荷抵抗（抵抗Ｒ５）の一端が接続して構成され、ポイントMid５に正極出力端子１３（＋）が接続される。
また、ポイントMid１を介して、入力部１４−１から送信される第１の信号（信号ｓ１）でトランジスタＭ９が駆動し、ポイントMid２を介して、入力部１４−２から送信される第２の信号（信号ｓ２）でトランジスタＭ１０が駆動する。
なお、信号ｓ１とは、トランジスタＭ１がＯＮしたときに、トランジスタＭ１にドレイン電流が流れ、抵抗Ｒ１で生じた電圧信号のことであり、信号ｓ２とは、トランジスタＭ３がＯＮしたときに、トランジスタＭ３にドレイン電流が流れ、抵抗Ｒ３で生じた電圧信号のことである。
負極側出力部１５−２は、ポイントMid３にゲートが接続するトランジスタＭ１１と、ポイントMid４にゲートが接続するトランジスタＭ１２とを含み、トランジスタＭ１１のドレインとトランジスタＭ１２のドレインとの接続点である第６の接続点（Mid６）に第６の負荷抵抗（抵抗Ｒ６）の一端が接続して構成され、ポイントMid６に負極出力端子１３（−）が接続される。
また、ポイントMid３を介して、入力部１４−３から送信される第３の信号（信号ｓ３）でトランジスタＭ１１が駆動し、ポイントMid４を介して、入力部１４−４から送信される第４の信号（信号ｓ４）でトランジスタＭ１２が駆動する。
なお、信号ｓ３とは、トランジスタＭ５がＯＮしたときに、トランジスタＭ５にドレイン電流が流れ、抵抗Ｒ３で生じた電圧信号のことであり、信号ｓ４とは、トランジスタＭ７がＯＮしたときに、トランジスタＭ７にドレイン電流が流れ、抵抗Ｒ４で生じた電圧信号のことである。
次にミキサ回路１０の構成および動作について詳しく説明する。図２はミキサ回路１０の構成を示す図である。最初に回路素子の接続構成について記す。
入力端子ＲＦin（＋）は、トランジスタＭ１、Ｍ５のゲートに接続し、入力端子ＲＦin（−）は、トランジスタＭ３、Ｍ７のゲートに接続する。ローカル入力端子ＬＯin（−）、ＬＯin（＋）は、ＬＯバッファ１２ａに入力し、ＬＯバッファ１２ａの出力部ＬＯ（−）は、トランジスタＭ２、Ｍ８のゲートに接続し、ＬＯバッファ１２ａの出力部ＬＯ（＋）は、トランジスタＭ４、Ｍ６のゲートに接続する。
なお、ＬＯバッファ１２ａは、ローカル信号ＬＯの出力レベルをＣＭＯＳレベルで出力するバッファであり、ローカル入力端子ＬＯin（−）、ＬＯin（＋）から直接ＣＭＯＳレベルのローカル信号ＬＯが入力されるのであれば特に必要はない。
電源電圧であるＶＤＤは、抵抗Ｒ１〜Ｒ６の一端に接続し、ＧＮＤであるＶＳＳは、トランジスタＭ１〜Ｍ１２のソースに接続する。抵抗Ｒ１の他端は、トランジスタＭ１、Ｍ２のドレイン、トランジスタＭ９のゲートに接続し、抵抗Ｒ２の他端は、トランジスタＭ３、Ｍ４のドレイン、トランジスタＭ１０のゲートに接続する。
抵抗Ｒ３の他端は、トランジスタＭ５、Ｍ６のドレイン、トランジスタＭ１１のゲートに接続し、抵抗Ｒ４の他端は、トランジスタＭ７、Ｍ８のドレイン、トランジスタＭ１２のゲートに接続する。
抵抗Ｒ５の他端は、トランジスタＭ９、Ｍ１０のドレイン、出力端子ＩＦout（＋）に接続し、抵抗Ｒ６の他端は、トランジスタＭ１１、Ｍ１２のドレイン、出力端子ＩＦout（−）に接続する。
次にミキサ回路１０の動作を説明する前に、一般的なミキシングの概要について説明する。図３はミキシングを説明するための図である。入力信号と、矩形波のローカル信号とを乗算して、乗算後の電圧出力が得られる様子を示している。なお、入力信号の周波数を３Ｈｚ、ローカル信号の周波数を２Ｈｚとする。
〔位置ｐ１〕入力信号の極性が０なので、入力信号とローカル信号との乗算後の出力信号の極性は０となる。
〔区間ｔ１〕入力信号の極性は正（＋）、ローカル信号の極性は正（＋）であるので、正極性同士の乗算により乗算結果は（＋）となる。また、入力信号の極性（＋）は、乗算結果の極性（＋）と同じなので、出力信号には、区間ｔ１における入力信号のそのままの波形（正転波形）が出力される。
〔位置ｐ２〕入力信号の極性は０なので、入力信号とローカル信号との乗算後の出力信号の極性は０となる。
〔区間ｔ２〕入力信号の極性は負（−）、ローカル信号の極性は正（＋）なので、負極性と正極性との乗算により乗算結果は（−）となる。また、入力信号の極性（−）は、乗算結果の極性（−）と同じなので、出力信号には、区間ｔ２における入力信号の正転波形が出力される。
〔区間ｔ３〕入力信号の極性は負（−）、ローカル信号の極性は負（−）なので、負極性と負極性との乗算により乗算結果は（＋）となる。また、入力信号の極性（−）は、乗算結果の極性（＋）と異なるので、出力信号には、区間ｔ３における入力信号が反転された波形（反転波形）が出力される。
〔位置ｐ３〕入力信号の極性が０なので、入力信号とローカル信号との乗算後の出力信号の極性は０となる。
〔区間ｔ４〕入力信号の極性は正（＋）、ローカル信号の極性は負（−）なので、正極性と負極性との乗算により乗算結果は（−）となる。また、入力信号の極性（＋）は、乗算結果の極性（−）と異なるので、出力信号には、区間ｔ４における入力信号の反転波形が出力される。
〔位置ｐ４〕入力信号の極性が０なので、入力信号とローカル信号との乗算後の出力信号の極性は０となる。
〔区間ｔ５〕入力信号の極性は負（−）、ローカル信号の極性は正（＋）なので、負極性と正極性との乗算により乗算結果は（−）となる。また、入力信号の極性（−）は、乗算結果の極性（−）と同じなので、出力信号には、区間ｔ５における入力信号の正転波形が出力される。以降同様である。
このようにして、３Ｈｚの入力信号と、２Ｈｚのローカル信号とを乗算することにより、図に示す点線波形の１Ｈｚの出力信号が得られることになる（ミキサ出力周波数＝入力信号周波数−ローカル信号周波数）。
なお、上記では、入力信号とローカル信号とが乗算される様子を明確にするために、電圧極性が変化する毎に区間を分割して、区間毎にミキシングされる動作を説明したが、簡単に見れば、ミキシング動作としては、ローカル信号が正ならば、出力信号には入力信号の正転波形が現れ、ローカル信号が負ならば、出力信号には入力信号の反転波形が現れるということである。
次にミキサ回路１０の動作について説明する。図４は信号の伝達経路を示す図である。図２のミキサ回路１０における、入力端子から出力端子までの信号の伝達経路（パス）を示している。
〔パスＰ１〕入力端子ＲＦin（＋）から入力したＲＦ信号（ＲＦ信号（＋））は、トランジスタＭ１のゲートに入力して、トランジスタＭ１をＯＮする。トランジスタＭ１がＯＮすることでドレイン電流が流れて、抵抗Ｒ１によって、ＲＦ信号（＋）の電圧に比例した電圧がポイントMid１に生じ、トランジスタＭ９のゲートに印加して、トランジスタＭ９がＯＮする。トランジスタＭ９がＯＮするとドレイン電流が流れて、抵抗Ｒ５によって、ＲＦ信号（＋）の電圧に比例した電圧が生じて、出力端子ＩＦout（＋）から出力する。
〔パスＰ２〕入力端子ＲＦin（−）から入力したＲＦ信号（ＲＦ信号（−））は、トランジスタＭ７のゲートに入力して、トランジスタＭ７をＯＮする。トランジスタＭ７がＯＮすることでドレイン電流が流れて、抵抗Ｒ４によって、ＲＦ信号（−）の電圧に比例した電圧が、ポイントMid４に生じ、トランジスタＭ１２のゲートに印加し、トランジスタＭ１２はＯＮする。トランジスタＭ１２がＯＮするとドレイン電流が流れて、抵抗Ｒ６によって、ＲＦ信号（−）の電圧に比例した電圧が生じて、出力端子ＩＦout（−）から出力する。
〔パスＰ３〕入力端子ＲＦin（−）から入力したＲＦ信号（−）は、トランジスタＭ３のゲートに入力して、トランジスタＭ３をＯＮする。トランジスタＭ３がＯＮすることでドレイン電流が流れて、抵抗Ｒ２によって、ＲＦ信号（−）の電圧に比例した電圧が、ポイントMid２に生じ、トランジスタＭ１０のゲートに印加し、トランジスタＭ１０はＯＮする。トランジスタＭ１０がＯＮするとドレイン電流が流れて、抵抗Ｒ５によって、ＲＦ信号（−）の電圧に比例した電圧が生じて、出力端子ＩＦout（＋）から出力する。
〔パスＰ４〕入力端子ＲＦin（＋）から入力したＲＦ信号（＋）は、トランジスタＭ５のゲートに入力して、トランジスタＭ５をＯＮする。トランジスタＭ５がＯＮすることでドレイン電流が流れて、抵抗Ｒ３によって、ＲＦ信号（＋）の電圧に比例した電圧が、ポイントMid３に生じ、トランジスタＭ１１のゲートに印加して、トランジスタＭ１１がＯＮする。トランジスタＭ１１がＯＮするとドレイン電流が流れて、抵抗Ｒ６によって、ＲＦ信号（＋）の電圧に比例した電圧が生じて、出力端子ＩＦout（−）から出力する。
図５はローカル信号ＬＯの論理によって選択されるパスを示す図である。以下、ローカル信号ＬＯの論理状態に応じてパスが選択される動作（ミキシング動作）について説明する。なお、わかりやすいように、図６〜図９に回路内に生成される各パスを太実線で記す。
（１）ローカル信号ＬＯが正論理の場合。
ローカル信号ＬＯが正論理（ＬＯin（＋）＝High、ＬＯin（−）＝Low）で入力した場合、ＬＯバッファ１２ａの出力部は、ＣＭＯＳレベルで、ＬＯ（＋）＝High、ＬＯ（−）＝Lowとなる。
（トランジスタのＯＮ／ＯＦＦ状態）
ＬＯ（−）＝Lowのとき、トランジスタＭ２はＯＦＦとなり、トランジスタＭ１はＲＦin（＋）の入力でＯＮする。また、トランジスタＭ８はＯＦＦとなり、トランジスタＭ７はＲＦin（−）の入力でＯＮする。
ＬＯ（＋）＝Highのとき、トランジスタＭ４がＯＮとなり、トランジスタＭ４と対になっているトランジスタＭ３はＯＦＦとなる。また、トランジスタＭ６がＯＮとなり、トランジスタＭ６と対になっているトランジスタＭ５はＯＦＦとなる。
（パスＰ１が選択される流れ：図５の欄Ｌ１および図６）
ＬＯ（−）＝Lowで、（Ｍ１、Ｍ２）＝（ＯＮ（ＲＦin（＋）の入力による）、ＯＦＦ）であり、ＬＯ（＋）＝Highで、（Ｍ５、Ｍ６）＝（ＯＦＦ、ＯＮ）であるので、入力端子ＲＦin（＋）に入力したＲＦ信号（＋）は、パスＰ４の伝達はなくなって、パスＰ１を伝達することで出力端子ＩＦout（＋）から出力する。
また、このとき、ＩＦout（＋）＝Ａ1×ＲＦin（＋）と表せる。ただし、Ａ1＝（ｇｍM1×Ｒ１）×（ｇｍM9×Ｒ５）である。ただし、ｇｍαは、トランジスタ（ＭＯＳＦＥＴ）αの相互コンダクタンスのことであり、ゲート電圧を微小変動させたときのドレイン電流の変化量である（ｇｍ＝ΔＩｄｓ／ΔＶｇｓ）。
なお、ローカル信号ＬＯが正論理の場合、ＬＯ（＋）＝Highのときには、トランジスタＭ４はＯＮとなるのでポイントMid２の電圧は非常に低くなる。ポイントMid２の電圧は、ＯＮした状態のトランジスタＭ４のインピーダンスと、抵抗Ｒ２の値とによって決まるが、トランジスタＭ１０のしきい値電圧Ｖｔよりも低くなるように設計しておけば、トランジスタＭ１０は、トランジスタＭ４がＯＮになってもＯＦＦの状態となる。すなわち、パスＰ１の選択時、トランジスタＭ４はＯＮするが、トランジスタＭ４がＯＮしても、トランジスタＭ１０がＯＮすることはない。
（パスＰ２が選択される流れ：図５の欄Ｌ２および図７）
ＬＯ（−）＝Lowで、（Ｍ７、Ｍ８）＝（ＯＮ（ＲＦin（−）の入力による）、ＯＦＦ）であり、ＬＯ（＋）＝Highで、（Ｍ３、Ｍ４）＝（ＯＦＦ、ＯＮ）であるので、入力端子ＲＦin（−）に入力したＲＦ信号（−）は、パスＰ３の伝達はなくなって、パスＰ２を伝達することで出力端子ＩＦout（−）から出力する。
また、このとき、ＩＦout（−）＝Ａ2×ＲＦin（−）と表せる。ただし、Ａ2＝（ｇｍM7×Ｒ４）×（ｇｍM12×Ｒ６）である。
なお、ローカル信号ＬＯが正論理の場合、ＬＯ（＋）＝Highのときには、トランジスタＭ６はＯＮとなるのでポイントMid３の電圧は非常に低くなる。ポイントMid３の電圧は、ＯＮした状態のトランジスタＭ６のインピーダンスと、抵抗Ｒ３の値とによって決まるが、トランジスタＭ１１のしきい値電圧Ｖｔよりも低くなるように設計しておけば、トランジスタＭ１１は、トランジスタＭ６がＯＮになってもＯＦＦの状態となる。すなわち、パスＰ２の選択時、トランジスタＭ６はＯＮするが、トランジスタＭ６がＯＮしても、トランジスタＭ１１がＯＮすることはない。
上記のように、ローカル信号ＬＯが正論理（ＬＯin（＋）＝High、ＬＯin（−）＝Low）で入力した場合は、入力端子ＲＦin（＋）に入力したＲＦ信号（＋）は、出力端子ＩＦout（＋）から出力し、入力端子ＲＦin（−）に入力したＲＦ信号（−）は、出力端子ＩＦout（−）から出力することになる（図３で説明したローカル信号がHighのときのミキシングで、入力信号の正転波形が出力されることと同じ状態を意味している）。
（２）ローカル信号ＬＯが負論理の場合。
ローカル信号ＬＯが負論理（ＬＯin（＋）＝Low、ＬＯin（−）＝High）で入力した場合、ＬＯバッファ１２ａの出力部は、ＣＭＯＳレベルで、ＬＯ（＋）＝Low、ＬＯ（−）＝Highとなる。
（トランジスタのＯＮ／ＯＦＦ状態）
ＬＯ（−）＝Highのとき、トランジスタＭ２がＯＮとなり、トランジスタＭ２と対になっているトランジスタＭ１はＯＦＦとなる。また、トランジスタＭ８がＯＮとなり、トランジスタＭ８と対になっているトランジスタＭ７はＯＦＦとなる。
ＬＯ（＋）＝Lowのとき、トランジスタＭ４はＯＦＦとなり、トランジスタＭ３はＲＦin（−）の入力でＯＮする。また、トランジスタＭ６はＯＦＦとなり、トランジスタＭ５はＲＦin（＋）の入力でＯＮする。
（パスＰ３が選択される流れ：図５の欄Ｌ３および図８）
ＬＯ（−）＝Highで、（Ｍ７、Ｍ８）＝（ＯＦＦ、ＯＮ）であり、ＬＯ（＋）＝Lowで、（Ｍ３、Ｍ４）＝（ＯＮ（ＲＦin（−）の入力による）、ＯＦＦ）であるので、入力端子ＲＦin（−）に入力したＲＦ信号（−）は、パスＰ２の伝達はなくなって、パスＰ３を伝達することで出力端子ＩＦout（＋）から出力する。
また、このとき、ＩＦout（＋）＝Ａ3×ＲＦin（−）と表せる。ただし、Ａ3＝（ｇｍM3×Ｒ２）×（ｇｍM10×Ｒ５）である。
なお、ローカル信号ＬＯが負論理の場合、ＬＯ（−）＝Highのときには、トランジスタＭ２はＯＮとなるのでポイントMid１の電圧は非常に低くなる。ポイントMid１の電圧は、ＯＮした状態のトランジスタＭ２のインピーダンスと、抵抗Ｒ１の値とによって決まるが、トランジスタＭ９のしきい値電圧Ｖｔよりも低くなるように設計しておけば、トランジスタＭ９は、トランジスタＭ２がＯＮしてもＯＦＦの状態となる。すなわち、パスＰ３の選択時、トランジスタＭ２はＯＮするが、トランジスタＭ２がＯＮしても、トランジスタＭ９がＯＮすることはない。
（パスＰ４が選択される流れ：図５の欄Ｌ４および図９）
ＬＯ（−）＝Highで、（Ｍ１、Ｍ２）＝（ＯＦＦ、ＯＮ）となり、ＬＯ（＋）＝Lowで、（Ｍ５、Ｍ６）＝（ＯＮ（ＲＦin（＋）の入力による）、ＯＦＦ）であるので、入力端子ＲＦin（＋）に入力したＲＦ信号（＋）は、パスＰ１の伝達はなくなって、パスＰ４を伝達することで出力端子ＩＦout（−）から出力する。
また、このとき、ＩＦout（−）＝Ａ4×ＲＦin（＋）と表せる。ただし、Ａ4＝（ｇｍM5×Ｒ３）×（ｇｍM11×Ｒ６）である。
なお、ローカル信号ＬＯが負論理の場合、ＬＯ（−）＝Highのときには、トランジスタＭ８はＯＮとなるのでポイントMid４の電圧は非常に低くなる。ポイントMid４の電圧は、ＯＮした状態のトランジスタＭ８のインピーダンスと、抵抗Ｒ４の値とによって決まるが、トランジスタＭ１２のしきい値電圧Ｖｔよりも低くなるように設計しておけば、トランジスタＭ１２は、トランジスタＭ８がＯＮしてもＯＦＦの状態となる。すなわち、パスＰ４の選択時、トランジスタＭ８はＯＮするが、トランジスタＭ８がＯＮしても、トランジスタＭ１２がＯＮすることはない。
上記のように、ローカル信号ＬＯが負論理（ＬＯin（＋）＝Low、ＬＯin（−）＝High）で入力した場合は、入力端子ＲＦin（−）に入力したＲＦ信号（−）は、出力端子ＩＦout（＋）から出力し、入力端子ＲＦin（＋）に入力したＲＦ信号（＋）は、出力端子ＩＦout（−）から出力することになる（図３で説明したローカル信号がLowのときのミキシングで、入力信号の反転波形が出力されることと同じ状態を意味している）。
次にミキサ回路１０のミキシング動作を示すシミュレーション結果について図１０〜図１２を用いて説明する。図１０はミキサ回路１０の入力信号およびローカル信号を示す図である。上段のグラフが差動入力信号、下段のグラフが差動ローカル信号であり、縦軸はレベル、横軸は時間である。
また、図１１はミキサ回路１０の出力信号を示す図である。上段のグラフが差動出力信号、下段のグラフがＩＦout（＋）−ＩＦout（−）の信号であり、縦軸はレベル、横軸は時間である。
なお、図１０のグラフの時間軸は０．１ｎｓステップ幅、図１１のグラフの時間軸は１ｎｓ幅である。さらに、図１２は出力信号の周波数スペクトルを示す図である。縦軸はレベル、横軸は周波数である。
ミキサ回路１０の入力端子ＲＦin（＋）に、５ＧＨｚの正転ＲＦ信号を入力し、入力端子ＲＦin（−）に５ＧＨｚの反転ＲＦ信号を入力させる（図１０の上段のグラフ）。また、ローカル入力端子ＬＯin（＋）に４．５ＧＨｚの正転ローカル信号を入力し、ローカル入力端子ＬＯin（−）に４．５ＧＨｚの反転ローカル信号を入力する（図１０の下段のグラフ）。
このとき、出力端子ＩＦout（＋）からは５００ＭＨｚ（＝５ＧＨｚ−４．５ＧＨｚ）の正転信号が出力され、出力端子ＩＦout（−）からは５００ＭＨｚの反転信号が出力されている（図１１の上段のグラフ）。
出力端子ＩＦout（＋）からの正転出力信号と、出力端子ＩＦout（−）からの反転出力信号との減算を行って、１つの出力信号（ＩＦout（＋）−ＩＦout（−）を生成して（図１１の下段のグラフ）、スペクトルアナライザによって、フーリエ変換を行うと、５００ＭＨｚの周波数成分のレベルが最も高いことが測定されている（図１２）。
次にミキサ回路１０のＯ１ＣＰのシミュレーション測定した場合の結果について図１３、図１４を用いて説明する。図１３、図１４は入出力振幅特性を示す図である。縦軸は出力振幅（ｄＢＶ）、横軸は入力振幅（ｍＶｐｐ）である。
図１３は、上述した従来技術１のミキサ回路１００を電源電圧１．２Ｖで駆動したときの入出力振幅特性のグラフを示している。このグラフから差動のＯ１ＣＰＶ（Ｏ１ＣＰを電力表記する場合はＯ１ＣＰＶとなる）は、およそ−９．２ｄＢＶであることがわかる（理想的な線形出力振幅よりも１ｄＢだけ低くなる出力振幅（Ｏ１ＣＰＶ）は、−９．２ｄＢＶが読み取れる）。これを真数に変換すれば１０^（−９．２／２０）≒０．６９Ｖｐｐとなる。
一方、図１４は、ミキサ回路１０を電源電圧１．２Ｖで駆動したときの入出力振幅特性のグラフを示しており、このグラフから差動のＯ１ＣＰＶは、およそ−２．７ｄＢＶであり、これを真数に変換すれば１０^（−２．７／２０）≒１．４７Ｖｐｐとなる。
ミキサ回路１０のＯ１ＣＰＶは、従来技術１のＯ１ＣＰＶよりも高い値を取得できており（従来技術１よりも２倍以上改善されている）、低電源電圧の動作でも十分な出力線形性を得られることがわかる。
また、ミキサ回路１０の出力段のトランジスタＭ９〜Ｍ１２のＶｄｓが４００ｍＶで、負荷抵抗Ｒ５、Ｒ６によって生じる電圧降下分の出力信号の出力レベルは、計算上では差動で、１．６Ｖｐｐ（＝（１．２−０．４）×２）であるので、シミュレーション結果によるミキサ回路１０のＯ１ＣＰＶ＝１．４７Ｖｐｐは、理論値とほぼ等しい値が得られている。
以上説明したように、ミキサ回路１０では、出力部を１段のトランジスタで構成することにより、低電源電圧の動作時であっても、適切な線形性領域を確保することが可能になる。
また、ミキサ回路１０の回路構成では、ＣＭＯＳレベルのレール・トゥ・レールのローカル信号を入力して、ミキシング動作を実行することができるので、位相雑音などによる雑音混入を防止することが可能になる（従来技術２のように、中間レベルのローカル信号を用いる必要がない）。
次にミキサ回路１０の第１〜第３の変形例について説明する。なお、いずれの変形例も、回路内のトランジスタのゲート電圧のレベルシフトを行うもので、回路設計において柔軟性を持たせたり、出力の安定化を図るものである。
図１５はミキサ回路１０の第１の変形例の構成を示す図である。第１の変形例のミキサ回路１０ａは、差動入力信号（ＲＦ信号）のＤＣレベルシフトを行うレベルシフト回路２−１をあらたに有する。その他の回路構成は図２と同じなので、異なる箇所のみ説明する。
レベルシフト回路２−１は、ＡＣ結合部２１と、バイアス部２２とから構成される。ＡＣ結合部２１は、正極側コンデンサであるコンデンサＣ（＋）と、負極側コンデンサであるコンデンサＣ（−）を含む。バイアス部２２は、抵抗Ｒ７〜Ｒ９、トランジスタＭ０、コンデンサＣ０から構成される。
コンデンサＣ（＋）の一端は、入力端子ＲＦin（＋）と接続し、コンデンサＣ（＋）の他端は、トランジスタＭ１、Ｍ５のゲートと、抵抗Ｒ８の一端と接続する。コンデンサＣ（−）の一端は、入力端子ＲＦin（−）と接続し、コンデンサＣ（−）の他端は、トランジスタＭ３、Ｍ７のゲートと、抵抗Ｒ９の一端と接続する。
抵抗Ｒ７の一端は、ＶＤＤに接続し、抵抗Ｒ７の他端は、コンデンサＣ０の一端と、トランジスタＭ０のゲートおよびドレインと、抵抗Ｒ８、Ｒ９の他端と接続する。コンデンサＣ０の他端は、トランジスタＭ０のソースと、ＶＳＳとに接続する。
ここで、コンデンサＣ（＋）は、入力端子ＲＦin（＋）と、トランジスタＭ１、Ｍ５のゲートとのＡＣ結合を行い、ＲＦ信号（＋）のＤＣ成分をカットして、入力端子ＲＦin（＋）からはＡＣ振幅のみを入力するようにする。また、コンデンサＣ（−）は、入力端子ＲＦin（−）と、トランジスタＭ３、Ｍ７のゲートとのＡＣ結合を行い、ＲＦ信号（−）のＤＣ成分をカットして、入力端子ＲＦin（−）からはＡＣ振幅のみを入力するようにする。
また、バイアス部２２では、トランジスタＭ０のドレイン電流によって抵抗Ｒ７には電圧信号（ＤＣバイアス）が生成し、そのＤＣバイアスを、抵抗Ｒ８を介して、トランジスタＭ１、Ｍ５のゲート電圧として印加し、また、抵抗Ｒ９を介して、トランジスタＭ３、Ｍ７のゲート電圧として印加する。
このように、コンデンサＣ（＋）、Ｃ（−）で差動入力信号のＤＣカットを行って、外部のバイアス部２２から任意に設定したＤＣバイアス（ゲート電圧）を、トランジスタＭ１、Ｍ５およびトランジスタＭ３、Ｍ７に印加することで、差動入力信号のＤＣレベルに対して、自由度を与えることが可能になる。
次に第２の変形例について説明する。上述したように、ポイントMid１〜Mid４の線形領域の範囲を大きくとろうとすると、例えば、トランジスタＭ１〜Ｍ８が線形動作に必要な４００ｍＶと、電源電圧が１．２Ｖとした場合を考慮した場合、ＤＣレベルは８００ｍＶ程度がよい。
この場合、出力部のトランジスタＭ９〜Ｍ１２のしきい値電圧ＶＴが１００ｍＶと低いものを使うと、８００ｍＶではトランジスタＭ９〜Ｍ１２のゲート電圧としては高すぎてしまい、トランジスタの劣化が生じてしまう。
このため、トランジスタＭ９〜Ｍ１２には、しきい値電圧Ｖｔが６００ｍＶ程度と高いものを用いる対策が考えられるが、他の場所で使用するトランジスタのしきい値電圧ＶＴが２００ｍＶのものを使っていたとすると、異なるしきい値電圧Ｖｔを持つトランジスタが混在してしまうことになり、コストがかかることになる。
このようなことを回避するために、第２の変形例では、出力部のトランジスタＭ９〜Ｍ１２のゲート電圧のＤＣシフトを行うものである。これにより、回路内のトランジスタすべてに、同じ特性のトランジスタを用いても、制御箇所の異なるトランジスタに対しては、任意のゲート電圧を印加することができる。なお、出力部のトランジスタＭ９〜Ｍ１２のゲート電圧には、出力のコモンレベル（出力信号ＩＦ（＋）と出力信号ＩＦ（−）の平均レベル）が８００ｍＶになるように制御する。
図１６、図１７はミキサ回路１０の第２の変形例の構成を示す図である。第２の変形例のミキサ回路１０ｂは、信号ｓ１〜ｓ４のレベルシフトを行うレベルシフト回路２−２をあらたに有する。その他の回路構成は図２と同じなので、異なる箇所のみ説明する。
レベルシフト回路２−２は、ＡＣ結合部２３と、コモンモードフィードバック部２４とから構成される。ＡＣ結合部２３は、コンデンサＣ１〜Ｃ４を含む。また、コモンモードフィードバック部２４は、抵抗Ｒ１１〜Ｒ１７、コンデンサＣ５、オペアンプ２４ａから構成される。
コンデンサＣ１の一端は、ポイントMid１と接続し、コンデンサＣ１の他端は、トランジスタＭ９のゲートと抵抗Ｒ１１の一端と接続する。コンデンサＣ２の一端は、ポイントMid２と接続し、コンデンサＣ２の他端は、トランジスタＭ１０のゲートと抵抗Ｒ１２の一端と接続する。コンデンサＣ３の一端は、ポイントMid３と接続し、コンデンサＣ３の他端は、トランジスタＭ１１のゲートと抵抗Ｒ１３の一端と接続する。コンデンサＣ４の一端は、ポイントMid４と接続し、コンデンサＣ４の他端は、トランジスタＭ１２のゲートと抵抗Ｒ１４の一端と接続する。
抵抗Ｒ１５の一端は、抵抗Ｒ５の他端と、トランジスタＭ９、Ｍ１０のドレインと、出力端子ＩＦout（＋）と接続し、抵抗Ｒ１６の一端は、抵抗Ｒ６の他端と、トランジスタＭ１１、Ｍ１２のドレインと、出力端子ＩＦout（−）と接続する。
抵抗Ｒ１５の他端は、抵抗Ｒ１６の他端とオペアンプ２４ａの入力端子（＋）と接続する。オペアンプ２４ａの入力端子（−）は、設定電圧端子Ｖoutrefと接続し、オペアンプ２４ａの出力端子は、抵抗Ｒ１７の一端と接続する。抵抗Ｒ１７の他端は、コンデンサＣ５の一端と抵抗Ｒ１１〜Ｒ１４の他端と接続し、コンデンサＣ５の他端は、ＶＳＳと接続する。
ここで、コンデンサＣ１は、ポイントMid１とトランジスタＭ９のゲートとのＡＣ結合を行い、ポイントMid１からトランジスタＭ９のゲートへ送出される信号ｓ１のＤＣ成分をカットして、トランジスタＭ９のゲートには、信号ｓ１のＡＣ振幅のみを入力するようにする。
コンデンサＣ２は、ポイントMid２とトランジスタＭ１０のゲートとのＡＣ結合を行い、ポイントMid２からトランジスタＭ１０のゲートへ送出される信号ｓ２のＤＣ成分をカットして、トランジスタＭ１０のゲートには、信号ｓ２のＡＣ振幅のみを入力するようにする。
コンデンサＣ３は、ポイントMid３とトランジスタＭ１１のゲートとのＡＣ結合を行い、ポイントMid３からトランジスタＭ１１のゲートへ送出される信号ｓ３のＤＣ成分をカットして、トランジスタＭ１１のゲートには、信号ｓ３のＡＣ振幅のみを入力するようにする。
コンデンサＣ４は、ポイントMid４とトランジスタＭ１２のゲートとのＡＣ結合を行い、ポイントMid４からトランジスタＭ１２のゲートへ送出される信号ｓ４のＤＣ成分をカットして、トランジスタＭ１２のゲートには、信号ｓ４のＡＣ振幅のみを入力するようにする。
一方、コモンモードフィードバック部２４では、モニタ抵抗Ｒ１５、Ｒ１６の抵抗比によって得られる、出力信号ＩＦ（＋）と出力信号ＩＦ（−）との同相ＤＣ電圧（平均値）Ｖ１が、オペアンプ２４ａの入力端子（＋）に印加され、設定電圧端子Ｖoutrefから、基準電圧Ｖｒがオペアンプ２４ａの入力端子（−）に印加されて、オペアンプ２４ａは、同相電圧Ｖ１と、基準電圧Ｖｒとの差分電圧Ｖｏを出力する。
差分電圧Ｖｏは、抵抗Ｒ１７、コンデンサＣ５で構成されるローパスフィルタで積分されて平滑化される。そして、フィルタリング後の差分電圧Ｖｏは、抵抗Ｒ１１を介して、トランジスタＭ９のゲート電圧として印加され、抵抗Ｒ１２を介して、トランジスタＭ１０のゲート電圧として印加され、抵抗Ｒ１３を介して、トランジスタＭ１１のゲート電圧として印加され、抵抗Ｒ１４を介して、トランジスタＭ１２のゲート電圧として印加される。
このように、差分電圧Ｖｏは、出力部のトランジスタＭ９〜Ｍ１２にフィードバックされて、同相電圧Ｖ１と基準電圧Ｖｒとが同じ値になるように、トランジスタＭ９〜Ｍ１２のゲート電圧が調整される。
これにより、出力信号ＩＦ（＋）および出力信号ＩＦ（−）の出力ＤＣ電圧を安定化させる。すなわち、基準電圧Ｖｒを８００ｍＶとすれば、出力信号ＩＦ（＋）と出力信号ＩＦ（−）のコモンレベルが８００ｍＶになるようにフィードバック制御されることになる（なお、正転、反転の信号電圧の平均値が所定値になるようにフィードバックをかけることをコモンモードフィードバックと呼ぶ）。
次に第３の変形例について説明する。第３の変形例は、ソースフォロワを用いて、信号ｓ１〜ｓ４のレベルシフトを行うものである。
図１８、図１９はミキサ回路１０の第３の変形例の構成を示す図である。第３の変形例のミキサ回路１０ｃは、信号ｓ１〜ｓ４のレベルシフトを行うレベルシフト回路２−３をあらたに有する。その他の回路構成は図２と同じなので、異なる箇所のみ説明する。
レベルシフト回路２−３は、ソースフォロワ２５−１〜２５−４と、バイアス部２６とから構成される。ソースフォロワ２５−１は、ドレイン接地増幅部のトランジスタＭ２１と、ソース接地増幅部のトランジスタＭ３１を含む。ソースフォロワ２５−２は、ドレイン接地増幅部のトランジスタＭ２２と、ソース接地増幅部のトランジスタＭ３２を含む。
ソースフォロワ２５−３は、ドレイン接地増幅部のトランジスタＭ２３と、ソース接地増幅部のトランジスタＭ３３を含む。ソースフォロワ２５−４は、ドレイン接地増幅部のトランジスタＭ２４と、ソース接地増幅部のトランジスタＭ３４を含む。また、バイアス部２６は、抵抗Ｒ７、トランジスタＭ０、コンデンサＣ０から構成される。
トランジスタＭ２１のドレインは、ＶＤＤに接続し、トランジスタＭ２１のゲートは、ポイントMid１に接続し、トランジスタＭ２１のソースは、トランジスタＭ３１のドレインとトランジスタＭ９のゲートと接続する。トランジスタＭ２２のドレインは、ＶＤＤに接続し、トランジスタＭ２２のゲートは、ポイントMid２に接続し、トランジスタＭ２２のソースは、トランジスタＭ３２のドレインとトランジスタＭ１０のゲートと接続する。
トランジスタＭ２３のドレインは、ＶＤＤに接続し、トランジスタＭ２３のゲートは、ポイントMid３に接続し、トランジスタＭ２３のソースは、トランジスタＭ３３のドレインとトランジスタＭ１１のゲートと接続する。トランジスタＭ２４のドレインは、ＶＤＤに接続し、トランジスタＭ２４のゲートは、ポイントMid４に接続し、トランジスタＭ２４のソースは、トランジスタＭ３４のドレインとトランジスタＭ１２のゲートと接続する。
抵抗Ｒ７の一端は、ＶＤＤに接続し、抵抗Ｒ７の他端は、コンデンサＣ０の一端と、トランジスタＭ０のドレインと、トランジスタＭ０のゲートと、トランジスタＭ３１〜Ｍ３４のゲートと接続する。コンデンサＣ０の他端は、トランジスタＭ０のソースとＶＳＳと接続する。
ここで、ソースフォロワ２５−１において、トランジスタＭ２１の出力負荷として、トランジスタＭ３１が電流源として接続しており、外部のバイアス部２６から供給されるＤＣバイアスがトランジスタＭ３１のゲートに与えられると、ソースフォロワ２５−１からは一定電圧分レベルシフトした出力信号Ｖoutが生成し、出力信号Ｖoutは、トランジスタＭ９のゲート電圧として印加される。
ここで、トランジスタＭ２１のしきい値電圧をＶth、トランジスタＭ２１のドレイン電流をＩ、チャネル長で決まるトランジスタＭ２１の電流パラメータをβとすれば、シフトする電圧Ｖshiftは、Ｖth＋（（２1/2×Ｉ）／β）となる。すなわち、信号ｓ１の電圧をＶinとすれば、Ｖout＝Ｖin−Ｖshiftである。ソースフォロワ２５−２〜２５−４についても同様である。
次にミキサ回路の他の実施の形態について説明する。図２０はミキサ回路のブロック構成を示す図である。ミキサ回路３０は、入力端子部３１、ローカル信号端子部３２、出力端子部３３、第１の入力部〜第４の入力部（入力部３４−１〜３４−４）、第１の出力部（出力部３５）、第２の出力部（出力部３６）から構成される。なお、図中のトランジスタｍ１〜ｍ１２にはすべて、ＮチャネルＭＯＳＦＥＴを使用した場合の例を示しており、接地形式をソース接地増幅としている。
入力端子部３１は、差動入力信号の正極信号が入力する正極入力端子３１（＋）と、差動入力信号の負極信号が入力する負極入力端子３１（−）とを含む。ローカル信号端子部３２は、差動のローカル信号が入力される、正極ローカル端子３２（＋）および負極ローカル端子３２（−）を含む。出力端子部３３は、ミキシング後の差動信号が出力される、正極出力端子３３（＋）および負極出力端子３３（−）を含む。
入力部３４−１は、正極入力端子３１（＋）がゲートに接続し、第１の負荷抵抗（抵抗Ｒ２１）の一端がドレインに接続する第１のトランジスタ（トランジスタｍ１）を含む。
入力部３４−２は、負極入力端子３１（−）がゲートに接続し、第２の負荷抵抗（抵抗Ｒ２２）の一端がドレインに接続する第２のトランジスタ（トランジスタｍ２）を含む。
入力部３４−３は、正極入力端子３１（＋）がゲートに接続し、第３の負荷抵抗（抵抗Ｒ２３）の一端がドレインに接続する第３のトランジスタ（トランジスタｍ３）を含む。
入力部３４−４は、負極入力端子３１（−）がゲートに接続し、第４の負荷抵抗（抵抗Ｒ２４）の一端がドレインに接続する第４のトランジスタ（トランジスタｍ４）を含む。
出力部３５は、第１の正極側出力部（正極側出力部３５−１）、第２の正極側出力部（正極側出力部３５−２）および第５の負荷抵抗（抵抗Ｒ２５）を含む。
正極側出力部３５−１は、負極ローカル端子３２（−）がゲートに接続する第５のトランジスタ（トランジスタｍ５）と、正極出力端子３３（＋）がドレインに接続する第６のトランジスタ（トランジスタｍ６）とを含み、トランジスタｍ６のドレインに抵抗Ｒ２５の一端が接続する。
また、負極ローカル端子３２（−）の入力信号でトランジスタｍ５が駆動し、第１の接続点（ポイントmid１）を介して、入力部３４−１から送信される信号ｓ１でトランジスタｍ６が駆動する。
正極側出力部３５−２は、正極ローカル端子３２（＋）がゲートに接続する第７のトランジスタ（トランジスタｍ７）と、正極出力端子３３（＋）がドレインに接続する第８のトランジスタ（トランジスタｍ８）とを含み、トランジスタｍ８のドレインに抵抗Ｒ２５の一端が接続する。
また、正極ローカル端子３２（＋）からの入力信号でトランジスタｍ７が駆動し、第２の接続点（ポイントmid２）を介して、入力部３４−２から送信される信号ｓ２でトランジスタｍ８が駆動する。
出力部３６は、第１の負極側出力部（負極側出力部３６−１）、第２の負極極側出力部（負極側出力部３６−２）および第６の負荷抵抗（抵抗Ｒ２６）を含む。
負極側出力部３６−１は、正極ローカル端子３２（＋）がゲートに接続する第９のトランジスタ（トランジスタｍ９）と、負極出力端子３３（−）がドレインに接続する第１０のトランジスタ（トランジスタｍ１０）とを含み、トランジスタｍ１０のドレインに抵抗Ｒ２６一端が接続する。
また、正極ローカル端子３２（＋）からの入力信号でトランジスタｍ９が駆動し、第３の接続点（ポイントmid３）を介して、入力部３４−３から送信される信号ｓ３でトランジスタｍ１０が駆動する。
負極側出力部３６−２は、負極ローカル端子３２（−）がゲートに接続する第１１のトランジスタ（トランジスタｍ１１）と、負極出力端子３３（−）がドレインに接続する第１２のトランジスタ（トランジスタｍ１２）とを含み、トランジスタｍ１２のトランジスタのドレインに抵抗Ｒ２６の一端が接続する。
また、負極ローカル端子３２（−）からの入力信号でトランジスタｍ１１が駆動し、第４の接続点（ポイントmid４）を介して、入力部３４−４から送信される信号ｓ４でトランジスタｍ１２が駆動する。
次にミキサ回路３０の構成および動作について詳しく説明する。図２１はミキサ回路３０の構成を示す図である。最初に回路素子の接続構成について記す。
入力端子ＲＦin（＋）は、トランジスタｍ１、ｍ３のゲートに接続し、入力端子ＲＦin（−）は、トランジスタｍ２、ｍ４のゲートに接続する。ローカル入力端子ＬＯin（−）、ＬＯin（＋）は、ＬＯバッファ３２ａに入力し、ＬＯバッファ３２ａの出力部ＬＯ（−）は、トランジスタｍ５、ｍ１１のゲートに接続し、ＬＯバッファ３２ａの出力部ＬＯ（＋）は、トランジスタｍ７、ｍ９のゲートに接続する。
電源電圧ＶＤＤは、抵抗Ｒ２１〜Ｒ２６の一端に接続し、ＧＮＤであるＶＳＳは、トランジスタｍ１〜ｍ１２のソースに接続する。抵抗Ｒ２１の他端は、トランジスタｍ１、ｍ５のドレインと、トランジスタｍ６のゲートに接続する。抵抗Ｒ２２の他端は、トランジスタｍ２、ｍ７のドレインと、トランジスタｍ８のゲートに接続する。抵抗Ｒ２３の他端は、トランジスタｍ３、ｍ９のドレインと、トランジスタｍ１０のゲートに接続する。抵抗Ｒ２４の他端は、トランジスタｍ４、ｍ１１のドレインと、トランジスタｍ１２のゲートに接続する。
抵抗Ｒ２５の他端は、トランジスタｍ６、ｍ８のドレインおよび出力端子ＩＦout（＋）に接続し、抵抗Ｒ２６の他端は、トランジスタｍ１０、ｍ１２のドレインおよび出力端子ＩＦout（−）に接続する。
次にミキサ回路３０の動作について説明する。図２２は信号の伝達経路を示す図である。ミキサ回路３０における、入力端子から出力端子までの信号の伝達経路（パス）を示している。
〔パスｐ１〕入力端子ＲＦin（＋）から入力したＲＦ信号（＋）は、トランジスタｍ１のゲートに入力して、トランジスタｍ１をＯＮする。トランジスタｍ１がＯＮすることでドレイン電流が流れて、抵抗Ｒ２１によって、ＲＦ信号（＋）の電圧に比例した電圧がポイントmid１に生じ、トランジスタｍ６のゲートに印加して、トランジスタｍ６がＯＮする。トランジスタｍ６がＯＮするとドレイン電流が流れて、抵抗Ｒ２５によって、ＲＦ信号（＋）の電圧に比例した電圧が生じて、出力端子ＩＦout（＋）から出力する。
〔パスｐ２〕入力端子ＲＦin（−）から入力したＲＦ信号（−）は、トランジスタｍ４のゲートに入力して、トランジスタｍ４をＯＮする。トランジスタｍ４がＯＮすることでドレイン電流が流れて、抵抗Ｒ２４によって、ＲＦ信号（−）の電圧に比例した電圧が、ポイントmid４に生じ、トランジスタｍ１２のゲートに印加し、トランジスタｍ１２はＯＮする。トランジスタｍ１２がＯＮするとドレイン電流が流れて、抵抗Ｒ２６によって、ＲＦ信号（−）の電圧に比例した電圧が生じて、出力端子ＩＦout（−）から出力する。
〔パスｐ３〕入力端子ＲＦin（−）から入力したＲＦ信号（−）は、トランジスタｍ２のゲートに入力して、トランジスタｍ２をＯＮする。トランジスタｍ２がＯＮすることでドレイン電流が流れて、抵抗Ｒ２２によって、ＲＦ信号（−）の電圧に比例した電圧が、ポイントmid２に生じ、トランジスタｍ８のゲートに印加し、トランジスタｍ８はＯＮする。トランジスタｍ８がＯＮするとドレイン電流が流れて、抵抗Ｒ２５によって、ＲＦ信号（−）の電圧に比例した電圧が生じて、出力端子ＩＦout（＋）から出力する。
〔パスｐ４〕入力端子ＲＦin（＋）から入力したＲＦ信号（＋）は、トランジスタｍ３のゲートに入力して、トランジスタｍ３をＯＮする。トランジスタｍ３がＯＮすることでドレイン電流が流れて、抵抗Ｒ２３によって、ＲＦ信号（＋）の電圧に比例した電圧が、ポイントmid３に生じ、トランジスタｍ１０のゲートに印加して、トランジスタｍ１０がＯＮする。トランジスタｍ１０がＯＮするとドレイン電流が流れて、抵抗Ｒ２６によって、ＲＦ信号（＋）の電圧に比例した電圧が生じて、出力端子ＩＦout（−）から出力する。
図２３はローカル信号ＬＯの論理によって選択されるパスを示す図である。以下、ローカル信号ＬＯの論理状態に応じてパスが選択される動作（ミキシング動作）について説明する。なお、わかりやすいように、図２４〜図２７には回路内に生成されるパスを太実線で示す。
（１）ローカル信号ＬＯが正論理の場合。
ローカル信号ＬＯが正論理（ＬＯin（＋）＝High、ＬＯin（−）＝Low）で入力した場合、ＬＯバッファ３２ａの出力部は、ＣＭＯＳレベルで、ＬＯ（＋）＝High、ＬＯ（−）＝Lowとなる。
（トランジスタのＯＮ／ＯＦＦ状態）
ＬＯ（−）＝Lowのとき、トランジスタｍ５はＯＦＦとなり、トランジスタｍ６はＲＦin（＋）の入力でＯＮする。また、トランジスタｍ１１はＯＦＦとなり、トランジスタｍ１２はＲＦin（−）の入力でＯＮする。
ＬＯ（＋）＝Highのとき、トランジスタｍ７がＯＮとなり、トランジスタｍ７と対になっているトランジスタｍ８はＯＦＦとなる。また、トランジスタｍ９がＯＮとなり、トランジスタｍ９と対になっているトランジスタｍ１０はＯＦＦとなる。
（パスｐ１が選択される流れ：図２３の欄Ｌ１１および図２４）
ＬＯ（−）＝Lowで、（ｍ５、ｍ６）＝（ＯＦＦ、ＯＮ（ＲＦin（＋）の入力による））であり、ＬＯ（＋）＝Highで、（ｍ９、ｍ１０）＝（ＯＮ、ＯＦＦ）であるので、入力端子ＲＦin（＋）に入力したＲＦ信号（＋）は、パスｐ４の伝達はなくなって、パスｐ１を伝達することで出力端子ＩＦout（＋）から出力する。
また、ＩＦout（＋）＝Ａ11×ＲＦin（＋）と表せる。ただし、Ａ11＝（ｇｍm1×Ｒ２１）×（ｇｍm6×Ｒ２５）である。なお、ｇｍαは、トランジスタ（ＭＯＳＦＥＴ）αの相互コンダクタンスのことである。
（パスｐ２が選択される流れ：図２３の欄Ｌ１２および図２５）
ＬＯ（−）＝Lowで、（ｍ１１、ｍ１２）＝（ＯＦＦ、ＯＮ（ＲＦin（＋）の入力による）で、ＬＯ（＋）＝Highで、（ｍ７、ｍ８）＝（ＯＮ、ＯＦＦ）であるので、入力端子ＲＦin（−）に入力したＲＦ信号（−）は、パスｐ３の伝達はなくなって、パスｐ２を伝達することで出力端子ＩＦout（−）から出力する。また、ＩＦout（−）＝Ａ12×ＲＦin（−）と表せる。ただし、Ａ12＝（ｇｍm4×Ｒ２４）×（ｇｍm12×Ｒ２６）である。
上記のように、ローカル信号ＬＯが正論理（ＬＯin（＋）＝High、ＬＯin（−）＝Low）で入力した場合は、入力端子ＲＦin（＋）に入力したＲＦ信号（＋）は、出力端子ＩＦout（＋）から出力し、入力端子ＲＦin（−）に入力したＲＦ信号（−）は、出力端子ＩＦout（−）から出力することになる（図３で説明したローカル信号がHighのときのミキシングで、入力信号の正転波形が出力されることと同じ状態を意味している）。
（２）ローカル信号ＬＯが負論理の場合。
ローカル信号ＬＯが負論理（ＬＯin（＋）＝Low、ＬＯin（−）＝High）で入力した場合、ＬＯバッファ３２ａの出力部は、ＣＭＯＳレベルで、ＬＯ（＋）＝Low、ＬＯ（−）＝Highとなる。
（トランジスタのＯＮ／ＯＦＦ状態）
ＬＯ（−）＝Highのとき、トランジスタｍ５がＯＮとなり、トランジスタｍ５と対になっているトランジスタｍ６はＯＦＦとなる。また、トランジスタｍ１１がＯＮとなり、トランジスタｍ１１と対になっているトランジスタｍ１２はＯＦＦとなる。
ＬＯ（＋）＝Lowのとき、トランジスタｍ７はＯＦＦとなり、トランジスタｍ８はＲＦin（−）の入力でＯＮする。また、トランジスタｍ９はＯＦＦとなり、トランジスタｍ１０はＲＦin（＋）の入力でＯＮする。
（パスｐ３が選択される流れ：図２３の欄Ｌ１３および図２６）
ＬＯ（−）＝Highで、（ｍ１１、ｍ１２）＝（ＯＮ、ＯＦＦ）であり、ＬＯ（＋）＝Lowで、（ｍ７、ｍ８）＝（ＯＦＦ、ＯＮ（ＲＦin（−）の入力による）であるので、入力端子ＲＦin（−）に入力したＲＦ信号（−）は、パスＰ２の伝達はなくなって、パスＰ３を伝達することで出力端子ＩＦout（＋）から出力する。また、ＩＦout（＋）＝Ａ13×ＲＦin（−）と表せる。ただし、Ａ13＝（ｇｍm2×Ｒ２２）×（ｇｍm8×Ｒ２５）である。
（パスｐ４が選択される流れ：図２４の欄Ｌ１４および図２７）
ＬＯ（−）＝Highで、（ｍ５、ｍ６）＝（ＯＮ、ＯＦＦ）となり、ＬＯ（＋）＝Lowで、（ｍ９、ｍ１０）＝（ＯＦＦ、ＯＮ（ＲＦin（＋）の入力による））であるので、入力端子ＲＦin（＋）に入力したＲＦ信号（＋）は、パスｐ１の伝達はなくなって、パスｐ４を伝達することで出力端子ＩＦout（−）から出力する。また、ＩＦout（−）＝Ａ14×ＲＦin（＋）と表せる。ただし、Ａ14＝（ｇｍm3×Ｒ２３）×（ｇｍm10×Ｒ２６）である。
上記のように、ローカル信号ＬＯが負論理（ＬＯin（＋）＝Low、ＬＯin（−）＝High）で入力した場合は、入力端子ＲＦin（＋）に入力したＲＦ信号（＋）は、出力端子ＩＦout（−）から出力し、入力端子ＲＦin（−）に入力したＲＦ信号（−）は、出力端子ＩＦout（＋）から出力することになる（図３で説明したローカル信号がLowのときのミキシングで、入力信号の反転波形が出力されることと同じ状態を意味している）。
次にミキサ回路３０の変形例について説明する。図２８、図２９はミキサ回路３０の変形例の構成を示す図である。変形例のミキサ回路３０ａは、信号ｓ１〜ｓ４のレベルシフトを行うレベルシフト回路４をあらたに有する。その他の回路構成は図２１と同じなので、異なる箇所のみ説明する。
レベルシフト回路４は、ＡＣ結合部４１と、コモンモードフィードバック部４２とをあらたに有する。
ＡＣ結合部４１は、コンデンサＣ１１〜Ｃ１４を含む。また、コモンモードフィードバック部４２は、抵抗Ｒ３１〜Ｒ３７、コンデンサＣ１５、オペアンプ４２ａから構成される。
コンデンサＣ１１の一端は、ポイントmid１と接続し、コンデンサＣ１１の他端は、トランジスタｍ５のドレインと、トランジスタｍ６のゲートと、抵抗Ｒ３１の一端と接続する。コンデンサＣ１２の一端は、ポイントmid２と接続し、コンデンサＣ１２の他端は、トランジスタｍ７のドレインと、トランジスタｍ８のゲートと、抵抗Ｒ３２の一端と接続する。
コンデンサＣ１３の一端は、ポイントmid３と接続し、コンデンサＣ１３の他端は、トランジスタｍ９のドレインと、トランジスタｍ１０のゲートと、抵抗Ｒ３３の一端と接続する。コンデンサＣ１４の一端は、ポイントmid４と接続し、コンデンサＣ１４の他端は、トランジスタｍ１１のドレインと、トランジスタｍ１２のゲートと、抵抗Ｒ３４の一端と接続する。
抵抗Ｒ３５の一端は、抵抗Ｒ２５の他端と、トランジスタｍ６、ｍ８のドレインと、出力端子ＩＦout（＋）と接続し、抵抗Ｒ３６の一端は、抵抗Ｒ２６の他端と、トランジスタｍ１０、ｍ１２のドレインと、出力端子ＩＦout（−）と接続する。
抵抗Ｒ３５の他端は、抵抗Ｒ３６の他端とオペアンプ４２ａの入力端子（＋）と接続する。オペアンプ４２ａの入力端子（−）は、設定電圧端子Ｖoutrefと接続し、オペアンプ４２ａの出力端子は、抵抗Ｒ３７の一端と接続する。抵抗Ｒ３７の他端は、コンデンサＣ１５の一端と抵抗Ｒ３１〜Ｒ３４の他端と接続し、コンデンサＣ１５の他端は、ＶＳＳと接続する。なお、レベルシフト回路の動作については図１６、図１７と同じであり上述したので説明は省略する。
なお、上記の説明では、ＮチャネルのＭＯＳトランジスタで回路を構成したが、ゲートとドレインに印加する極性を逆にしてＰチャネルのＭＯＳトランジスタで回路を構成してもよい。
また、ミキサ回路３０のレベルシフトの変形例として、コモンモードフィードバックで出力部のゲート電圧を調整する構成のみ示したが、図１９、図２０で示したソースフォロワを用いてもよい。また、図１５で示した入力部でのレベルシフトを行うことも可能である。
（付記１） ＮチャネルのＭＯＳトランジスタで構成されて、信号のミキシングを行うミキサ回路において、
差動入力信号の正極信号が入力する正極入力端子と、前記差動入力信号の負極信号が入力する負極入力端子とを含む入力端子部と、
差動のローカル信号が入力される、正極ローカル端子および負極ローカル端子を含むローカル信号端子部と、
ミキシング後の差動出力信号が出力される、正極出力端子および負極出力端子を含む出力端子部と、
前記正極入力端子がゲートに接続する第１のトランジスタと、前記負極ローカル端子がゲートに接続する第２のトランジスタとを含み、前記第１のトランジスタのドレインと前記第２のトランジスタのドレインとの第１の接続点に、第１の負荷抵抗の一端が接続して構成される第１の入力部と、
前記負極入力端子がゲートに接続する第３のトランジスタと、前記正極ローカル端子がゲートに接続する第４のトランジスタとを含み、前記第３のトランジスタのドレインと前記第４のトランジスタのドレインとの第２の接続点に、第２の負荷抵抗の一端が接続して構成される第２の入力部と、
前記正極入力端子がゲートに接続する第５のトランジスタと、前記正極ローカル端子がゲートに接続する第６のトランジスタとを含み、前記第５のトランジスタのドレインと前記第６のトランジスタのドレインとの第３の接続点に、第３の負荷抵抗の一端が接続して構成される第３の入力部と、
前記負極入力端子がゲートに接続する第７のトランジスタと、前記負極ローカル端子がゲートに接続する第８のトランジスタとを含み、前記第７のトランジスタのドレインと前記第８のトランジスタのドレインとの第４の接続点に、第４の負荷抵抗の一端が接続して構成される第４の入力部と、
前記正極出力端子にドレインが接続する第９のトランジスタと、前記正極出力端子にドレインが接続する第１０のトランジスタとを含み、前記第９のトランジスタのドレインと前記第１０のトランジスタのドレインとの第５の接続点に、第５の負荷抵抗の一端が接続して構成され、前記第１の接続点を介して、前記第１の入力部から送信される第１の信号で前記第９のトランジスタが駆動し、前記第２の接続点を介して、前記第２の入力部から送信される第２の信号で前記第１０のトランジスタが駆動する正極側出力部と、
前記負極出力端子にドレインが接続する第１１のトランジスタと、前記負極出力端子にドレインが接続する第１２のトランジスタとを含み、前記第１１のトランジスタのドレインと前記第１２のトランジスタのドレインとの第６の接続点に、第６の負荷抵抗の一端が接続して構成され、前記第３の接続点を介して、前記第３の入力部から送信される第３の信号で前記第１１のトランジスタが駆動し、前記第４の接続点を介して、前記第４の入力部から送信される第４の信号で前記第１２のトランジスタが駆動する負極側出力部と、
を有することを特徴とするミキサ回路。
（付記２） 前記正極側出力部内の、前記第９のトランジスタのゲートは、前記第１の接続点に接続し、前記第１０のトランジスタのゲートは、前記第２の接続点に接続し、
前記負極側出力部内の、前記第１１のトランジスタのゲートは、前記第３の接続点に接続し、前記第１２のトランジスタのゲートは、前記第４の接続点に接続することを特徴とする付記１記載のミキサ回路。
（付記３） 前記ローカル信号が正論理であって、前記正極ローカル端子がHigh、前記負極ローカル端子がLowとなる場合に、
前記第１の入力部の前記第１のトランジスタがＯＮ、前記第２のトランジスタがＯＦＦとなり、前記第３の入力部の前記第５のトランジスタがＯＦＦ、前記第６のトランジスタがＯＮとなることで、前記第１の信号が、前記正極側出力部の前記第９のトランジスタのゲートに印加し、前記第９のトランジスタがＯＮすることで、前記正極入力端子から前記正極出力端子への信号伝達経路である第１のパスが生成し、
前記第２の入力部の前記第３のトランジスタがＯＦＦ、前記第４のトランジスタがＯＮとなり、前記第４の入力部の前記第７のトランジスタがＯＮ、前記第８のトランジスタがＯＦＦとなることで、前記第４の信号が、前記負極側出力部の前記第１２のトランジスタのゲートに印加し、前記第１２のトランジスタがＯＮすることで、前記負極入力端子から前記負極出力端子への信号伝達経路である第２のパスが生成し、
前記ローカル信号が負論理であって、前記正極ローカル端子がLow、前記負極ローカル端子がHighとなる場合に、
前記第２の入力部の前記第３のトランジスタがＯＮ、前記第４のトランジスタがＯＦＦとなり、前記第４の入力部の前記第７のトランジスタがＯＦＦ、前記第８のトランジスタがＯＮとなることで、前記第２の信号が、前記正極側出力部の前記第１０のトランジスタのゲートに印加し、前記第１０のトランジスタがＯＮすることで、前記負極入力端子から前記正極出力端子への信号電圧経路である第３のパスが生成し、
前記第１の入力部の前記第１のトランジスタがＯＦＦ、前記第２のトランジスタがＯＮとなり、前記第３の入力部の前記第５のトランジスタがＯＮ、前記第６のトランジスタがＯＦＦとなることで、前記第３の信号が、前記負極側出力部の前記第１１のトランジスタのゲートに印加し、前記第１１のトランジスタがＯＮすることで、前記正極入力端子から前記負極出力端子への信号伝達経路である第４のパスが生成して、
前記差動入力信号と前記ローカル信号とのミキシングが行われることを特徴とする付記１記載のミキサ回路。
（付記４） 前記正極入力端子の入力時の前記正極信号のレベルをＲＦin（＋）、前記負極入力端子の入力時の前記負極信号のレベルをＲＦin（−）、前記正極出力端子から出力されるミキシング・増幅後の信号出力のレベルをＩＦout（＋）、前記負極出力端子から出力されるミキシング・増幅後の信号出力のレベルをＩＦout（−）、前記第１の負荷抵抗から前記第６の負荷抵抗のそれぞれの抵抗値をＲ１〜Ｒ６、第Ｎのトランジスタの相互コンダクタンスをｇｍNとした場合に、
前記第１のパスを伝達するときのＲＦin（＋）とＩＦout（＋）との関係を、
ＩＦout（＋）＝Ａ1×ＲＦin（＋）
Ａ1＝（ｇｍM1×Ｒ１）×（ｇｍM9×Ｒ５）とし、
前記第２のパスを伝達するときのＲＦin（−）とＩＦout（−）との関係を、
ＩＦout（−）＝Ａ2×ＲＦin（−）
Ａ2＝（ｇｍM7×Ｒ４）×（ｇｍM12×Ｒ６）とし、
前記第３のパスを伝達するときのＲＦin（−）とＩＦout（＋）との関係を、
ＩＦout（＋）＝Ａ3×ＲＦin（−）
Ａ3＝（ｇｍM3×Ｒ２）×（ｇｍM10×Ｒ５）とし、
前記第４のパスを伝達するときのＲＦin（＋）とＩＦout（−）との関係を、
ＩＦout（−）＝Ａ4×ＲＦin（＋）
Ａ4＝（ｇｍM5×Ｒ３）×（ｇｍM11×Ｒ６）とする、
ことを特徴とする付記２記載のミキサ回路。
（付記５） 前記第４のトランジスタのインピーダンスと、前記第４の負荷抵抗の値とによって決まる、前記第１０のトランジスタのゲートに印加される電圧を、前記第１０のトランジスタのしきい値電圧よりも低くして、前記第４のトランジスタがＯＮした場合であっても、前記第１０のトランジスタをＯＦＦの状態とし、
前記第６のトランジスタのインピーダンスと、前記第３の負荷抵抗の値とによって決まる、前記第１１のトランジスタのゲートに印加される電圧を、前記第１１のトランジスタのしきい値電圧よりも低くして、前記第６のトランジスタがＯＮした場合であっても、前記第１１のトランジスタをＯＦＦの状態とし、
前記第２のトランジスタのインピーダンスと、前記第１の負荷抵抗の値とによって決まる、前記第９のトランジスタのゲートに印加される電圧を、前記第９のトランジスタのしきい値電圧よりも低くして、前記第２のトランジスタがＯＮした場合であっても、前記第９のトランジスタをＯＦＦの状態とし、
前記第８のトランジスタのインピーダンスと、前記第４の負荷抵抗の値とによって決まる、前記第１２のトランジスタのゲートに印加される電圧を、前記第１２のトランジスタのしきい値電圧よりも低くして、前記第８のトランジスタがＯＮした場合であっても、前記第１２のトランジスタをＯＦＦの状態とする、
ことを特徴とする付記１記載のミキサ回路。
（付記６） 前記差動入力信号のレベルシフトを行うレベルシフト回路をさらに有し、前記レベルシフト回路は、
前記正極入力端子と、前記第１のトランジスタのゲートおよび前記第５のトランジスタのゲートとの間に配置される正極側コンデンサと、前記負極入力端子と、前記第３のトランジスタのゲートおよび前記第７のトランジスタのゲートとの間に配置される負極側コンデンサと、を含むＡＣ結合部と、
前記ＡＣ結合部の出力段に接続して、前記第１のトランジスタのゲートおよび前記第５のトランジスタのゲートと、前記第３のトランジスタのゲートおよび前記第７のトランジスタのゲートと、に任意のバイアスを印加するバイアス部と、
から構成されることを特徴とする付記１記載のミキサ回路。
（付記７） 前記第１の信号から第４の信号のレベルシフトを行うレベルシフト回路をさらに有し、前記レベルシフト回路は、
前記第１の接続点と前記第９のトランジスタのゲートとの間に配置される第１のコンデンサと、前記第２の接続点と前記第１０のトランジスタのゲートとの間に配置される第２のコンデンサと、前記第３の接続点と前記第１１のトランジスタのゲートとの間に配置される第３のコンデンサと、前記第４の接続点と前記第１２のトランジスタのゲートとの間に配置される第４のコンデンサと、を含むＡＣ結合部と、
前記正極出力端子からの出力信号の電圧および前記負極出力端子からの出力信号の電圧から生成した分圧が、設定電圧と等しくなるような電圧信号を生成して、前記第９のトランジスタから前記第１２のトランジスタのゲートに、前記電圧信号を印加するコモンモードフィードバック部と、
から構成されることを特徴とする付記１記載のミキサ回路。
（付記８） 前記第１の信号から第４の信号のレベルシフトを行うレベルシフト回路をさらに有し、前記レベルシフト回路は、
ドレイン接地された第１のドレイン接地トランジスタと、ソース接地されて、前記第１のドレイン接地トランジスタのソースに、ドレインが接続する第１のソース接地トランジスタとを含み、前記第１のドレイン接地トランジスタのゲートは、前記第１の接続点と接続し、前記第１のドレイン接地トランジスタのソースは、前記正極側出力部の前記第９のトランジスタのゲートに接続する第１のソースフォロワと、
ドレイン接地された第２のドレイン接地トランジスタと、ソース接地されて、前記第２のドレイン接地トランジスタのソースに、ドレインが接続する第２のソース接地トランジスタとを含み、前記第２のドレイン接地トランジスタのゲートは、前記第２の接続点と接続し、前記第２のドレイン接地トランジスタのソースは、前記正極側出力部の前記第１０のトランジスタのゲートに接続する第２のソースフォロワと、
ドレイン接地された第３のドレイン接地トランジスタと、ソース接地されて、前記第３のドレイン接地トランジスタのソースに、ドレインが接続する第３のソース接地トランジスタとを含み、前記第３のドレイン接地トランジスタのゲートは、前記第３の接続点と接続し、前記第３のドレイン接地トランジスタのソースは、前記負極側出力部の前記第１１のトランジスタのゲートに接続する第３のソースフォロワと、
ドレイン接地された第４のドレイン接地トランジスタと、ソース接地されて、前記第４のドレイン接地トランジスタのソースに、ドレインが接続する第４のソース接地トランジスタとを含み、前記第４のドレイン接地トランジスタのゲートは、前記第４の接続点と接続し、前記第４のドレイン接地トランジスタのソースは、前記負極側出力部の前記第１２のトランジスタのゲートに接続する第４のソースフォロワと、
前記第１のソース接地トランジスタから前記第４のソース接地トランジスタのゲートに、任意のバイアスを印加するバイアス部と、
から構成されることを特徴とする付記１記載のミキサ回路。
（付記９） ＮチャネルのＭＯＳトランジスタで構成されて、信号のミキシングを行うミキサ回路において、
差動入力信号の正極信号が入力する正極入力端子と、前記差動入力信号の負極信号が入力する負極入力端子とを含む入力端子部と、
差動のローカル信号が入力される、正極ローカル端子および負極ローカル端子を含むローカル信号端子部と、
ミキシング後の差動出力信号が出力される、正極出力端子および負極出力端子を含む出力端子部と、
前記正極入力端子がゲートに接続し、第１の負荷抵抗の一端がドレインに接続する第１のトランジスタを含む第１の入力部と、
前記負極入力端子がゲートに接続し、第２の負荷抵抗の一端がドレインに接続する第２のトランジスタを含む第２の入力部と、
前記正極入力端子がゲートに接続し、第３の負荷抵抗の一端がドレインに接続する第３のトランジスタを含む第３の入力部と、
前記負極入力端子がゲートに接続し、第４の負荷抵抗の一端がドレインに接続する第４のトランジスタを含む第４の入力部と、
前記負極ローカル端子がゲートに接続する第５のトランジスタと、前記正極出力端子がドレインに接続する第６のトランジスタとを含み、前記第６のトランジスタのドレインに第５の負荷抵抗の一端が接続して構成され、前記負極ローカル端子からの入力信号で前記第５のトランジスタが駆動し、前記第１の入力部から送信される第１の信号で前記第６のトランジスタが駆動する第１の正極側出力部と、前記正極ローカル端子がゲートに接続する第７のトランジスタと、前記正極出力端子がドレインに接続する第８のトランジスタとを含み、前記第８のトランジスタのドレインに前記第５の負荷抵抗の一端が接続して構成され、前記正極ローカル端子からの入力信号で前記第７のトランジスタが駆動し、前記第２の入力部から送信される第２の信号で前記第８のトランジスタが駆動する第２の正極側出力部と、から構成される第１の出力部と、
前記正極ローカル端子がゲートに接続する第９のトランジスタと、前記負極出力端子がドレインに接続する第１０のトランジスタとを含み、前記第１０のトランジスタのドレインに第６の負荷抵抗の一端が接続して構成され、前記正極ローカル端子からの入力信号で前記第９のトランジスタが駆動し、前記第３の入力部から送信される第３の信号で前記第１０のトランジスタが駆動する第１の負極側出力部と、前記負極ローカル端子がゲートに接続する第１１のトランジスタと、前記負極出力端子がドレインに接続する第１２のトランジスタとを含み、前記第１２のトランジスタのドレインに前記第６の負荷抵抗の一端が接続して構成され、前記負極ローカル端子からの入力信号で前記第１１のトランジスタが駆動し、前記第４の入力部から送信される第４の信号で前記第１２のトランジスタが駆動する第２の負極側出力部と、から構成される第２の出力部と、
を有することを特徴とするミキサ回路。
（付記１０） 前記第１の正極側出力部内の、前記第５のトランジスタのドレインおよび前記第６のトランジスタのゲートは、前記第１のトランジスタのドレインと前記第１の負荷抵抗との第１の接続点に接続し、
前記第２の正極側出力部内の、前記第７のトランジスタのドレインおよび前記第８のトランジスタのゲートは、前記第２のトランジスタのドレインと前記第２の負荷抵抗との第２の接続点に接続し、
前記第１の負極側出力部内の、前記第９のトランジスタのドレインおよび前記第１０のトランジスタのゲートは、前記第３のトランジスタのドレインと前記第３の負荷抵抗との第３の接続点に接続し、
前記第２の負極側出力部内の、前記第１１のトランジスタのドレインおよび前記第１２のトランジスタのゲートは、前記第４のトランジスタのドレインと前記第４の負荷抵抗との第４の接続点に接続する、
ことを特徴とする付記９記載のミキサ回路。
（付記１１） 前記ローカル信号が正論理であって、前記正極ローカル端子がHigh、前記負極ローカル端子がLowとなる場合に、
前記第１の入力部の前記第１のトランジスタがＯＮして、前記第１の信号が、前記第１の正極側出力部の前記第６のトランジスタのゲートに印加し、前記第１の正極側出力部の前記第５のトランジスタがＯＦＦ、前記第６のトランジスタがＯＮし、かつ前記第１の負極側出力部の前記第９のトランジスタがＯＮ、前記第１０のトランジスタがＯＦＦすることで、前記正極入力端子から前記正極出力端子への信号伝達経路である第１のパスが生成し、
前記第４の入力部の前記第４のトランジスタがＯＮして、前記第４の信号が、前記第４の負極側出力部の前記第１２のトランジスタのゲートに印加し、前記第４の負極側出力部の前記第１１のトランジスタがＯＦＦ、前記第１２のトランジスタがＯＮし、かつ前記第２の正極側出力部の前記第７のトランジスタがＯＮ、前記第８のトランジスタがＯＦＦすることで、前記負極入力端子から前記負極出力端子への信号伝達経路である第２のパスが生成し、
前記ローカル信号が負論理であって、前記正極ローカル端子がLow、前記負極ローカル端子がHighとなる場合に、
前記第２の入力部の前記第２のトランジスタがＯＮして、前記第２の信号が、前記第２の正極側出力部の前記第８のトランジスタのゲートに印加し、前記第２の正極側出力部の前記第７のトランジスタがＯＦＦ、前記第８のトランジスタがＯＮし、かつ前記第４の負極側出力部の前記第１１のトランジスタがＯＮ、前記第１２のトランジスタがＯＦＦすることで、前記負極入力端子から前記正極出力端子への信号伝達経路である第３のパスが生成し、
前記第３の入力部の前記第３のトランジスタがＯＮして、前記第３の信号が、前記第１の負極側出力部の前記第１０のトランジスタのゲートに印加し、前記第１の負極側出力部の前記第９のトランジスタがＯＦＦ、前記第１０のトランジスタがＯＮし、かつ前記第１の正極側出力部の前記第５のトランジスタがＯＮ、前記第６のトランジスタがＯＦＦすることで、前記正極入力端子から前記負極出力端子への信号伝達経路である第４のパスが生成して、
前記差動入力信号と前記ローカル信号とのミキシングが行われることを特徴とする付記９記載のミキサ回路。
（付記１２） 前記正極入力端子の入力時の前記正極信号のレベルをＲＦin（＋）、前記負極入力端子の入力時の前記負極信号のレベルをＲＦin（−）、前記正極出力端子から出力されるミキシング・増幅後の信号出力のレベルをＩＦout（＋）、前記負極出力端子から出力されるミキシング・増幅後の信号出力のレベルをＩＦout（−）、前記第１の負荷抵抗から前記第６の負荷抵抗のそれぞれの抵抗値をＲ２１〜Ｒ２６、第Ｎのトランジスタの相互コンダクタンスをｇｍNとした場合に、
前記第１のパスを伝達するときのＲＦin（＋）とＩＦout（＋）との関係を、
ＩＦout（＋）＝Ａ11×ＲＦin（＋）
Ａ11＝（ｇｍm1×Ｒ２１）×（ｇｍm6×Ｒ２５）とし、
前記第２のパスを伝達するときのＲＦin（−）とＩＦout（−）との関係を、
ＩＦout（−）＝Ａ12×ＲＦin（−）
Ａ12＝（ｇｍm4×Ｒ２４）×（ｇｍm12×Ｒ２６）とし、
前記第３のパスを伝達するときのＲＦin（−）とＩＦout（＋）との関係を、
ＩＦout（＋）＝Ａ13×ＲＦin（−）
Ａ13＝（ｇｍm2×Ｒ２２）×（ｇｍm8×Ｒ２５）とし、
前記第４のパスを伝達するときのＲＦin（＋）とＩＦout（−）との関係を、
ＩＦout（−）＝Ａ14×ＲＦin（＋）
Ａ14＝（ｇｍm3×Ｒ２３）×（ｇｍm10×Ｒ２６）とする、
ことを特徴とする付記９記載のミキサ回路。
（付記１３） 前記第１の信号から第４の信号のレベルシフトを行うレベルシフト回路をさらに有し、前記レベルシフト回路は、
前記第１の接続点と前記第６のトランジスタのゲートとの間に配置される第１のコンデンサと、前記第２の接続点と前記第８のトランジスタのゲートとの間に配置される第２のコンデンサと、前記第３の接続点と前記第１０のトランジスタのゲートとの間に配置される第３のコンデンサと、前記第４の接続点と前記第１２のトランジスタのゲートとの間に配置される第４のコンデンサと、を含むＡＣ結合部と、
前記正極出力端子からの出力信号の電圧および前記負極出力端子からの出力信号の電圧から生成した分圧が、設定電圧と等しくなるような電圧信号を生成して、前記第６のトランジスタのゲート、前記第８のトランジスタのゲート、前記第１０のトランジスタのゲートおよび前記第１２のトランジスタのゲートのそれぞれに、前記電圧信号を印加するコモンモードフィードバック部と、
から構成されることを特徴とする付記９記載のミキサ回路。
ミキサ回路のブロック構成を示す図である。 ミキサ回路の構成を示す図である。 ミキシングを説明するための図である。 信号の伝達経路を示す図である。 ローカル信号の論理によって選択されるパスを示す図である。 回路内に生成されるパスを示す図である。 回路内に生成されるパスを示す図である。 回路内に生成されるパスを示す図である。 回路内に生成されるパスを示す図である。 ミキサ回路の入力信号およびローカル信号を示す図である。 ミキサ回路の出力信号を示す図である。 出力信号の周波数スペクトルを示す図である。 入出力振幅特性を示す図である。 入出力振幅特性を示す図である。 ミキサ回路の第１の変形例の構成を示す図である。 ミキサ回路の第２の変形例の構成を示す図である。 ミキサ回路の第２の変形例の構成を示す図である。 ミキサ回路の第３の変形例の構成を示す図である。 ミキサ回路の第３の変形例の構成を示す図である。 ミキサ回路のブロック構成を示す図である。 ミキサ回路の構成を示す図である。 信号の伝達経路を示す図である。 ローカル信号の論理によって選択されるパスを示す図である。 回路内に生成されるパスを示す図である。 回路内に生成されるパスを示す図である。 回路内に生成されるパスを示す図である。 回路内に生成されるパスを示す図である。 ミキサ回路の変形例の構成を示す図である。 ミキサ回路の変形例の構成を示す図である。 従来技術の回路構成を示す図である。 Ｉｄｓ−Ｖｄｓ特性を示す図である。 従来技術の回路構成を示す図である。
符号の説明
１０ ミキサ回路
１１ 入力端子部
１１（＋） 正極入力端子
１１（−） 負極入力端子
１２ ローカル信号端子部
１２（＋） 正極ローカル端子
１２（−） 負極ローカル端子
１３ 出力端子部
１３（＋） 正極出力端子
１３（−） 負極出力端子
１４−１〜１４−４ 第１〜第４の入力部
１５−１ 正極側出力部
１５−２ 負極側出力部
Ｍ１〜Ｍ１２ トランジスタ（Ｎ−ＭＯＳＦＥＴ）
Ｒ１〜Ｒ６ 負荷抵抗

Claims (8)

  1. ＮチャネルのＭＯＳトランジスタで構成されて、信号のミキシングを行うミキサ回路において、
    差動入力信号の正極信号が入力する正極入力端子と、前記差動入力信号の負極信号が入力する負極入力端子とを含む入力端子部と、
    差動のローカル信号が入力される、正極ローカル端子および負極ローカル端子を含むローカル信号端子部と、
    ミキシング後の差動出力信号が出力される、正極出力端子および負極出力端子を含む出力端子部と、
    前記正極入力端子がゲートに接続する第１のトランジスタと、前記負極ローカル端子がゲートに接続する第２のトランジスタとを含み、前記第１のトランジスタのドレインと前記第２のトランジスタのドレインとの第１の接続点に、第１の負荷抵抗の一端が接続して構成される第１の入力部と、
    前記負極入力端子がゲートに接続する第３のトランジスタと、前記正極ローカル端子がゲートに接続する第４のトランジスタとを含み、前記第３のトランジスタのドレインと前記第４のトランジスタのドレインとの第２の接続点に、第２の負荷抵抗の一端が接続して構成される第２の入力部と、
    前記正極入力端子がゲートに接続する第５のトランジスタと、前記正極ローカル端子がゲートに接続する第６のトランジスタとを含み、前記第５のトランジスタのドレインと前記第６のトランジスタのドレインとの第３の接続点に、第３の負荷抵抗の一端が接続して構成される第３の入力部と、
    前記負極入力端子がゲートに接続する第７のトランジスタと、前記負極ローカル端子がゲートに接続する第８のトランジスタとを含み、前記第７のトランジスタのドレインと前記第８のトランジスタのドレインとの第４の接続点に、第４の負荷抵抗の一端が接続して構成される第４の入力部と、
    前記正極出力端子にドレインが接続する第９のトランジスタと、前記正極出力端子にドレインが接続する第１０のトランジスタとを含み、前記第９のトランジスタのドレインと前記第１０のトランジスタのドレインとの第５の接続点に、第５の負荷抵抗の一端が接続して構成され、前記第１の接続点を介して、前記第１の入力部から送信される第１の信号で前記第９のトランジスタが駆動し、前記第２の接続点を介して、前記第２の入力部から送信される第２の信号で前記第１０のトランジスタが駆動する正極側出力部と、
    前記負極出力端子にドレインが接続する第１１のトランジスタと、前記負極出力端子にドレインが接続する第１２のトランジスタとを含み、前記第１１のトランジスタのドレインと前記第１２のトランジスタのドレインとの第６の接続点に、第６の負荷抵抗の一端が接続して構成され、前記第３の接続点を介して、前記第３の入力部から送信される第３の信号で前記第１１のトランジスタが駆動し、前記第４の接続点を介して、前記第４の入力部から送信される第４の信号で前記第１２のトランジスタが駆動する負極側出力部と、
    を有することを特徴とするミキサ回路。
  2. 前記正極側出力部内の、前記第９のトランジスタのゲートは、前記第１の接続点に接続し、前記第１０のトランジスタのゲートは、前記第２の接続点に接続し、
    前記負極側出力部内の、前記第１１のトランジスタのゲートは、前記第３の接続点に接続し、前記第１２のトランジスタのゲートは、前記第４の接続点に接続することを特徴とする請求項１記載のミキサ回路。
  3. 前記ローカル信号が正論理であって、前記正極ローカル端子がHigh、前記負極ローカル端子がLowとなる場合に、
    前記第１の入力部の前記第１のトランジスタがＯＮ、前記第２のトランジスタがＯＦＦとなり、前記第３の入力部の前記第５のトランジスタがＯＦＦ、前記第６のトランジスタがＯＮとなることで、前記第１の信号が、前記正極側出力部の前記第９のトランジスタのゲートに印加し、前記第９のトランジスタがＯＮすることで、前記正極入力端子から前記正極出力端子への信号伝達経路である第１のパスが生成し、
    前記第２の入力部の前記第３のトランジスタがＯＦＦ、前記第４のトランジスタがＯＮとなり、前記第４の入力部の前記第７のトランジスタがＯＮ、前記第８のトランジスタがＯＦＦとなることで、前記第４の信号が、前記負極側出力部の前記第１２のトランジスタのゲートに印加し、前記第１２のトランジスタがＯＮすることで、前記負極入力端子から前記負極出力端子への信号伝達経路である第２のパスが生成し、
    前記ローカル信号が負論理であって、前記正極ローカル端子がLow、前記負極ローカル端子がHighとなる場合に、
    前記第２の入力部の前記第３のトランジスタがＯＮ、前記第４のトランジスタがＯＦＦとなり、前記第４の入力部の前記第７のトランジスタがＯＦＦ、前記第８のトランジスタがＯＮとなることで、前記第２の信号が、前記正極側出力部の前記第１０のトランジスタのゲートに印加し、前記第１０のトランジスタがＯＮすることで、前記負極入力端子から前記正極出力端子への信号電圧経路である第３のパスが生成し、
    前記第１の入力部の前記第１のトランジスタがＯＦＦ、前記第２のトランジスタがＯＮとなり、前記第３の入力部の前記第５のトランジスタがＯＮ、前記第６のトランジスタがＯＦＦとなることで、前記第３の信号が、前記負極側出力部の前記第１１のトランジスタのゲートに印加し、前記第１１のトランジスタがＯＮすることで、前記正極入力端子から前記負極出力端子への信号伝達経路である第４のパスが生成して、
    前記差動入力信号と前記ローカル信号とのミキシングが行われることを特徴とする請求項１記載のミキサ回路。
  4. 前記正極入力端子の入力時の前記正極信号のレベルをＲＦin（＋）、前記負極入力端子の入力時の前記負極信号のレベルをＲＦin（−）、前記正極出力端子から出力されるミキシング・増幅後の信号出力のレベルをＩＦout（＋）、前記負極出力端子から出力されるミキシング・増幅後の信号出力のレベルをＩＦout（−）、前記第１の負荷抵抗から前記第６の負荷抵抗のそれぞれの抵抗値をＲ１〜Ｒ６、第Ｎのトランジスタの相互コンダクタンスをｇｍNとした場合に、
    前記第１のパスを伝達するときのＲＦin（＋）とＩＦout（＋）との関係を、
    ＩＦout（＋）＝Ａ1×ＲＦin（＋）
    Ａ1＝（ｇｍM1×Ｒ１）×（ｇｍM9×Ｒ５）とし、
    前記第２のパスを伝達するときのＲＦin（−）とＩＦout（−）との関係を、
    ＩＦout（−）＝Ａ2×ＲＦin（−）
    Ａ2＝（ｇｍM7×Ｒ４）×（ｇｍM12×Ｒ６）とし、
    前記第３のパスを伝達するときのＲＦin（−）とＩＦout（＋）との関係を、
    ＩＦout（＋）＝Ａ3×ＲＦin（−）
    Ａ3＝（ｇｍM3×Ｒ２）×（ｇｍM10×Ｒ５）とし、
    前記第４のパスを伝達するときのＲＦin（＋）とＩＦout（−）との関係を、
    ＩＦout（−）＝Ａ4×ＲＦin（＋）
    Ａ4＝（ｇｍM5×Ｒ３）×（ｇｍM11×Ｒ６）とする、
    ことを特徴とする請求項３記載のミキサ回路。
  5. 前記第４のトランジスタのインピーダンスと、前記第２の負荷抵抗の値とによって決まる、前記第１０のトランジスタのゲートに印加される電圧を、前記第１０のトランジスタのしきい値電圧よりも低くして、前記第４のトランジスタがＯＮした場合であっても、前記第１０のトランジスタをＯＦＦの状態とし、
    前記第６のトランジスタのインピーダンスと、前記第３の負荷抵抗の値とによって決まる、前記第１１のトランジスタのゲートに印加される電圧を、前記第１１のトランジスタのしきい値電圧よりも低くして、前記第６のトランジスタがＯＮした場合であっても、前記第１１のトランジスタをＯＦＦの状態とし、
    前記第２のトランジスタのインピーダンスと、前記第１の負荷抵抗の値とによって決まる、前記第９のトランジスタのゲートに印加される電圧を、前記第９のトランジスタのしきい値電圧よりも低くして、前記第２のトランジスタがＯＮした場合であっても、前記第９のトランジスタをＯＦＦの状態とし、
    前記第８のトランジスタのインピーダンスと、前記第４の負荷抵抗の値とによって決まる、前記第１２のトランジスタのゲートに印加される電圧を、前記第１２のトランジスタのしきい値電圧よりも低くして、前記第８のトランジスタがＯＮした場合であっても、前記第１２のトランジスタをＯＦＦの状態とする、
    ことを特徴とする請求項１記載のミキサ回路。
  6. 前記第１の信号から第４の信号のレベルシフトを行うレベルシフト回路をさらに有し、前記レベルシフト回路は、
    前記第１の接続点と前記第９のトランジスタのゲートとの間に配置される第１のコンデンサと、前記第２の接続点と前記第１０のトランジスタのゲートとの間に配置される第２のコンデンサと、前記第３の接続点と前記第１１のトランジスタのゲートとの間に配置される第３のコンデンサと、前記第４の接続点と前記第１２のトランジスタのゲートとの間に配置される第４のコンデンサと、を含むＡＣ結合部と、
    前記正極出力端子からの出力信号の電圧および前記負極出力端子からの出力信号の電圧から生成した分圧が、設定電圧と等しくなるような電圧信号を生成して、前記第９のトランジスタから前記第１２のトランジスタのゲートに、前記電圧信号を印加するコモンモードフィードバック部と、
    から構成されることを特徴とする請求項１記載のミキサ回路。
  7. ＮチャネルのＭＯＳトランジスタで構成されて、信号のミキシングを行うミキサ回路において、
    差動入力信号の正極信号が入力する正極入力端子と、前記差動入力信号の負極信号が入力する負極入力端子とを含む入力端子部と、
    差動のローカル信号が入力される、正極ローカル端子および負極ローカル端子を含むローカル信号端子部と、
    ミキシング後の差動出力信号が出力される、正極出力端子および負極出力端子を含む出力端子部と、
    前記正極入力端子がゲートに接続し、第１の負荷抵抗の一端がドレインに接続する第１のトランジスタを含む第１の入力部と、
    前記負極入力端子がゲートに接続し、第２の負荷抵抗の一端がドレインに接続する第２のトランジスタを含む第２の入力部と、
    前記正極入力端子がゲートに接続し、第３の負荷抵抗の一端がドレインに接続する第３のトランジスタを含む第３の入力部と、
    前記負極入力端子がゲートに接続し、第４の負荷抵抗の一端がドレインに接続する第４のトランジスタを含む第４の入力部と、
    前記負極ローカル端子がゲートに接続する第５のトランジスタと、前記正極出力端子がドレインに接続する第６のトランジスタとを含み、前記第６のトランジスタのドレインに第５の負荷抵抗の一端が接続して構成され、前記負極ローカル端子からの入力信号で前記第５のトランジスタが駆動し、前記第１の入力部から送信される第１の信号で前記第６のトランジスタが駆動する第１の正極側出力部と、前記正極ローカル端子がゲートに接続する第７のトランジスタと、前記正極出力端子がドレインに接続する第８のトランジスタとを含み、前記第８のトランジスタのドレインに前記第５の負荷抵抗の一端が接続して構成され、前記正極ローカル端子からの入力信号で前記第７のトランジスタが駆動し、前記第２の入力部から送信される第２の信号で前記第８のトランジスタが駆動する第２の正極側出力部と、から構成される第１の出力部と、
    前記正極ローカル端子がゲートに接続する第９のトランジスタと、前記負極出力端子がドレインに接続する第１０のトランジスタとを含み、前記第１０のトランジスタのドレインに第６の負荷抵抗の一端が接続して構成され、前記正極ローカル端子からの入力信号で前記第９のトランジスタが駆動し、前記第３の入力部から送信される第３の信号で前記第１０のトランジスタが駆動する第１の負極側出力部と、前記負極ローカル端子がゲートに接続する第１１のトランジスタと、前記負極出力端子がドレインに接続する第１２のトランジスタとを含み、前記第１２のトランジスタのドレインに前記第６の負荷抵抗の一端が接続して構成され、前記負極ローカル端子からの入力信号で前記第１１のトランジスタが駆動し、前記第４の入力部から送信される第４の信号で前記第１２のトランジスタが駆動する第２の負極側出力部と、から構成される第２の出力部と、
    を有することを特徴とするミキサ回路。
  8. 前記ローカル信号が正論理であって、前記正極ローカル端子がHigh、前記負極ローカル端子がLowとなる場合に、
    前記第１の入力部の前記第１のトランジスタがＯＮして、前記第１の信号が、前記第１の正極側出力部の前記第６のトランジスタのゲートに印加し、前記第１の正極側出力部の前記第５のトランジスタがＯＦＦ、前記第６のトランジスタがＯＮし、かつ前記第１の負極側出力部の前記第９のトランジスタがＯＮ、前記第１０のトランジスタがＯＦＦすることで、前記正極入力端子から前記正極出力端子への信号伝達経路である第１のパスが生成し、
    前記第４の入力部の前記第４のトランジスタがＯＮして、前記第４の信号が、前記第２の負極側出力部の前記第１２のトランジスタのゲートに印加し、前記第２の負極側出力部の前記第１１のトランジスタがＯＦＦ、前記第１２のトランジスタがＯＮし、かつ前記第２の正極側出力部の前記第７のトランジスタがＯＮ、前記第８のトランジスタがＯＦＦすることで、前記負極入力端子から前記負極出力端子への信号伝達経路である第２のパスが生成し、
    前記ローカル信号が負論理であって、前記正極ローカル端子がLow、前記負極ローカル端子がHighとなる場合に、
    前記第２の入力部の前記第２のトランジスタがＯＮして、前記第２の信号が、前記第２の正極側出力部の前記第８のトランジスタのゲートに印加し、前記第２の正極側出力部の前記第７のトランジスタがＯＦＦ、前記第８のトランジスタがＯＮし、かつ前記第２の負極側出力部の前記第１１のトランジスタがＯＮ、前記第１２のトランジスタがＯＦＦすることで、前記負極入力端子から前記正極出力端子への信号伝達経路である第３のパスが生成し、
    前記第３の入力部の前記第３のトランジスタがＯＮして、前記第３の信号が、前記第１の負極側出力部の前記第１０のトランジスタのゲートに印加し、前記第１の負極側出力部の前記第９のトランジスタがＯＦＦ、前記第１０のトランジスタがＯＮし、かつ前記第１の正極側出力部の前記第５のトランジスタがＯＮ、前記第６のトランジスタがＯＦＦすることで、前記正極入力端子から前記負極出力端子への信号伝達経路である第４のパスが生成して、
    前記差動入力信号と前記ローカル信号とのミキシングが行われることを特徴とする請求項７記載のミキサ回路。
JP2008086898A 2008-03-28 2008-03-28 ミキサ回路 Expired - Fee Related JP5056533B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008086898A JP5056533B2 (ja) 2008-03-28 2008-03-28 ミキサ回路
US12/335,570 US7804351B2 (en) 2008-03-28 2008-12-16 Mixer circuit for frequency mixing of differential signals

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008086898A JP5056533B2 (ja) 2008-03-28 2008-03-28 ミキサ回路

Publications (2)

Publication Number Publication Date
JP2009239863A JP2009239863A (ja) 2009-10-15
JP5056533B2 true JP5056533B2 (ja) 2012-10-24

Family

ID=41116185

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008086898A Expired - Fee Related JP5056533B2 (ja) 2008-03-28 2008-03-28 ミキサ回路

Country Status (2)

Country Link
US (1) US7804351B2 (ja)
JP (1) JP5056533B2 (ja)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07105662B2 (ja) * 1986-02-21 1995-11-13 株式会社東芝 多機能差動増幅器
JP3392682B2 (ja) * 1997-02-21 2003-03-31 株式会社東芝 ミキサー回路
JP3520175B2 (ja) 1997-03-31 2004-04-19 株式会社東芝 アナログ乗算器
JP2000076371A (ja) * 1998-08-28 2000-03-14 Nec Corp Ｍｏｓ乗算回路
US6871057B2 (en) * 2000-03-08 2005-03-22 Nippon Telegraph And Telephone Corporation Mixer circuit
JP2003234619A (ja) 2002-02-07 2003-08-22 Nippon Telegr & Teleph Corp <Ntt> 折り返し型ミキサ回路
KR100519876B1 (ko) * 2004-01-30 2005-10-10 삼성전자주식회사 2차 혼변조 왜곡을 제거하기 위한 직접 변환용 믹서 회로및 이를 이용한 직접 변환 송수신기
ATE500648T1 (de) * 2005-04-14 2011-03-15 Nxp Bv Mischerschaltung

Also Published As

Publication number Publication date
JP2009239863A (ja) 2009-10-15
US7804351B2 (en) 2010-09-28
US20090243700A1 (en) 2009-10-01

Similar Documents

Publication Publication Date Title
JP4991785B2 (ja) 半導体集積回路装置
USRE47461E1 (en) Differential amplifying circuit
US7898332B2 (en) Semiconductor integrated circuit device
US7193466B2 (en) Operational transconductance amplifier with DC offset elimination and low mismatch
US7319851B2 (en) Mixer circuit, receiver comprising a mixer circuit, wireless communication comprising a receiver, method for generating an output signal by mixing an input signal with an oscillator signal
JP4666346B2 (ja) 電圧比較器
US8280339B2 (en) Mixer capable of detecting or controlling common mode voltage thereof
JP5720106B2 (ja) ミキサ回路及びミキサ回路のコモン電圧調整方法
KR100682056B1 (ko) 버퍼 증폭기
US7948294B2 (en) Mixer with high linearity
US8953346B2 (en) Converting circuit for converting input voltage into output current
US20080169847A1 (en) Driver and driver/receiver system
US6989716B2 (en) Variable gain amplifier
US6724258B1 (en) Highly-linear, wide-input-range, wide control-range, low-voltage differential voltage controlled transconductor
US7532045B1 (en) Low-complexity active transconductance circuit
JP2005020591A (ja) 可変利得増幅器、これを用いた光ピックアップ信号処理用および携帯無線端末送受信信号処理用ｌｓｉ
US7002405B2 (en) Linear low noise transconductance cell
JP5056533B2 (ja) ミキサ回路
JP4371618B2 (ja) 差動増幅回路
JP2002305429A (ja) 変換回路
KR101013382B1 (ko) 주파수 혼합기
Blas et al. Novel Low‐Power High‐dB Range CMOS Pseudo‐Exponential Cells
JP2005323287A (ja) 差動入力差動出力型増幅回路
Gibson Design and simulation of CMOS active mixers
JPH11150429A (ja) 演算増幅器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120316

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120522

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120615

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120703

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120716

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150810

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5056533

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees