JPH10301798A - ２重系電子計算機及び２重系電子計算機を用いた制御装置及び鉄道信号保安装置 - Google Patents

Abstract

(57)【要約】 【課題】外乱によるシステムの稼働率低下を回避するこ
とが可能な２重系電子計算機を提供する。 【解決手段】２重系電子計算機は、 １系処理部111の出
力が２系に２系処理部112の出力が１系にそれぞれ取り
込まれて、 相互にチェックする構成であって、 １系処
理部111は 制御周期の１周期毎の処理終了時点で、処理
終了確認信号として出力信号113を２系に送信し、 ２系
処理部112はその確認信号113を受け取ってから次の周期
の処理を開始し、２系処理部112は １周期毎の処理終了
時点で、処理終了確認信号として出力信号114を１系に
送信し、 １系処理部111はその確認信号114を受け取っ
てから次の周期の処理を開始するという両系が相互に相
手の制御周期を刻み合うソフトウェアによって同期を取
るものである。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、鉄道信号保安装置
などの高信頼性が要求されるシステムの２重系電子計算
機に関するものである。

【０００２】

【従来の技術】従来技術の鉄道信号保安装置において
は、フェールセーフを有する電子計算機を構成するた
め、プロセッサ及びその周辺機器を２重系で構成し、同
一のクロックを２個のプロセッサに供給し同一のソフト
ウェアを実装して、 両系の出力(例えばバスラインのデ
ータ)が不一致のときに、 プロセッサを停止させて安全
状態に保持することにより、電子計算機が誤動作しない
でフェールセーフになるようにしている。

【０００３】具体的には、図８に示す従来技術の２重系
電子計算機では、同一のソフトウェアで稼動する１系処
理部211，２系処理部212が、 入力信号215と、１系クロ
ック221及び２系クロック222のクロック同期信号220と
に基づいて演算処理し、 両系のバスラインから得た１
系からの出力信号213，２系からの出力信号214を比較器
216にて比較し、 不一致になったときには比較器216か
らの比較器出力信号217をＯＦＦとすることにより、そ
して、ＡＮＤ回路218からのＡＮＤ回路出力信号219をＯ
ＦＦとすることによってフェールセーフを実行して、被
制御機器を安全な状態で保持させるものである。

【０００４】

【発明が解決しようとする課題】しかし、上記従来技術
の２重系電子計算機では、フェールセーフは満足するも
のではあるが、１系と２系の制御周期の同期を取る手段
として、それぞれのＣＰＵのクロックを直接比較するク
ロック同期方式を採用し、１系と２系の制御周期の同期
状態を厳密にチェックするものであるために、例えば、
外部ノイズなどの影響を受けて一方の系の制御周期が僅
かでもずれた場合には、同期ずれエラーとして検出され
て、両方の系の動作を停止させてしまい、システムの稼
働率を低下させる点に改善するべき課題が残っている。

【０００５】従って、本発明の目的は、外乱によるシス
テムの稼働率低下を回避することが可能な２重系電子計
算機を提供することにある。更にノイズに強い２重系電
子計算機を用いた制御装置及び鉄道信号保安装置を提供
することにある。

【０００６】

【課題を解決するための手段】上記目的を達成する本発
明による２重系電子計算機の特徴は、１系と２系が出力
する出力信号を相互に遣り取りする２重系電子計算機に
おいて、前記１系は１系制御周期の１周期毎の処理の最
後に１系処理終了確認信号を前記２系に送信し前記２系
は該１系処理終了確認信号を受け取ってから次の当該２
系制御周期の処理を開始し、前記２系は２系制御周期の
１周期毎の処理の最後に２系処理終了確認信号を前記１
系に送信し、前記１系は該２系処理終了確認信号を受け
取ってから次の当該１系制御周期の処理を開始するソフ
トウェアで、前記１系と前記２系の当該制御周期の同期
を取ることにある。

【０００７】また、他の特徴は、第１のプロセッサとそ
の周辺機器とを含む１系と第２のプロセッサとその周辺
機器とを含む２系とを備える２重系電子計算機であっ
て、前記２重系電子計算機は、当該２重系計算機が受け
る屋外ノイズの平均持続時間に基づいて設定した対ノイ
ズ所要時間よりも長い制御周期を有して処理するソフト
ウェアで、前記１系と前記２系の当該制御周期の同期を
取るところにある。

【０００８】一方、目的を達成する本発明による２重系
電子計算機を用いた制御装置は、１系と２系を有する２
重系電子計算機を用いた制御装置であって、前記２重系
電子計算機は、前記１系及び前記２系が相互に相手の出
力信号をチェックし、相互に相手の所定時間に設定した
制御周期を刻み合うソフトウェアで、前記１系と前記２
系の当該制御周期の同期を取るものである。そして、本
発明による鉄道信号保安装置の特徴は、 100(ms)よりも
長く設定した制御周期を有して処理するソフトウェアで
同期を取る２重系電子計算機を具備する点にある。

【０００９】本発明によれば、１系と２系の制御周期の
同期を取る方法が、外乱に弱いハードウェア構成の同期
方式でなく外乱に強い一方が他方の系の処理を待つとい
う時間待ち処理を用いたソフトウェア構成による同期方
式であるので、外乱によるシステムの稼働率低下が回避
される。そして、上記制御周期をどちらか一方の系で発
生した外乱による同期ずれを吸収可能な長さの時間に設
定するので、例えば、屋外ノイズに強くなり、鉄道信号
保安装置などの制御装置の信頼性の向上が図られる。

【００１０】

【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照しながら説明する。図１は、本発明によ
る一実施例の２重系電子計算機の構成を示すブロック図
である。図２は、図１に示す２重系電子計算機の１系処
理部の構成を示すブロック図である。図１に示す１系処
理部の内部は図２に示すような構成となっている。１系
処理部についてのみ示したものであるが、２系処理部も
これと全く同様な構成であるので、１系処理部にて説明
する。

【００１１】まず、図２において、１系処理部111(以
下、１系とも略称する)は、ＣＰＵ20,主記憶装置121,Ｒ
ＯＭ22,デジタル出力部(ＤＯ)23, デジタル入力部(Ｄ
Ｉ)24,バスライン25を含み構成される。ＲＯＭ22には、
ＣＰＵ20の処理命令が書き込まれており、 デジタル入
力部24やバスライン25を介して２系からの出力信号114
や外部からの入力信号115を取り込んだＣＰＵ20は、 Ｒ
ＯＭ22の処理命令やデータ等を適宜読み出して、これに
従いながら所定の処理を実行する。そして、処理中ある
いは処理後のデータを、適宜主記憶装置121に蓄える。
かつ、処理に応じて２系へ出力信号113をデジタル出力
部23などを介して出力する。該出力信号113は、各系が
正常動作をしていれば、後掲の図４に示すように、０と
１の交番信号である。

【００１２】図１に戻って、１系処理部111と２系処理
部112には同一のソフトウェアが実装されている。それ
ぞれの系は、図３に示す同一のアルゴリズムで動作す
る。 図３は、本発明による一実施例のプログラムソフ
トを示すフローチャートである。図３における処理は、
電子計算機の処理であり、ソフトウェアによって一定時
間( 別途、設定する１制御周期Ｔ₀のループを有する処
理)で区切られた周期的なものとなっている。そして、
図３に示すようなプログラムソフトに従って、各系は並
行して処理を一定時間行った後、処理終了確認用として
用意されている自系検査ビットを前の周期の処理終了後
に送った自系検査ビットに対して反転させて相手の系
へ、１系のデジタル出力部23からの出力信号113と、 ２
系のデジタル出力部23からの出力信号114とを、図１に
示すように、互いに送信する。 これらの出力信号113，
114が、それぞれの系のための後述する処理終了確認信
号となる。なお、フローチャートに示される各ステップ
(Ｓ１〜Ｓ10)の内容は、図中に記載されている内容をも
って換え、本明細書での該内容の説明は省略する。

【００１３】ところで、１系は２系の、２系は１系の、
それぞれ前の周期の処理終了後に送られてきた他系の検
査ビットをメモリに保持しているので、前状態他系検査
ビットと今回送信されてきた他系検査ビットとを比較し
て、反転されていれば相手の系は正常に動作していると
判断する。すなわち、自分の系が正常に動作していれば
自分の系のための検査ビットをそれぞれ制御周期毎に反
転して相手の系に互いに送信し、相手の系はそれをチェ
ックすることにより自分の系の正常動作を互いに確認し
ている。以上の操作によって、それぞれの系の正常動作
が確認されたら各系は次の周期の処理を開始する。

【００１４】図４は、本発明による一実施例の同期処理
動作を示すタイムチャートである。図４に示すように、
上記処理動作を一定時間毎に繰り返すことにより、ハー
ドウェアとしてのクロックによる同期方式を使用せずと
も、１系と２系はソフトウェアによって同期を取ること
が可能である。１系と２系が共に正常に動作していると
きは、それぞれの系の出力信号113，114は、図４に示す
ように０と１とを交互に繰り返す交番信号となり、正常
に動作している場合に限って、１系と２系のＡＮＤ回路
出力信号119も図４に示すように交番信号となる。

【００１５】図５は、本発明による一実施例のＡＮＤ回
路を示す図である。図１に示すＡＮＤ回路118は、 図５
に示すようなフリップフロップによって構成される。そ
して１系と２系の出力信号113，114が、共に図４に示す
ような交番信号である場合に、比較器116の比較が一致
するので比較器116からの比較器出力信号117をＯＮとす
ることにより、ＡＮＤ回路118からの ＡＮＤ回路出力信
号119もＯＮとすることによって、 ＡＮＤ回路118が出
力する ＡＮＤ回路出力信号119は図４に示すように交番
信号となる。従って、万が一、１系または２系のどちら
かが暴走して、その出力が交番信号でなくなった場合、
ＡＮＤ回路出力信号119も交番信号でなくなって、被制
御機器は動作を停止しフェールセーフとなる。

【００１６】次に、同期処理動作の他の実施例について
説明する。図６は本発明による他の実施例の同期処理動
作を示すタイムチャートである。図６に示すように、ど
ちらか一方の系の処理に時間的ずれを生じた場合につい
て説明する。 即ち、ある何回目かの制御周期におい
て、軽微なノイズ(例えば、誘導雷など)によってクロッ
クずれが生じた例として、 ２系の処理が１系に比べて
早く終了した場合を考える。各系は並行して処理を一定
時間行った後、処理終了確認用として用意されている自
系検査ビットを前の周期の処理終了後に送った自系検査
ビットに対して反転させて相手の系へ、 図１のように
出力信号113,114を利用して送信する。これがそれぞれ
の系の処理終了確認信号となる。

【００１７】ところが２系の処理は、１系に比べて早く
終了しているので、２系は自系の処理が終了した時点で
自系検査ビット反転したものを１系に送信してしまい、
１系はそれを受信してメモリに保存すると同時に相手２
系の正常を確認するが、このとき１系は、当該制御周期
においてまだ自系の処理が終了しておらず、よってこの
時点では、まだ１系は自系検査ビット反転信号を２系に
送信していないので、２系は次の周期の処理を開始でき
ず、従って、２系においては、図６に示すように「待ち
時間」が生じる。

【００１８】そして、１系が規定の制御周期(Ｔ₀)で処
理を終了すると、 自系検査ビット反転したものを２系
に送信するので、この時点で漸く２系は次の周期の処理
を開始し、両系は、上記のような「時間待ち処理」を繰り
返して、結果として再び足並みを揃えて、次の周期の処
理に移るものである。換言すれば、「時間待ち処理」があ
るので、軽微なノイズによってクロックずれが生じて
も、同期ずれエラーと判定されて両方の系の動作が停止
させられるようなことが回避される。そして、例えば、
２重系計算機が受ける屋外ノイズなどの平均持続時間に
基づいて設定した対ノイズ所要時間よりも長い制御周期
で、計算機自身が備える時間待ち処理を用いたソフトウ
ェアで同期を取らせれば、鉄道信号保安装置などの高信
頼性が要求されるシステムに、十分対応できると言え
る。

【００１９】更に、図５に示すようなフリップフロップ
によって構成された ＡＮＤ回路118は、該機能上におい
て、 ＡＮＤ回路出力信号119にずれの影響が出ないもの
ものであるので、望ましいと言える。このようにして、
どちらか一方の系の処理に時間的ずれを生じた場合も、
本発明による「一方が他方の系の処理を待つという時間
待ち処理を有したソフトウェア同期方式」であれば、 ２
重系としての同期処理には何ら影響を及ぼすことはな
く、１系と２系は引き続き互いに同期を取り続けなが
ら、システムの動作継続を可能とし、システムの稼働率
を向上させるものである。

【００２０】ところで、外乱としてノイズが入ると、演
算処理が早く終了する例で説明したが、遅くなる場合(1
00〜200ms位)もあり、この場合においては同期を取る制
御周期が１周期分〜多くて２周期分ずれることになる。
また、１系と２系の両方が同時に乱される場合も考えら
れるが、この確率は低いし、たとえ同時にノイズが入っ
ても演算処理の終了時間が同程度早まったり遅くなった
りする確率はさらに低く、殆どの場合において、１系と
２系の演算処理がずれると考えても良い。したがって、
本発明は効果があると言える。

【００２１】次に、同期処理動作の別の実施例について
説明する。図７は本発明による別の実施例の同期処理動
作を示すタイムチャートである。図７に示すように、ど
ちらか一方の系が故障などにより停止した場合について
述べる。例としてある制御周期において１系の動作が停
止した場合を考える。系が動作している間は、各系は並
行して処理を一定時間行った後、処理終了確認用として
用意されている自系検査ビットを前の周期の処理終了後
に送った自系検査ビットに対して反転させて相手の系へ
出力信号113，114を代用して送信する。これがそれぞれ
の系の処理終了確認信号となる。ところが１系が故障し
てその処理を停止させると、本来１系が当該制御周期に
おける処理終了時点で２系に送信するはずの自系検査ビ
ット反転信号が途絶え、するとその制御周期において２
系は相手１系の系検査ビットを受信することができず、
従って２系は次の周期の処理を開始することができな
い。すなわち１系が停止したままであれば、２系も停止
したままとなって、システム全体が停止することにな
り、フェールセーフになる。

【００２２】以上を纏めれば、図８に示すように従来技
術の２重系電子計算機の構成において、両系のクロック
同期手段を排除し、代わりに図１に示すように、１系の
出力信号113が２系の主記憶装置122に、２系の出力信号
114が１系の主記憶装置121にそれぞれ取り込んで、それ
らを相互にチェックし合って、換言すれば、相互に制御
周期を刻み合って同期を取る、ソフトウェアを設けるも
のである。 即ち、１系は制御周期の１周期毎の処
理が終了した時点で２系がチェックする１系の処理終了
確認信号を２系に送信し、２系はその信号を受け取って
から次の制御周期の処理を開始する。同様に２系は制御
周期の１周期毎の処理が終了した時点で１系がチェック
する２系の処理終了確認信号を１系に送信し、１系はそ
の信号を受け取ってから 次の制御周期の処理を開始す
ることを繰り返す処理(プログラムソフト)を設けること
によって、 両系が相互に制御周期を刻み合うというソ
フトウェアによる同期を達成するものである。

【００２３】従って、本発明による２重系電子計算機の
特徴は、１系と２系が出力する出力信号(例えば演算処
理データ)を相互に遣り取りする２重系電子計算機にお
いて、一方の系が他方の系の処理を待つという時間待ち
処理を有したソフトウェアで、前記１系と前記２系の当
該制御周期の同期を取ることにある。換言すれば、１系
と２系が出力する出力信号を相互に遣り取りする２重系
電子計算機において、１系は当該１系制御周期の１周期
毎の処理が終了した最後に１系処理終了確認信号を２系
に送信し、２系は該１系処理終了確認信号を受け取って
から次の当該２系制御周期の処理を開始し、２系は当該
２系制御周期の１周期毎の処理が終了した最後に２系処
理終了確認信号を１系に送信し、１系は該２系処理終了
確認信号を受け取ってから次の当該１系制御周期の処理
を開始するという「時間待ち処理」を繰り返すソフトウェ
アで、即ち、両系が相互に制御周期を刻み合うソフトウ
ェアで、１系と２系の当該制御周期の同期を取る点にあ
る。そして、他の特徴は、制御周期の１周期を、どちら
か一方の系で発生した外乱による同期ずれを吸収可能な
長さの時間に設定する所にある。

【００２４】即ち、１系と２系が相互に出力を遣り取り
することにより、それぞれ相手の系の正常動作をチェッ
クし合い、かつ、両系がノイズに弱いハードウェアによ
るクロック同期に頼らずにノイズに強いソフトウェアで
同期を取りながら動作可能な構成とすることによって、
耐ノイズ性を向上させて稼働率の低下を回避しつつフェ
ールセーフとする２重系電子計算機が提供される。換言
すれば、１系と２系の制御周期の同期を取る方法が、ノ
イズに弱いハードウェア構成の同期方式でなくノイズに
強くすることが可能なソフトウェア構成による同期方式
であるので、外乱によるシステムの稼働率低下が回避さ
れると言える。

【００２５】そして、上記のように１系と２系が相互に
ソフトウェアによって同期信号を交換し合う(同期を取
る)ことによって、更に、外乱として「屋外ノイズ」を例
に挙げれば、１制御周期Ｔ₀を該屋外ノイズの平均持続
時間である100(ms)程度を超える位の長い周期に設定し
た制御周期を有するソフトウェアであることによって、
多少の屋外ノイズくらいでは簡単にシステム動作を停止
させない、かつ、簡素な構成の、耐ノイズ性のあるフェ
ールセーフな２重系電子計算機を提供することができ
る。なお、屋外ノイズの顕著なものとして、誘導雷によ
るノイズがある。

【００２６】即ち、本発明による２重系電子計算機の他
の特徴は、第１のプロセッサとメモリとを含む１系と第
２のプロセッサとメモリとを含む２系とに、同一のソフ
トウェアを実装して、どちらか一方の系が故障して動作
が不一致になったときに両プロセッサを停止させる等の
機能を備え制御処理する２重系電子計算機であって、２
重系電子計算機は、当該２重系計算機が受ける屋外ノイ
ズの平均持続時間に基づいて設定した対ノイズ所要時間
よりも長い制御周期を有して処理するソフトウェアで、
１系と２系の当該制御周期の同期を取ることにある。

【００２７】そして、上記本発明による２重系電子計算
機を各種の制御装置に用いれば、当該２重系計算機自身
が備えるソフトウェアが所定時間よりも長く設定した制
御周期で同期を取るものであれば、信頼性の高いシステ
ムを構築することができる。換言すれば、本発明による
２重系電子計算機を用いた制御装置の特徴は、１系と２
系を有する２重系電子計算機を用いた制御装置であっ
て、２重系電子計算機は、１系及び２系が相互に相手の
出力信号をチェックし、相互に相手の所定時間に設定し
た制御周期を刻み合うソフトウェアで、１系と２系の当
該制御周期の同期を取ることにある。

【００２８】特に、誘導雷に対して配慮するべき鉄道信
号保安装置に用いられる２重系電子計算機の場合であれ
ば、 誘導雷によるノイズの平均持続時間の100(ms)より
も長く設定した１制御周期Ｔ₀を有して処理するソフト
ウェアで 同期を取ることが望ましいと言える。なお、
鉄道信号保安装置の代表的なものとして、警報機や遮断
機などを制御する踏切制御装置がある。なお、鉄道信号
保安装置に対する外乱として、最も影響を受ける誘導雷
によるノイズ以外に、雨天時における架線とパンタグラ
フの直接放電ノイズやレールと車輪の接触放電ノイズな
どがあり、これらに対しても本発明は有効である。一
方、本実施例では２重系電子計算機を取り扱っている
が、３重系以上の多重系に対しても本発明を適用し、本
実施例と同様の高信頼なシステムを構成することも可能
であることは言うまでもないことである。

【００２９】

【発明の効果】本発明によれば、耐ノイズ性が向上する
ので、軽微なノイズによるクロックずれが原因のシステ
ム停止をすることがなく、更にウォッチドッグタイマな
どの高価な機器を用いずとも各系の異常を検出して確実
にシステム停止させることができる。即ち、電子計算機
等の稼働率を低下させずに、高信頼化を実現することが
でき、且つ、低価格化に結び付けられるという効果があ
る。

【図面の簡単な説明】

【図１】本発明による一実施例の２重系電子計算機の構
成を示すブロック図である。

【図２】図１に示す２重系電子計算機の１系処理部の構
成を示すブロック図である。

【図３】本発明による一実施例のプログラムソフトを示
すフローチャートである。

【図４】本発明による一実施例の同期処理動作を示すタ
イムチャートである。

【図５】本発明による一実施例のＡＮＤ回路を示す図で
ある。

【図６】本発明による他の実施例の同期処理動作を示す
タイムチャートである。

【図７】本発明による別の実施例の同期処理動作を示す
タイムチャートである。

【図８】従来技術の２重系電子計算機の構成を説明する
ブロック図である。

【符号の説明】

20…ＣＰＵ、22…ＲＯＭ、23…デジタル出力部、24…デ
ジタル入力部、25…バスライン、111,211…１系処理
部、112,212…２系処理部、113,213…１系からの出力信
号、114,214…２系からの出力信号、115,215…入力信
号、116,216…比較器、117,217…比較器出力信号、118,
218…ＡＮＤ回路、119,219…ＡＮＤ回路出力信号、121
…１系主記憶装置、122…２系主記憶装置、220…クロッ
ク同期信号、221…１系クロック、222…２系クロック。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 柳 斉 茨城県ひたちなか市市毛1070番地 株式会 社日立製作所水戸工場内

Claims (7)

【特許請求の範囲】
1. 【請求項１】１系と２系が出力する出力信号を相互に遣
   り取りする２重系電子計算機において、前記１系は１系
   制御周期の１周期毎の処理の最後に１系処理終了確認信
   号を前記２系に送信し、前記２系は該１系処理終了確認
   信号を受け取ってから次の当該２系制御周期の処理を開
   始し、前記２系は２系制御周期の１周期毎の処理の最後
   に２系処理終了確認信号を前記１系に送信し、前記１系
   は該２系処理終了確認信号を受け取ってから次の当該１
   系制御周期の処理を開始するソフトウェアで、前記１系
   と前記２系の当該制御周期の同期を取ることを特徴とす
   る２重系電子計算機。
2. 【請求項２】請求項１において、前記１周期は、どちら
   か一方の系で発生した外乱による同期ずれを吸収可能な
   長さの時間に設定されていることを特徴とする２重系電
   子計算機。
3. 【請求項３】請求項１において、前記１周期は、当該２
   重系計算機が受ける屋外ノイズの平均持続時間を超える
   時間に設定されていることを特徴とする２重系電子計算
   機。
4. 【請求項４】第１のプロセッサとその周辺機器とを含む
   １系と第２のプロセッサとその周辺機器とを含む２系と
   を備える２重系電子計算機であって、 前記２重系電子計算機は、当該２重系計算機が受ける屋
   外ノイズの平均持続時間に基づいて設定した対ノイズ所
   要時間よりも長い制御周期を有して処理するソフトウェ
   アで、前記１系と前記２系の当該制御周期の同期を取る
   ことを特徴とする２重系電子計算機。
5. 【請求項５】１系と２系を有する２重系電子計算機を用
   いた制御装置であって、前記２重系電子計算機は、前記
   １系及び前記２系が相互に相手の出力信号をチェック
   し、相互に相手の所定時間に設定した制御周期を刻み合
   うソフトウェアで、前記１系と前記２系の当該制御周期
   の同期を取ることを特徴とする２重系電子計算機を用い
   た制御装置。
6. 【請求項６】請求項４において、前記所定時間は、当該
   ２重系計算機が受ける屋外ノイズの平均持続時間を超え
   るものとすることを特徴とする制御装置。
7. 【請求項７】２重系電子計算機を具備する鉄道信号保安
   装置において、前記２重系電子計算機は、 100(ms)より
   も長く設定した制御周期を有して処理するソフトウェア
   で同期を取ることを特徴とする鉄道信号保安装置。