CN116436765A - 基于二乘二取二的安全平台数据同步方法、设备及介质 - Google Patents

基于二乘二取二的安全平台数据同步方法、设备及介质 Download PDF

Info

Publication number
CN116436765A
CN116436765A CN202211657866.0A CN202211657866A CN116436765A CN 116436765 A CN116436765 A CN 116436765A CN 202211657866 A CN202211657866 A CN 202211657866A CN 116436765 A CN116436765 A CN 116436765A
Authority
CN
China
Prior art keywords
crc
data
synchronous data
output
message
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211657866.0A
Other languages
English (en)
Inventor
顾文华
陈思聪
黄邢陈
王莉
郑重虎
张立鹏
秦洁心
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casco Signal Ltd
Original Assignee
Casco Signal Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casco Signal Ltd filed Critical Casco Signal Ltd
Priority to CN202211657866.0A priority Critical patent/CN116436765A/zh
Publication of CN116436765A publication Critical patent/CN116436765A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1004—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's to protect a block of data words, e.g. CRC or checksum
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L41/00—Arrangements for maintenance, administration or management of data switching networks, e.g. of packet switching networks
    • H04L41/06—Management of faults, events, alarms or notifications
    • H04L41/0654—Management of faults, events, alarms or notifications using network fault recovery
    • H04L41/0663—Performing the actions predefined by failover planning, e.g. switching to standby network elements
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Hardware Redundancy (AREA)

Abstract

本发明涉及一种基于二乘二取二的安全平台数据同步方法、设备及介质，该方法包括：100，进行输出数据一致性比较，如果系间输出数据不一致，则转入步骤102；否则转入步骤101；101，进行同步数据一致性比较，如果系间同步数据不一致，则转入步骤104；否则转入步骤103；102，主系需将所有的协议同步数据和应用同步数据发送给备系；备系需接收并学习主系所有的协议同步数据和应用同步数据；103，主系无需发送任何同步数据给备系；备系无需接收并学习主系任何同步数据；104，主系根据CRC一致性比较结果向备系发送CRC比较不一致类型的同步数据；备系需对所有比较不一致的类型的同步数据进行学习。与现有技术相比，本发明具有大大减少主备系数据通信量等优点。

Description

基于二乘二取二的安全平台数据同步方法、设备及介质
技术领域
本发明涉及列车信号控制系统，尤其是涉及一种基于二乘二取二的安全平台数据同步方法、设备及介质。
背景技术
二乘二取二架构已被广泛地应用于轨道交通控制系统，该架构采用双系冗余热备结构，双系以一个主系一个备系方式运行。当主系发生故障或者人为切机时，为实现备系升主的平滑切换，需对主备系之间相关状态组成的同步数据进行同步，为此数据同步算法是实现二乘二取二架构的关键技术之一。
目前，数据同步通常采用的是主系每个周期固定给备系发送全部需要同步的数据、备系每周期对收到的数据进行学习的方式。这种方式随着同步数据的增大，主系同步数据发送、备系同步数据接收及学习的时间会不断增大，从而导致主备系同步数据处理耗时在整个周期中的占比会增大，但整个周期的时间是固定的，在确保应用耗时的情况下，就无法实现备系与主系之间的数据同步，这种双系冗余的工作机制就失效了。
发明内容
本发明的目的就是为了克服上述现有技术存在的缺陷而提供一种基于二乘二取二的安全平台数据同步方法、设备及介质。
本发明的目的可以通过以下技术方案来实现：
根据本发明的第一方面，提供了一种基于二乘二取二的安全平台数据同步方法，所述安全平台包括主备系，每一系包含两块逻辑处理板卡CPU_1和CPU_2，该方法包括以下步骤：
步骤100，进行输出数据一致性比较，如果系间输出数据不一致，则转入步骤102；否则转入步骤101；
步骤101，进行同步数据一致性比较，如果系间同步数据不一致，则转入步骤104；否则转入步骤103；
步骤102，主系需将所有的协议同步数据和应用同步数据发送给备系；备系需接收并学习主系所有的协议同步数据和应用同步数据；
步骤103，主系无需发送任何同步数据给备系；备系无需接收并学习主系任何同步数据；
步骤104，主系根据CRC一致性比较结果向备系发送CRC比较不一致类型的同步数据；备系需对所有比较不一致的类型的同步数据进行学习。
作为优选的技术方案，所述的步骤100中的进行输出数据一致性比较具体包括。
步骤200，获得当前主周期的N条应用输出消息后，每个CPU对本通道每条应用输出消息计算一个CRC，一共得到N个CRC；
步骤201，每个CPU对这N个CRC按顺序每M个一组计算一个CRC，得到一个应用输出消息的CRC数组；
步骤202，每个CPU将应用输出消息的CRC数组通过输出CRC消息发送给其他3个CPU；
步骤203，每个CPU进行应用输出消息的CRC一致性比较；
步骤204，主系需将所有的协议同步数据和应用同步数据发送给备系；备系需接收并学习主系所有的协议同步数据和应用同步数据。
作为优选的技术方案，所述步骤203，每个CPU进行应用输出消息的CRC一致性比较包括：
步骤2031，每个CPU进行本系系内输出数据一致性比较；
步骤2032，每个CPU进行系间输出数据一致性比较。
作为优选的技术方案，所述步骤2031，每个CPU进行本系系内输出数据一致性比较，具体为：
如果没有收到本系另一个CPU的输出CRC消息，则本系宕机；
如果收到本系另一个CPU的输出CRC消息，但系内两个CPU的应用输出消息的CRC比较不一致，则本系宕机；
如果收到本系另一个CPU的输出CRC消息，且系内两个CPU的应用输出消息的CRC比较一致，则继续步骤2032。
作为优选的技术方案，所述步骤2032，每个CPU进行系间输出数据一致性比较，具体为：
(a)如果没有收到另一系两个CPU的输出CRC消息，则转入步骤204；
(b)如果是只收到另一系一个CPU的输出CRC消息，且本系的应用输出消息的CRC和对系的应用输出消息的CRC不同，则转入步骤204；
(c)如果是只收到另一系一个CPU的输出CRC消息，且本系的应用输出消息的CRC和对系的应用输出消息的CRC相同，则转入步骤102；
(d)如果收到另一系两个CPU的输出CRC消息，且对系两个CPU的输出CRC不同，则转入步骤204；
(e)如果收到另一系两个CPU的输出CRC消息，且对系两个CPU的输出CRC相同，但本系的应用输出消息的CRC和对系的应用输出消息的CRC不同，则转入步骤204；
(f)如果收到另一系两个CPU的输出CRC消息，且对系两个CPU的输出CRC相同，且本系的应用输出消息的CRC和对系的应用输出消息的CRC相同，则转入步骤102。
作为优选的技术方案，所述的步骤101，进行同步数据一致性比较具体为：
步骤301，每个CPU获得当前主周期的协议同步数据，并依次对每种协议同步数据分包计算CRC；
步骤302，每个CPU获得当前主周期的应用同步数据，并分包计算CRC；
步骤303，每个CPU将步骤301和步骤302中计算得到的每种协议同步数据的CRC和应用同步数据的CRC一起组成同步数据CRC消息，发送给其他板卡；
步骤304，每个CPU进行同步数据的CRC一致性比较；
步骤305，主系需将所有的协议同步数据和应用同步数据发送给备系；备系需接收并学习主系所有的协议同步数据和应用同步数据；
步骤306，主系无需发送任何同步数据给备系；备系无需接收并学习主系任何同步数据；
步骤307，主系根据CRC一致性比较结果向备系发送CRC比较不一致类型的同步数据；备系需对所有比较不一致的类型的同步数据进行学习。
作为优选的技术方案，所述的步骤301，每个CPU获得当前主周期的协议同步数据，并依次对每种协议同步数据分包计算CRC具体如下：
步骤3011，将每种类型的同步数据按照固定大小分包，并对每个分包计算CRC；
步骤3012，对该类型分包计算得到的所有CRC一起计算一个总的CRC，即为该类型同步数据的CRC。
作为优选的技术方案，所述步骤304，每个CPU进行同步数据的CRC一致性比较具体为：
步骤3041，每个CPU进行本系系内同步数据一致性比较；
步骤3042，每个CPU进行系间同步数据一致性比较。
作为优选的技术方案，所述步骤3041，每个CPU进行本系系内同步数据一致性比较具体为：
如果没有收到本系另一个CPU的同步数据CRC消息，则本系宕机；
如果收到本系另一个CPU的同步数据CRC消息，但系内两个CPU的同步数据的CRC比较不一致，则本系宕机；
如果收到本系另一个CPU的同步数据CRC消息，且系内两个CPU的同步数据的CRC比较一致，则继续步骤3042。
作为优选的技术方案，所述步骤3042，每个CPU进行系间同步数据一致性比较具体为：
(a)如果没有收到另一系两个CPU的同步数据CRC消息，则转入步骤305；
(b)如果是只收到另一系一个CPU的同步数据CRC消息，且本系的同步数据的CRC和对系同步数据的CRC不同，则转入步骤307；
(c)如果是只收到另一系一个CPU的同步数据CRC消息，且本系的同步数据的CRC和对系同步数据的CRC相同，则转入步骤306；
(d)如果收到另一系两个CPU的同步数据CRC消息，但对系两个CPU的同步数据CRC不同，则转入步骤305；
(e)如果收到另一系两个CPU的同步数据CRC消息，且对系两个CPU的同步数据CRC相同，但本系同步数据的CRC和对系同步数据的CRC不同，则转入步骤307；
(f)如果收到另一系两个CPU的同步数据CRC消息，且对系两个CPU的同步数据CRC相同，且本系同步数据的CRC和对系同步数据的CRC相同，则转入步骤306。
根据本发明的第二方面，提供了一种电子设备，包括存储器和处理器，所述存储器上存储有计算机程序，所述处理器执行所述程序时实现所述的方法。
根据本发明的第三方面，提供了一种计算机可读存储介质，其上存储有计算机程序，所述程序被处理器执行时实现所述的方法。
与现有技术相比，本发明具有以下优点：
1、本发明采用先对数据CRC进行比较，在比较不一致的情况下才进行同步数据发送。在实际的应用中，主备系大部分情况下同步数据是一致的，因此相比传统的办法，此方案大部分时候主备系之间是不需要传输同步数据的，仅需要传输数据CRC，而数据CRC的大小要远小于同步数据，从而大大减少主备系数据通信量。
2、由于本发明在主备系数据CRC一致的情况下即可认为备系数据同步，而传统的办法，备系需要完整接收主系的同步数据，才能实现备系数据同步，如果主系给备系的同步数据丢失一包，备系数据同步即会失败。在实际的应用中，主备系大部分情况下同步数据是一致的，可见本方案可以大大提高数据同步稳定性。
3、当主备系同步数据不一致的时候，本发明仅需要发送比较不一致部分的同步数据，相对传统的办法无论主备系同步数据是否一致全部发送的做法，也同样可以减少主备系数据通信量，提高数据同步可靠性。
附图说明
图1为本发明中设计的各板卡之间的结构关系图；
图2为本发明数据同步方法的整体流程图；
图3为本发明输出数据一致性比较和同步数据一致性比较的逻辑图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明的一部分实施例，而不是全部实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都应属于本发明保护的范围。
图1为本发明中设计的各板卡之间的结构关系图，安全平台包含主备系：A系和B系，每一系包含两块逻辑处理板卡CPU_1和CPU_2，系内两块逻辑处理板卡逻辑相同。A系和B系保持双机热备运行，当主系宕机时，需要平滑切换至另一系。两系主备同步需要的输出数据和应用同步数据从上层应用获取，协议同步数据从各协议获取。
图2为本发明数据同步方法的整体流程图。假设A系为主系，结合图1、3，具体流程如下：
步骤100，进行输出数据一致性比较。如果系间输出数据不一致，则转入步骤102；否则，步骤则转入步骤101。
步骤101，进行同步数据一致性比较。如果系间同步数据不一致，则转入步骤104；否则，步骤则转入步骤103。
步骤102，A系需将所有的协议同步数据和应用同步数据发送给B系；B系需接收并学习A系所有的协议同步数据和应用同步数据。
步骤103，A系无需发送任何同步数据给B系；B系无需接收并学习A系任何同步数据。
步骤104，A系根据CRC一致性比较结果向B系发送CRC比较不一致类型的同步数据；B系需对所有比较不一致的类型的同步数据进行学习。
图3为本发明输出数据一致性比较和同步数据一致性比较的逻辑图。具体输出数据一致性比较流程如下：
步骤200，获得当前主周期的N条应用输出消息后，每个CPU对本通道每条应用输出消息计算一个CRC，一共得到N个CRC(CRC1,CRC2,CRC3,…,CRCN)。
步骤201，每个CPU对这N个CRC按顺序每M个(M＝20)一组计算一个CRC(其中，最后一组若不满20个则以实际剩余个数N％M个一起作为一组)，得到一个应用输出消息的CRC数组，大小为(N+M-1)/M。
步骤202，每个CPU将应用输出消息的CRC数组通过输出CRC消息发送给其他3个CPU。
步骤203，每个CPU进行应用输出消息的CRC一致性比较，
第1步，每个CPU进行本系系内输出数据一致性比较，原则如下：
如果没有收到本系另一个CPU的输出CRC消息，则本系宕机；
如果收到本系另一个CPU的输出CRC消息，但系内两个CPU的应用输出消息的CRC比较不一致，则本系宕机；
如果收到本系另一个CPU的输出CRC消息，且系内两个CPU的应用输出消息的CRC比较一致，则继续第2步。
第2步，每个CPU进行系间输出数据一致性比较，原则如下：
(a)如果没有收到另一系两个CPU的输出CRC消息，则转入步骤204。
(b)如果是只收到另一系一个CPU的输出CRC消息，且本系的应用输出消息的CRC和对系的应用输出消息的CRC不同，则转入步骤204。
(c)如果是只收到另一系一个CPU的输出CRC消息，且本系的应用输出消息的CRC和对系的应用输出消息的CRC相同，则转入步骤301。
(d)如果收到另一系两个CPU的输出CRC消息，且对系两个CPU的输出CRC不同，则转入步骤204。
(e)如果收到另一系两个CPU的输出CRC消息，且对系两个CPU的输出CRC相同，但本系的应用输出消息的CRC和对系的应用输出消息的CRC不同，则转入步骤204。
(f)如果收到另一系两个CPU的输出CRC消息，且对系两个CPU的输出CRC相同，且本系的应用输出消息的CRC和对系的应用输出消息的CRC相同，则转入步骤301。
步骤204，A系需将所有的协议同步数据和应用同步数据发送给B系；B系需接收并学习A系所有的协议同步数据和应用同步数据。
具体同步数据一致性比较流程如下：
步骤301，每个CPU获得当前主周期的协议同步数据，并依次对每种协议同步数据分包计算CRC，具体如下：
第1步，将每种类型的同步数据(假设大小为Y)按照固定大小X(X＝1400bytes)分包，并对每个分包计算CRC(一共(Y+X-1)/X个)。
第2步，对该类型分包计算得到的所有CRC一起计算一个总的CRC，即为该类型同步数据的CRC。
步骤302，每个CPU获得当前主周期的应用同步数据，并分包计算CRC，具体计算方法和步骤301中协议同步数据相同。
步骤303，每个CPU将步骤301和步骤302中计算得到的每种协议同步数据的CRC和应用同步数据的CRC一起组成同步数据CRC消息，发送给其他板卡。
步骤304，每个CPU进行同步数据的CRC一致性比较，
第1步，每个CPU进行本系系内同步数据一致性比较，原则如下：
如果没有收到本系另一个CPU的同步数据CRC消息，则本系宕机；
如果收到本系另一个CPU的同步数据CRC消息，但系内两个CPU的同步数据的CRC比较不一致，则本系宕机；
如果收到本系另一个CPU的同步数据CRC消息，且系内两个CPU的同步数据的CRC比较一致，则继续第2步。
第2步，每个CPU进行系间同步数据一致性比较，原则如下：
(a)如果没有收到另一系两个CPU的同步数据CRC消息，则转入步骤305。
(b)如果是只收到另一系一个CPU的同步数据CRC消息，且本系的同步数据的CRC和对系同步数据的CRC不同，则转入步骤307。
(c)如果是只收到另一系一个CPU的同步数据CRC消息，且本系的同步数据的CRC和对系同步数据的CRC相同，则转入步骤306。
(d)如果收到另一系两个CPU的同步数据CRC消息，但对系两个CPU的同步数据CRC不同，则转入步骤305。
(e)如果收到另一系两个CPU的同步数据CRC消息，且对系两个CPU的同步数据CRC相同，但本系同步数据的CRC和对系同步数据的CRC不同，则转入步骤307。
(f)如果收到另一系两个CPU的同步数据CRC消息，且对系两个CPU的同步数据CRC相同，且本系同步数据的CRC和对系同步数据的CRC相同，则转入步骤306。
步骤305，A系需将所有的协议同步数据和应用同步数据发送给B系；B系需接收并学习A系所有的协议同步数据和应用同步数据。
步骤306，A系无需发送任何同步数据给B系；B系无需接收并学习A系任何同步数据。
步骤307，A系根据CRC一致性比较结果向B系发送CRC比较不一致类型的同步数据；B系需对所有比较不一致的类型的同步数据进行学习。
以上是关于方法实施例的介绍，以下通过电子设备及储存介质实施例，对本发明所述方案进行进一步说明。
本发明电子设备包括中央处理单元(CPU)，其可以根据存储在只读存储器(ROM)中的计算机程序指令或者从存储单元加载到随机访问存储器(RAM)中的计算机程序指令，来执行各种适当的动作和处理。在RAM中，还可以存储设备操作所需的各种程序和数据。CPU、ROM以及RAM通过总线彼此相连。输入/输出(I/O)接口也连接至总线。
设备中的多个部件连接至I/O接口，包括：输入单元，例如键盘、鼠标等；输出单元，例如各种类型的显示器、扬声器等；存储单元，例如磁盘、光盘等；以及通信单元，例如网卡、调制解调器、无线通信收发机等。通信单元允许设备通过诸如因特网的计算机网络和/或各种电信网络与其他设备交换信息/数据。
处理单元执行上文所描述的各个方法和处理，例如本发明方法。例如，在一些实施例中，本发明方法可被实现为计算机软件程序，其被有形地包含于机器可读介质，例如存储单元。在一些实施例中，计算机程序的部分或者全部可以经由ROM和/或通信单元而被载入和/或安装到设备上。当计算机程序加载到RAM并由CPU执行时，可以执行上文描述的本发明方法的一个或多个步骤。备选地，在其他实施例中，CPU可以通过其他任何适当的方式(例如，借助于固件)而被配置为执行本发明方法。
本文中以上描述的功能可以至少部分地由一个或多个硬件逻辑部件来执行。例如，非限制性地，可以使用的示范类型的硬件逻辑部件包括：现场可编程门阵列(FPGA)、专用集成电路(ASIC)、专用标准产品(ASSP)、片上系统(SOC)、复杂可编程逻辑设备(CPLD)等等。
用于实施本发明的方法的程序代码可以采用一个或多个编程语言的任何组合来编写。这些程序代码可以提供给通用计算机、专用计算机或其他可编程数据处理装置的处理器或控制器，使得程序代码当由处理器或控制器执行时使流程图和/或框图中所规定的功能/操作被实施。程序代码可以完全在机器上执行、部分地在机器上执行，作为独立软件包部分地在机器上执行且部分地在远程机器上执行或完全在远程机器或服务器上执行。
在本发明的上下文中，机器可读介质可以是有形的介质，其可以包含或存储以供指令执行系统、装置或设备使用或与指令执行系统、装置或设备结合地使用的程序。机器可读介质可以是机器可读信号介质或机器可读储存介质。机器可读介质可以包括但不限于电子的、磁性的、光学的、电磁的、红外的、或半导体系统、装置或设备，或者上述内容的任何合适组合。机器可读存储介质的更具体示例会包括基于一个或多个线的电气连接、便携式计算机盘、硬盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦除可编程只读存储器(EPROM或快闪存储器)、光纤、便捷式紧凑盘只读存储器(CD-ROM)、光学储存设备、磁储存设备、或上述内容的任何合适组合。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到各种等效的修改或替换，这些修改或替换都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求的保护范围为准。

Claims (12)

1.一种基于二乘二取二的安全平台数据同步方法，所述安全平台包括主备系，每一系包含两块逻辑处理板卡CPU_1和CPU_2，其特征在于，该方法包括以下步骤：
步骤100，进行输出数据一致性比较，如果系间输出数据不一致，则转入步骤102；否则转入步骤101；
步骤101，进行同步数据一致性比较，如果系间同步数据不一致，则转入步骤104；否则转入步骤103；
步骤102，主系需将所有的协议同步数据和应用同步数据发送给备系；备系需接收并学习主系所有的协议同步数据和应用同步数据；
步骤103，主系无需发送任何同步数据给备系；备系无需接收并学习主系任何同步数据；
步骤104，主系根据CRC一致性比较结果向备系发送CRC比较不一致类型的同步数据；备系需对所有比较不一致的类型的同步数据进行学习。
2.根据权利要求1所述的一种基于二乘二取二的安全平台数据同步方法，其特征在于，所述的步骤100中的进行输出数据一致性比较具体包括。
步骤200，获得当前主周期的N条应用输出消息后，每个CPU对本通道每条应用输出消息计算一个CRC，一共得到N个CRC；
步骤201，每个CPU对这N个CRC按顺序每M个一组计算一个CRC，得到一个应用输出消息的CRC数组；
步骤202，每个CPU将应用输出消息的CRC数组通过输出CRC消息发送给其他3个CPU；
步骤203，每个CPU进行应用输出消息的CRC一致性比较；
步骤204，主系需将所有的协议同步数据和应用同步数据发送给备系；备系需接收并学习主系所有的协议同步数据和应用同步数据。
3.根据权利要求2所述的一种基于二乘二取二的安全平台数据同步方法，其特征在于，所述步骤203，每个CPU进行应用输出消息的CRC一致性比较包括：
步骤2031，每个CPU进行本系系内输出数据一致性比较；
步骤2032，每个CPU进行系间输出数据一致性比较。
4.根据权利要求3所述的一种基于二乘二取二的安全平台数据同步方法，其特征在于，所述步骤2031，每个CPU进行本系系内输出数据一致性比较，具体为：
如果没有收到本系另一个CPU的输出CRC消息，则本系宕机；
如果收到本系另一个CPU的输出CRC消息，但系内两个CPU的应用输出消息的CRC比较不一致，则本系宕机；
如果收到本系另一个CPU的输出CRC消息，且系内两个CPU的应用输出消息的CRC比较一致，则继续步骤2032。
5.根据权利要求3所述的一种基于二乘二取二的安全平台数据同步方法，其特征在于，所述步骤2032，每个CPU进行系间输出数据一致性比较，具体为：
(a)如果没有收到另一系两个CPU的输出CRC消息，则转入步骤204；
(b)如果是只收到另一系一个CPU的输出CRC消息，且本系的应用输出消息的CRC和对系的应用输出消息的CRC不同，则转入步骤204；
(c)如果是只收到另一系一个CPU的输出CRC消息，且本系的应用输出消息的CRC和对系的应用输出消息的CRC相同，则转入步骤102；
(d)如果收到另一系两个CPU的输出CRC消息，且对系两个CPU的输出CRC不同，则转入步骤204；
(e)如果收到另一系两个CPU的输出CRC消息，且对系两个CPU的输出CRC相同，但本系的应用输出消息的CRC和对系的应用输出消息的CRC不同，则转入步骤204；
(f)如果收到另一系两个CPU的输出CRC消息，且对系两个CPU的输出CRC相同，且本系的应用输出消息的CRC和对系的应用输出消息的CRC相同，则转入步骤102。
6.根据权利要求1所述的一种基于二乘二取二的安全平台数据同步方法，其特征在于，所述的步骤101，进行同步数据一致性比较具体为：
步骤301，每个CPU获得当前主周期的协议同步数据，并依次对每种协议同步数据分包计算CRC；
步骤302，每个CPU获得当前主周期的应用同步数据，并分包计算CRC；
步骤303，每个CPU将步骤301和步骤302中计算得到的每种协议同步数据的CRC和应用同步数据的CRC一起组成同步数据CRC消息，发送给其他板卡；
步骤304，每个CPU进行同步数据的CRC一致性比较；
步骤305，主系需将所有的协议同步数据和应用同步数据发送给备系；备系需接收并学习主系所有的协议同步数据和应用同步数据；
步骤306，主系无需发送任何同步数据给备系；备系无需接收并学习主系任何同步数据；
步骤307，主系根据CRC一致性比较结果向备系发送CRC比较不一致类型的同步数据；备系需对所有比较不一致的类型的同步数据进行学习。
7.根据权利要求6所述的一种基于二乘二取二的安全平台数据同步方法，其特征在于，所述的步骤301，每个CPU获得当前主周期的协议同步数据，并依次对每种协议同步数据分包计算CRC具体如下：
步骤3011，将每种类型的同步数据按照固定大小分包，并对每个分包计算CRC；
步骤3012，对该类型分包计算得到的所有CRC一起计算一个总的CRC，即为该类型同步数据的CRC。
8.根据权利要求6所述的一种基于二乘二取二的安全平台数据同步方法，其特征在于，所述步骤304，每个CPU进行同步数据的CRC一致性比较具体为：
步骤3041，每个CPU进行本系系内同步数据一致性比较；
步骤3042，每个CPU进行系间同步数据一致性比较。
9.根据权利要求8所述的一种基于二乘二取二的安全平台数据同步方法，其特征在于，所述步骤3041，每个CPU进行本系系内同步数据一致性比较具体为：
如果没有收到本系另一个CPU的同步数据CRC消息，则本系宕机；
如果收到本系另一个CPU的同步数据CRC消息，但系内两个CPU的同步数据的CRC比较不一致，则本系宕机；
如果收到本系另一个CPU的同步数据CRC消息，且系内两个CPU的同步数据的CRC比较一致，则继续步骤3042。
10.根据权利要求8所述的一种基于二乘二取二的安全平台数据同步方法，其特征在于，所述步骤3042，每个CPU进行系间同步数据一致性比较具体为：
(a)如果没有收到另一系两个CPU的同步数据CRC消息，则转入步骤305；
(b)如果是只收到另一系一个CPU的同步数据CRC消息，且本系的同步数据的CRC和对系同步数据的CRC不同，则转入步骤307；
(c)如果是只收到另一系一个CPU的同步数据CRC消息，且本系的同步数据的CRC和对系同步数据的CRC相同，则转入步骤306；
(d)如果收到另一系两个CPU的同步数据CRC消息，但对系两个CPU的同步数据CRC不同，则转入步骤305；
(e)如果收到另一系两个CPU的同步数据CRC消息，且对系两个CPU的同步数据CRC相同，但本系同步数据的CRC和对系同步数据的CRC不同，则转入步骤307；
(f)如果收到另一系两个CPU的同步数据CRC消息，且对系两个CPU的同步数据CRC相同，且本系同步数据的CRC和对系同步数据的CRC相同，则转入步骤306。
11.一种电子设备，包括存储器和处理器，所述存储器上存储有计算机程序，其特征在于，所述处理器执行所述程序时实现如权利要求1～10中任一项所述的方法。
12.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，所述程序被处理器执行时实现如权利要求1～10中任一项所述的方法。
CN202211657866.0A 2022-12-22 2022-12-22 基于二乘二取二的安全平台数据同步方法、设备及介质 Pending CN116436765A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211657866.0A CN116436765A (zh) 2022-12-22 2022-12-22 基于二乘二取二的安全平台数据同步方法、设备及介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211657866.0A CN116436765A (zh) 2022-12-22 2022-12-22 基于二乘二取二的安全平台数据同步方法、设备及介质

Publications (1)

Publication Number Publication Date
CN116436765A true CN116436765A (zh) 2023-07-14

Family

ID=87086062

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211657866.0A Pending CN116436765A (zh) 2022-12-22 2022-12-22 基于二乘二取二的安全平台数据同步方法、设备及介质

Country Status (1)

Country Link
CN (1) CN116436765A (zh)

Similar Documents

Publication Publication Date Title
US20100138573A1 (en) System including transmitter and receiver
JPS602813B2 (ja) コンピュ−タ間通信方法及びそのシステム
EP0028619B1 (en) An arrangement for supervising faults when transmitting data between computers
CN106656424A (zh) 一种数据传输的校验方法
CN111818632A (zh) 一种设备同步的方法、装置、设备及存储介质
CN107947888A (zh) 一种基于网络通信的任务级同步方法
US7502991B2 (en) Redundant 3-wire communication system
CN114124669A (zh) 一种ctc与现车系统互联互通的方法及系统
CN110585724B (zh) 游戏客户端中的表格数据更新方法、装置
CN116436765A (zh) 基于二乘二取二的安全平台数据同步方法、设备及介质
Adhane et al. Distributed control system for ship engines using dual fieldbus
CN102655441A (zh) 一种通信自动纠错编码方法和系统
CN113411198B (zh) 基于双通道和rssp-i的通信方法、装置、电子设备及存储介质
CN112398711B (zh) 一种用于安全计算机的can总线通信方法
JP2009086938A (ja) 高安全制御装置
CN113852549B (zh) 一种主备双系独立接收并处理数据的实现方法
CN112685346B (zh) 一种基于arinc429总线的多设备数据同步方法
CN117834713A (zh) 一种多应用安全数据通信处理方法、设备及介质
JP7082084B2 (ja) 情報送受信システム、情報送受信方法、および、プログラム、ならびに、連動論理処理装置、および、電子端末
CN114253771A (zh) 一种基于二乘二取二安全平台的输出数据平滑切换方法
JPS5944148A (ja) バス・ネツトワ−クにおける通信制御方式
CN117527142A (zh) 一种sil4级轨旁安全计算机的实现方法、设备及介质
CN116668427A (zh) 一种tftp服务器管理方法、设备及介质
CN116155639A (zh) 基于canopen协议的驱采数据交互方法、设备及介质
CN117527726A (zh) 一种双向路径通信控制系统、方法、电子设备及存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination