JPH1028150A - 通信システム - Google Patents
通信システムInfo
- Publication number
- JPH1028150A JPH1028150A JP8180472A JP18047296A JPH1028150A JP H1028150 A JPH1028150 A JP H1028150A JP 8180472 A JP8180472 A JP 8180472A JP 18047296 A JP18047296 A JP 18047296A JP H1028150 A JPH1028150 A JP H1028150A
- Authority
- JP
- Japan
- Prior art keywords
- data
- reception
- communication
- transmission
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/40006—Architecture of a communication node
- H04L12/40013—Details regarding a bus controller
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/0078—Avoidance of errors by organising the transmitted data in a format specifically designed to deal with errors, e.g. location
- H04L1/0079—Formats for control data
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】
【課題】自通信装置に不要なデータの受信を停止し、通
信装置の消費電力を低減する。 【解決手段】通信装置の自動受信停止回路は、比較コー
ドパターン（ＦＣ１）レジスタ１０１と比較コードパタ
ーン（ＦＣ２）レジスタ１０２と自局アドレスレジスタ
１０３とを備える。他の通信装置が送信する送信フレー
ムを受信し、自動受信停止回路はこの送信フレームに含
まれる特定コードと、比較コードパターン（ＦＣ１）レ
ジスタ１０１と比較コードパターン（ＦＣ２）レジスタ
１０２と自局アドレスレジスタ１０３とに予め書き込ま
れている値とを、比較する。自動受信停止回路は、この
比較結果により、自通信装置に無効と見なす送信フレー
ムの受信を停止する。
信装置の消費電力を低減する。 【解決手段】通信装置の自動受信停止回路は、比較コー
ドパターン（ＦＣ１）レジスタ１０１と比較コードパタ
ーン（ＦＣ２）レジスタ１０２と自局アドレスレジスタ
１０３とを備える。他の通信装置が送信する送信フレー
ムを受信し、自動受信停止回路はこの送信フレームに含
まれる特定コードと、比較コードパターン（ＦＣ１）レ
ジスタ１０１と比較コードパターン（ＦＣ２）レジスタ
１０２と自局アドレスレジスタ１０３とに予め書き込ま
れている値とを、比較する。自動受信停止回路は、この
比較結果により、自通信装置に無効と見なす送信フレー
ムの受信を停止する。
Description
【０００１】
【発明の属する技術分野】本発明は、送信・受信を行う
通信制御回路、特に工業計測用通信ネットワーク「フィ
ールドバス」のインタフェイス制御ＬＳＩ装置に関す
る。
通信制御回路、特に工業計測用通信ネットワーク「フィ
ールドバス」のインタフェイス制御ＬＳＩ装置に関す
る。
【０００２】
【従来の技術】図９、図１０に従来のフィールドバスに
よる通信装置の概要を示す。図９において、フィールド
バスによる通信装置は、プログラマブルコントローラ、
圧力発信器、流量発信器などの計測ブロック９０８を接
続する、通信局を有する計測・制御機器９１１、９１
２、９１３を一対の伝送路９０４に接続し、相互に送信
・受信を行う。
よる通信装置の概要を示す。図９において、フィールド
バスによる通信装置は、プログラマブルコントローラ、
圧力発信器、流量発信器などの計測ブロック９０８を接
続する、通信局を有する計測・制御機器９１１、９１
２、９１３を一対の伝送路９０４に接続し、相互に送信
・受信を行う。
【０００３】通信局を有する計測・制御機器９１１の中
の通信ブロック９０７は、伝送路９０４と接続するバス
インタフェイス回路９０３とインタフェイス制御回路
（モデム回路）９０１とインタフェイス制御回路（モデ
ム回路）９０１を制御するホストプロセッサ（マイクロ
コントローラ）９０２とにより構成する。マイクロコン
トローラ９０２は、計測・制御ブロック９０８に対し
て、計測値の読み取り、アクチュエータのマニュピレー
ティング、外部入出力装置への表示・指示入力を行う。
の通信ブロック９０７は、伝送路９０４と接続するバス
インタフェイス回路９０３とインタフェイス制御回路
（モデム回路）９０１とインタフェイス制御回路（モデ
ム回路）９０１を制御するホストプロセッサ（マイクロ
コントローラ）９０２とにより構成する。マイクロコン
トローラ９０２は、計測・制御ブロック９０８に対し
て、計測値の読み取り、アクチュエータのマニュピレー
ティング、外部入出力装置への表示・指示入力を行う。
【０００４】マイクロコントローラ９０２は、インタフ
ェイス制御回路９０１に対して、送・受信用データの書
き込み・読み出しを行う。送信時は、インタフェイス制
御回路９０１がＴｘＤを出力し、ドライバ回路９０５は
その信号を伝送路９０４に送出する。受信時は、レシー
バ９０６が伝送路９０４の信号をＲｘＤとして出力し、
インタフェエイス制御回路９０１に入力する。
ェイス制御回路９０１に対して、送・受信用データの書
き込み・読み出しを行う。送信時は、インタフェイス制
御回路９０１がＴｘＤを出力し、ドライバ回路９０５は
その信号を伝送路９０４に送出する。受信時は、レシー
バ９０６が伝送路９０４の信号をＲｘＤとして出力し、
インタフェエイス制御回路９０１に入力する。
【０００５】伝送路９０４上に信号が存在するとき、レ
シーバ９０６はＣＤ信号を出力し、インタフェイス制御
回路９０１に入力する。図１０は、インタフェイス制御
回路９０１の詳細ブロック図を示す。マイクロコントロ
ーラ９０２は、ＣＰＵインタフェイス１０１７を介し、
インタフェイス制御回路９０１の送信用ＦＩＦＯ(First
In First Out)１００６に送信用バイト（８ビット）デ
ータを書き込む。
シーバ９０６はＣＤ信号を出力し、インタフェイス制御
回路９０１に入力する。図１０は、インタフェイス制御
回路９０１の詳細ブロック図を示す。マイクロコントロ
ーラ９０２は、ＣＰＵインタフェイス１０１７を介し、
インタフェイス制御回路９０１の送信用ＦＩＦＯ(First
In First Out)１００６に送信用バイト（８ビット）デ
ータを書き込む。
【０００６】インタフェイス制御回路９０１は、バスイ
ンタフェイス回路９０３を介し、伝送路９０４の状態を
ＣＤ信号を用いてモニタし、他の通信局（例えば、９１
２、９１３等）が送信していなければ、送信を開始す
る。一連の送信動作はインタフェイス制御回路９０１に
内蔵の送信用ステートマシン１０２２が行い、その間に
マイクロコントローラ９０２は送信用データを送信ＦＩ
ＦＯ１００６に書き込む。
ンタフェイス回路９０３を介し、伝送路９０４の状態を
ＣＤ信号を用いてモニタし、他の通信局（例えば、９１
２、９１３等）が送信していなければ、送信を開始す
る。一連の送信動作はインタフェイス制御回路９０１に
内蔵の送信用ステートマシン１０２２が行い、その間に
マイクロコントローラ９０２は送信用データを送信ＦＩ
ＦＯ１００６に書き込む。
【０００７】インタフェイス制御回路９０１は、８ビッ
トのバイトデータ（パラレルデータ）をシリアルデータ
に変換（１０１８）し、データの先頭にプリアンブルと
スタートデリミタ及び、データの最後に１６ビットのＣ
ＲＣとエンドデリミタを付けて、送信フレームを形成
（１０２０）する。これら付加する特殊コードは、受信
側で１ビットの長さを合わせたり、フレームの最初と最
後のバイト位置を検出したり、エラーの有無を確認する
ために使用する。
トのバイトデータ（パラレルデータ）をシリアルデータ
に変換（１０１８）し、データの先頭にプリアンブルと
スタートデリミタ及び、データの最後に１６ビットのＣ
ＲＣとエンドデリミタを付けて、送信フレームを形成
（１０２０）する。これら付加する特殊コードは、受信
側で１ビットの長さを合わせたり、フレームの最初と最
後のバイト位置を検出したり、エラーの有無を確認する
ために使用する。
【０００８】第１１図にフレームの構造を示す。スター
トデリミタとエンドデリミタは、他と区別できるよう特
殊コードを含むが、プリアンブルとデータとＣＲＣとは
論理値１、及び０で構成する。送信フレームは、マンチ
ェスタコードに符号化（１０２１）し、バスインタフェ
イス回路９０３内のドライバ回路９０５により、伝送路
９０４上の電圧波形に変換される。
トデリミタとエンドデリミタは、他と区別できるよう特
殊コードを含むが、プリアンブルとデータとＣＲＣとは
論理値１、及び０で構成する。送信フレームは、マンチ
ェスタコードに符号化（１０２１）し、バスインタフェ
イス回路９０３内のドライバ回路９０５により、伝送路
９０４上の電圧波形に変換される。
【０００９】通信局を有する制御機器９１１と他の通信
局９１２、９１３等とは通常受信待ちの状態にあり、一
つの通信局が送信を開始すると、伝送路９０４の電圧波
形はバスインタフェイス回路９０３のレシーバ回路９０
６によりデジタル信号（ＲｘＤ）に変換し、インタフェ
イス制御回路９０１はこのデジタル信号（ＲｘＤ）を受
信する。
局９１２、９１３等とは通常受信待ちの状態にあり、一
つの通信局が送信を開始すると、伝送路９０４の電圧波
形はバスインタフェイス回路９０３のレシーバ回路９０
６によりデジタル信号（ＲｘＤ）に変換し、インタフェ
イス制御回路９０１はこのデジタル信号（ＲｘＤ）を受
信する。
【００１０】図１０において、一連の受信動作は受信用
ステートマシン１００５が行い、受信された信号は、マ
ンチェスタ復号化（１０１６）し、プリアンブル、スタ
ートデリミタ、エンドデリミタを除去（１０１５）し、
ＣＲＣコードからエラーの検出（１０１３）を行う。シ
リアルデータは、順次８ビットのバイトデータに変換
（１０１１）し、受信用ＦＩＦＯ１００７に蓄える。
ステートマシン１００５が行い、受信された信号は、マ
ンチェスタ復号化（１０１６）し、プリアンブル、スタ
ートデリミタ、エンドデリミタを除去（１０１５）し、
ＣＲＣコードからエラーの検出（１０１３）を行う。シ
リアルデータは、順次８ビットのバイトデータに変換
（１０１１）し、受信用ＦＩＦＯ１００７に蓄える。
【００１１】所定のバイト数だけ受信ＦＩＦＯ１００７
に受信データがたまった時点で、割込発生（１０２４）
はマイクロコントローラ９０２に対し割り込み信号（Ｉ
ＮＴ）を発生し、受信データの存在を通知し、マイクロ
コントローラ９０２は受信用ＦＩＦＯ１００７を読み出
す。割り込み信号（ＩＮＴ）発生の要因は他にもあるの
で、割り込み信号（ＩＮＴ）発生の要因を示す割り込み
要因ステータスレジスタ１００８を設け、マイクロコン
トローラ９０２はこのレジスタを読むことにより割り込
みの原因を知ることができる。
に受信データがたまった時点で、割込発生（１０２４）
はマイクロコントローラ９０２に対し割り込み信号（Ｉ
ＮＴ）を発生し、受信データの存在を通知し、マイクロ
コントローラ９０２は受信用ＦＩＦＯ１００７を読み出
す。割り込み信号（ＩＮＴ）発生の要因は他にもあるの
で、割り込み信号（ＩＮＴ）発生の要因を示す割り込み
要因ステータスレジスタ１００８を設け、マイクロコン
トローラ９０２はこのレジスタを読むことにより割り込
みの原因を知ることができる。
【００１２】受信フレームの中で受信ＦＩＦＯ１００７
に蓄えられるのはデータ部分だけであり、ＣＲＣは特殊
な場合を除きＦＩＦＯ１００７には書き込まれない。マ
イクロコントローラ９０２は受信データが有ることを知
った後、受信ＦＩＦＯ１００７からデータを読み出す。
第１２図に受信動作の主なタイミングを示す。
に蓄えられるのはデータ部分だけであり、ＣＲＣは特殊
な場合を除きＦＩＦＯ１００７には書き込まれない。マ
イクロコントローラ９０２は受信データが有ることを知
った後、受信ＦＩＦＯ１００７からデータを読み出す。
第１２図に受信動作の主なタイミングを示す。
【００１３】受信ＦＩＦＯ１００７への書き込みのタイ
ミングは、データが取り込まれてから２バイト遅れて発
生していが、これはデータの次に付加される２バイトの
ＣＲＣをＦＩＦＯ１００７に書き込まないためである。
モデム回路は予めデータの長さが分からないため、デー
タとＣＲＣの境界が分からない。
ミングは、データが取り込まれてから２バイト遅れて発
生していが、これはデータの次に付加される２バイトの
ＣＲＣをＦＩＦＯ１００７に書き込まないためである。
モデム回路は予めデータの長さが分からないため、デー
タとＣＲＣの境界が分からない。
【００１４】このためマンチェスタ復号化回路１０１０
とシリアル・パラレル変換回路１０１１の間に１６ビッ
トのシフトレジスタ１０１２を設け、最初のバイトデー
タが受信ＦＩＦＯ１００７に書き込まれるのを第３バイ
トデータが受信された後になるようにし、エンドデリミ
タを検出した時点でＦＩＦＯへの書き込みを終了するこ
とにより、エンドデリミタを検出した時点で、エンドデ
リミタの前２バイトがＣＲＣであると判断し、ＣＲＣを
ＦＩＦＯに書かない様にしている。
とシリアル・パラレル変換回路１０１１の間に１６ビッ
トのシフトレジスタ１０１２を設け、最初のバイトデー
タが受信ＦＩＦＯ１００７に書き込まれるのを第３バイ
トデータが受信された後になるようにし、エンドデリミ
タを検出した時点でＦＩＦＯへの書き込みを終了するこ
とにより、エンドデリミタを検出した時点で、エンドデ
リミタの前２バイトがＣＲＣであると判断し、ＣＲＣを
ＦＩＦＯに書かない様にしている。
【００１５】第１２図に示すごとく、受信用ＦＩＦＯ１
００７のスレッショルド値を２バイトとし、２バイトデ
ータが蓄えられた時点で割り込み信号が発生するとすれ
ば、第４バイトデータ受信後に割り込みが発生し、その
後マイクロコントローラ９０２は受信データの存在を知
ることが出来る。送信するデータは、受信している全て
の局において必要であるということはない。
００７のスレッショルド値を２バイトとし、２バイトデ
ータが蓄えられた時点で割り込み信号が発生するとすれ
ば、第４バイトデータ受信後に割り込みが発生し、その
後マイクロコントローラ９０２は受信データの存在を知
ることが出来る。送信するデータは、受信している全て
の局において必要であるということはない。
【００１６】自通信局に不要な場合であっても、マイク
ロコントローラ９０２は受信データを読み、そのデータ
の要・不要を判断し、不要であれば制御用レジスタ１０
０９を介して受信停止命令を出し受信動作を中断する。
第１３図に、受信動作ならびに不要データの受信停止を
行うときのフローチャートを示す。
ロコントローラ９０２は受信データを読み、そのデータ
の要・不要を判断し、不要であれば制御用レジスタ１０
０９を介して受信停止命令を出し受信動作を中断する。
第１３図に、受信動作ならびに不要データの受信停止を
行うときのフローチャートを示す。
【００１７】受信停止後はその受信フレームがなくなる
まで受信状態を保ち、受信フレームが消失後、受信待ち
状態に戻る。
まで受信状態を保ち、受信フレームが消失後、受信待ち
状態に戻る。
【００１８】
【発明が解決しようとする課題】従来の通信装置は、送
信局以外の受信可能状態にある全ての局はそのデータが
要・不要にかかわらず一度受信し、受信ＦＩＦＯに蓄え
られた受信データをホストプロセッサが読み取りデータ
の要・不要を判断する。このために、他の局が送信を行
う毎にホストプロセッサが起動し、電力を消費する。
信局以外の受信可能状態にある全ての局はそのデータが
要・不要にかかわらず一度受信し、受信ＦＩＦＯに蓄え
られた受信データをホストプロセッサが読み取りデータ
の要・不要を判断する。このために、他の局が送信を行
う毎にホストプロセッサが起動し、電力を消費する。
【００１９】又、ホストプロセッサから受信停止命令が
出されるまで時間がかかる。（図１２に示す例では、受
信フレームのデータ部分を４バイト受信した後でないと
受信停止ができない）。本発明は上記の点にかんがみて
なされたものであり、その目的は自通信局に必要な受信
フレームが来ない場合はホストプロセッサをスリープモ
ードとし、通信装置の消費電力を低消費電力化ならしめ
ることにある。
出されるまで時間がかかる。（図１２に示す例では、受
信フレームのデータ部分を４バイト受信した後でないと
受信停止ができない）。本発明は上記の点にかんがみて
なされたものであり、その目的は自通信局に必要な受信
フレームが来ない場合はホストプロセッサをスリープモ
ードとし、通信装置の消費電力を低消費電力化ならしめ
ることにある。
【００２０】
【課題を解決するための手段】上記目的を達成するため
に第一の発明においては、一対の伝送路に２台以上の通
信装置を接続し相互に送信・受信可能な通信システムに
おいて、各通信装置は、ホストプロセッサと該ホストプ
ロセッサと伝送路との間で入出力データの制御を行うイ
ンタフェイス回路を備える。
に第一の発明においては、一対の伝送路に２台以上の通
信装置を接続し相互に送信・受信可能な通信システムに
おいて、各通信装置は、ホストプロセッサと該ホストプ
ロセッサと伝送路との間で入出力データの制御を行うイ
ンタフェイス回路を備える。
【００２１】該インタフェイス回路はホストプロセッサ
により書き込まれたデータを変換し送信フレームを形成
する際に送信フレームに特定コードを形成するフレーム
形成回路と、他の通信装置が送信した前記送信フレーム
を受信した際にこの送信フレームに含まれる特定コード
の値と比較し不要とされる送信フレームの受信を停止す
る自動受信停止回路とを、有するものとする。
により書き込まれたデータを変換し送信フレームを形成
する際に送信フレームに特定コードを形成するフレーム
形成回路と、他の通信装置が送信した前記送信フレーム
を受信した際にこの送信フレームに含まれる特定コード
の値と比較し不要とされる送信フレームの受信を停止す
る自動受信停止回路とを、有するものとする。
【００２２】第二の発明においては、第一の発明に記載
する通信システムにおいて、前記装置自動受信停止回路
は前記送信フレームに含まれる特定コードの値と前記予
め書き込まれているコードの値とを比較する位置を指定
する位置指定コードを有し、この位置指定コードにより
指定されるビットを比較するものとする。第三の発明に
おいては、第一の発明、第二の発明のいずれかに記載す
る通信システムにおいて、前記ホストプロセッサは前記
自動受信停止回路に予め書き込まれているコードの値を
変更可能であるものとする。
する通信システムにおいて、前記装置自動受信停止回路
は前記送信フレームに含まれる特定コードの値と前記予
め書き込まれているコードの値とを比較する位置を指定
する位置指定コードを有し、この位置指定コードにより
指定されるビットを比較するものとする。第三の発明に
おいては、第一の発明、第二の発明のいずれかに記載す
る通信システムにおいて、前記ホストプロセッサは前記
自動受信停止回路に予め書き込まれているコードの値を
変更可能であるものとする。
【００２３】第四の発明においては、第一の発明〜第三
の発明のいずれかに記載する通信システムにおいて、前
記インタフェイス回路は前記ホストプロセッサに割り込
み信号により受信データの存在を知らせる前に不要とさ
れる送信フレームの受信の停止を行うものとする。
の発明のいずれかに記載する通信システムにおいて、前
記インタフェイス回路は前記ホストプロセッサに割り込
み信号により受信データの存在を知らせる前に不要とさ
れる送信フレームの受信の停止を行うものとする。
【００２４】
【発明の実施の形態】従来例として図９に示す通信ブロ
ック９０７は、比較的高電圧が印加されアナログ信号を
取り扱うバスインタフェイス回路９０３と通信のプロト
コル毎に異なる伝送速度、変調方式、フレーム形式、エ
ラーチェックに対応しデータのバッファ機能を有するイ
ンタフェイス制御回路９０１と計測・制御系の処理と通
信を管理するマイクロコントローラ９０２とで構成し、
通例一つ、又は複数のチップで構成する。
ック９０７は、比較的高電圧が印加されアナログ信号を
取り扱うバスインタフェイス回路９０３と通信のプロト
コル毎に異なる伝送速度、変調方式、フレーム形式、エ
ラーチェックに対応しデータのバッファ機能を有するイ
ンタフェイス制御回路９０１と計測・制御系の処理と通
信を管理するマイクロコントローラ９０２とで構成し、
通例一つ、又は複数のチップで構成する。
【００２５】本発明では、インタフェイス制御回路９０
１とマイクロコントローラ９０２とは別チップ構成の場
合に適用する。
１とマイクロコントローラ９０２とは別チップ構成の場
合に適用する。
【００２６】
【実施例】図１は、本発明によるインタフェイス制御回
路を備えるモデム回路の一実施例のブロック図を示す。
図１と従来例を示す図１０との相違は、受信停止を行う
対象とするフレームコードのパターンＦＣ１、ＦＣ２と
自局アドレスとをそれぞれストアするレジスタ１０１、
１０２、１０３と、受信するフレームの１バイト目と２
バイト目を保持するレジスタ１０４とパターンＦＣ１、
ＦＣ２と受信したフレームの１バイト目と２バイト目と
を両者比較し受信用ステートマシン１００５に対してリ
セット信号を発生する回路１０６とを、追加する所にあ
る。
路を備えるモデム回路の一実施例のブロック図を示す。
図１と従来例を示す図１０との相違は、受信停止を行う
対象とするフレームコードのパターンＦＣ１、ＦＣ２と
自局アドレスとをそれぞれストアするレジスタ１０１、
１０２、１０３と、受信するフレームの１バイト目と２
バイト目を保持するレジスタ１０４とパターンＦＣ１、
ＦＣ２と受信したフレームの１バイト目と２バイト目と
を両者比較し受信用ステートマシン１００５に対してリ
セット信号を発生する回路１０６とを、追加する所にあ
る。
【００２７】図２に、第一の発明において、受信停止を
行う対象となるフレームの構造の一実施例を示す。図２
（ａ）と図２（ｂ）とは２種類のフレーム構造を示す。
図２（ａ）はデータ部の最初の１バイトのフレームコー
ドのパターンが特定のパターンと一致する場合、受信停
止を実施し、このフレームコードをＦＣ１とする。
行う対象となるフレームの構造の一実施例を示す。図２
（ａ）と図２（ｂ）とは２種類のフレーム構造を示す。
図２（ａ）はデータ部の最初の１バイトのフレームコー
ドのパターンが特定のパターンと一致する場合、受信停
止を実施し、このフレームコードをＦＣ１とする。
【００２８】図２（ｂ）は、データ部の最初の１バイト
目のフレームコードのパターンが特定のパターンと一致
し、且つ２番目のアドレスが自分自身のアドレスと不一
致の場合、受信停止を実施し、このときのフレームコー
ドをＦＣ２とする。ＦＣ１に対応した比較コードパター
ン用レジスタ１０１とＦＣ２に対応した比較コードパタ
ーン用レジスタ１０２とを図示するが、必要に応じて比
較コードパターン用レジスタとこのレジスタに対応した
比較・リセット発生用ゲートを増やすことにより、受信
停止を行う対象のフレーム数を増加する事が出来る。
目のフレームコードのパターンが特定のパターンと一致
し、且つ２番目のアドレスが自分自身のアドレスと不一
致の場合、受信停止を実施し、このときのフレームコー
ドをＦＣ２とする。ＦＣ１に対応した比較コードパター
ン用レジスタ１０１とＦＣ２に対応した比較コードパタ
ーン用レジスタ１０２とを図示するが、必要に応じて比
較コードパターン用レジスタとこのレジスタに対応した
比較・リセット発生用ゲートを増やすことにより、受信
停止を行う対象のフレーム数を増加する事が出来る。
【００２９】図４は、本発明によるモデム回路に備える
自動受信停止回路の比較コードパターンと比較ビット位
置の指定レジスタの回路図を示す。比較コードパターン
は、数１０種類存在するフレームコードの中で受信停止
を行う頻度の大きいものを選定する。フレームコードは
通信のプロトコルで規定され固定されているが、規格の
変更や、受信の停止を行う対象となるフレームコードを
変更する場合、書き直し可能とする。
自動受信停止回路の比較コードパターンと比較ビット位
置の指定レジスタの回路図を示す。比較コードパターン
は、数１０種類存在するフレームコードの中で受信停止
を行う頻度の大きいものを選定する。フレームコードは
通信のプロトコルで規定され固定されているが、規格の
変更や、受信の停止を行う対象となるフレームコードを
変更する場合、書き直し可能とする。
【００３０】図５（ａ）に、受信データの１バイト目か
ら受信停止の判定を行う回路の実施例を示す。受信フレ
ームの第１バイトデータは、８ビットのレジスタ５０１
に、比較コードパターン（ＦＣ１）はレジスタ５０２
に、比較ビットの位置指定はレジスタ５０３にストアす
る。
ら受信停止の判定を行う回路の実施例を示す。受信フレ
ームの第１バイトデータは、８ビットのレジスタ５０１
に、比較コードパターン（ＦＣ１）はレジスタ５０２
に、比較ビットの位置指定はレジスタ５０３にストアす
る。
【００３１】受信フレームの第１バイトデータの各ビッ
トと比較コードパターンの対応するビットとは、排他的
ノアゲート（ＸＮＯＲゲート）５１０、５１１、・・・
・、５１７により、比較する。比較する必要のないビッ
トについては、比較ビット位置指定レジスタ５０３の出
力により、オアゲート（ＯＲゲート）５２０、５２１、
・・・・、５２７がマスクする。
トと比較コードパターンの対応するビットとは、排他的
ノアゲート（ＸＮＯＲゲート）５１０、５１１、・・・
・、５１７により、比較する。比較する必要のないビッ
トについては、比較ビット位置指定レジスタ５０３の出
力により、オアゲート（ＯＲゲート）５２０、５２１、
・・・・、５２７がマスクする。
【００３２】第１バイト目のデータを取り込んだ後、パ
ルス発生回路５０４からパルスを出力し、アンドゲート
（ＡＮＤゲート）５３０の出力が論理１で受信フレーム
が不要と判断する場合、アンドゲート（ＡＮＤゲート）
５４０の出力は受信停止信号を出力する。図５（ｂ）
は、受信フレームの第１バイトデータと第２バイト目の
アドレスから受信停止を判定する判定回路を示す。
ルス発生回路５０４からパルスを出力し、アンドゲート
（ＡＮＤゲート）５３０の出力が論理１で受信フレーム
が不要と判断する場合、アンドゲート（ＡＮＤゲート）
５４０の出力は受信停止信号を出力する。図５（ｂ）
は、受信フレームの第１バイトデータと第２バイト目の
アドレスから受信停止を判定する判定回路を示す。
【００３３】図５（ｂ）に示すＦＣ２判定回路５５６
は、図５（ａ）に示す受信データの１バイト目から受信
停止の判定を行う回路と同等であり、比較コードパター
ンとしてＦＣ２を書き込み、それに対応した比較ビット
位置指定を行う。受信したフレームコードをＦＣ２と見
なすと、Ｄフリップフロップ５５５のＱ出力は論理１に
セットする。
は、図５（ａ）に示す受信データの１バイト目から受信
停止の判定を行う回路と同等であり、比較コードパター
ンとしてＦＣ２を書き込み、それに対応した比較ビット
位置指定を行う。受信したフレームコードをＦＣ２と見
なすと、Ｄフリップフロップ５５５のＱ出力は論理１に
セットする。
【００３４】パルス発生回路５５４のイネーブル入力
（ＥＮＢ入力）はアクティブとなり動作可能状態とな
る。自局のアドレスは予めアドレスレジスタ５５２に書
き込む。受信フレームの第２バイトデータはレジスタ５
５１にストアされ、自局アドレスレジスタ５５２と比較
する。
（ＥＮＢ入力）はアクティブとなり動作可能状態とな
る。自局のアドレスは予めアドレスレジスタ５５２に書
き込む。受信フレームの第２バイトデータはレジスタ５
５１にストアされ、自局アドレスレジスタ５５２と比較
する。
【００３５】比較の方法は、図５（ａ）において説明す
る比較の方法と同じである。受信フレーム中のアドレス
と自局のアドレスが異なればナンドゲート（ＮＡＮＤゲ
ート）５８０の出力は論理１になる。パルス発生回路５
５４はイネーブル入力（ＥＮＢ入力）がアクティブの場
合、第２バイトデータを取り込んだ後にパルスを出力
し、アドレス不一致のときアンドゲート（ＡＮＤゲー
ト）５９０は受信停止信号を出力する。
る比較の方法と同じである。受信フレーム中のアドレス
と自局のアドレスが異なればナンドゲート（ＮＡＮＤゲ
ート）５８０の出力は論理１になる。パルス発生回路５
５４はイネーブル入力（ＥＮＢ入力）がアクティブの場
合、第２バイトデータを取り込んだ後にパルスを出力
し、アドレス不一致のときアンドゲート（ＡＮＤゲー
ト）５９０は受信停止信号を出力する。
【００３６】図３は、本発明によるビットパターンの一
実施例を示す。前述するごとく、ＦＣ１に対応した比較
コードパターン用レジスタ１０１とＦＣ２に対応した比
較コードパターン用レジスタ１０２とは、必要に応じて
比較コードパターン用レジスタとこのレジスタに対応し
た比較・リセット発生用ゲートを増やすことにより、受
信停止を行う対象のフレーム数を増加できる。
実施例を示す。前述するごとく、ＦＣ１に対応した比較
コードパターン用レジスタ１０１とＦＣ２に対応した比
較コードパターン用レジスタ１０２とは、必要に応じて
比較コードパターン用レジスタとこのレジスタに対応し
た比較・リセット発生用ゲートを増やすことにより、受
信停止を行う対象のフレーム数を増加できる。
【００３７】さらに、フレームコードの値は全ビット固
定しているわけではなく、あるビットはオプションの指
定のため論理０、又は１のどちらの場合も存在する。図
３に示すフレームコード３０１のＸで示したビット位置
は、アドレス長やフレームの転送ステータスを表すオプ
ションビットであり、状態に応じて論理０、又は１のど
ちらもとりうる。
定しているわけではなく、あるビットはオプションの指
定のため論理０、又は１のどちらの場合も存在する。図
３に示すフレームコード３０１のＸで示したビット位置
は、アドレス長やフレームの転送ステータスを表すオプ
ションビットであり、状態に応じて論理０、又は１のど
ちらもとりうる。
【００３８】この様な場合、このビットは比較の対象か
ら外ために、そのビット位置を示す比較ビット位置指定
レジスタ３０３を設ける。図４に示す比較コードパター
ンと比較ビット位置の指定レジスタにおいて、フレーム
コードとそれに対応した比較を行うビット位置は内部リ
セット信号により設定し、且つマイクロコントローラか
ら別の値に書き直しが可能とする。
ら外ために、そのビット位置を示す比較ビット位置指定
レジスタ３０３を設ける。図４に示す比較コードパター
ンと比較ビット位置の指定レジスタにおいて、フレーム
コードとそれに対応した比較を行うビット位置は内部リ
セット信号により設定し、且つマイクロコントローラか
ら別の値に書き直しが可能とする。
【００３９】図６と図７と図８とは、本発明による通信
装置の一実施例の自動受信停止タイミング図と受信動作
フローチャート図、及び受信停止フローチャート図とを
示す。図６によれは、第２バイトのアドレスを取り込ん
でから停止信号を出力する場合においても、データの最
初のバイトがＦＩＦＯに書き込まれる以前に停止信号は
出力し、動作は停止するために、データはＦＩＦＯに書
き込まれない。
装置の一実施例の自動受信停止タイミング図と受信動作
フローチャート図、及び受信停止フローチャート図とを
示す。図６によれは、第２バイトのアドレスを取り込ん
でから停止信号を出力する場合においても、データの最
初のバイトがＦＩＦＯに書き込まれる以前に停止信号は
出力し、動作は停止するために、データはＦＩＦＯに書
き込まれない。
【００４０】図７に、受信動作のフローチャートを示
す。受信するデータを無効データと判断すると、直ちに
受信停止とし、ホストプロセッサ（マイクロコントロー
ラ）に対し割り込み信号は発生しない。図８に受信停止
とデータのＦＩＦＯ書き込みとのフローチャートを示
す。自通信装置に有効と見なす送信フレームの場合はデ
ータをＦＩＦＯに書き込み、ＦＩＦＯが蓄積するデータ
を有効データとする。
す。受信するデータを無効データと判断すると、直ちに
受信停止とし、ホストプロセッサ（マイクロコントロー
ラ）に対し割り込み信号は発生しない。図８に受信停止
とデータのＦＩＦＯ書き込みとのフローチャートを示
す。自通信装置に有効と見なす送信フレームの場合はデ
ータをＦＩＦＯに書き込み、ＦＩＦＯが蓄積するデータ
を有効データとする。
【００４１】
【発明の効果】本発明によれば、インタフェイス制御回
路に内蔵する自動受信停止回路は、受信する自通信装置
に不要データに対して自動受信停止を行う。受信するデ
ータが自通信装置に必要なデータの場合、スリープモー
ド状態のマイクロコントローラに対し割り込み信号を入
力し、稼働状態とする。
路に内蔵する自動受信停止回路は、受信する自通信装置
に不要データに対して自動受信停止を行う。受信するデ
ータが自通信装置に必要なデータの場合、スリープモー
ド状態のマイクロコントローラに対し割り込み信号を入
力し、稼働状態とする。
【００４２】自通信装置に必要なデータを受信するまで
マイクロコントローラはスリープモード状態に止めるこ
とにより、マイクロコントローラの消費電力を５０〜８
０％削減する事が出来る。インタフェイス制御回路は、
自通信装置に不要データの１バイト受信した時点で受信
を停止する。
マイクロコントローラはスリープモード状態に止めるこ
とにより、マイクロコントローラの消費電力を５０〜８
０％削減する事が出来る。インタフェイス制御回路は、
自通信装置に不要データの１バイト受信した時点で受信
を停止する。
【００４３】自通信装置に不要データを受信する場合、
本発明によるインタフェイス制御回路は、従来のデータ
を４バイト受信し受信停止するインタフェイス制御回路
の消費電力と比較して、消費電力を５０〜７０％削減す
る事が出来る。
本発明によるインタフェイス制御回路は、従来のデータ
を４バイト受信し受信停止するインタフェイス制御回路
の消費電力と比較して、消費電力を５０〜７０％削減す
る事が出来る。
【図１】本発明によるインタフェイス制御回路を備える
モデム回路の一実施例のブロック図
モデム回路の一実施例のブロック図
【図２】本発明によるインタフェイス制御回路の受信停
止の対象フレームの構造を示す図
止の対象フレームの構造を示す図
【図３】本発明による比較コードパターンと比較ビット
位置の一実施例を示す図
位置の一実施例を示す図
【図４】本発明による比較コードパターンと比較ビット
位置を指定するレジスタ回路の一実施例を示す図
位置を指定するレジスタ回路の一実施例を示す図
【図５】本発明による受信データのフレームコード比較
判定回路とフレームコード・アドレス比較判定回路との
一実施例を示す図
判定回路とフレームコード・アドレス比較判定回路との
一実施例を示す図
【図６】本発明による通信装置の一実施例の自動受信停
止のタイミングを示す図
止のタイミングを示す図
【図７】本発明による通信装置の一実施例の受信動作の
フローを示す図
フローを示す図
【図８】本発明による通信装置の一実施例の受信停止と
データのＦＩＦＯ書き込みとのフローを示す図
データのＦＩＦＯ書き込みとのフローを示す図
【図９】従来のフィードバスによる通信装置の構成を示
す図
す図
【図１０】従来のフィードバスの通信装置のインタフェ
イス制御回路の構成を示す図
イス制御回路の構成を示す図
【図１１】従来のフィードバスの通信装置のフレームの
構成を示す図
構成を示す図
【図１２】従来のフィードバスの通信装置の受信動作の
タイミングを示す図
タイミングを示す図
【図１３】従来のフィードバスの通信装置の受信動作フ
ローを示す図
ローを示す図
１０１、５０２ 比較コードパターンレジス
タ（ＦＣ１） １０２ 比較コードパターンレジス
タ（ＦＣ２） １０３、５５２ 自通信局アドレスレジスタ １０４ 受信フレームデータレジス
タ（１バイト目、２バイト目） １０６ 比較・リセット発生回路 ３０１ フレームコード ３０２ 比較コードパターンレジス
タ ３０３、５０３ 比較ビット位置指定レジス
タ ５０１ 受信データ１バイト目スト
ア用レジスタ ５０４、５５４ パルス発生回路 ５１０、５１１、・・・・、５１７、５６０、５６１、
・・・・５６７排他的ノアゲート ５２０、５２１、・・・・、５２７オアゲート ５３０、５４０、５９０ アンドゲート ５５１ 受信データ２バイト目スト
ア用レジスタ ５５５ Ｄフリップフロップ ５５６ ＦＣ２判定回路 ５８０ ナンドゲート ９０１ インタフェイス制御回路
（モデム回路） ９０２ ホストプロセッサ（マイク
ロコントローラ） ９０３ バスインタフェイス回路 ９０４ 伝送路 ９０５ ドライバ ９０６ レシーバ ９０７ 通信ブロック ９０８ 計測・制御ブロック ９１１ 通信局を有する制御機器 ９１２、９１３ 他の通信局を有する制御機
器 １００５ 受信用ステートマシン １００６ 送信用ＦＩＦＯ １００７ 受信用ＦＩＦＯ １００８ ステータスレジスタ １００９ 制御用レジスタ １０１０ マンチェスタ復号化 １０１１ シリアル・パラレル変換 １０１２ １６ビット シフトレジ
スタ １０１３ ＣＲＣ検査 １０１４ ＰＡ、ＳＤ、ＥＤ検出 １０１５ フレーム分解 １０１７ ＣＰＵインタフェイス １０１８ パラレル・シリアル変換 １０１９ ＣＲＣ生成 １０２０ フレーム形成 １０２１ マンチェスタ符号化 １０２２ 送信用ステートマシン １０２３ レジスタ群 １０２４ 割り込み発生
タ（ＦＣ１） １０２ 比較コードパターンレジス
タ（ＦＣ２） １０３、５５２ 自通信局アドレスレジスタ １０４ 受信フレームデータレジス
タ（１バイト目、２バイト目） １０６ 比較・リセット発生回路 ３０１ フレームコード ３０２ 比較コードパターンレジス
タ ３０３、５０３ 比較ビット位置指定レジス
タ ５０１ 受信データ１バイト目スト
ア用レジスタ ５０４、５５４ パルス発生回路 ５１０、５１１、・・・・、５１７、５６０、５６１、
・・・・５６７排他的ノアゲート ５２０、５２１、・・・・、５２７オアゲート ５３０、５４０、５９０ アンドゲート ５５１ 受信データ２バイト目スト
ア用レジスタ ５５５ Ｄフリップフロップ ５５６ ＦＣ２判定回路 ５８０ ナンドゲート ９０１ インタフェイス制御回路
（モデム回路） ９０２ ホストプロセッサ（マイク
ロコントローラ） ９０３ バスインタフェイス回路 ９０４ 伝送路 ９０５ ドライバ ９０６ レシーバ ９０７ 通信ブロック ９０８ 計測・制御ブロック ９１１ 通信局を有する制御機器 ９１２、９１３ 他の通信局を有する制御機
器 １００５ 受信用ステートマシン １００６ 送信用ＦＩＦＯ １００７ 受信用ＦＩＦＯ １００８ ステータスレジスタ １００９ 制御用レジスタ １０１０ マンチェスタ復号化 １０１１ シリアル・パラレル変換 １０１２ １６ビット シフトレジ
スタ １０１３ ＣＲＣ検査 １０１４ ＰＡ、ＳＤ、ＥＤ検出 １０１５ フレーム分解 １０１７ ＣＰＵインタフェイス １０１８ パラレル・シリアル変換 １０１９ ＣＲＣ生成 １０２０ フレーム形成 １０２１ マンチェスタ符号化 １０２２ 送信用ステートマシン １０２３ レジスタ群 １０２４ 割り込み発生
Claims (4)
- 【請求項１】一対の伝送路に２台以上の通信装置を接続
し、相互に送信・受信可能なシステムに於いて、 各通信装置は、ホストプロセッサと該ホストプロセッサ
と伝送路との間で入出力データの制御を行うインタフェ
イス回路を備え、 該インタフェイス回路は、ホストプロセッサにより書き
込まれたデータを変換し送信フレームを形成する際に送
信フレームに特定コードを形成するフレーム形成回路
と、他の通信装置が送信した前記送信フレームを受信し
た際、この送信フレームに含まれる特定コードの値と比
較し、不要とされる送信フレームの受信を停止する自動
受信停止回路を有する、 ことを特徴とする通信システム。 - 【請求項２】請求項１に記載する通信システムに於い
て、 前記装置自動受信停止回路は前記送信フレームに含まれ
る特定コードの値と前記予め書き込まれているコードの
値とを比較する位置を指定する位置指定コードを有し、
この位置指定コードにより指定されたビットを比較す
る、 ことを特徴とする通信システム。 - 【請求項３】請求項１、請求項２のいずれかに記載する
通信システムに於いて、 前記ホストプロセッサは前記自動受信停止回路に予め書
き込まれているコードの値を変更可能である、 ことを特徴とする通信システム。 - 【請求項４】請求項１〜請求項３のいずれかに記載する
通信システムに於いて、 前記インタフェイス回路は前記ホストプロセッサに割り
込み信号により受信データの存在を知らせる前に不要と
される送信フレームの受信の停止を行う、 ことを特徴とする通信システム。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8180472A JPH1028150A (ja) | 1996-07-10 | 1996-07-10 | 通信システム |
| US08/888,136 US5889817A (en) | 1996-07-10 | 1997-07-03 | Communication system with data comparison circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8180472A JPH1028150A (ja) | 1996-07-10 | 1996-07-10 | 通信システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1028150A true JPH1028150A (ja) | 1998-01-27 |
Family
ID=16083823
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8180472A Pending JPH1028150A (ja) | 1996-07-10 | 1996-07-10 | 通信システム |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5889817A (ja) |
| JP (1) | JPH1028150A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002539550A (ja) * | 1999-03-17 | 2002-11-19 | ローズマウント インコーポレイテッド | フィールドバスメッセージキューイング方法および装置 |
| JP2008521356A (ja) * | 2004-11-22 | 2008-06-19 | クゥアルコム・インコーポレイテッド | 無線装置で求められていないｉｐパケットを受信することの影響を軽減するための方法および装置 |
| JP2016063359A (ja) * | 2014-09-17 | 2016-04-25 | 株式会社東芝 | バスインタフェース回路 |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040194101A1 (en) * | 1997-08-21 | 2004-09-30 | Glanzer David A. | Flexible function blocks |
| US6424872B1 (en) | 1996-08-23 | 2002-07-23 | Fieldbus Foundation | Block oriented control system |
| US7146230B2 (en) * | 1996-08-23 | 2006-12-05 | Fieldbus Foundation | Integrated fieldbus data server architecture |
| US6999824B2 (en) * | 1997-08-21 | 2006-02-14 | Fieldbus Foundation | System and method for implementing safety instrumented systems in a fieldbus architecture |
| JP3527183B2 (ja) * | 1999-10-28 | 2004-05-17 | シャープ株式会社 | 信号生成回路およびそれを用いた表示装置 |
| US20050240286A1 (en) * | 2000-06-21 | 2005-10-27 | Glanzer David A | Block-oriented control system on high speed ethernet |
| EP1619994A4 (en) * | 2003-04-16 | 2009-03-11 | Univ Drexel | ACOUSTIC BLOOD ANALYZER FOR EVALUATING BLOOD PROPERTIES |
| CN100464517C (zh) * | 2003-08-08 | 2009-02-25 | 华为技术有限公司 | 通用帧处理封装模式中帧校验序列的识别装置及方法 |
| US8676357B2 (en) * | 2005-12-20 | 2014-03-18 | Fieldbus Foundation | System and method for implementing an extended safety instrumented system |
| US7489977B2 (en) * | 2005-12-20 | 2009-02-10 | Fieldbus Foundation | System and method for implementing time synchronization monitoring and detection in a safety instrumented system |
| US20090302588A1 (en) * | 2008-06-05 | 2009-12-10 | Autoliv Asp, Inc. | Systems and methods for airbag tether release |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4200930A (en) * | 1977-05-23 | 1980-04-29 | Burroughs Corporation | Adapter cluster module for data communications subsystem |
| US4292669A (en) * | 1978-02-28 | 1981-09-29 | Burroughs Corporation | Autonomous data communications subsystem |
| US5010477A (en) * | 1986-10-17 | 1991-04-23 | Hitachi, Ltd. | Method and apparatus for transferring vector data between parallel processing system with registers & logic for inter-processor data communication independents of processing operations |
| JP2559394B2 (ja) * | 1987-02-16 | 1996-12-04 | 株式会社日立製作所 | 通信制御装置 |
| US5331551A (en) * | 1989-10-02 | 1994-07-19 | Olympus Optical Co., Ltd. | Endoscope image recording system for compressing and recording endoscope image data |
| DE69028185T2 (de) * | 1989-12-15 | 1997-02-20 | Toshiba Kawasaki Kk | System zur Aufzeichnung eines Bildes mit einem Bild vom Gesicht und mit Identifikationsinformation |
| US5487153A (en) * | 1991-08-30 | 1996-01-23 | Adaptive Solutions, Inc. | Neural network sequencer and interface apparatus |
| US5412660A (en) * | 1993-09-10 | 1995-05-02 | Trimble Navigation Limited | ISDN-to-ISDN communication via satellite microwave radio frequency communications link |
-
1996
- 1996-07-10 JP JP8180472A patent/JPH1028150A/ja active Pending
-
1997
- 1997-07-03 US US08/888,136 patent/US5889817A/en not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002539550A (ja) * | 1999-03-17 | 2002-11-19 | ローズマウント インコーポレイテッド | フィールドバスメッセージキューイング方法および装置 |
| JP4666770B2 (ja) * | 1999-03-17 | 2011-04-06 | ローズマウント インコーポレイテッド | フィールドバスメッセージキューイング用集積回路 |
| JP2008521356A (ja) * | 2004-11-22 | 2008-06-19 | クゥアルコム・インコーポレイテッド | 無線装置で求められていないｉｐパケットを受信することの影響を軽減するための方法および装置 |
| JP2016063359A (ja) * | 2014-09-17 | 2016-04-25 | 株式会社東芝 | バスインタフェース回路 |
| US9971717B2 (en) | 2014-09-17 | 2018-05-15 | Kabushiki Kaisha Toshiba | Bus interface circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| US5889817A (en) | 1999-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6651107B1 (en) | Reduced hardware network adapter and communication | |
| EP0137438B1 (en) | Method for passing a token in a local-area network | |
| US4225919A (en) | Advanced data link controller | |
| US4368512A (en) | Advanced data link controller having a plurality of multi-bit status registers | |
| JPH1028150A (ja) | 通信システム | |
| US5845085A (en) | System for receiving a data stream of serialized data | |
| US5978865A (en) | System for performing DMA transfers where an interrupt request signal is generated based on the value of the last of a plurality of data bits transmitted | |
| US6845274B2 (en) | Communication port control module for lighting systems | |
| US5812878A (en) | System for DMA transfer wherein controller waits before execution of next instruction until a counter counts down from a value loaded by said controller | |
| US5721891A (en) | Detection of N length bit serial communication stream | |
| KR100308902B1 (ko) | 이더넷 매체접속제어계층에서 수신패킷의 에러 처리 방법 및 장치 | |
| KR970007249B1 (ko) | 데이타버스폭 변환장치 | |
| JPH08223192A (ja) | 伝送装置 | |
| JP3146864B2 (ja) | 単方向ループ型伝送回路 | |
| JP2696105B2 (ja) | ネットワーク相互接続回路 | |
| JPH0681174B2 (ja) | 通信制御装置 | |
| JP2508982B2 (ja) | 装置内制御方式 | |
| JPH07319841A (ja) | シリアル制御装置 | |
| JP2001016238A (ja) | 多重通信装置 | |
| JPH1011961A (ja) | 先入れ先出し回路 | |
| JPH04157850A (ja) | データバスシステム | |
| JPH01243743A (ja) | インタフェース | |
| JPH09205469A (ja) | データ通信システム及びデータ通信方法 | |
| JP2001043181A (ja) | マイクロコンピュータ間の通信方法 | |
| JPH0444456B2 (ja) |