JPH1027861A - 有機基板を有する電子部品の製造方法 - Google Patents

有機基板を有する電子部品の製造方法

Info

Publication number
JPH1027861A
JPH1027861A JP9052477A JP5247797A JPH1027861A JP H1027861 A JPH1027861 A JP H1027861A JP 9052477 A JP9052477 A JP 9052477A JP 5247797 A JP5247797 A JP 5247797A JP H1027861 A JPH1027861 A JP H1027861A
Authority
JP
Japan
Prior art keywords
substrate
slot
organic substrate
inner edge
final package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9052477A
Other languages
English (en)
Other versions
JP4010591B2 (ja
Inventor
Victor K Nomi
ビクター・ケー・ノミ
John R Pastore
ジョン・アール・パストア
Charles G Bigler
チャールズ・ジー・ビグラー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of JPH1027861A publication Critical patent/JPH1027861A/ja
Application granted granted Critical
Publication of JP4010591B2 publication Critical patent/JP4010591B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15182—Fan-in arrangement of the internal vias
    • H01L2924/15183—Fan-in arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Perforating, Stamping-Out Or Severing By Means Other Than Cutting (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Manufacturing Of Electrical Connectors (AREA)
  • Structure Of Printed Boards (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

(57)【要約】 【課題】 損傷やばりを抑えつつ、活性相互接続部に使
用可能な領域を最大とする、有機基板から電子素子を切
断する方法を提供する。 【解決手段】 少なくとも１つの素子サイトを有する有
機基板を用意する。各素子サイト内に、１つ以上の電子
素子を実装する。素子サイト周囲には、スロットと角孔
が形成されている。切り欠きのような負の構造を、基板
内のスロットの内縁に沿って形成する。電子素子を実装
し、プラスチック・パッケージ本体に封入した後、最終
パッケージ輪郭線（の角領域を打ち抜くことによって、
素子を基板から切断する。スロット、角孔、および切り
欠きの形成によって、バリのない打ち抜き外周が得ら
れ、活性相互接続領域を最大とし、しかも打ち抜き処理
の間、表面および／または縁への損傷を最少に抑える。
切り欠きを形成する代わりに、突起のような正の構造
を、打ち抜きツール・セグメントに組み込んでも、同一
の効果を得ることができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、一般的に電子素子
の製造に関し、更に特定すれば、有機基板を組み込んだ
半導体素子を含む電子部品の製造に関するものである。
【０００２】
【従来の技術】電子部品用プラスチック・ボール・グリ
ッド・アレイ（ＰＢＧＡ：Plastic Ball GridArray)
は、素子の入出力端子（Ｉ／Ｏ）をユーザのボードに接
続する(route)ために有機基板を利用する。通常、部品
は、基板ストリップ上の個々の素子サイトに電子素子を
実装し、これらの素子のプラスチックで封入し、打ち抜
き処理(punching operation)においてストリップから個
々の素子を切断(excise)即ち個別化(singulate) するこ
とによって組み立てられる(assemble)。打ち抜き処理は
様々な問題の原因となり得るものであり、その中には、
ばり(burr)の形成、最終パッケージ寸法の不均一、およ
び使用可能な基板面積の損失が含まれる。これについ
て、更に、従来技術の図１ないし図６を参照しながら詳
しく述べる。
【０００３】図１は、従来技術の有機基板１０を示し、
この有機基板１０は、集積回路ダイまたはその他の電子
素子を実装するために使用する複数のサイトを含む。図
１は、単一の素子サイト１２を示す。素子サイト１２
は、切断輪郭線(excise perimeter)１７と４つの穿設孔
１８とを含む。また、素子サイト１２は、複数のスロッ
ト１４も含み、これらは、導電性トレース２１が互いに
電気的に絶縁されるように、基板内に形成されている。
トレースは、最初は互いにおよびめっきバス（図示せ
ず）に短絡され、トレースは電気メッキが可能となって
いる。集積回路ダイまたはその他の電子素子（図１の視
野では隠れている）が、基板１０上の切断輪郭線１７内
に実装される。ダイを基板１０の導電性トレースに電気
的に結合したのち、素子をプラスチック・パッケージ本
体２２内に封入する。次に、パッケージされた素子を、
切断輪郭線１７に沿って基板１０から打ち抜き、最終パ
ッケージ外形を形成する。切断輪郭線１７は、素子サイ
ト１２の角において４つの孔１８と交差する。
【０００４】図１に示すような基板設計では、素子サイ
ト１２の切断輪郭線１７の約９８％が基板物質を含み、
これを打ち抜きツールによって打ち抜くことによって、
最終パッケージ外形を形成しなければならない。素子サ
イト１２の輪郭線に沿った大部分が基板物質であるため
に、最終パッケージ外形の輪郭穿に沿って、表面および
／または縁にかなりの損傷が生じる可能性がある。かか
る損傷は、最終素子において電気的な信頼性の問題に発
展し得る。このように大量の打ち抜かれる基板物質を有
することによる別の欠点は、打ち抜きの間基板を支持す
るために、切断輪郭線１７の内側に大きな打ち抜き基板
支持領域を必要とすることである。かかる大きな支持領
域は、切断輪郭線１７周囲の基板１０の上側または下側
いずれかの領域を消費することになる。この領域は、支
持の必要がなければ、基板１０上で導電性相互接続部
（トレース、ビア、はんだボール等）に使用できるもの
である。
【０００５】最終パッケージ外形の表面および／または
縁部に損傷を生じる問題に対する既知の解決案の１つ
に、スロットを切断輪郭線側に近づけ、特に、各スロッ
トの内縁が最終パッケージの外形寸法を規定するように
移動させるものがある。このような改良された基板設計
を、基板１１０として図２に示す。スロット１１６の内
縁１１５が最終パッケージ輪郭線１１７を規定する。し
たがって、改良された基板１１０から形成される最終パ
ッケージは、「スロット規定」パッケージ(slot-define
d package)として知られている。（尚、内縁は最終パッ
ケージ輪郭線１１７と一致することを示すために、図２
では、内縁１１５のみを破線で示してあることを注記し
ておく。）スロット規定パッケージの利点は、スロット
１１６の隣接端間にあり、角孔１１８二画の素子サイト
の角に位置する基板物質のみが、打ち抜き処理で実際に
剪断されるに過ぎないことである。より具体的には、角
の打ち抜きは、パッケージ輪郭線１１７に沿ったスロッ
ト１１６の端部と角孔１１８との間に存在する基板物質
のみを剪断する。（最終パッケージ外形は、パッケージ
輪郭線１１７が示唆するように、素子サイトの角が９０
°にはならないことを注記しておく。代わりに、パッケ
ージの角は、角の打ち抜きの前に存在する角孔１１８に
よる円の約１／４の窪みを有する。） 角にのみ打ち抜きが行われるので、図２の基板において
パッケージ本体１２０を形成した後に素子サイト１１２
のパッケージ輪郭線１１７に沿って打ち抜かれる物質量
は、図１の基板において素子サイト１２の輪郭線周囲の
全基板物質量の９８％が打ち抜かれるのに対して、素子
サイトの輪郭線周囲の全基板物質のおよそ５％である。
スロット規定パッケージを打ち抜く際に物理的に剪断さ
れる物質が少ないので、表面および／または縁の損傷は
最少に抑えられる。最終パッケージ輪郭線の大部分を構
成するスロットの縁部は、打ち抜きで形成される縁部と
比較すると滑らかである。その理由は、スロットの形成
は、基板製造者が穿孔またはルーティング(routing) 処
理を用いて行うために、打ち抜きと比較すると、基板の
表面および／または縁への損傷は大幅に減少するからで
ある。
【０００６】基板１１０から素子を切断するための典型
的な打ち抜きツールは、素子サイトの各角に対応する直
角切断縁を利用する。理想的なのは、打ち抜きツール
が、各スロット１１６の内縁１１５と合わせて、パッケ
ージ輪郭線１１７の角領域を打ち抜くことであろう。し
かしながら、完全な整合は期待できないので、打ち抜き
ツールのわずかな不整合でも、その結果ばりが発生する
可能性がある。可能なばりの発生例を図３に示す。この
場合、角打ち抜きツール・セグメント１２５がスロット
１１６の内縁１１５とわずかにずれているために、領域
１２９においてばりが発生した。不整合の結果として、
打ち抜きツールは、スロットの内縁に沿った基板物質の
薄く支持されていないストリップを切断しなければなら
ず、そのためにばりの形成に至るのである。
【０００７】スロット規定パッケージにおいてばりの形
成を防止するためには、スロット１１６の内縁１１５を
故意に切断輪郭線１１７の内側に納まるように設計すれ
ば、支持されていない基板物質の薄いストリップを切断
しなければならない事態を回避することができる。内縁
１１５が素子サイトの輪郭線から内側にあるスロット１
１６を図４の分解図に示す。各スロット１１６の内縁１
１５を素子サイトの切断輪郭線１１７の内側に位置付け
ることによる問題は、打ち抜き後のパッケージの寸法
が、測定の仕方によって変わってしまうことである。例
えば、図５に基板１１０から切断した素子の最終パッケ
ージ外形を示すが、この図で、長さＬおよび幅Ｗは、長
さＬ’および幅Ｗ’とは異なっている。かかるパッケー
ジ寸法の不均一は、自動化処理機器を用いる場合に問題
の原因となる。また、切断輪郭線１１７の内側に位置す
る内縁１１５を有するスロット１１６を有するように基
板１１０を設計することによる別の問題は、こうしなけ
れば導電性相互接続部（図示せず）に使用可能な活性領
域が、切断輪郭線の内側にスロットが存在する場合には
失われることである。図５に、この失われる領域を領域
１１９として表わす。図６は、別の改良された基板２１
０を示す。これもスロット規定型であるが、スロットの
内縁を切断輪郭線と一致させ、更に基板とある角度をな
し、素子サイト２１２の角でのみ剪断する打ち抜きツー
ルを使用することにより、失われる基板領域を回復した
ものである。打ち抜きツールを制限して、素子サイトの
角のみを打ち抜き、更にある角度で角を打ち抜くことに
よって、完全な打ち抜きツールの整合が得られなくと
も、ばりをなくすることが可能である。例えば、図６に
示すように、実装された素子上にパッケージ本体２２０
を形成した後に、角２１９において約４５°の角度で素
子サイト２１２を打ち抜く。（角孔の主な目的は直角に
打ち抜く必要性を避けることなので、角度をもって角を
切断する場合には、角孔は不要となることを注記してお
く。）打ち抜きの結果として、最終パッケージ外形はパ
ッケージ輪郭線に対応する。パッケージ輪郭線の角は、
打ち抜かれた角２１９によって規定され、一方、パッケ
ージ輪郭線の長辺(major side)は、スロット２１６の内
縁２１５によって規定される。（尚、内縁２１５は、最
終パッケージ輪郭線２１７と一致することを示すため
に、内縁２１５のみを破線で図示してあることを注記し
ておく。）角の面取りによって、スロット２１６の内縁
２１５が最終パッケージ本体の最大外側寸法を規定する
ことも可能となる。しかしながら、角の面取りを行うこ
との欠点は、図６に領域２２４として示す、基板のある
領域、即ち、こうしなければ活性相互接続部（図示せ
ず）に使用可能な領域が失われることである。面取りの
結果として失われる基板領域２２４は、内側スロット(i
nset slot)を有する基板１１０における領域１１９によ
って失われる領域程大きくはないが、有用な基板領域を
不必要に失うことは、いかなる場合でも望ましいことで
はない。
【０００８】
【発明が解決しようとする課題】したがって、スロット
によって規定し表面および／または縁の損傷を最少に抑
えつつ、活性相互接続部に使用可能な基板領域量を最大
とし、しかもばり形成の危険性もなく、有機基板から電
子素子を切断する新たな方法が必要とされている。
【０００９】
【課題を解決するための手段】概して言えば、本発明
は、有機基板を有する電子素子を製造するための改良さ
れた方法を提供するものであり、（１）基板から電子素
子を個別化する間に剪断される基板物質量を最少に抑
え、（２）活性相互接続部として使用可能な基板領域を
最大とし、（３）最終パッケージ外形に沿ったばりをな
くするものである。これら従来技術の方法に対する利点
は、負の構造を有機基板に組み込むこと、あるいは、正
の構造を打ち抜きツールに組み込むことのいずれかによ
って、典型的な打ち抜き処理と共用可能な整合許容範囲
(alignment tolerance window)を作成することによっ
て、本発明において達成される。
【００１０】本発明のこれらおよびその他の特徴は、以
下の図面を参照することによって、より良く理解するこ
とができよう。尚、図は必ずしも同一拡大率で描かれて
いる訳ではなく、本発明には具体的には示していない
が、他にも実施例があり得ることを指摘するのは重要な
ことである。
【００１１】
【発明の実施の形態】図７は、本発明による有機基板３
１０の一部を示し、素子サイト３１２を含む。好適実施
例では、この素子サイト３１２は、半導体ダイを受容す
るサイトである。有機基板パッケージ処理に精通する当
業者には理解されようが、基板３１０はストリップ形状
で、かかる素子サイトを複数含む可能性があるが、ここ
では明確化のために、１つの素子サイト３１２のみを図
示することにする。好適な形態では、有機基板３１０
は、樹脂を基本としたファイバ補強基板であり、クラッ
ド金属層を有し、これにパターニングを行って複数の導
電性トレースおよび他の導通構造を形成する。導電性ト
レースは、基板の上面上および底面上双方に形成するこ
とが好ましい。上面および底面上のトレースは、基板を
貫通する導電性ビアによって互いに電気的に結合され
る。図７には、明確化のために導電性トレースを図示し
ていないが、図１２において、本発明による最終パッケ
ージ電子素子の断面図には示してある。
【００１２】図示のように、基板３１０は、素子サイト
３１２内の４カ所の角位置に配置された孔３１８を含
む。孔３１８は素子サイト３１２の角において基板３１
０を直角に打ち抜く必要性をなくすために、オプション
として設けられたものである。角孔３１８に加えて、４
つのスロット３１６が素子サイト３１２周囲に配置され
ている。１つのスロットは素子サイトの各辺に沿って形
成されており、各スロットの内縁が最終パッケージ輪郭
線３１７を規定する。（内縁３１５が最終パッケージ輪
郭線３１７と一致することを示すために、内縁３１５の
みを破線で示してあることを注記しておく。）スロット
３１６の内縁３１５の位置、および角孔３１８の位置の
ために、打ち抜きツールは、素子サイト３１２の輪郭線
の小部分のみを剪断するのみでよい。具体的には、打ち
抜きは、スロットの端部と角孔３１８との間に位置する
基板の部分のみに制限される。打ち抜かれる基板物質量
を最少に抑えることに加えて、図７における基板３１０
の構造は、活性接続部に使用可能な基板の領域が最大と
なる。これは、スロット３１６の内縁３１５が、最終パ
ッケージ輪郭線の最大長および最大幅を規定するからで
ある。スロットの内縁３１５は、輪郭線３１７から内側
となっていない。
【００１３】本発明によれば、基板３１０は、更に、最
終パッケージ素子の縁に沿ってばりをなくすのに役立つ
１つ以上の負の構造（即ち、基板における孔または切り
欠き部）を含む。図７では、これら負の構造は切り欠き
３２６として示されている。切り欠き３２６は、スロッ
ト３１６の内縁３１５に沿って、およびスロットの両端
またはその付近に配置することが好ましい。好適な形態
では、切り欠き３２６は、角孔３１８のような他の穴ま
たは工作用孔（図示せず）を穿設するのと同時に、そし
てスロット３１６の形成の前に、基板３１０内に穿設す
る。穿設は、基板の製造コストを最少に抑え、しかも基
板３１０への損傷も最少に抑えるので好ましい。切り欠
き３２６は穿設されるので、それらの最初の形状は円形
である可能性が最も高いが、切り欠きはスロット３１６
の内縁３１５と交差することが好ましいので、スロット
の作成時にノッチの形状は半円形となる。あるいは、ス
ロット３１６をルート(route) するのと同時に、基板３
１０をルートすることによっても、切り欠き３２６は形
成可能である。尚、切り欠き３２６の特定のサイズおよ
び形状は特に重要ではないが、切り欠きはできるだけ小
さくし、活性相互接続部に使用可能な基板物質の除去を
最少に止め、後に図９を参照して説明する、製造可能な
打ち抜きツール整合許容範囲を考慮することが好まし
い。適切な負の構造の寸法例として、切り欠きは、直径
が０．３ミリメートルの穿設孔とすることができる。
【００１４】図８は、図７の基板３１０から切断され、
プラスチック・パッケージ本体３２０によって素子の封
入が行われた後の電子素子３２２を示す。切断を行うに
は、角打ち抜きセグメントに区分された打ち抜きツール
を用いた、打ち抜き処理とすることが好ましい。これに
ついては、以下の図９の検討において明らかとなろう。
打ち抜きプロセスの後、角孔３１８の部分は、最終パッ
ケージ電子素子３２２の角から未だ見ることができる。
加えて、活性基板領域に関しては重要ではない程度の切
り欠き３２６の小部分も、最終パッケージ素子３２２の
周囲に沿って位置している。図８に示すように、最終パ
ッケージの外形はスロットによって規定されており、こ
の場合、スロット３１６の内縁３１５はパッケージ輪郭
線の大部分を形成し、パッケージの最大外形寸法を規定
する。切り欠き３２６の存在により、従来技術の打ち抜
き方法や基板設計のように、スロット３１６の内縁３１
５を内側に拡張する(inset) 必要性がなくなる。したが
って、スロットを拡張することによって失われる基板領
域が、最終パッケージ基板において保持されており、切
り欠き３２６の存在による基板領域の損失は最少で済
む。
【００１５】図９は、打ち抜き処理の間、どのようにし
て基板３１０の切り欠き３２６がばりの形成を阻止する
のかを示す。切り欠き３２６は、スロット３１６の端部
３１５付近に、スロット３１６の内縁３１５に沿って形
成されている。好適実施例では、基板は、打ち抜きツー
ルの８つの棒状セグメント、即ち、素子サイトの１カ所
の角当たり２つのセグメントによって打ち抜かれる。２
つのかかるセグメント３２８の基板３１０の素子サイト
の１つの角との関係を図９に示す。別の実施例では、４
つのＬ字状打ち抜きツール・セグメントを用いることも
可能である。打ち抜きツール・セグメント３２８の内面
は、最終パッケージ外形周囲の角部分を形成し、素子サ
イトのパッケージ輪郭線３１７を打ち抜く。本発明の好
適実施例によれば、打ち抜きツール・セグメント３２８
の端部３３０は、切り欠き３２６の円周の内部で終端す
る。したがって、切り欠きまたはその他の負の構造の寸
法は、打ち抜きツールの整合許容範囲を規定する。打ち
抜きツール・セグメント３２８の端部３３０に隣接して
切り欠き３２６が存在することにより、打ち抜きツール
・セグメントの端部は基板物質を全く剪断しなくて済む
ので、ばり形成の可能性が全くなくなる。
【００１６】図１０は、本発明の別の実施例を示し、打
ち抜きツール・セグメント３２９の角部分３３２がある
角度を含み、この角度が切断したパッケージ基板に面取
りした角を形成する。この実施例では、基板には角孔３
１８が含まれない。角孔の代わりに、打ち抜きツールに
ある角度（例えば４５°）を持たせるように製造する。
これは、基板物質を直角に打ち抜く必要性をなくすため
の別の方法である。尚、図９および図１０を参照して説
明する打ち抜き方法は、有機基板において直角に打ち抜
くのを回避する必要性を考慮したものであるが、基板に
重大な損傷を与えることなく、基板に直角に打ち抜くこ
とができる打ち抜き方法を開発することも可能である。
かかる方法も、本発明の実用化から恩恵を得るであろ
う。
【００１７】図９および図１０において、切り欠き３２
６は、図７に示す基板３１０内において、穿設またはル
ート(route) のいずれかで形成する。言い換えれば、負
の構造即ち開口が、基板物質内に物理的に穿設または形
成される。別の実施例では、突起のような正の構造を打
ち抜きツールに組み込んで、基板に負の構造を組み込む
場合と同じ目的を達成することも可能である。図１１
は、２つの打ち抜きツール・セグメント４２８における
正の構造を示す。ここでは、正の構造は、スロット４１
６に最も近い打ち抜きツール・セグメントの端部４４０
またはその付近における、円形の突起４２６という形状
を採用する。打ち抜きツール・セグメント４２８によっ
て打ち抜かれる基板４１０は、スロット４１６の内縁４
１５に沿って切り欠きを含んでいない。代わりに、打ち
抜きツール・セグメント４２８は、スロットに最も近い
打ち抜きツール・セグメントの各端部に突起４２６を有
するように形成されている。この場合、突起は、素子サ
イトに向かって、最終パッケージの輪郭線４１７によっ
て規定される、最終パッケージ本体の外形の外縁の内側
に延びている。打ち抜きツール・セグメントに突起４２
６を設けることによっても、基板に負の構造が含まれる
場合（例えば、図９および図１０の基板３１０における
ように）と同じ切断整合許容範囲を得ることができる。
何故なら、この打ち込みツールは、スロットの内縁に沿
った基板物質の薄いストリップを剪断しようとするもの
ではないからである。したがって、打ち込みツール上に
形成される正の構造または基板に形成される負の構造の
いずれかを用いれば、本発明の利点を達成することがで
きる。
【００１８】図１２は、電子素子５３２を有機基板５３
０上に実装し、プラスチック樹脂物質で封入してパッケ
ージ本体５４２を形成し、これまでに教示した本発明に
よるプロセスを使用して切断または打ち抜いた後の、パ
ッケージ化された電子部品５００を断面図で示す。部品
５００の最終パッケージ外形は、既に説明したように、
基板スロット、切り欠き即ち負の構造、および角切断輪
郭線の内縁によって規定される。電子部品５００は、半
導体集積回路ダイまたは個別素子のように、１つ以上の
電子素子５３２を含む。素子は、基板の上面上に形成さ
れている導電性トレース５３６に電気的に結合されてい
る。図１２に示すように、電子素子５３２は、ワイヤ・
ボンド５３４によって、導電性トレース５３６に電気的
に結合されているが、導電性バンプ、ＴＡＢ（tape aut
omatedbond、テープ自動接合）等のような他の結合方法
も、代わりに用いることができる。基板５３０の上面上
の導電性トレース５３６は、メッキされた貫通孔即ちビ
ア５３８によって、基板５３０の逆側の底面上の導電性
トレース５３７に、電気的に導かれている(route)。電
子部品５００をユーザのボードに実装する際、従来の実
施法にしたがって、例えばはんだを用いて導電性トレー
ス５３７をボードに取り付けるか、あるいは複数の導電
性ボール５４０、例えば、はんだボールを基板５３０に
取り付けることができる。
【００１９】好適実施例によれば、有機基板に使用した
切り欠きは、ビア５３８を穿設する際に同時に穿設す
る。基板は、典型的に、複数のビアを含み、そのいくつ
かは直径が異なる。直径が異なるビアは、通常、別々に
穿設する。基板製造における工程を節約するためには、
切り欠きは、ビアのいずれか１つと同時に穿設すること
が好ましい。したがって、理想的には、使用するあらゆ
る切り欠きの直径を、基板内に形成されるいずれかのビ
アのいずれかの直径と等しくすることであるが、切り欠
きをいずれかの特定のサイズとすることは不要である。
また、切り欠きを小さくすることにより、切り欠きを設
けなければ活性相互接続部として使用可能な基板領域の
使用を避けることも好ましい。一例として、切り欠き
は、直径約０．３ｍｍに穿設すれば、適切なものとする
ことができる（しかし、スロット形成時において、最終
的な切り欠きサイズは小さくなる）。
【００２０】以上の説明から、有機基板を有する電子部
品の製造方法が提供され、従来技術の有機基板素子の製
造において存在する問題を克服することは明らかであ
る。即ち、本発明にしたがって使用される有機基板は、
基板に形成した負の構造（例えば、円形の切り欠き）ま
たは打ち抜きツールに形成した正の構造（例えば、円形
の突起）のいずれかを利用して、基板から各素子サイト
の角を打ち抜く際の整合許容範囲を設ける。この整合許
容範囲は、打ち抜かれる角付近において、最終パッケー
ジの輪郭線に沿ったばりの形成を根絶しつつ、同時に活
性相互接続部をルートために使用可能な基板の面積量を
最大限増大させるものである。更に、本発明を実施する
ことによって、パッケージはスロットで規定され、切断
輪郭線から内側にスロットの内縁を有することがないの
で、最終パッケージ外形は、均一な寸法を有することに
なる。
【００２１】以上特定実施例を参照しながら本発明につ
いて説明しかつ図示したが、本発明がこれら例示的実施
例に限定されることを意図するのではない。本発明の精
神および範囲から逸脱することなく、変更や改造が可能
であることを当業者は認めよう。例えば、本発明は、使
用する有機基板の材料には限定されない。また、本発明
は、切断されるパッケージに収容される電子素子のタイ
プまたは数に制約を受けることもない。更に、基板内の
素子実装形態（上面実装、活性側を上にした実装）や、
電気配線パターン(electric routing pattern)も、本発
明によって制約を受けることはない。例えば、素子は、
基板の底面側にフリップ・チップ実装することもでき、
基板は内部ヒート・シンク構造や基準面を含むことも可
能である。したがって、本発明は、特許請求の範囲に該
当するかかる改造や変更全てを包含することを意図する
ものである。
【図面の簡単な説明】
【図１】基板から切断される電子素子の最終パッケージ
外形が、打ち抜き処理によって規定される、従来技術の
有機基板を示す平面図。
【図２】基板から切断される電子素子の最終パッケージ
外形が、打ち抜き処理およびスロットの双方によって規
定される、従来技術の有機基板を示す平面図。
【図３】図２の基板を用いた従来技術の打ち抜き方法に
おいて、いかにしてばりが形成可能かを示す、角部の分
解図。
【図４】従来技術による、内側スロットを有する図２の
基板の１つの素子サイトを示す図。
【図５】図４の基板から切断される電子素子の最終パッ
ケージ外形を示す平面図。
【図６】素子サイトの角にのみ角度付け打ち抜きツール
を用いることによって、ばりの形成をなくした、スロッ
ト規定基板を打ち抜く従来技術の方法を示す、基板の１
つの素子サイトを示す図。
【図７】本発明の一実施例による、切り欠きを含む新た
な有機基板構造を示す、１つの素子サイトの平面図。
【図８】図７の基板から個別化された後の電子素子を示
す平面図。
【図９】本発明にしたがっていかにして切り欠きおよび
スロットを用いてばりの形成を防止し、使用可能な基板
領域を最大にするかを示す、図７の素子サイトの角の拡
大図。
【図１０】本発明にしたがっていかにして切り欠きおよ
びスロットを用いてばりの形成を防止し、使用可能な基
板領域を最大にするかを示す、図７の素子サイトの角の
拡大図。
【図１１】本発明の別の実施例による、ばりを形成する
ことなく有機基板を打ち抜く正の構造(positive featur
e)を有する打ち抜きツールの角部分を示す図。
【図１２】本発明によって形成された、個別化されパッ
ケージ化された半導体素子を示す断面図。
【符号の説明】
３１０ 有機基板 ３１２ 素子サイト ３１５ 内縁 ３１６ スロット ３１７ 最終パッケージ輪郭線 ３１８ 孔 ３２０ プラスチック・パッケージ本体 ３２６ 切り欠き ３２８ 打ち抜きツール・セグメント ４１７ 最終パッケージの輪郭線 ４２６ 円形突起 ４２８ 打ち抜きツール・セグメン ５００ 電子部品 ５３０ 有機基板 ５３２ 電子素子 ５４２ パッケージ本体 ５３３ ワイヤ・ボンド ５３６ 導電性トレース ５３８ ビア ５３７ 導電性トレース ５４０ 導電性ボール
フロントページの続き (72)発明者 チャールズ・ジー・ビグラー アメリカ合衆国テキサス州オースチン、エ ル・レイ・ブルバード9418

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】電子部品の製造方法であって：素子サイト
    （３１２）を有する有機基板（３１０）を用意する段階
    であって、前記素子サイトは、複数の導電性トレース
    （５３６）を有し、４つの辺の各々に沿って形成された
    スロット（３１６）を有し、各スロットの内縁が最終パ
    ッケージ本体（３２０）の外形寸法を規定し、各スロッ
    トは２カ所の端部を有し、前記有機基板内に、各スロッ
    トの前記各２端部付近の内縁に沿って配置された構造
    （３２６）が形成された前記有機基板（３１０）を用意
    する前記段階；前記素子サイト内に電子素子（５３２）
    を実装する段階；前記電子素子を、前記複数の導電性ト
    レースに電気的に結合する段階；および前記有機基板か
    ら最終パッケージ本体を切断する段階であって、前記構
    造が、切断の間、前記最終パッケージ本体の外縁への損
    傷を防止する段階；から成ることを特徴とする方法。
  2. 【請求項２】電子部品の製造方法であって：複数の導電
    性トレース（５３６）によって規定された素子サイトを
    有し、複数の導電性トレース（５３６）を有する有機基
    板（３１０）を用意する段階であって、各スロットは、
    最終パッケ−ジ本体（３２０）の外縁を規定する内縁を
    有し、各スロットは２カ所の対向する端部を有する前記
    有機基板（３１０）を用意する前記段階；前記２カ所の
    対向する端部の各端部付近に、各スロットの内縁に沿っ
    て負の構造（３２６）を設ける段階；前記素子サイト内
    に電子素子（５３２）を実装する段階；前記電子素子を
    前記複数の導電性トレースに電気的に結合する段階；お
    よび前記有機基板から前記最終パッケージ本体を切断す
    る段階であって、前記構造が、切断の間、前記最終パッ
    ケージ本体の外縁への損傷を防止する段階；から成るこ
    とを特徴とする方法。
  3. 【請求項３】半導体素子の製造方法であって：素子サイ
    トを有する有機基板（３１０）を用意する段階であっ
    て、前記素子サイトは、複数の導電性トレース（５３
    ６）と、４つの辺と、前記４つの辺の各々に沿って形成
    されたスロット（３１６）とを有し、各スロットの内縁
    は最終パッケージ本体（３２０）の外形寸法を規定し、
    各スロットは２カ所の端部を有し、各スロットの前記２
    カ所の端部の各々に近い内縁に沿って切り欠き（３２
    ６）が形成された、前記有機基板（３１０）を用意する
    前記段階；前記素子サイト内に半導体ダイ（５３２）を
    実装する段階；前記半導体ダイを前記複数の導電性トレ
    ースに電気的に結合する段階；および前記最終パッケー
    ジ本体を前記有機基板から打ち抜く段階であって、各切
    り欠きと一致する終端部分を有する打ち抜き工具を使用
    して、前記素子サイトの角において打ち抜きを行う段
    階；から成ることを特徴とする方法。
  4. 【請求項４】半導体素子の製造方法であって：素子サイ
    トを有する有機基板（３２０）を用意する段階から成
    り、 前記素子サイトは、複数の導電性トレース（５３６）
    と、４つの辺と、該４つの辺の各々に沿って形成された
    スロット（３１６）とを有し、各スロットの内縁は最終
    パッケージ本体（３２０）の外形寸法を規定し、各スロ
    ットは２カ所の端部を有し、各スロットの前記２カ所の
    端部の各々に近い内縁に沿って穿設孔（３２６）が形成
    され、前記有機基板は更にビア（５３８）が形成されて
    おり；前記ビアは第１の直径を有し、前記穿設孔は前記
    第１の直径にほぼ等しい第２の直径を有する、ことを特
    徴とする方法。
JP05247797A 1996-02-26 1997-02-20 有機基板を有する電子部品の製造方法 Expired - Lifetime JP4010591B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US606981 1996-02-26
US08/606,981 US5691242A (en) 1996-02-26 1996-02-26 Method for making an electronic component having an organic substrate

Publications (2)

Publication Number Publication Date
JPH1027861A true JPH1027861A (ja) 1998-01-27
JP4010591B2 JP4010591B2 (ja) 2007-11-21

Family

ID=24430314

Family Applications (1)

Application Number Title Priority Date Filing Date
JP05247797A Expired - Lifetime JP4010591B2 (ja) 1996-02-26 1997-02-20 有機基板を有する電子部品の製造方法

Country Status (7)

Country Link
US (1) US5691242A (ja)
JP (1) JP4010591B2 (ja)
KR (1) KR100429319B1 (ja)
CN (1) CN1110076C (ja)
MX (1) MX9700608A (ja)
MY (1) MY113012A (ja)
TW (1) TW356588B (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4161399B2 (ja) * 1998-03-12 2008-10-08 沖電気工業株式会社 半導体装置用樹脂基板及び半導体装置
JPH11354689A (ja) * 1998-06-04 1999-12-24 Oki Electric Ind Co Ltd フレーム状基板とその製造方法及び半導体装置の製造方法
JP2001102486A (ja) * 1999-07-28 2001-04-13 Seiko Epson Corp 半導体装置用基板、半導体チップ搭載基板、半導体装置及びその製造方法、回路基板並びに電子機器
JP2001319567A (ja) * 2000-02-28 2001-11-16 Ricoh Co Ltd 電子源基板および該電子源基板を用いた画像表示装置
US6319750B1 (en) * 2000-11-14 2001-11-20 Siliconware Precision Industries Co., Ltd. Layout method for thin and fine ball grid array package substrate with plating bus
US7148561B2 (en) 2001-03-29 2006-12-12 Siliconware Precision Industries Co., Ltd. Ball grid array substrate strip with warpage-preventive linkage structure
TWI267972B (en) * 2005-02-05 2006-12-01 Himax Tech Ltd Substrate with slot
CN101241894A (zh) * 2007-09-20 2008-08-13 三星电子株式会社 智能卡金属载带及其制造方法和包括该载带的封装模块
JP2010004011A (ja) * 2008-05-19 2010-01-07 Panasonic Corp 半導体装置及び半導体装置の製造方法
CN102097317B (zh) * 2010-12-01 2015-04-29 佛山市南海区宏乾电子有限公司 一种全包封装开关电源三极管的生产方法
KR101935553B1 (ko) * 2012-02-01 2019-01-07 삼성디스플레이 주식회사 플렉시블 디스플레이 장치 및 그 제조방법
WO2016064893A1 (en) 2014-10-20 2016-04-28 Taser International, Inc. Systems and methods for distributed control
TWI638410B (zh) * 2017-11-14 2018-10-11 蔡宜興 降低封裝基板翹曲的方法及半成品結構

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0286138A (ja) * 1988-09-22 1990-03-27 Hitachi Ltd 半導体装置
JPH0744405Y2 (ja) * 1989-03-07 1995-10-11 ローム株式会社 プリント基板の切断装置
JPH0821658B2 (ja) * 1990-01-18 1996-03-04 株式会社三井ハイテック リードフレームの製造方法
US5403785A (en) * 1991-03-03 1995-04-04 Matsushita Electric Works, Ltd. Process of fabrication IC chip package from an IC chip carrier substrate and a leadframe and the IC chip package fabricated thereby
US5429992A (en) * 1994-05-25 1995-07-04 Texas Instruments Incorporated Lead frame structure for IC devices with strengthened encapsulation adhesion
JP3257904B2 (ja) * 1994-08-11 2002-02-18 新光電気工業株式会社 リードフレームとその製造方法

Also Published As

Publication number Publication date
JP4010591B2 (ja) 2007-11-21
US5691242A (en) 1997-11-25
MY113012A (en) 2001-10-31
KR970063686A (ko) 1997-09-12
TW356588B (en) 1999-04-21
CN1162194A (zh) 1997-10-15
CN1110076C (zh) 2003-05-28
KR100429319B1 (ko) 2004-07-19
MX9700608A (es) 1997-08-30

Similar Documents

Publication Publication Date Title
US8659146B2 (en) Lead frame based, over-molded semiconductor package with integrated through hole technology (THT) heat spreader pin(s) and associated method of manufacturing
JPH1027861A (ja) 有機基板を有する電子部品の製造方法
US6608369B2 (en) Lead frame, semiconductor device and manufacturing method thereof, circuit board and electronic equipment
JP3178618B2 (ja) 接地接続ワイヤ用隆起部を有する樹脂カプセル封入された半導体デバイス用金属製放熱用ベースプレート
US5844779A (en) Semiconductor package, and semiconductor device using the same
JPH07201925A (ja) フィルムキャリアテープ
EP1696482A2 (en) Semiconductor device package and method of manufacturing the same
JPH07326644A (ja) テープキャリアおよびこれを用いた半導体デバイス の実装構造
US6417576B1 (en) Method and apparatus for attaching multiple metal components to integrated circuit modules
JPH0746713B2 (ja) 半導体搭載用基板
JP2771203B2 (ja) 集積回路実装用テープ
US7534661B2 (en) Method of forming molded resin semiconductor device
JPH02129951A (ja) 半導体装置の製造方法
US20050048259A1 (en) Substrate frame
JP3163075B2 (ja) 金属製スティフナ付き配線基板
JPH06112674A (ja) 電子部品搭載装置用のヒートシンク
JPH09214093A (ja) 実装回路装置およびその製造方法
KR200159861Y1 (ko) 반도체 패키지
JPH04103154A (ja) 半導体装置及びその製造方法及びその実装方法
JPS6038291Y2 (ja) チツプ搭載用のプリント配線板
JP2806816B2 (ja) ボンディング装置およびこれを用いたボンディング方法
JP2000260921A (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
JP2001053212A (ja) Ｉｃパッケージおよびその製造方法
JPH01133340A (ja) リードフレームおよびその製造方法
JPH08255864A (ja) 半導体装置用リードフレーム部材および半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040217

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20040217

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20041217

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20050426

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070123

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070419

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070529

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070802

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070828

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070904

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100914

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100914

Year of fee payment: 3

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D03

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110914

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120914

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130914

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term