JPH10268358A - 液晶画像表示装置及びその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 液晶画像表示装置において、走査・駆動回路
が発生させる直流電圧に起因してアクティブマトリクス
基板の画素領域の周縁部に相当する液晶部分が劣化する
ことを防止する。 【解決手段】 絶縁層17を介してアクティブマトリクス
基板1側の走査・駆動回路16を覆う態様で枠電極24を施
し、その枠電極24と透明基板2側の共通電極膜10の間に
交流電圧を印加する。その交流電圧は、反転駆動方式で
画素電極6に印加される電位変化に同期し、共通電極膜1
0の電位を基準にした場合の極性と同一極性とされる。
走査・駆動回路16は枠電極24で遮蔽されているために液
晶部分22に直流電圧が影響せず、交流であるために液晶
層3の不純物イオンが配向膜18,19に付着することも防止
できる。また、層方向の電界による表示画像の周縁部分
の乱れも抑制できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は液晶画像表示装置及
びその製造方法に係り、共通電極膜を施した透明基板と
アクティブマトリクス基板との間に封入された液晶の透
過率を変化させて読出し光を画素単位で変調・出射させ
る液晶画像表示装置において、アクティブマトリクス基
板に設けられた走査・駆動回路から生じる直流電圧によ
って画素領域の周辺の液晶が劣化することを防止するた
めの改善に関する。

【０００２】

【従来の技術】最近、屋外公衆用や管制業務用のディス
プレイ、またハイビジョン等の高精細映像の表示用ディ
スプレイ等のように、映像を大画面に表示するための投
射型表示装置の要望が高まっている。投射型表示装置に
は大別すると透過型と反射型のものがあるが、何れも共
通電極膜を設けた透明基板とアクティブマトリクス基板
とを光変調層である液晶を介して対向させ、アクティブ
マトリクス基板で液晶の配向を制御することによって入
射光を画素単位で変調する方式が採用されている。

【０００３】そして、透過型の装置と反射型の装置は、
前者がアクティブマトリクス基板側を透明に構成して光
を透過させながら変調し、後者が画素電極を反射要素で
構成して液晶を往復する光を変調する点で相違するだけ
で、アクティブマトリクス基板の基本的構成と動作は同
様である。尚、表示画像の輝度や解像度の点では反射型
の装置の方が優れた特性が得られるため、拡大投影方式
の画像表示装置では反射型のものが適している。

【０００４】ところで、反射型の液晶画像表示装置では
一般的に図９(要部を破断した斜視図)に示すような構造
が採用されている。同図において、1はアクティブマト
リクス基板、2は透明基板、3は両者1,2の間に封止され
た液晶層(光変調層)である。ここに、アクティブマトリ
クス基板1は、Ｓi基板4の表面にスイッチング素子であ
るＭＯＳトランジスタ5とその出力端子(ドレイン)に画
素電極6を接続した一画素分の能動素子回路をマトリク
ス状に配設し、各トランジスタ5の入力端子(ソース)と
制御端子(ゲート)にそれぞれ導体パターンで形成した入
力信号用配線7とスイッチング制御用配線8が接続された
構成になっている。一方、透明基板2は透明なガラス基
板9の片面に透明な共通電極膜10が形成された構成にな
っている。そして、装置全体としては図１０に示すよう
な等価回路となり、垂直走査回路11からスイッチング制
御用配線8にライン選択信号を出力させて水平方向の各
トランジスタ5を一括してオン/オフ制御し、画像信号が
入力されている水平走査(駆動)回路12で各入力信号用配
線7に対して画像信号を順次印加してゆくことによって
各画素に係る画素電極6と共通電極膜10の間の電圧が個
別に制御される。また、同図の13は画素電極6又はトラ
ンジスタ5の出力端子とＳi基板4との間に付加的に構成
された電荷保持容量であり、液晶層3の容量との並列合
成容量で１フレーム期間において書込まれた画像信号に
対応した電位を保持する役割を果たす。

【０００５】従って、電荷保持容量13の機能も含めた具
体的な動作は次のようになる。先ず、スイッチング制御
用配線8を通じてライン選択信号をトランジスタ5のゲー
トに印加するとトランジスタ5がオンになり、その状態
で画像信号の入力に同期させて入力信号用配線7からト
ランジスタ5を通じて各画素電極に画像信号が印加さ
れ、液晶層3と電荷保持容量13が充電される。充電され
た液晶層3と電荷保持容量13の蓄積電荷はスイッチング
制御用配線8のライン選択信号がオフレベルになっても
それらの合計容量と放電抵抗による時定数で定まる時間
だけ画素電極6の電位を保持させるが、前記のようにそ
の時定数は電荷の保持時間がフレーム走査時間より長く
なるように設定してある。従って、垂直走査回路11で垂
直方向へ順次ラインを選択して走査しながら入力信号用
配線7から順次水平方向へ画像信号を書込むと、共通電
極膜10と各画素電極6の間の電位差が書込まれた画像信
号に対応して変化し、その電位差に対応した液晶層3の
配向状態によって読出し光を画素単位で変調することが
でき、フレーム単位で変調反射光が得られて入力画像信
号に対応した画像表示が可能になる。尚、液晶は交流で
駆動する必要があるため画像信号をフレーム毎に反転さ
せるフレーム反転駆動方式が採用されており、その交流
の実効値で液晶の光透過率が制御される。

【０００６】ところで、図９及び図１０で示したアクテ
ィブマトリクス基板1を用いた液晶表示装置は、その画
素領域の周辺部において図１１に示すような断面構造を
有している。但し、同図は１画素分に係る能動素子回路
の基本的なモデル構造と液晶層のシール構造部分を示す
拡大断面図であり、図９及び図１０で用いた符号と同一
符号で示される各構成要素は同一の要素に相当する。先
ず、トランジスタ5はＳi基板4の表面にソース5sとゲー
ト5gとドレイン5dを形成したＭＯＳ-ＦＥＴとして構成
されている。そして、図１１では具体的に示していない
が、トランジスタ5のソース5sとゲート5gにはそれぞれ
図９及び図１０に示した態様でスイッチング制御用配線
8と入力信号用配線7が接続されている。

【０００７】また、電荷保持容量13は前記のトランジス
タ5の形成領域の側部に形成されている。即ち、Ｓi基板
4の表面に同一導電型の高濃度拡散領域を形成して下側
電極14を構成すると共にその上側に酸化膜14aを設け、
画素電極6とドレイン5dの接続部分を前記の酸化膜14aの
上側へ延ばして対向電極15とすることで容量が構成され
ている。

【０００８】一方、垂直走査回路11や水平走査(駆動)回
路12に相当する走査・駆動回路16は、半導体基板4におけ
る前記の能動素子回路がなす画素領域の外側近傍に形成
されている。尚、Ｓi基板4の表面と画素電極6の下側面
の間に構成される要素は全て絶縁層17内に埋設されてお
り、画素電極6の表面側だけが絶縁層17の上側に露出し
た態様になっている。そして、そのように構成されたア
クティブマトリクス基板1の上側面と透明基板2の共通電
極膜10の表面には利用する液晶の種類に応じて適当な液
晶配向膜18,19が施され、アクティブマトリクス基板1と
透明基板2がそれら配向膜18,19が対向する態様で液晶層
3を介装し、その層厚を規制するスペーサ20とシール部
材21によって液晶が封止されている。

【０００９】

【発明が解決しようとする課題】ところで、そのように
構成された液晶画像表示装置を動作させた場合、画素領
域の液晶は交流駆動によって読出し光を画像信号に応じ
て変調するが、走査・駆動回路16が液晶層3の下側に構成
されていると共に、その回路16には内蔵トランジスタの
駆動等に必要な直流バイアス電圧等が印加されているた
め、走査・駆動回路16と共通電極膜10の間に介在してい
る液晶部分22には常に前記の直流電圧による電界が発生
する。そして、液晶は長時間にわたって直流電界が印加
された状態にされるとその配向特性が変化し、その劣化
が進行すると焼き付き等を生じて光変調機能を喪失す
る。従って、前記の場合には画素領域の周縁部分で液晶
の劣化が進行し、現象的には表示画像の周縁部分で画像
品質が著しく低下することになる。更に、液晶の劣化は
周囲に波及する傾向があり、画素領域の内側へ徐々に劣
化が拡大してゆくことによって画像品質の劣化は単に周
縁部に止まらないで全面に及ぶ可能性がある。

【００１０】一方、そのような液晶の劣化による問題点
に関して、特公平2-61725号(液晶表示装置)は一つの解
決策を与えている。即ち、図１２に示すように、画素領
域の周縁部に対応する透明基板2側にその共通電極膜10
と電気的に接続されている遮光電極23を設け、その遮光
電極23を接地すると共に、絶縁層17を介して走査・駆動
回路16の上側を覆う態様で導電性金属層である枠電極23
を形成しておき、その枠電極23を装置の外側で接地して
いる。尚、装置全体でみると、遮光電極23と枠電極23は
アクティブマトリクス基板の画素領域の周辺に枠状に形
成されている。従って、画素領域の周縁部に相当する液
晶部分22を挾装している遮光電極23と枠電極23がＧＮＤ
電位になっており、そのシールド構成によって走査・駆
動回路16からの直流電界が液晶部分22へ及ばないことに
なる。

【００１１】しかし、特公平2-61725号の対策による
と、液晶部分22の劣化の問題が解消できても、次のよう
な問題点が派生する。 (1) 透明基板2側に遮光電極23を設ける必要があると共
に、共通電極膜10と遮光電極23が共にＧＮＤ電位とな
り、共通電極膜10をＧＮＤ電位に設定しないような駆動
方式では両者10,23を絶縁して形成してそれぞれに電位
を与える配線が必要となる。 (2) 前記の液晶部分22はシールドによって電位が０に維
持されるが、液晶層3に僅かな不純物イオンが存在して
いる場合を想定すると、電位が０の場合には液晶配向膜
19,18に不純物イオンの吸着が発生し易く、液晶の劣化
速度が早くなる。換言すれば、交流が印加されている状
態では不純物イオンが液晶中を電界の極性に対応して移
動するのに対して、電位が０の状態では逆に液晶の劣化
を招いてしまう。

【００１２】そこで、本発明は、前記のような問題を派
生させずに画素領域の周縁部における液晶の劣化を防止
する対策を施した液晶画像表示装置を提供し、またその
液晶画像表示装置の構造を別途の追加工程を要さずに安
価に製造できる方法を提供することを目的として創作さ
れた。

【００１３】

【課題を解決するための手段】本発明は、スイッチング
素子、前記スイッチング素子の出力端子と導通した画素
電極、及び前記画素電極と導通した電荷保持容量とから
なる一画素分の能動素子回路を半導体基板面にマトリク
ス状の配設態様で形成して画素領域を構成すると共に、
前記スイッチング素子の制御端子に接続されたスイッチ
ング制御用配線と前記スイッチング素子の入力端子に接
続された信号入力用配線を通じて前記の各能動素子回路
を反転駆動方式で駆動させる走査・駆動回路を前記画素
領域の外側近傍の半導体基板面に形成し、且つ前記の各
能動素子回路と走査・駆動回路を各画素電極の表面側を
除いて絶縁層内に埋設したアクティブマトリクス基板
と、共通電極膜を成膜した透明基板と、前記アクティブ
マトリクス基板と前記透明基板の対向空間に封入された
液晶層とからなる液晶画像表示装置において、前記絶縁
層を介して前記アクティブマトリクス基板側の走査・駆
動回路の一部又は全部を導電性金属層で覆い、前記導電
性金属層と前記共通電極膜との間に交流電圧を印加する
交流印加回路を設けたことを特徴とする液晶画像表示装
置に係る。

【００１４】この発明によれば、アクティブマトリクス
基板の画素領域の周縁部に相当する液晶部分は導電性金
属層で走査・駆動回路から遮蔽されていると共に導電性
金属層と共通電極膜によって交流電圧が印加されるた
め、走査・駆動回路が発生させる直流電界は液晶側へ及
ばず、また液晶層に不純物イオンが混入していてもそれ
が透明基板側やマトリクス基板側に付着することがな
く、前記液晶部分の劣化を有効に防止できる。尚、この
発明では透明基板側に遮光電極を設ける必要がない。

【００１５】そして、前記の発明において次のような条
件を付加することにより、表示画像を高品質に保て、ま
た製造工程の簡素化を図れる。 (1) 交流印加回路が印加する交流電圧を、反転駆動方式
で各画素電極に印加される電位変化に同期し、共通電極
膜の電位を基準とした電位変化の極性と同一極性で変化
する交流電圧にする。この交流電圧の印加条件により、
画素領域とその周縁部の液晶層の間に層方向の大きな電
界が発生することを防止でき、表示画像の周縁部におけ
る画像の乱れを抑制できる。 (2) 交流印加回路が印加する交流電圧の振幅を、液晶層
が最大透過率となる電圧、又は液晶層が最小透過率とな
る電圧とする。この交流電圧によると、前記の層方向の
電界を平均的に小さくすることができ、画像の乱れを最
小限に抑制できる。 (3) 交流印加回路をアクティブマトリクス基板の半導体
基板面に形成する。交流印加回路をアクティブマトリク
ス基板に一体化でき、装置に対する周辺の配線を簡素化
できる。 (4) 前記(3)のように交流印加回路をアクティブマトリ
クス基板へ一体的に組み込む場合に、半導体基板面に各
スイッチング素子及び走査・駆動回路を形成する工程で
交流印加回路を形成し、また各画素電極を形成する工程
で導電性金属層を形成する。従来の製造プロセス内で容
易に駆動回路や導電性金属層を形成でき、装置を安価に
製造できる。

【００１６】

【発明の実施の形態】以下、本発明の「液晶画像表示装
置及びその製造方法」の実施形態を、図１から図８を用
いて詳細に説明する。 《実施形態１》この実施形態の液晶画像表示装置におけ
る画素領域の周辺部は図１に示すような断面構造を有し
ている。但し、同図において、従来技術で説明した装置
(図１１及び図１２)で示した符号と同一符号で示されて
いる要素は同一の構成要素であり、また画素領域におけ
る空間光変調動作も同様であることから、ここではそれ
らに関する説明を省略する。この実施形態の装置の特徴
は、特公平2-61725号に係る図１２の装置と同様に、走
査・駆動回路16の上側を覆う態様で絶縁層17を介して導
電性金属層からなる枠電極24が設けられており、その枠
電極24と共通電極膜10の間に外部の枠電極駆動回路30か
ら交流電圧を印加させている点にある。尚、この実施形
態の装置では、図１２の装置のように遮光電極23を設け
る必要はなく、共通電極膜10の電位ＶcはＧＮＤ電位に
限らず液晶の動作特性を考慮して自由に設定することが
可能である。また、交流電圧のＰ-Ｐ値は液晶の耐圧限
度内に設定されていればよく、例えば、画像信号によっ
て画素電極6と共通電極膜11の間に印加される電圧のＰ-
Ｐ値又はそれ以下の小さい範囲で設定しておけばよい。

【００１７】この実施形態の装置によれば、液晶層3に
おける走査・駆動回路16の上側に相当する液晶部分22は
枠電極24によって電界的に隔絶されており、走査・駆動
回路16が発生させる直流電界成分が液晶部分22へ及ぶこ
とを防止できると共に、その液晶部分22には常に前記の
交流電圧が印加されることになるため、画素領域の周辺
部における液晶の劣化を有効に防止できる。また、液晶
に不純物イオンが混入していても、交流電圧の印加によ
って透明基板2側やマトリクス基板1側の液晶配向膜19,1
8に付着してしまうことを防止でき、その点でも液晶の
劣化を防止できる。

【００１８】《実施形態２》この実施形態の装置におけ
る画素領域の周辺部は図２に示すような断面構造を有し
ている。実施形態１では半導体基板4の面に走査・駆動回
路16のみを組み込んでおき、交流電圧を外部の枠電極駆
動回路30から供給させているのに対し、この実施形態
は、それを半導体基板4における走査・駆動回路16の外側
に半導体回路構成の枠電極駆動回路31として組み込んだ
点に特徴がある。

【００１９】この構造によれば、枠電極駆動回路31がア
クティブマトリクス基板1に組み込まれたことによって
装置の外部配線が簡素化でき、また後述の実施形態３で
説明するように画素領域の能動素子の形成プロセスで同
時に枠電極駆動回路31を形成することができるため、周
辺回路も含んだ装置の製造コストの低減化を図れる。

【００２０】ところで、実施形態１では枠電極24と共通
電極膜10の間に印加させる電圧を単に交流にしているだ
けであり、画像信号に基づいて画素領域側に印加される
電圧との関係を考慮していない。従って、画素領域にお
ける最外周領域の画素電極6と枠電極24の間に電位差が
生じ、その層方向(図１に点線で示した横方向)の電界が
その領域の液晶にかかり、結果的に変調光によって表示
される画像の周縁部にフリッカ等が発生して画像品質の
劣化を招く。

【００２１】そこで、この実施形態では、枠電極駆動回
路31を図３に示すような回路構成とし、前記の層方向電
圧による問題点を解消させている。同図において、41は
画像信号の電位と共通電極膜10の電位Ｖcを比較する比
較器、42は液晶層3が最大透過率となる電位又は液晶層3
が最小透過率となる電位(動作閾値電位):Ｖfを反転させ
る反転回路、43は前記電位Ｖfと反転回路42の出力電位
である−Ｖfを切換えて出力するスイッチ回路、44は画
像信号に含まれているフレーム同期信号をトリガとして
比較器41の出力に応じてスイッチ回路43を切換え制御す
るスイッチ制御回路、45は共通電極膜10の電位にスイッ
チ回路43の出力を加算する加算回路であり、枠電極駆動
回路31はその加算回路45の出力を枠電極24へ印加させる
ようになっている。尚、フレーム同期信号と画像信号は
走査・駆動回路16から得られ、電位Ｖcは共通電極膜10側
からの配線により得られ、また電位Ｖfは液晶の動作特
性を考慮した定電圧回路を外部に設けるか、又は枠電極
駆動回路31に組み込んでおくことによって得ることがで
きる。また、図２では共通電極膜10の電位を枠電極駆動
回路31に与える方式が外部配線を介して行なうように表
されているが、導電性樹脂を適用して一体化することも
可能である。

【００２２】そして、枠電極駆動回路31の動作は図４の
タイミングチャートを用いて説明される。先ず、画像信
号にはフレーム毎に同期信号が含まれているが、スイッ
チ制御回路44はその同期信号を検出する度に比較器41の
出力を確認する。比較器41は常にフレーム反転駆動方式
による画像信号の電位と共通電極膜10の電位Ｖcを比較
しており、画像信号が電位Ｖcより大きい状態では"Ｈ"
を、逆の状態では"Ｌ"を出力する。そして、スイッチ制
御回路44は、比較器41の出力が"Ｈ"の状態ではスイッチ
回路43を電位Ｖfの出力状態に設定し、逆に"Ｌ"の状態
では電位−Ｖfに設定するように切換える。従って、加
算回路45の出力電位は、画像信号が電位Ｖcより大きい
状態では(Ｖc＋Ｖf)に、逆の状態では(Ｖc−Ｖf)とな
り、共通電極膜10の電位Ｖcを基準として画像信号と同
一極性の電位が枠電極24に対して印加されることにな
る。

【００２３】その結果、枠電極24の電位はフレーム反転
駆動方式による画像信号に同期して変化し、図４に示す
ように、枠電極24の電位と画像信号の電位(画素領域の
周辺部の画素電極6に印加される電位)との電位差は、液
晶が最大透過率となる電位Ｖf1を採用している場合には
｜Ｖx1｜(＝｜Ｖf1−画像信号の電位｜)、液晶が最小透
過率となる電位Ｖf2を採用している場合には｜Ｖx2｜
(＝｜画像信号の電位−Ｖf2｜)となるが、それらは何れ
も比較的小さな電圧であると共に、フレーム毎での変化
についても画像信号がフレーム間で強い相関性を有して
いるために極めて小さい。換言すれば、画素領域におけ
る最外周領域において前記の層方向に大きな電圧が発生
することを抑制でき、表示画像の周縁部にフリッカ等が
生じて画像品質が低下することを防止できる。また、図
４においてはノーマリブラックの液晶の場合について説
明しているが、ノーマリオンの液晶では電位が逆転する
だけであり、同様の条件と効果が得られる。尚、この実
施形態の回路構成と原理は実施形態１の枠電極駆動回路
30にも適用でき、同様の効果を得ることができる。ま
た、以上の説明ではフレーム反転駆動方式の場合を想定
しているが、フィールド反転駆動方式が採用された場合
においても、周期が１/２になるだけで同様に適用でき
る。

【００２４】《実施形態３》この実施形態は、実施形態
２の液晶画像表示装置の製造方法に関し、その装置のア
クティブマトリクス基板1側の製造工程は図５から図７
に示される。但し、各図は画素領域の周辺部に係る各製
造工程を示しており、この実施形態では、Ｓi基板4の表
面にＭＯＳトランジスタ5を形成して画素側のトランジ
スタを形成すると共に、走査・駆動回路16と枠電極駆動
回路31についてはその回路に含まれる一素子であるＭＯ
Ｓトランジスタ50を形成する場合を例にとって説明す
る。先ず、単結晶Ｓi基板4の表面にイオン注入によって
Ｓi基板4と反対導電型のソース5s,50sとドレイン5d,50d
を形成すると共に電荷保持容量13の下側電極14に相当す
る同一導電型の高濃度拡散領域を形成し、多結晶シリコ
ンを堆積させてゲート5g,50gを形成した後、それぞれの
表面にスパッタリング法で導電性金属の電極51s,51g,51
d,52s,52g,52dを接合・形成する(図５)。尚、ＭＯＳトラ
ンジスタ5側のソース電極51sとゲート電極51gは、それ
ぞれ導体パターンとしてＸ方向に伸びたスイッチング制
御用配線8とＹ方向へ伸びた入力信号用配線7と一体で形
成される。

【００２５】次に、絶縁層の堆積とエッチングを繰り返
して、ＳiＯ₂膜からなる電荷保持容量13の酸化膜14a
と、ドレイン5dの電極51dに接続された電荷保持容量13
の対向電極15を形成し、絶縁層17の内部にＭＯＳトラン
ジスタ5,50と電荷保持容量13が埋設された状態を得る
(図６)。

【００２６】次に、ＭＯＳトランジスタ5のドレイン5d
に対応した部分の絶縁層17をエッチングによって除去
し、その穴をＡlＳiＣuで埋めると共に絶縁層17の表面
の各画素電極6に相当する領域に同一材料をスパッタリ
ング法で６０００Å程度の厚みだけ選択的に堆積させて
画素電極6を形成する(図７)。また、各画素電極6が構成
する画素領域の周辺部分を囲む枠領域に限定してＡlを
スパッタリング法で堆積させ、Ａl膜からなる枠電極24
を形成する(図７)。従って、枠電極24は絶縁層17を介し
てその下側に形成されている走査・駆動回路16と枠電極
駆動回路31を覆う態様で施されたことになる。

【００２７】以降、各画素電極6と枠電極24が露出して
いる絶縁層17の表面側に液晶配向膜18を施してアクティ
ブマトリクス基板1が完成するが、その基板1は液晶の挾
装・封止工程へ移され、共通電極膜10と配向膜19が施さ
れた透明基板2との間にスペーサ20で構成される空間に
液晶を注入した後、シール部材21で封止することにより
図２に示した液晶画像表示装置が完成する。従って、こ
の実施形態の製造方法によれば、一連のＭＯＳトランジ
スタ5の形成工程の中で走査・駆動回路16と枠電極駆動回
路31を半導体基板4の表面に形成することができ、また
枠電極24についても一連の画素電極6の形成工程の中で
形成させることができるため、従来の装置の製造プロセ
スに対して特別な工程を設ける必要がない。

【００２８】《実施形態４》この実施形態は、実施形態
２の装置を更に改善した装置の構成に関し、その画素領
域の周辺部の断面構造は図８に示される。同図から明ら
かなように、基本的構造は実施形態２の装置と同様であ
るが、ＭＯＳトランジスタ5と電荷保持容量13と走査・
駆動回路16と枠電極駆動回路31等を全て絶縁層17の内部
に埋設した後、一旦絶縁層17の表面をＣＭＰ法等で研磨
して平坦化し、その上に画素電極6と枠電極24を同一厚
さのＡlＳiＣu層で形成している点、読出し光が各画
素電極6の隙間を通過してＭＯＳトランジスタ5や電荷保
持容量13の形成部分へ入射することで半導体基板4の内
部にキャリアを発生させ、それによってＭＯＳトランジ
スタ5の誤動作や電位の変化を誘発するホトコンダクシ
ョンの問題を解消するために、絶縁層17の内部に遮光層
53が介装されている点で異なる。

【００２９】この実施形態によれば、画素電極6の部分
と枠電極24の部分で液晶層3の厚みが同一になり、また
液晶配向膜18に関しても均一に形成できるために画素電
極6の部分と枠電極24の液晶駆動電圧特性が一致し、上
記の電位Ｖfの設定条件について画素領域側と整合性を
持たせることが極めて容易になる。即ち、画素電極6と
枠電極24が同一の厚みで均一に併設されるために画素領
域の外周部分で層方向の電界が均一に発生し、液晶配向
膜18の特性も均等化できることと併せて、前記の電界を
キャンセルさせるための電位Ｖfの設定が容易になり、
層方向の電界による表示画像の品質低下を均一で小さい
レベルに抑制できる。

【００３０】尚、以上の各実施形態では枠電極24を画素
領域の全周囲に設けることとしたが、その目的は走査・
駆動回路16が発生させる直流電界が液晶層3の周辺部の
液晶部分22に影響しないようにするためであり、直流電
界が発生しない領域に関しては必ずしも設ける必要はな
く、必ずしも走査・駆動回路16を全体的に覆う形状にし
なくてもよい。

【００３１】

【発明の効果】本発明の液晶画像表示装置及びその製造
方法は、以上の構成を有していることにより、次のよう
な効果を奏する。請求項１の発明は、走査・駆動回路が
発生させる直流電圧に起因してアクティブマトリクス基
板の画素領域の周縁部に相当する液晶部分が劣化するこ
とを防止できると共に、液晶層に混入している不純物イ
オンが透明基板側やマトリクス基板側に付着して液晶の
劣化が促進されることも防止でき、液晶の寿命を向上さ
せることができる。また、特公平2-61725号の装置と比
較すると、透明基板側に遮光電極を設ける必要がなく、
アクティブマトリクス基板の製造工程が複雑化しないと
いう利点も有している。請求項２の発明は、画素領域と
その周縁部の液晶層の間に層方向の大きな電界が発生す
ることを防止し、画素領域の周辺部分における表示画像
の品質の低下を抑制する。請求項３の発明は、請求項２
の発明において、層方向の電界が平均的により小さくな
る交流電圧の最適な振幅を与え、画素領域の周辺部分に
おける表示画像の品質の低下を常に小さく抑制する。請
求項４の発明は、導電性金属層と共通電極膜との間に交
流電圧を印加するための駆動回路をアクティブマトリク
ス基板に一体的に組み込むことで、周辺配線の簡素化を
実現し、部品点数の削減と製造コストの低減化を可能に
する。請求項５の発明は、請求項４の発明に係る装置の
製造において、従来の製造プロセス内で容易に駆動回路
や導電性金属層を形成できるようにし、生産効率の向上
と製造コストの低減化を実現する。

【図面の簡単な説明】

【図１】本発明の液晶画像表示装置の実施形態１におけ
る画素領域の周辺部を示す断面構造図である。

【図２】実施形態２の液晶画像表示装置に係る画素領域
の周辺部を示す断面構造図である。

【図３】枠電極駆動回路の電気回路図である。

【図４】枠電極駆動回路の動作を説明するための信号と
電位を示すタイミングチャートである。

【図５】本発明の液晶画像表示装置の製造方法(実施形
態３に対応)に係るアクティブマトリクス基板の製造工
程を示す断面図である。

【図６】アクティブマトリクス基板の製造工程を示す断
面図である。

【図７】アクティブマトリクス基板の製造工程を示す断
面図である。

【図８】実施形態４の液晶画像表示装置に係る画素領域
の周辺部を示す断面構造図である。

【図９】液晶画像表示装置の一般的構造を示す斜視図
(要部破断)である。

【図１０】液晶画像表示装置の等価回路図である。

【図１１】従来の液晶画像表示装置に係る画素領域の周
辺部を示す断面構造図である。

【図１２】特公平2-61725号の液晶画像表示装置に係る
画素領域の周辺部を示す断面構造図である。

【符号の説明】

1…アクティブマトリクス基板、2…透明基板、3…液晶
層、4…Ｓi基板、5,50…ＭＯＳトランジスタ、5s,50s…
ソース、5g,50g…ゲート、5d,50d…ドレイン、6…画素
電極、7…入力信号用配線、8…スイッチング制御用配
線、9…ガラス基板、10…共通電極膜、11…垂直走査回
路、12…水平走査(駆動)回路、13…電荷保持容量、14…
下側電極、14a…酸化膜、15…対向電極、16…走査・駆動
回路、17…絶縁層、18,19…液晶配向膜、20…スペー
サ、21…シール部材、22…走査・駆動回路と共通電極膜
の間に介在している液晶部分、23…遮光電極、24…枠電
極、30,31…枠電極駆動回路、41…比較器、42…反転回
路、43…スイッチ回路、44…スイッチ制御回路、45…加
算回路、51s,51g,51d,52s,52g,52d…電極。

Claims (5)

【特許請求の範囲】
1. 【請求項１】 スイッチング素子、前記スイッチング素
   子の出力端子と導通した画素電極、及び前記画素電極と
   導通した電荷保持容量とからなる一画素分の能動素子回
   路を半導体基板面にマトリクス状の配設態様で形成して
   画素領域を構成すると共に、前記スイッチング素子の制
   御端子に接続されたスイッチング制御用配線と前記スイ
   ッチング素子の入力端子に接続された信号入力用配線を
   通じて前記の各能動素子回路を反転駆動方式で駆動させ
   る走査・駆動回路を前記画素領域の外側近傍の半導体基
   板面に形成し、且つ前記の各能動素子回路と走査・駆動
   回路を各画素電極の表面側を除いて絶縁層内に埋設した
   アクティブマトリクス基板と、共通電極膜を成膜した透
   明基板と、前記アクティブマトリクス基板と前記透明基
   板の対向空間に封入された液晶層とからなる液晶画像表
   示装置において、前記絶縁層を介して前記アクティブマ
   トリクス基板側の走査・駆動回路の一部又は全部を導電
   性金属層で覆い、前記導電性金属層と前記共通電極膜と
   の間に交流電圧を印加する交流印加回路を設けたことを
   特徴とする液晶画像表示装置。
2. 【請求項２】 交流印加回路が印加する交流電圧を、反
   転駆動方式で各画素電極に印加される電位変化に同期
   し、共通電極膜の電位を基準とした電位変化の極性と同
   一極性で変化する交流電圧とした請求項１の液晶画像表
   示装置。
3. 【請求項３】 交流印加回路が印加する交流電圧の振幅
   を、液晶層が最大透過率となる電圧、又は液晶層が最小
   透過率となる電圧とした請求項２の液晶画像表示装置。
4. 【請求項４】 交流印加回路をアクティブマトリクス基
   板の半導体基板面に形成した請求項１、請求項２、又は
   請求項３の液晶画像表示装置。
5. 【請求項５】 請求項４の液晶画像表示装置の製造方法
   において、半導体基板面に各スイッチング素子及び走査
   ・駆動回路を形成する工程で交流印加回路を形成し、ま
   た各画素電極を形成する工程で導電性金属層を形成する
   ことを特徴とした液晶画像表示装置の製造方法。