JPS6214152B2

JPS6214152B2 -

Info

Publication number: JPS6214152B2
Application number: JP54037436A
Authority: JP
Inventors: Takeshi Kutaragi
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1979-03-29
Filing date: 1979-03-29
Publication date: 1987-03-31
Also published as: JPS55129399A

Description

【発明の詳細な説明】陰極線管に代わる画像表示装置として、奥行の
浅い平板型の構成で、明るい周囲光の下でも見や
すく、低消費電力で、低電圧駆動ができ、超大型
画面や超小型画面が実現でき、ふらつきや歪のな
い画が得られ、画面がメモリでき、寿命が長いも
のが要望されている。

液晶を用いたXYマトリツクス表示装置は、こ
れら条件の多くを満たす可能性のあるものとして
研究されているが、最近、第１図に示すように、
半導体薄膜に各画素ごとに半導体スイツチ１を形
成するとともに半導体薄膜上に行線Ｘ及び列線Ｙ
を配線し、この半導体薄膜上に液晶セル２を重ね
て形成した構造のものが提案されている。スイツ
チ１は具体的には第２図に示すようにMOS・
FETで構成し、そのゲートを行線Ｘに接続し、
ドレインを列線Ｙに接続し、ソースを液晶セル２
の一方の対向電極に接続する。

そして、行線Ｘに水平同期信号に同期して順次
走査パルスを供給し、列線Ｙに各水平期間ごとに
１水平期間分の映像信号を同時に供給するもの
で、ある行線Xnに走査パルスが与えられると、
その行線XnのMOS・FET１がすべてオンになつ
て、映像信号がそのドレイン・ソースを通じて液
晶セル２の対向電極間に存在する静電容量Ｃに充
電され、その充電電圧が電界として液晶セル２に
印加されて、映像信号の大きさに比例した輝度で
液晶セル２の輝度が変化する。充電電荷は液晶セ
ル２の対向電極間の抵抗Ｒを通じてτ＝Ｃ・Ｒの
時定数で放電する。

ところで、たとえば、行線Ｘの１つおきのもの
を奇数フイールドで選択し、残りの１つおきのも
のを偶数フイールドで選択し、したがつて第３図
Ａに示すように同一の行線に１フレーム周期で走
査パルスを与えるようにする場合に、同図Ｂに示
すように同一の行線のスイツチで１フレーム周期
で映像信号を同じ正の状態で取り出すようにする
と、その行線の同一の液晶セルには同図Ｃに示す
ように直流の信号電圧が印加され、すなわち液晶
が直流駆動され、液晶の寿命が著しく劣化してし
まう不都合がある。

このため、同様に第４図Ａに示すように同一の
行線に１フレーム周期で走査パルスを与えるよう
にし、したがつて同一の行線のスイツチで１フレ
ーム周期で映像信号を取り出すようにする場合
に、液晶の双方向性を利用して、同図Ｂに示すよ
うに映像信号を１フレームごとに正の状態と負の
状態で交互に取り出すようにして、その行線の同
一の液晶セルに同図Ｃに示すように１フレームご
とに正と負に反転する交流の信号電圧が印加され
るようにする方法が考えられている。

しかしながら、この方法でも、隣り合うフレー
ムにおける映像信号は内容が多少異なるので、液
晶セルに印加される信号電圧は正と負の部分が対
称にならず、直流分が存在し、やはり寿命の劣化
をきたす。

また、上述のように行線Ｘを奇数フイールドで
選択するものと偶数フイールドで選択するものに
分けることなく、同一の行線に１フイールド周期
で走査パルスを与えるようにするとともに、奇数
フイールドではそのときの映像信号を正の状態で
取り出し、偶数フイールドでは１フイールド前の
奇数フイールドの映像信号を負の状態で取り出す
ようにして、同一の液晶セルに１フイールドごと
に正と負に対称に反転する交流の信号電圧が印加
されるようにする方法も考えられ、この方法によ
れば、直流分が存在しないので、寿命が劣化する
恐れはない。

しかしながら、この方法によると、フイールド
スキツプの画像になり、画の品位が落ちる欠点が
ある。

この発明は、上述の各画素ごとにスイツチを形
成した液晶XYマトリツクス表示装置において、
画像のスキツプなしに長寿命化をはかることがで
きるようにしたものである。

第５図に示すように、XYマトリツクス表示パ
ネル１００には、たとえば、512本の行線X₁〜
X₅₁₂と512本の列線Y₁〜Y₅₁₂を形成し、したがつ
て512×512個の画素を形成する。奇数番目の行線
X₁，X₃………X₅₁₁は奇数フイールドのラインに
相当するものであり、偶数番目の行線X₂，X₄…
……X₅₁₂は偶数フイールドのラインに相当するも
のである。

そして、この発明では、奇数フイールドでは、
行線X₁，X₃………X₅₁₁の液晶セルにそのときの
映像信号を正の極性で印加するとともに、行線
X₂，X₄………X₅₁₂の液晶セルにフイールドメモ
リより得られる１フイールド前の映像信号を負の
極性で印加し、偶数フイールドでは、逆に、行線
X₂，X₄………X₅₁₂の液晶セルにそのときの映像
信号を正の極性で印加するとともに、行線X₁，
X₃………X₅₁₁の液晶セルに上記のフイールドメモ
リより得られる１フイールド前の奇数フイールド
の映像信号を負の極性で印加する。

すなわち、奇数フイールドのラインに相当する
行線X₁，X₃………X₅₁₁の各々の液晶セルには、
第６図Ｃに示すように、奇数フイールドではその
ときの映像信号を正の極性で印加し、偶数フイー
ルドでは１フイールド前の奇数フイールドの同じ
映像信号を負の極性で印加し、偶数フイールドの
ラインに相当する行線X₂，X₄………X₅₁₂の各々
の液晶セルには、逆に、偶数フイールドではその
ときの映像信号を正の極性で印加し、奇数フイー
ルドでは１フイールド前の偶数フイールドの同じ
映像信号を負の極性で印加する。

実際には、たとえば奇数フイールドのラインに
相当する行線X₁，X₃………X₅₁₁の各々の液晶セ
ルに対しては、一方の対向電極に第６図Ａに示す
ように直流バイアス電圧Ｖ_Dに対して１フイール
ドごとに正と負に対称に反転する信号電圧を重畳
したものを印加し、他方の対向電極に同図Ｂに示
すように同じ直流バイアス電圧Ｖ_Dに対して１フ
イールドごとに液晶セルのスレツシヨールド電圧
Ｖ_Tの分だけ正と負に交互に反転する交流バイア
ス電圧を重畳したものを印加して、結果的に両対
向電極間に上述の同図Ｃに示すような信号電圧が
印加されるようにする。

このようにすると、交流バイアスによつて中間
の輝度をリニアに表現でき、又、液晶セルに印加
される信号電圧は正と負の部分が対称になるので
直流分が存在せず、寿命が劣化することがない。
しかも、画像のスキツプがないので画の品位が落
ちることもない。尚、中間の輝度をリニアに表現
する必要のない場合、又は、コンピユータ画像の
ように“１”、“０”の輝度表示の場合は交流バイ
アスを必要としないことは自明である。

第７図は、この発明のXYマトリツクス表示装
置の一例で、XYマトリツクス表示パネル１００
には、上述のように512本の行線X₁〜X₅₁₂と512本
の列線Y₁〜Y₅₁₂が形成され、その各支点位置に半
導体スイツチ１と液晶セル２が形成されている。
なお、後述のように、半導体薄膜上に各画素ごと
に高誘電率で高い絶縁性を有する誘導体が被着さ
れてコンデンサ３が特別に形成され、その一方の
電極が液晶セル２の一方の対向電極に接続されて
いる。

コンデンサ３の他方の電極はすべて共通にさ
れ、その共通電極に上述の直流バイアス電圧Ｖ_D
が印加される。また、液晶セル２の他方の対向電
極もすべて共通にされ、その共通電極に直流バイ
アス電圧Ｖ_Dに対して交流バイアス電圧Ｖ_Aが重量
された電圧が印加される。ただし、行線X₁〜X₅₁₂
の走査時点は後述のように順次ずれるので、この
共通に印加される交流バイアス電圧Ｖ_Aもこの走
査の動きに対応して正負が変化する高い周波数の
ものにされる。

そして、映像検波回路からの映像信号が入力端
１１からバツフアアンプ１２を通じ、副搬送波ト
ラツプ１３を通じ、さらにクランプ回路１４を通
じ、回路１４から白レベル側ほどレベルが大きい
極性（以下、正の極性という）の映像信号が取り
出され、これがインバータ１５に供給されて白レ
ベル側ほどレベルが小さい極性（以下、負の極性
という）の映像信号が得られ、この負の極性の映
像信号が加算器２１に供給されて直流レベルがシ
フトされて、上述の直流バイアス電圧Ｖ_Dに映像
信号が負の極性で負側に重畳された信号が得ら
れ、また回路１４からの正の極性の映像信号が加
算器２２に供給されて直流レベルがシフトされ
て、直流バイアス電圧Ｖ_Dに映像信号が正の極性
で正側に重畳された信号が得られる。

一方、発振器３１からのクロツクパルスがコン
トロールパルス発生器３３に供給され、またバツ
フアアンプ１２を通じた映像信号が同期信号分離
回路３２に供給されて水平同期信号と垂直同期信
号が取り出され、これがコントロールパルス発生
器３３に供給されて、これより後述の各回路に供
給される各種のコントロールパルスが得られる。

そして、加算器２１からの負側の映像信号がフ
イールドメモリ４１に供給される。フイールドメ
モリ４１は、たとえばチヤージ・カツプルド・デ
バイスからなる、シリアルイン、シリアルアウト
のアナログシフトレジスタで、512×256のステー
ジを有しており、負側の映像信号が１フイールド
遅延される。このフイールドメモリ４１からの１
フイールド前の負側の映像信号がアナログシフト
レジスタ４２に供給される。シフトレジスタ４２
は、たとえばチヤージ・カツプルド・デバイスか
らなる、シリアルイン、パラレルアウトのもの
で、512のステージを有しており、１フイールド
前の負側の映像信号が１水平期間ごとに１水平期
間分同時に取り出され、ラツチ回路４３を通じて
出力される。

一方、加算器２２からの正側の映像信号がアナ
ログシフトレジスタ４４に供給される。シフトレ
ジスタ４４は、シフトレジスタ４２と同様に、た
とえばチヤージ・カツプルド・デバイスからな
る、シリアルイン、パラレルアウトのもので、
512のステージを有しており、そのときの正側の
映像信号が１水平期間ごとに１水平期間分同時に
取り出され、ラツチ回路４５を通じて出力され
る。

そして、ラツチ回路４５を通じたそのときの正
側の映像信号がスイツチ群４６の片側のスイツチ
４７を通じて、ラツチ回路４３を通じた１フイー
ルド前の負側の映像信号がスイツチ群４６の反対
側のスイツチ４８を通じて表示パネル１００の列
線Y₁，Y₂………Y₅₁₂ごとに共通のラインに導出
され、これがドライブ回路４９を通じて表示パネ
ル１００の列線Y₁，Y₂………Y₅₁₂に与えられ
る。

この場合、列線Y₁〜Y₅₁₂にそのときの正側の映
像信号と１フイールド前の負側の映像信号が与え
られるタイミング関係は、たとえば第１１図に示
すとおりで、すなわち、水平同期信号Ｐ_Hに対し
て、そのときの正側の映像信号は、１水平期間ご
とに１水平期間分同時にパルプＰ_Rのタイミング
で、シフトレジスタ４４からラツチ回路４５を通
じ、スイツチ４７を通じ、ドライブ回路４９を通
じて列線Y₁〜Y₅₁₂に与えられ、１フイールド前の
負側の映像信号は、１水平期間ごとに１水平期間
分同時にパルスＰ_Rに対して半水平周期ずれたパ
ルスＰ_Dのタイミングで、シフトレジスタ４２か
らラツチ回路４３を通じ、スイツチ４８を通じ、
ドライブ回路４９を通じて列線Y₁〜Y₅₁₂に与えら
れる。

一方、走査回路５１から行線X₁，X₂………
X₅₁₂に走査パルスが与えられる。この場合、行線
X₁，X₃………X₅₁₁に１水平期間ごとに順次走査
パルスが与えられ、行線X₂，X₄………X₅₁₂に１
水平期間ごとに順次走査パルスが与えられるが、
行線X₁，X₃………X₅₁₁に与えられる走査パルス
と行線X₂，X₄………X₅₁₂に与えられる走査パル
スが半水平周期ずらされ、すなわち、奇数フイー
ルドでは、行線X₁，X₃………X₅₁₁には、１水平
期間ごとに順次、水平同期信号Ｐ_Hに対して上述
のパルスＰ_Rのタイミングで与えられ、行線X₂，
X₄………X₅₁₂には、１水平期間ごとに順次、水平
同期信号Ｐ_Hに対して上述のパルスＰ_Dのタイミン
グで与えられ、偶数フイールドでは、逆に、行線
X₂，X₄………X₅₁₂には、１水平期間ごとに順
次、パルスＰ_Rのタイミングで与えられ、行線
X₁，X₃………X₅₁₁には、１水平期間ごとに順
次、パルスＰ_Dのタイミングで与えられる。

したがつて、表示パネル１００の液晶セル２に
は上述の態様で信号電圧が印加される。

ところで、第２図で述べたように、従来は、映
像信号が液晶セル２の対向電極間に存在する静電
容量Ｃに充電され、その充電電圧が電界として液
晶セル２に印加され、そして、静電容量Ｃに蓄え
られた電荷が液晶セル２の対向電極間の抵抗Ｒを
通じてτ＝Ｃ・Ｒの時定数で放電するようになつ
ている。

この場合、静電容量Ｃの値は、液晶セル２の面
積、対向電極間の間隔及び液晶の誘電率によつて
きまるが、液晶セル２の面積が比較的大きい従来
のものでも、静電容量Ｃは10^-12Fオーダであり、
抵抗Ｒが10⁹Ωオーダであるので、放電の時定数
τ＝Ｃ・Ｒは、10^-3secオーダであつて、液晶セ
ル２の駆動周期である１フイールドないし１フレ
ームに比べて短かく、すなわち信号電圧が十分保
持されず、十分な変調が得られない欠点があつ
た。また、静電容量Ｃの値が液晶の膜厚のむらに
よつてばらついたり、液晶のリーク抵抗が不純物
などによつてばらついたりして、時定数がばらつ
き、画のむらとなつて現われてしまう不都合もあ
つた。

また、この発明のXYマトリツクス表示装置に
おける表示パネル１００には、たとえば、16mm×
12mmの領域に上述のように512本×512本のマトリ
ツクスを構成するが、この場合には１つの絵素の
大きさは32μｍ×24μｍ以下になり、対向電極間
の間隔が10μｍ程度で、誘電率が20程度でも、静
電容量Ｃは10^-14Fオーダになつて、放電の時定数
τ＝Ｃ・Ｒは著しく短かくなり、実用にならなく
なつてしまう。

このため、上述のように、半導体薄膜上に各画
素ごとに高誘電率で高い絶縁性を有する誘導体た
とえばチタン酸バリウムを被着してコンデンサ３
を特別に形成し、このコンデンサ３に蓄えられた
電荷による電界で液晶セル２を励起する。また、
半導体薄膜の電極面を高誘電率で高抵抗の物質で
被覆して、すなわち半導体薄膜と液晶との間に高
誘電率で高抵抗の薄膜を形成して、コンデンサ３
の電荷のリークを抑える。

第８図及び第９図は、表示パネル１００の具体
例で、第８図は模型的平面図、第９図はそのＸ−
Ｘ線上の断面図で、補強用下ガラス１０１上に半
導体薄膜１０２が被着され、半導体薄膜１０２に
各画素ごとに半導体スイツチ１が形成され、半導
体薄膜１０２上に各画素ごとにコンデンサ３が形
成されるとともに、行線Ｘ及び列線Ｙが形成され
る。

この例では、第１０図に示すように、半導体ス
イツチ１がＰチヤンネルのMOS・FET１ＰとＮ
チヤンネルのMOS・FET１Ｎを並列に接続した
もので構成され、これに対応して各々の行線Ｘが
MOS・FET１Ｐのゲートに接続される線Ｘ_Pと
MOS・FET１Ｎのゲートに接続される線Ｘ_Nの２
本で構成されている。線Ｘ_P及びＸ_Nには互いに逆
の極性の走査パルスが印加される。

すなわち、半導体薄膜１０２はたとえばサフア
イア層１０３上にＮ型のシリコン層１０４を成長
させたいわゆるSOS基板で、そのシリコン層１０
４にＰ型領域１２２及び１２３が拡散形成され、
領域１２２及び１２３にドレイン電極１２４及び
ソース電極１２５が形成され、領域１２２及び１
２３にまたがつて薄い絶縁層の上にゲート電極１
２６が形成されてＰチヤンネルのMOS・FET１
Ｐが形成され、また、シリコン層１０４にＰ型領
域１３１が拡散形成され、このＰ型領域１３１に
Ｎ型領域１３２及び１３３が拡散形成され、領域
１３２及び１３３にドレイン電極１３４及びソー
ス電極１３５が形成され、領域１３２及び１３３
にまたがつて薄い絶縁層の上にゲート電極１３６
が形成されてＮチヤンネルのMOS・FET１Ｎが
形成される。この場合、MOS・FET１Ｐは１つ
１つの画素の領域の１つのコーナに形成され、
MOS・FET１Ｎは他の１つのコーナに形成され
る。

そしてシリコン層１０４の１つ１つの画素の領
域のこのMOS・FET１Ｐ及び１Ｎ寄りの一部の
区域にたとえばエツチングによつて溝が形成さ
れ、この溝に電極１４１がMOS・FET１Ｐ及び
１Ｎのソース電極１２５及び１３５に連結されて
形成され、この電極１４１上にチタン酸バリウム
のように高誘電率で高い絶縁性を有する誘電体層
１４２が形成され、該電体層１４２上に電極１４
３が形成されてコンデンサ３が形成される。電極
１４３はすべての画素のコンデンサ３で共通にな
るように連結される。

また、半導体薄膜１０２上には、液晶セル２の
一方の対向電極となる透明電極１０５がコンデン
サ３の一方の電極１４１に連結されて形成され
る。

この半導体薄膜１０２上の各々の画素の領域の
境界の部分には、行線Ｘが一の方向に延長して、
列線Ｙがこれと直交する方向に延長して形成され
る。行線Ｘは画素の領域をはさむ２本の線Ｘ_P及
びＸ_Nで構成され、線Ｘ_P及びＸ_Nがそのはさまれ
る領域のMOS・FET１Ｐ及び１Ｎのドレイン電
極１２４及び１３４に連結され、また列線Ｙは
MOS・FET１Ｐ及び１Ｎのゲート電極１２６及
び１３６に連結される。

さらに、半導体薄膜１０２上のMOS・FET１
Ｐ，１Ｎが形成された部分、コンデンサ３が形成
された部分及び行線Ｘ、列線Ｙが形成された部分
に光を通さないマスク１０６が薄く形成される。
マスク１０６はたとえばアルミで形成され、その
場合にはその下の各電極が短絡されないように絶
縁層を介して形成される。このマスク１０６で囲
まれた窓１０７に臨む部分が各々の画素の表示部
分となる。

そして、全面にわたつて高誘電率で高抵抗の透
明の物質層１０８が形成される。物質層１０８
は、コンデンサ３の電荷のリークを抑えるととも
に、液晶を保護するもので、たとえばSiO₂が用
いられる。

この物質層１０８上に液晶層１０９が10μｍぐ
らいの厚みに形成され、液晶層１０９上に液晶セ
ル２の他方の対向電極となる透明電極１１０が形
成され、透明電極１１０上に上ガラス１１１が形
成される。

このような構成によれば、各画素ごとにコンデ
ンサ３を特別に形成しているので信号電圧の蓄え
られる容量を十分大きくすることができ、物質層
１０８によつてコンデンサ３の電荷のリークが抑
えられることと相まつて、放電の時定数が十分大
きくなり、信号電圧は駆動周期である１フイール
ドの間十分保持され、十分な変調が得られるよう
になる。また、液晶のインピーダンスのばらつき
などによつて画のむらが現れることもない。

【図面の簡単な説明】

第１図は従来の液晶XYマトリツクス表示パネ
ルの模型的平面図、第２図はその接続図、第３図
及び第４図は従来の駆動方法を示す波形図、第５
図はこの発明における液晶XYマトリツクス表示
パネルの行線と列線の数の一例を示す図、第６図
はこの発明における駆動方法を示す波形図、第７
図はこの発明の装置の一例の接続図、第８図はこ
の発明における液晶XYマトリツクス表示パネル
の一例の模型的平面図、第９図はそのＸ−Ｘ線上
の断面図、第１０図はその１つの画素部分の接続
図、第１１図は第７図の装置の動作の説明のため
の図である。１００は液晶XYマトリツクス表示パネル、４
１はフイールドメモリである。

Claims

【特許請求の範囲】

１奇数フイールドのラインに相当する行線と偶
数フイールドのラインに相当する行線が交互に配
列され、行線と列線の各交点位置にスイツチと電
界によつて輝度が変化する表示素子が設けられた
XYマトリツクス表示パネルと、フイールドメモ
リとを有し、奇数フイールドでは、上記奇数フイ
ールドのラインに相当する行線の表示素子にその
ときの輝度情報信号が一の極性で印加されるとと
もに、上記偶数フイールドのラインに相当する行
線の表示素子に上記フイールドメモリより得られ
る１フイールド前の輝度情報信号が他の極性で印
加され、偶数フイールドでは、上記偶数フイール
ドのラインに相当する行線の表示素子にそのとき
の輝度情報信号が上記一の極性で印加されるとと
もに、上記奇数フイールドのラインに相当する行
線の表示素子に上記フイールドメモリより得られ
る１フイールド前の輝度情報信号が上記他の極性
で印加されて、同一の表示素子に１フイールドご
とに正と負に対称に反転する信号が与えられる
XYマトリツクス表示装置。