JP2856789B2 - アクティブマトリクス型液晶表示素子の駆動方法 - Google Patents

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は、薄膜トランジスタ（Thin Film Transist
or'TFT）をスイッチ素子として表示画素電極アレイを構
成したアクティブマトリクス型液晶表示素子の駆動方法
に関する。

（従来の技術） 近年、液晶を用いた表示素子は、テレビ表示やグラフ
ィックディスプレイ等を指向した大容量で高密度のアク
ティブマトリクス型表示素子の開発及び実用化が盛んで
ある。このような表示素子では、クロストークのない高
コントラストの表示が行えるように、各画素の駆動と制
御を行う手段として半導体スイッチが用いられる。その
半導体スイッチとしては、透過型表示が可能であり大面
積化も容易である等の理由から、透明絶縁基板上に形成
されたTFT等が、通常用いられている。

第６図は例えば特開昭56−162793号公報に記載されて
いるこの種の液晶表示素子の概略断面構造の一例を示す
図である。同図において、絶縁基板１上にはTFT2と、透
明導電膜からなる表示画素電極３を配列形成されてい
る。一方、絶縁基板４上には透明導電膜からなる対向電
極５が全面に形成されており、絶縁基板1,4の間には液
晶６を挟持し、更にその周囲を封着剤７で封止した構造
となる。

第７図はTFTを備えた表示画素電極アレイを用いた液
晶表示素子の一画素を表す簡単な回路図である。同図に
おいて、交差する走査線10と信号線11の各交点位置には
TFT12が設けられ、TFT12のゲートは行ごとに走査線10に
接続され、TFT12のドレインは列ごとに信号線11に接続
されている。また、TFT12のソースは表示画素電極13に
接続されており、表示画素電極13と対向電極14の間には
液晶15が挟持されている。なお、ここで、CgsはTFT12の
ゲートとソースの間の寄生容量を現している。

次に、この種の液晶表示素子の駆動方法の一例につい
て説明する。即ち、ゲートごとに走査線選択電圧（以
下、Vg,onと称す）が印加されている期間（スイッチン
グ期間）に、表示画素電極電位が映像信号電位と同電位
に設定され、また、ゲートに走査線非選択電圧（以下、
Vg,offと称す）が印加されている期間は、表示画素電極
がこの電位を保持する。この結果、この表示画素電極
と、所定の電位に設定されている対向電極との間に挟持
されている液晶に、映像信号電圧に応じた電位差がかか
る。そして、この電位差に応じて液晶の配列状態が変化
することにより、この部分の光透過率も変化し、画像表
示が行われる。また、液晶は直流駆動すると分子の電気
分解により劣化し寿命が短くなるため、交流駆動を行
う。一般的には、対向電極電位を直流電位に設定し、こ
の対向電極電位に対して映像信号電圧を偶奇フレームで
正負対称に設定することによって、交流駆動が行われ
る。即ち、映像信号電圧は、所定の直流電圧（以下、Vs
ig.cと称す）と、映像信号に対応した正負対称な交流電
圧（以下、Vsaと称す）とが加算されたものである。

しかしながら、第７図に示したように、TFTのゲート
・ソース間にはCgsが存在する。このCgsのため、走査線
電圧がVg,onからVg,offに切り替わる際に、容量分割に
より表示画素電極電位はΔVpだけ負側にシフトする。こ
のシフト量は、 ΔVp＝ΔVg×｛Cgs/（Cgs＋C1c）｝ …… と表される。なお、この式において、ΔVg＝Vg,on−Vg,
offであり、C1cは表示画素電極と対向電極との間の液晶
層の容量を表している。そして、このΔVp分だけ対向電
極電位を負側にシフトさせることにより、液晶層に印加
される電圧が偶奇フレームで等しくなるようにする。

（発明が解決しようとする課題） しかしながら、C1cは印加される電圧に対して容量変
化を示すため、映像信号電圧ごとにΔVp値、即ち、最適
な対向電極電位が異なる。一般に、対向電極電位は、全
画素に対て同時に同電位に設定されるため、種々の映像
信号電圧が与えられる表示画面内では、全画素に対て同
時に最適な対向電極電位に設定できない。この結果、表
示画面のちらつき（フリッカー）及び焼き付き等の画質
不良が生じる。

第８図は例えば特開昭56−162793号公報に記載されて
いて、上述の不具合を軽減することの可能な液晶表示素
子の一画素を表す簡単な回路図であり、第７図と対応す
る部分には同一の符号を付してある。同図に示したよう
に、印加電圧に対する容量変化のない蓄積容量（以下、
Csと称す）をC1cと並列に挿入することにより、ΔVpの
映像信号電圧依存性を低減させることができる。即ち、
フリッカー及び焼き付きの少ない液晶表示装置を提供す
ることができる。

第９図は第８図に示した液晶表示素子の表示画素アレ
イ基板における一画素の平面構造を説明するための図で
ある。同図に示すように、走査信号を伝えるための走査
線20が行方向に配置され、映像信号を伝えるための信号
線21が列方向に配置される。この走査線20と信号線21の
交点にTFTが配置され、TFTのゲート電極22に走査線20、
ドレイン電極23に信号線21、ソース電極24に透明電極か
らなる表示画素電極25が各々接続されている。更に、半
導体層26とCs電極及びその配線27が、表示画素電極25の
一部と重なるように配置されている。

第10図は第９図のＡ−Ａ′断面を矢印方向からみたと
きの断面図であり、Csの断面構造を示している。同図か
らわかるように、Csは絶縁基板28上において、Cs電極及
びその配線27、ゲート絶縁膜29、半導体層26及び表示画
素電極25の一部で構成されている。ここで、半導体層26
は、Cs電極及びその配線27と表示画素電極25の一部との
間の層間絶縁性を向上させ、これらの電極間の短絡が原
因で生じる点欠陥発生率を小さくするために設けてあ
る。

しかしながら、この種の液晶表示素子では、Cs電極及
びその配線27の電位と映像信号電圧の関係によっては、
Cs値が映像信号電圧依存性を示すことがある。そして、
この場合、CsはΔVpの映像信号電圧依存性を低減させる
という機能を十分果たせなくなり、フリッカー及び焼き
付き等の画質不良が生じる。

この発明は、このような従来の事情に鑑みてなされた
ものである。

［発明の構成］ （課題を解決するための手段） この発明は、絶縁基板の一主面上に複数本の走査線及
び信号線をマトリクス状に交差させ、この交点付近にTF
T及びこれに接続される表示画素電極及び電荷蓄積容量
（以下、Csと称す）からなる一画素を配してなるアレイ
基板と、絶縁基板の一主面上に対向電極を形成してなる
対向基板と、アレイ基板と対向基板を互いの一主面側が
対向するように組み合わせて得られる間隙に挟持してな
る液晶層とを備えたアクティブマトリクス型液晶表示素
子の駆動方法についてのものである。そして、Csは走査
線、信号線及び表示画素電極から電気的に分離された蓄
積容量用電極（以下、Cs電極と称す）及びその配線と、
TFTを構成する半導体層とを用いて構成され、Csがその
容量・電圧特性における最大容量領域となるように、信
号線とCs電極及びその配線との電位関係を設定してい
る。

（作 用） 第11図はCsの容量・電圧特性の一例を示す図であり、
横軸は表示画素電極の電位を基準とした場合のCs電極の
電位（V0）、縦軸はCsの相対値を表す。同図において、
TFTにおけるゲート絶縁膜と半導体膜の界面の電子密度
はV0に依存するため、CsはV0に応じて変化する。そし
て、表示画素電極の電位は映像信号電圧によって決定さ
れることから、Csは映像信号電圧とV0の電位関係によっ
て決定される。

従来においては、Cs電極の電位と映像信号電圧の関係
について特に考慮はなしておらず、V0が第11図における
遷移容量領域内或いは最小容量領域内の値をとることが
あった。ここで、例えばV0が第11図における遷移容量領
域内の値をとる場合には、Cs値は映像信号電圧依存性を
示すことになり、CsはΔVpの映像信号電圧依存性を低減
させるという機能を十分果たせなくなる。また、例えば
V0が第11図における最小容量領域内の値をとる場合に
は、単位面積あたりのCs値は十分大きくないため、ΔVp
を十分低減させることができない。この結果、両方の例
においてはいずれも、フリッカー及び焼き付き等の画質
不良が生じる。

そこで、この発明では、Csの容量・電圧特性におい
て、Cs値が常に最大領域内に存在するように、Cs電極及
びその配線の電位と映像信号電圧の関係を設定すること
によって、映像信号電圧が変化しても電荷蓄積容量は一
定値を保ち、更には、単位面積あたりの電荷蓄積容量値
を十分大きくさせる。

（実施例） 以下、図面を参照してこの発明を詳細に説明する。

第１図はこの発明の一実施例に用いるアクティブマト
リクス型液晶表示素子の一画素を示す等価回路図であ
る。第１図において、走査線30と信号線31の各交点位置
には、TFT32が設けられている。そして、TFT32のゲート
は行ごとに走査線30に接続され、TFT32のドレインは列
ごとに信号線31に接続されている。また、TFT32のソー
スは表示画素電極33に接続されており、表示画素電極33
と対向電極34の間には液晶層35が挟持されている。更
に、Csは、Cs電極及びその配線36を用いて形成され、Cs
電極及びその配線36は直流電位（Vcs）に設定されてい
る。なお、第１図において、CgsはTFT32のゲート・ソー
ス間の寄生容量である。

第２図は第１図に示した実施例に用いるアクティブマ
トリクス型液晶表示素子の一画素部分の一例を示す断面
図である。同図において製造工程に従って説明すると、
例えばガラスからなる絶縁基板40の一主面上には、例え
ば遮光性材料であるCr膜をスパッタ法で被膜した後、所
定の形状にフォトエッチングすることによりゲート電極
41とCs電極及びその配線36が形成され、更に、これを覆
うように例えば膜厚0.3μｍのSiOxからなるゲート絶縁
膜42がプラズマCVD法により形成されている。ここで、
図示はしていないが、ゲート電極41等が形成される際
に、同じ工程で第１図における走査線30も形成される。
そして、ゲート絶縁膜42のゲート電極41とCs電極及びそ
の配線36に対向する部分には、例えば膜厚0.2μｍのｉ
型の水素化アモルファスシリコン（以下、ａ−Si:Hと称
す）からなる半導体層43がプラズマCVD法を利用して形
成されている。ここで、Cs電極及びその配線36に対向す
る部分にも半導体層43を設けた理由は、Cs電極及びその
配線36と表示画素電極33との間の層間絶縁性を向上さ
せ、これらの電極間の短絡が原因で生じる点欠陥発生率
を小さくするためである。更に、半導体層43上には互い
に電気的に分離されたｎ型ａ−Si:Hからなるオーミック
層44a,44bが、同じくプラズマCVD法を利用して設けられ
ている。そして、半導体層43に隣接するゲート絶縁膜42
上には、例えばITO膜をスパッタ法で被膜した後、所定
の形状にフォトエッチングすることにより表示画素電極
33が設けられている。また、オーミック層44bにはソー
ス電極45の一端が接続され、ソース電極45の他端は表示
画素電極33上に延在して接続されている。更に、オーミ
ック層44aにはドレイン電極46の一端が接続されてい
る。ここで、ソース電極45とドレイン電極46とは、例え
ばMo膜とAl膜とをスパッタ法で順次被膜した後、所定の
形状にフォトエッチングするという同じ工程で形成して
おり、また、図示はしていないが、第１図における信号
線31もソース電極45及びドレイン電極46と同じ工程で形
成している。こうして、所望のアレイ基板47が得られ
る。一方、例えばガラスからなる絶縁基板48の一主面上
には、例えばITOからなる対向電極34が形成されること
により、対向基板49が構成されている。そして、アレイ
基板47の一主面上には、更に全面に例えば低温キュア型
のポリイミドからなる配向膜50が形成されており、ま
た、対向基板49の一主面上にも全面に同じく、例えば低
温キュア型のポリイミドからなる配向膜51が形成されて
いる。そして、アレイ基板47と対向基板49の一主面上
に、各々の配向膜50,51を所定の方向に布等でこするこ
とにより、ラビングによる配向処理がそれぞれ施される
ようになる。更に、アレイ基板47と対向基板49は互いの
一主面側が対向し且つ互いの配向軸が概略90゜をなすよ
うに組み合わせられ、これにより得られる間隙には液晶
層35が挟持されている。そして、アレイ基板47と対向基
板49の他主面側には、それぞれ偏光板52,53が被着され
ており、アレイ基板47と対向基板49のどちらか一方の他
主面側から照明を行う形になっている。

第３図は第１図に示した実施例に用いるアクティブマ
トリクス型液晶表示素子の一画素部分の他の例を示す断
面図である。この例では、第２図に示した例と比べ、表
示画素電極33から延在したCs対向電極54を用いてCsを形
成した点が異なる。また、Cs対向電極54は、ソース電極
45及びドレイン電極46と同一工程で形成される。この結
果、CsはCs対向電極54、半導体層43、ゲート絶縁膜42、
Cs電極及びその配線36で構成されることになる。

第４図は第１図に示した実施例における信号線31に供
給される映像信号電圧の一例を示す図である。同図にお
いて、映像信号電圧は例えば１フレームごとに反転され
ており、映像信号電圧の最大値はVsig（max）＝11V,最
小値はVsig（min）＝1Vである。

第５図は第１図に示した実施例におけるCsの容量・電
圧特性の一例を示す図であり、横軸は表示画素電極33の
電位を基準とした場合のCs電極及びその配線36と表示画
素電極33との電位差（V0）、縦軸はCsの相対値を表す。
同図からわかるように、Cs値が最大（最大領域）となる
のは、V0≧4V（＝Vod）である。ここで、第３図に示し
た映像信号電圧を用いて駆動された場合に、V0のとりう
る値は、 ［Vcs−｛Vsig（max）−ΔVp｝］≦V0≦ ［Vcs−｛Vsig（min）−ΔVp｝］ …… となる。

ここで、ΔVpは走査線電圧がVg.onからVg.offに切り
替わる際に、容量分割によって、表示画素電極33の電位
が負側にシフトする際のシフト量である。また、［Vsig
（max）−ΔVp］は表示画素電極33の電位の最大値、［V
sig（min）−ΔVp］は表示画素電極33の電位の最小値で
ある。第４図及び式から、 ［Vcs−｛Vsig（max）−ΔVp｝］≧Vod …… を満足するようにVcsを設定することによって、映像信
号電圧が変化してもV0は常に最大容量領域内の値をとる
ことができる。ここで、式を考慮すると、製造誤差等
によるゲート・ソース間容量Cgs、液晶容量C1c、ｃ及び
走査線電圧ΔVgのばらつきによって、ΔVpもばらつく。

そこで、 ［Vcs−Vsig（max）］＜［Vcs−｛Vsig（max）− ΔVp｝］ …… となる関係から、 ［Vcs−Vsig（max）］≧Vod …… （Vcs≧［Vod＋Vsig（max）］ ……） と仮定することにより式が自動的に成立することに着
目し、式（式）の関係を満足するようにVcsを設定
することによって、式を満足させる方が実用的であ
る。このことから、映像信号電圧が変化してもCsが変化
しないためのCs電極及びその配線36の直流電位（Vcs）
は、容量・電圧特性の最大容量領域内における最小電圧
値（Vod）と映像信号電圧の最大値［Vsig（max）］か
ら、式を用いて求めることができる。例えばこの実施
例の場合には、式からVcs≧15Vとなる。

実際に、この実施例では、Vcsを例えば15Vに設定する
ことにより、第１図乃至第５図を用いて説明したアクテ
ィブマトリクス型液晶表示素子において、映像信号電圧
が変化してもCsが変化せず、更に、単位面積あたりのCs
値も十分に大きいため、従来に比べて正確な映像表示が
行えるようになった。

［発明の効果］ この発明は、Csが容量・電圧特性における最大容量領
域を常に維持するように、映像信号電圧とCs電極及びそ
の配線との電位関係を設定することによって、映像信号
電圧が変化してCs値が変動して生じたり或いはCs値が十
分大きくないために生じる画質不良を抑えることができ
る。

【図面の簡単な説明】

第１図はこの発明の一実施例に用いるアクティブマトリ
クス型液晶表示素子の一画素を示す等価回路図、第２図
はこの発明の一実施例に用いるアクティブマトリクス型
液晶表示素子の一画素部分の一例を示す断面図、第３図
はこの発明の一実施例に用いるアクティブマトリクス型
液晶表示素子の一画素部分の他の例を示す断面図、第４
図はこの発明の一実施例における信号線に供給される映
像信号電圧の一例を示す図、第５図はこの発明の一実施
例におけるCsの容量・電圧特性の一例を示す図、第６図
は従来のアクティブマトリクス型液晶表示素子の概略断
面構造の一例を示す図、第７図と第８図は従来のアクテ
ィブマトリクス型液晶表示素子の一画素を表す簡単な回
路図、第９図は従来のアクティブマトリクス型液晶表示
素子の表示画素アレイ基板における一画素の平面構造を
説明するための図、第10図は第９図のＡ−Ａ′断面を矢
印方向からみたときの断面図、第11図は従来のアクティ
ブマトリクス型液晶表示素子におけるCsの容量・電圧特
性の一例を示す図である。 30……走査線、31……信号線 32……TFT、33……表示画素電極 34……対向電極 35……液晶層 36……Cs電極及びその配線 40,48……絶縁基板 43……半導体層 47……アレイ基板 49……対向基板

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】絶縁基板の一主面上に複数本の走査線及び
   信号線をマトリクス状に交差させ、この交差付近に薄膜
   トランジスタ及びこれに接続される表示画素電極及び電
   荷蓄積容量からなる一画素を配してなるアレイ基板と、
   絶縁基板の一主面上に対向電極を形成してなる対向基板
   と、前記アレイ基板と前記対向基板を互いの前記一主面
   側が対向するように組み合わせて得られる間隙に挟持し
   てなる液晶層とを備えたアクティブマトリクス型液晶表
   示素子の駆動方法において、 前記電荷蓄積容量は蓄積容量用電極と前記薄膜トランジ
   スタを構成する半導体層とを用いて構成され、前記電荷
   蓄積容量がその容量・電圧特性における最大容量領域と
   なるように、前記信号線と前記蓄積容量用電極との電位
   関係を設定することを特徴とするアクティブマトリクス
   型液晶表示素子の駆動方法。
2. 【請求項２】前記信号線に印加される映像信号は前記対
   向電極の対向電極電位に対し反転されていることを特徴
   とする請求項１記載のアクティブマトリクス型液晶表示
   素子の駆動方法。
3. 【請求項３】前記電荷蓄積容量は、前記映像信号が前記
   対向電位に対して正側及び負側のいずれに対しても、そ
   の容量・電圧特性における最大容量領域となるように設
   定されることを特徴とする請求項２記載のアクティブマ
   トリクス型液晶表示素子の駆動方法。