JPH10262188A - ビデオカメラ - Google Patents

Abstract

(57)【要約】 【構成】 光量の異なる被写体ＡおよびＢに対応する電
荷は、基板電圧の電圧値がＶ_H のときには飽和レベルＳ
₂ で飽和する。しかし、時間ｔ₃ で電圧値がＶ_L に切り
換えられると飽和レベルはＳ₁ となり、再び電荷の蓄積
が開始される。その後、垂直同期信号の立ち下がりで蓄
積された電荷は転送される。なお、電圧値Ｖ_H の期間に
比べて電圧値Ｖ_L の期間は短く設定されており、飽和レ
ベルＳ ₁ で電荷は飽和しない。このため、光量差に応じ
た電荷が転送される。 【効果】 １フィールド期間内にパルスに忠実に追従す
る基板電圧を与えるようにしたので、固体撮像しに蓄積
される電荷を調整でき、映像信号のダイナミックレンジ
が擬似的に広くされる。したがって、既存のＣＣＤを用
いた簡単な回路で光量差の大きな被写体を撮像できる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、ビデオカメラに関
し、特にたとえば光量差の大きな被写体を撮像するビデ
オカメラに関する。

【０００２】

【従来の技術】通常、ＣＣＤ（Charge Coupled Device)
の光量変換特性はγ＝１であり、入射光量に比例した映
像信号を取り出すことができるが、ＣＣＤに蓄積できる
電荷は限られているため、所定レベル以上が飽和してし
まう。すなわち、図６に示すように、たとえば互いに光
量の異なる被写体ＤとＥとを撮影した場合、被写体Ｄに
対応する電荷は時間ｔ₆ で飽和レベルＳ₄ に達し、被写
体Ｅに対応する電荷は時間ｔ₇ で飽和レベルＳ₄ に達す
る。このため、光量が異なっていても、時間ｔ₅で垂直
ＣＣＤに転送される電荷量は等しくなってしまう。

【０００３】このような問題を解決するために、平成１
年８月１７日付けで出願公開された特開平１−２０４５
７９号公報［Ｈ０４Ｎ５／３３５，５／２４３］に開示
のテレビカメラ装置では、電荷の読み出し線を２系統設
け、それぞれの読み出し線から得られるかつ、２種類の
感度を有する映像信号を加算するようにしている。これ
によって、コントラストの大きな被写体を撮影しても白
レベルが飽和しない映像を得ることができる。

【０００４】

【発明が解決しようとする課題】しかし、このようなテ
レビカメラ装置では、高速シャッタ用および低速シャッ
タ用の２つの信号処理系統を設けるとともに、２つの映
像信号を適切に加算するための種々の回路が必要であ
り、回路構成が複雑になる。また、２つの信号処理系統
を必要とするため、既存ののＣＣＤが使用できない。

【０００５】それゆえに、この発明の主たる目的は、既
存のＣＣＤを用いた簡単な回路で光量差の大きな被写体
を撮像できるビデオカメラを提供することである。

【０００６】

【課題を解決するための手段】第１の発明は、電荷転送
素子が形成された基板を有する固体撮像素子と、基板に
基板電圧を印加する基板電圧発生手段とを備えるビデオ
カメラにおいて、１フィールド期間に含まれる第１所定
期間に基板電圧を第１基板電圧に設定し、１フィールド
期間に含まれ第１所定期間に続く第２所定期間に基板電
圧を第１電圧値よりも低い第２基板電圧に設定する電圧
切換手段を備えることを特徴とする、ビデオカメラであ
る。

【０００７】第２の発明は、電荷転送素子が形成された
基板を有する固体撮像素子を備えるビデオカメラにおい
て、１フィールド期間に含まれる第１所定期間に基板の
基板電圧を第１電圧に設定する第１設定手段、および１
フィールド期間に含まれるかつ第１所定期間に続く第２
所定期間に基板電圧を第１電圧よりも低い第２電圧に設
定する第２設定手段を備えることを特徴とする、ビデオ
カメラである。

【０００８】

【作用】基板電圧発生回路は、第１所定期間にハイレベ
ルとなり第２所定期間にローレベルとなる基板電圧パル
スを発生する。固体撮像素子の飽和レベルは基板電圧に
よって規定され、第２所定期間の飽和レベルは第１所定
期間の飽和レベルよりも高くなる。したがって、たとえ
ば光量の異なる２種類の被写体が撮影されると、それぞ
れの被写体の電荷は第１所定期間に一旦飽和し、その後
第２所定期間に再び電荷の蓄積が行われる。このため、
第２所定期間の経過時に固体撮像素子に蓄積されている
電荷の量は互いに異なる。

【０００９】なお、基板電圧発生回路の出力インピーダ
ンスを低くすれば、その出力インピーダンスと固体撮像
素子がもつ容量（キャパシタンス）とによって規定され
る時定数が短くなるので、基板電圧パルスの歪みが抑制
される。

【００１０】

【発明の効果】この発明によれば、第１所定期間におけ
る基板電圧を第２所定期間よりも高くするようにしたの
で、第２所定期間が経過したときに被写体の光量に応じ
た量の電荷を得ることができる。したがって、従来技術
のような特殊なＣＣＤを用いる必要もなく、既存のＣＣ
Ｄを用いた簡単な回路で白レベルの飽和していない映像
を得ることができる。

【００１１】この発明の上述の目的，その他の目的，特
徴および利点は、以下の実施例の詳細な説明から一層明
らかとなろう。

【００１２】

【実施例】図１に示すこの実施例のビデオカメラ１０
は、電荷転送素子が形成された基板を有するＣＣＤ（Ch
arge Coupled Device)１２を含む。ＣＣＤ１２では、照
射された被写体の光量に応じた電荷をもつカメラ信号が
生成される。このカメラ信号は、ＣＤＳ(Correlation D
ouble Sampling) 回路１４で相関２重サンプリングされ
ることによって映像信号となり、その映像信号が、信号
処理回路１６でクランプおよびクリップなどの処理を施
され、出力端子１８から出力される。

【００１３】一方、図示しないタイミングジェネレータ
から出力された垂直同期信号および水平同期信号が、基
板電圧発生回路２０に含まれるパルス発生回路２２に与
えられる。パルス発生回路２２は、その垂直同期信号お
よび水平同期信号に基づいて、ＣＣＤ１２の基板電圧の
切り換えタイミングを制御する制御パルスを生成する。
この制御パルスがレベル調整回路２４でレベル調整さ
れ、レベル調整されたパルスがクランプ回路２６でクラ
ンプされ、そしてクランプされたパルスがアンプ２８で
増幅されることによって、基板電圧パルスが生成され
る。すなわち、制御パルスと同じタイミングでレベルが
変化する基板電圧パルスが得られる。この基板電圧パル
スが、バッファ３０を介してＣＣＤ１２に与えられる。
ＣＣＤ１２では、基板電圧が大きいほど電位井戸は浅く
なり、基板電圧が小さいほど電位井戸は深くなる。すな
わち、基板電圧が大きい場合には飽和レベルは低く、基
板電圧が小さい場合には飽和レベルは高くなる。この実
施例では、所定タイミングで基板電圧の電圧値を切り換
えることによって、光量差の大きな被写体を撮影したと
きでも白レベルが飽和しない映像を得るようにしてい
る。

【００１４】基板電圧発生回路２０は、図５（ａ）に示
す垂直同期信号に基づいて、図５（ｂ）に示す基板電圧
パルスを生成する。この基板電圧パルスは、垂直同期信
号が入力されてから時間ｔ₃ が経過するまでの第１所定
期間に電圧値Ｖ_H をもち、時間ｔ₃ が経過してから次の
垂直同期信号が入力されるまでの第２所定期間に、電圧
値Ｖ_H よりも低い電圧値Ｖ_L をもつ。つまり、１フィー
ルド期間に２種類の基板電圧がＣＣＤ１２に与えられ
る。

【００１５】パルス発生回路２２は図２に示すように構
成される。垂直同期信号を受ける入力端子４０は、ＮＯ
Ｔ回路４２の入力端に接続され、ＮＯＴ回路４２の出力
端は、コンデンサＣ１を介して抵抗Ｒ１およびＲ２の一
方端に接続される。抵抗Ｒ１の他方端は接地され、抵抗
Ｒ２の他方端は、トランジスタＴ１のベースに接続され
る。すなわち、コンデンサＣ１および抵抗Ｒ１により微
分回路が形成される。トランジスタＴ１のエミッタは接
地され、コレクタは抵抗Ｒ３を介してバイアスに接続さ
れる。トランジスタＴ１のコレクタと抵抗Ｒ３との接続
点には、ＮＯＴ回路４４の入力端が接続される。ＮＯＴ
回路４４の出力端は、抵抗Ｒ４を介してＮＯＴ回路４６
の入力端に接続され、ＮＯＴ回路４６の出力端はカウン
タ回路３２のＬＯＡＤ／（／は反転を意味する）端子に
接続される。

【００１６】抵抗Ｒ４とＮＯＴ回路４６との接続点に
は、一方端が接地されたコンデンサＣ２の他方端が接続
される。すなわち、抵抗Ｒ４およびコンデンサＣ２によ
り積分回路が形成される。また、ＮＯＴ回路４４の出力
端は、ＮＯＴ回路４８の入力端およびカウンタ回路３２
のＣＬＥＡＲ（ＣＬＲ）端子に接続される。さらに、Ｎ
ＯＴ回路４８の出力端は、ＪＫフリップフロップ回路５
０のＣＬＥＡＲ／（ＣＬＲ／）端子に接続される。

【００１７】水平同期信号が入力される入力端子５２
は、カウンタ回路３２のクロック（ＣＬＫ）端子に接続
される。また、入力端子５６ａ〜５６ｈには、８ビット
のパラレルデータが入力される。なお、このデータの値
は、図示しない手動によるスイッチやコントローラによ
って切り換えることができる。カウンタ回路３２のＢＯ
ＲＲＯＷ／端子は、ＪＫフリップフロップ回路５０のＣ
ＬＫ端子に接続される。ＪＫフリップフロップ回路５０
のＪ端子にはバイアスが接続され、Ｋ端子は接地され
る。ＪＫフリップフロップ回路５０のＱ／端子は、出力
端子５４に接続され、出力端子５４から制御パルスが出
力される。

【００１８】図３（ａ）に示すような垂直同期信号が入
力されると、その立ち上がりに同期して、図３（ｂ）に
示すように所定期間立ち上がるパルスが、ＮＯＴ回路４
４から出力される。また、図３（ｂ）に示すパルスに基
づいて、図３（ｃ）に示すパルスがＮＯＴ回路４６から
出力され、図３（ｄ）に示すパルスがＮＯＴ回路４８か
ら出力される。そして、図３（ａ）〜（ｃ）に示すパル
スのそれぞれが、カウンタ回路３２のＣＬＲ端子，ＬＯ
ＡＤ／端子およびカウンタ回路４２のＣＬＲ／端子に与
えられる。なお、ＮＯＴ回路４４および４６の間に抵抗
Ｒ４およびコンデンサＣ２からなる積分回路が介挿され
るので、ＬＯＡＤ／端子に与えられるパルスは、ＣＬＲ
／端子に与えられるパルスよりも僅かに遅延する。

【００１９】また、図３（ｅ）に示す水平同期信号は、
カウンタ回路３２のクロックとして与えられる。入力端
子５６ａ〜５６ｈから入力される８ビットのデータは、
ＮＯＴ回路４６の出力が立ち下がった時点で、８ビット
のカウンタ３２ａにロードされ、図３（ｅ）に示すよう
な水平同期信号のパルスの立ち上がりに応答してカウン
タ３２ａのカウント値がディクリメントされる。カウン
タ３２ａがアップすると、図３（ｆ）に示すようにＢＯ
ＲＲＯＷ／端子の出力が一瞬立ち下がる。そして、図３
（ｂ）に示すようなＣＬＲ端子入力の立ち上がりでカウ
ンタ回路３２がクリアされる。なお、カウンタ３２ａの
カウント値は、最大“11111111”に設定でき、これは１
フィールド期間における水平同期信号の立ち下がりパル
スの数“256 ”に相当する。たとえば、カウント値が
“11101001”に設定されると、水平同期信号（パルス）
が“241 ”個入力された時点で、カウンタ３２ａがアッ
プする。

【００２０】ＪＫフリップフロップ回路５０は、図３
（ｆ）に示すＢＯＲＲＯＷ／端子の出力の立ち下がりに
応じて図３（ｇ）に示すようにＱ／端子の出力をローレ
ベルにし、図３（ｄ）に示すＣＬＲ／端子の入力の立ち
下がりに応じてクリアされる。したがって、Ｑ／端子の
出力は、ＢＯＲＲＯＷ／端子の出力の立ち下がりからＣ
ＬＲ／端子の入力の立ち下がりの期間にのみローレベル
となる。このようなＱ／端子の出力が、制御パルスとし
てレベル調整回路２４に出力される。

【００２１】レベル調整回路２４，クランプ回路２６，
アンプ２８およびバッファ回路３０は、図４に示すよう
に構成される。制御パルスを受ける入力端子６０は、可
変抵抗Ｒ５を介してトランジスタＴ２のベースに接続さ
れる。可変抵抗Ｒ５とトランジスタＴ２との接続点に
は、抵抗Ｒ６の一方端が接続され、その他方端は接地さ
れる。トランジスタＴ２のエミッタは抵抗Ｒ７を介して
接地され、そのエミッタと抵抗Ｒ７との接続点は、コン
デンサＣ３を介してトランジスタＴ４のベースに接続さ
れる。また、トランジスタＴ２のコレクタには、バイア
スが接続される。コンデンサＣ３とトランジスタＴ４と
の接続点には、ダイオードＤ１のカソードが接続され
る。一方、ダイオードＤ１のアノードは、コンデンサＣ
４を介して接地される。ダイオードＤ１とコンデンサＣ
４との接続点は、抵抗Ｒ８を介して接続されるととも
に、トランジスタＴ３のエミッタに接続される。トラン
ジスタＴ３のベースは、接続点Ｐで可変抵抗Ｒ９と接続
される。トランジスタＴ３のコレクタは、バイアスおよ
び可変抵抗Ｒ９の一方端に接続される。可変抵抗Ｒ９の
他方端は、ダイオードＤ２のアノードに接続され、ダイ
オードＤ２のカソードは接地される。

【００２２】トランジスタＴ４のエミッタは、抵抗Ｒ１
０を介してバイアスされ、トランジスタＴ４のコレクタ
は直接接地される。トランジスタＴ４のエミッタと抵抗
Ｒ１０との接続点は、オペアンプ６２のプラス入力端に
接続される。オペアンプ６２の出力端は、抵抗Ｒ１１お
よび抵抗Ｒ１２を介して接地されるとともに、抵抗Ｒ１
１と抵抗Ｒ１２との接続点はオペアンプ６２のマイナス
入力端に接続される。

【００２３】また、オペアンプ６２の出力端は、並列接
続されたコンデンサＣ５および抵抗Ｒ１３を介して、エ
ミッタ接地されたトランジスタＴ５のベースに接続され
る。トランジスタＴ５のコレクタはダイオードＤ３，Ｄ
４および抵抗Ｒ１４を介してバイアスに接続される。ト
ランジスタＴ５とダイオードＤ３との接続点には、コレ
クタ接地されたトランジスタＴ６のベースが接続され
る。また、抵抗Ｒ１４とダイオードＤ４との接続点に
は、トランジスタＴ７のベースが接続される。トランジ
スタＴ６およびＴ７のエミッタは、互いに接続され、そ
の接続点には出力端子６４が接続される。

【００２４】入力端子６０に与えられた制御パルスは、
可変抵抗Ｒ５および抵抗Ｒ６からなるレベル調整回路２
４によってレベル調整される。一方、クランプ回路２６
に含まれるトランジスタＴ３のベースと可変抵抗Ｒ９と
の接続点Ｐは、所望の位置に調整される。このため、接
続点Ｐの調整位置によってトランジスタＴ３のベース電
位が規定され、ひいてはトランジスタＴ３のエミッタ電
位が規定される。したがって、レベル調整回路２４から
出力されエミッタフォロア（バッファ）としてのトラン
ジスタＴ２を経たパルスは、トランジスタＴ３のエミッ
タ電位でクランプされる。すなわち、レベル調整回路２
４およびクランプ回路２６によって、クランプ回路２６
の出力パルスのハイレベルの電圧値およびローレベルの
電圧値が具体的に規定される。

【００２５】クランプされたパルスは、アンプ２８を構
成するトランジスタＴ４を介してオペアンプ６２のプラ
ス入力端に与えられる。オペアンプ６２は、抵抗Ｒ１１
によって帰還制御されるので、クランプ回路２６の出力
は非反転され、これによってパルスと同じデューティ比
をもつ基板電圧パルスが生成される。この基板電圧パル
スは、コンデンサＣ５および抵抗Ｒ１３からなる並列回
路を介してトランジスタＴ５のベースに与えられる。し
たがって、トランジスタＴ５のベース電位の変化に応じ
てトランジスタＴ６のベース電位も変化し、さらにはト
ランジスタＴ６のエミッタ電位も変化する。したがっ
て、出力端子６４からは、基板電圧パルスと同じ波形を
もつパルスが出力される。つまり、トランジスタＴ５お
よびＴ６は、出力インピーダンスを下げるためのもので
あり、アンプ２８で生成された基板電圧パルスがそのま
ま出力端子６４から出力される。このようなバッファ３
０を設けることによって、ＣＣＤ１２がもつキャパシタ
ンスと出力インピーダンスとで規定される時定数が短く
なり、基板電圧パルスの波形の歪みを防止できる。

【００２６】なお、トランジスタＴ６およびＴ７のベー
ス間に介挿されたダイオードＤ３およびＤ４は、出力波
形の歪みを防止するために設けられている。また、コン
デンサＣ５は、トランジスタＴ５にチャージされたキャ
リヤを基板電圧パルスの立ち下がり時に素早く吸収し
て、基板電圧パルスのデューティ比の僅かなずれを防止
するために設けられており、スピードアップコンデンサ
と呼ばれる。一方、トランジスタＴ６のベースには、こ
のようなコンデンサが設けられていないが、トランジス
タＴ６およびＴ７によってプッシュプル回路が形成され
ており、基板電圧パルスの立ち下がり時にトランジスタ
Ｔ７に残っている不要なキャリヤがトランジスタＴ６に
よって吸収されるので、出力端子６４から出力される基
板電圧パルスのデューティ比がずれることはない。

【００２７】出力端子６４からは、図５（ｂ）に示すよ
うな基板電圧パルスが出力される。すなわち、基板電圧
は、図５（ａ）に示す垂直同期信号の立ち下がりでハイ
レベルすなわち電圧値Ｖ_H となり、時間ｔ₃ が経過した
とき、ローレベル（電圧値Ｖ _L ）となる。したがって、
図５（ｃ）に示すように、光量の異なる被写体Ａおよび
Ｂの電荷は、それぞれ時間ｔ₁ およびｔ₂ が経過する
と、一旦飽和レベルＳ₂で飽和するが、時間ｔ₃ が経過
するとすなわち電圧値がＶ_L になると、飽和レベルがＳ
₁ まで上昇するため、電荷の蓄積が再び開始され、結果
的に被写体ＡおよびＢの光量に応じた差が電荷に現れ
る。一方、光量の小さい被写体Ｃについては、電荷が飽
和することはない。そして、次の垂直同期信号の入力時
に、これらの電荷が転送される。なお、図５（ｂ）に示
す基板電圧パルスのデューティ比は、基板電圧値の差す
なわち飽和レベルの差が小さいほど、大きくする必要が
ある。なぜならば、デューティ比が小さければ、つまり
第２所定期間が長ければ、再蓄積される電荷が飽和レベ
ルＳ₁ で飽和してしまうからである。

【００２８】この実施例によれば、電荷が蓄積され始め
てから電荷が転送されるまでにパルスに忠実に追従する
基板電圧を与えることにより、固体撮像素子に蓄積され
る電荷を調整するようにしたので、映像信号のダイナミ
ックレンジを擬似的に広げることができる。したがっ
て、既存のＣＣＤを用いた簡単な回路で光量差の大きな
被写体を撮像できる。すなわち、白レベルの飽和してい
ない映像を得ることができる。

【００２９】また、カウンタ回路のカウント値は自由に
設定できるので、撮影状況や被写体に応じて最も適した
値に設定にすれば、最適な映像が得られる。

【図面の簡単な説明】

【図１】この発明の一実施例を示すブロック図である。

【図２】図１実施例におけるパルス発生回路を示す回路
図である。

【図３】（ａ）は垂直同期信号を示す波形図であり、
（ｂ）はカウンタ回路のクリアのタイミングパルスを示
す波形図であり、（ｃ）はカウンタ回路のロードのタイ
ミングパルスを示す波形図であり、（ｄ）はＪＫフリッ
プフロップ回路のクリアのタイミングパルスを示す波形
図であり、（ｅ）は水平同期信号を示す波形図であり、
（ｆ）はカウンタ回路の出力パルスを示す波形図であ
り、（ｇ）はＪＫフリップフロップ回路の出力パルスを
示す波形図である。

【図４】図１実施例のクランプ回路，アンプ回路および
ドライブ回路を示す回路図である。

【図５】（ａ）は垂直同期信号を示す波形図であり、
（ｂ）は基板電圧発生回路からの基板電圧パルスを示す
波形図であり、（ｃ）は光量差のある映像信号に対応す
る電荷が図１実施例のＣＣＤに蓄積される蓄積量の時間
による変化を示すグラフである。

【図６】ＣＣＤに電荷が蓄積される蓄積量の時間による
変化を示すグラフである。

【符号の説明】

１０ …ビデオカメラ １２ …ＣＣＤ １４ …ＣＤＳ １６ …信号処理回路 ２０ …基板電圧発生回路 ２２ …パルス発生回路 ２４ …レベル調整回路 ２６ …クランプ回路 ２８ …アンプ ３０ …バッファ ３２ …カウンタ回路

Claims (7)

【特許請求の範囲】
1. 【請求項１】電荷転送素子が形成された基板を有する固
   体撮像素子と、前記基板に基板電圧を印加する基板電圧
   発生手段とを備えるビデオカメラにおいて、 １フィールド期間に含まれる第１所定期間に前記基板電
   圧を第１基板電圧に設定し、前記１フィールド期間に含
   まれ前記第１所定期間に続く第２所定期間に前記基板電
   圧を前記第１電圧値よりも低い第２基板電圧に設定する
   電圧切換手段を備えることを特徴とする、ビデオカメ
   ラ。
2. 【請求項２】前記基板電圧発生手段は、入力信号をクラ
   ンプするクランプ手段、前記クランプ手段の出力を増幅
   する増幅手段、および前記増幅手段の出力に応じて基板
   電圧を出力する出力手段を含み、 前記電圧切換手段は前記第１所定期間および前記第２所
   定期間で異なるレベルを有する前記入力信号を発生する
   信号発生手段を含む、請求項１記載のビデオカメラ。
3. 【請求項３】前記信号発生手段は、１フィールド毎に水
   平同期信号をカウントするカウンタを含み、前記カウン
   タのカウント値に従って、前記第１所定期間に前記入力
   信号を第１レベルとし、前記第２所定期間に前記入力信
   号を第２レベルとする、請求項２記載のビデオカメラ。
4. 【請求項４】前記出力手段はインピーダンス変換手段を
   含む、請求項２または３記載のビデオカメラ。
5. 【請求項５】前記インピーダンス変換手段は第１トラン
   ジスタおよび前記第１トランジスタのベースに接続され
   たスピードアップコンデンサを含む、請求項４記載のビ
   デオカメラ。
6. 【請求項６】前記インピーダンス変換手段は、前記第１
   トランジスタにダーリントン接続された第２トランジス
   タ、および前記第２トランジスタとともにプッシュプル
   回路を形成する第３トランジスタをさらに含む、請求項
   ５記載のビデオカメラ。
7. 【請求項７】電荷転送素子が形成された基板を有する固
   体撮像素子を備えるビデオカメラにおいて、 １フィールド期間に含まれる第１所定期間に前記基板の
   基板電圧を第１電圧に設定する第１設定手段、および前
   記１フィールド期間に含まれるかつ前記第１所定期間に
   続く第２所定期間に前記基板電圧を前記第１電圧よりも
   低い第２電圧に設定する第２設定手段を備えることを特
   徴とする、ビデオカメラ。