JP2586727B2 - 電荷検出回路の制御装置 - Google Patents
電荷検出回路の制御装置Info
- Publication number
- JP2586727B2 JP2586727B2 JP2304396A JP30439690A JP2586727B2 JP 2586727 B2 JP2586727 B2 JP 2586727B2 JP 2304396 A JP2304396 A JP 2304396A JP 30439690 A JP30439690 A JP 30439690A JP 2586727 B2 JP2586727 B2 JP 2586727B2
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- circuit
- potential barrier
- reference voltage
- sample
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
- G11C19/282—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements with charge storage in a depletion layer, i.e. charge coupled devices [CCD]
- G11C19/285—Peripheral circuits, e.g. for writing into the first stage; for reading-out of the last stage
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
- G11C27/04—Shift registers
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
- Solid State Image Pick-Up Elements (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ この発明は，固体撮像装置等のCCDの出力回路として
用いられる電荷検出回路の性能改善を目的とした制御方
法に関するものである。
用いられる電荷検出回路の性能改善を目的とした制御方
法に関するものである。
［従来の技術］ 固体撮像装置等CCDの出力回路としては，フローティ
ングディフュジョンアンプと呼ばれる電荷検出回路が用
いられる。
ングディフュジョンアンプと呼ばれる電荷検出回路が用
いられる。
第６図は従来の電荷検出回路を示す図であり，（１）
はCCD最終ゲート電極，（２）は電位障壁形成ゲート，
（３）は拡散領域，（４）はリセット用トランジスタ，
（５）はソースフォロア回路である。また，図の下部に
それぞれの領域での電位レベルを示す。（ａ），
（ｂ），（ｃ）の各ケースは，第７図に示すタイミング
チャートのta,tb,tcの各タイミングに相当する。図でφ
H,φR,DOはそれぞれCCD最終ゲート電極，リセット用ト
ランジスタゲート電位，ソースフォロア回路出力であ
る。
はCCD最終ゲート電極，（２）は電位障壁形成ゲート，
（３）は拡散領域，（４）はリセット用トランジスタ，
（５）はソースフォロア回路である。また，図の下部に
それぞれの領域での電位レベルを示す。（ａ），
（ｂ），（ｃ）の各ケースは，第７図に示すタイミング
チャートのta,tb,tcの各タイミングに相当する。図でφ
H,φR,DOはそれぞれCCD最終ゲート電極，リセット用ト
ランジスタゲート電位，ソースフォロア回路出力であ
る。
図のような従来の電荷検出回路においては，まずタイ
ミングtaにおいて,CCDから転送されてきた電荷QSがCCD
最終ゲート電極（１）に蓄積される。タイミングtbにお
いては,CCD最終ゲート電極（１）の電位が下り蓄積容量
が消失するために，電荷QSは電位障壁形成ゲート電極
（２）を通過して拡散領域（３）に移動，蓄積される。
このとき，ソースフォロア回路（５）の出力DOには，電
荷QSに応じたレベルの出力電圧が得られる。タイミング
tcにおいては，リセット用トランジスタ（４）がON状態
となって，拡散領域（３）に蓄積されていた電荷QSを外
部電源VRに放出し，次の電荷蓄積に備える。
ミングtaにおいて,CCDから転送されてきた電荷QSがCCD
最終ゲート電極（１）に蓄積される。タイミングtbにお
いては,CCD最終ゲート電極（１）の電位が下り蓄積容量
が消失するために，電荷QSは電位障壁形成ゲート電極
（２）を通過して拡散領域（３）に移動，蓄積される。
このとき，ソースフォロア回路（５）の出力DOには，電
荷QSに応じたレベルの出力電圧が得られる。タイミング
tcにおいては，リセット用トランジスタ（４）がON状態
となって，拡散領域（３）に蓄積されていた電荷QSを外
部電源VRに放出し，次の電荷蓄積に備える。
［発明が解決しようとする課題］ 上記のような従来の電荷検出回路においては，例えば
固体撮像素子の検出器感度が向上して電荷量が大きくな
ったり，また例えばフローティングディフュージョンア
ンプのゲインを向上させるために拡散領域の容量を小さ
くしたりすると，ソースフォロア回路の出力振幅が大き
くなり，飽和レベルに達してしまう可能性がある。
固体撮像素子の検出器感度が向上して電荷量が大きくな
ったり，また例えばフローティングディフュージョンア
ンプのゲインを向上させるために拡散領域の容量を小さ
くしたりすると，ソースフォロア回路の出力振幅が大き
くなり，飽和レベルに達してしまう可能性がある。
この発明はこのような課題を解決するためになされた
ものであり，発生電荷量が大きくなっても，また拡散領
域の容量を小さくしても，ソースフォロア回路が飽和せ
ずに動作できるように制御する装置を得ることを目的と
する。
ものであり，発生電荷量が大きくなっても，また拡散領
域の容量を小さくしても，ソースフォロア回路が飽和せ
ずに動作できるように制御する装置を得ることを目的と
する。
［課題を解決するための手段］ この発明にかかる電荷検出回路の制御装置は、ソース
フォロア回路の後段にサンプルホールド回路および積分
器を接続し，基準電圧源とサンプルホールドされたソー
スフォロア回路出力との差分を積分してその結果を電位
障壁形成ゲート電極に印加するようにしたものである。
フォロア回路の後段にサンプルホールド回路および積分
器を接続し，基準電圧源とサンプルホールドされたソー
スフォロア回路出力との差分を積分してその結果を電位
障壁形成ゲート電極に印加するようにしたものである。
［作用］ この発明においては，基準電圧源とサンプルホールド
されたソースフォロア回路出力との差分の積分結果を電
位障壁形成ゲート電極に印加するようなフィードバック
回路を持ち，また電位障壁を越えて拡散領域にあふれ出
た電荷成分のみを信号電荷として扱い，この信号電荷レ
ベルの平均値を上記フィードバック回路によってある期
間内一定に保つように制御するので，ソースフォロア回
路において飽和することを防ぐことができる。
されたソースフォロア回路出力との差分の積分結果を電
位障壁形成ゲート電極に印加するようなフィードバック
回路を持ち，また電位障壁を越えて拡散領域にあふれ出
た電荷成分のみを信号電荷として扱い，この信号電荷レ
ベルの平均値を上記フィードバック回路によってある期
間内一定に保つように制御するので，ソースフォロア回
路において飽和することを防ぐことができる。
［実施例］ 第１図はこの発明の一実施例を示す図であって，
（６）はサンプルホールド回路，（７）は積分回路，
（８）は基準電圧源である。
（６）はサンプルホールド回路，（７）は積分回路，
（８）は基準電圧源である。
上記のように構成された電荷検出回路の制御装置で
は,CCD最終ゲート電極（１），電位障壁形成ゲート電極
（２），拡散領域（３），リセット用トランジスタ
（４），ソースフォロア回路（５）は従来装置と同様の
動作を行う。
は,CCD最終ゲート電極（１），電位障壁形成ゲート電極
（２），拡散領域（３），リセット用トランジスタ
（４），ソースフォロア回路（５）は従来装置と同様の
動作を行う。
また，第１図の下部にそれぞれの領域での電位レベル
を示す。（ａ）（ｂ）（ｃ）の各ケースは，第２図に示
すタイミングチャートのta,tb,tcの各タイミングにおけ
る状態に相当する。
を示す。（ａ）（ｂ）（ｃ）の各ケースは，第２図に示
すタイミングチャートのta,tb,tcの各タイミングにおけ
る状態に相当する。
図で，電位障壁形成ゲート電極（２）に印加するレベ
ルVGOをコントロールすると,CCD最終ゲート電極（１）
と拡散領域（３）の間の電位障壁が上下する。いまこの
障壁を十分小さくすると,CCDから転送されてきた電荷は
CCD最終ゲートからあふれ出て電位障壁を越えて拡散領
域（３）に蓄積される。（第１図（ｂ））固体撮像装置
のような撮像素子では，画面全体の背景出力分QBは不要
で，信号の変化分QSのみ必要とする場合が多いことを考
えると，あふれ出た信号の変化分QSのみを信号として取
り出し，背景出力分QBはリセット用トランジスタ（４）
を通して捨ててしまっても問題ない。このように必要な
信号分，不要な背景出力分と２回に分けて出力すること
により，ソースフォロア回路（５）において飽和するこ
とが防げる。
ルVGOをコントロールすると,CCD最終ゲート電極（１）
と拡散領域（３）の間の電位障壁が上下する。いまこの
障壁を十分小さくすると,CCDから転送されてきた電荷は
CCD最終ゲートからあふれ出て電位障壁を越えて拡散領
域（３）に蓄積される。（第１図（ｂ））固体撮像装置
のような撮像素子では，画面全体の背景出力分QBは不要
で，信号の変化分QSのみ必要とする場合が多いことを考
えると，あふれ出た信号の変化分QSのみを信号として取
り出し，背景出力分QBはリセット用トランジスタ（４）
を通して捨ててしまっても問題ない。このように必要な
信号分，不要な背景出力分と２回に分けて出力すること
により，ソースフォロア回路（５）において飽和するこ
とが防げる。
この発明は，この動作原理を利用し，背景出力分QBを
決定する電位障壁の値を，フィードバック回路の付加に
よって制御し，電荷検出回路の出力の平均値を一定の値
となるようにしたものである。
決定する電位障壁の値を，フィードバック回路の付加に
よって制御し，電荷検出回路の出力の平均値を一定の値
となるようにしたものである。
電荷検出回路の出力DOは，後段に接続されているサン
プルホールド回路（６）により第２図に示されるタイミ
ングにてサンプルホールドされる。
プルホールド回路（６）により第２図に示されるタイミ
ングにてサンプルホールドされる。
上記サンプルホールド回路（６）の出力と，基準電圧
源（８）との差分は積分回路（７）によって積分され，
この積分出力は電位障壁形成ゲート電極（２）に印加さ
れる。このような構成により，サンプルホールド回路
（６）の出力は基準電圧源（８）と等しい電圧レベルに
なるように電位障壁が制御されることとなる。このと
き，積分器（７）の積分時定数は，第１図のR,Cの値に
よって決定される。固体撮像素子の場合，この時定数は
数フレーム分程度の値に設定し，画面上チラツキのない
ようなフィードバック制御とする。
源（８）との差分は積分回路（７）によって積分され，
この積分出力は電位障壁形成ゲート電極（２）に印加さ
れる。このような構成により，サンプルホールド回路
（６）の出力は基準電圧源（８）と等しい電圧レベルに
なるように電位障壁が制御されることとなる。このと
き，積分器（７）の積分時定数は，第１図のR,Cの値に
よって決定される。固体撮像素子の場合，この時定数は
数フレーム分程度の値に設定し，画面上チラツキのない
ようなフィードバック制御とする。
このように，上記基準電圧源（８）の値を，ソースフ
ォロア回路（５）が飽和しないレベルに設定しておけ
ば，電荷量の大小にかかわらず，ソースフォロア回路
（５）が飽和せずに動作できるよう電位障壁を制御する
ことができる。
ォロア回路（５）が飽和しないレベルに設定しておけ
ば，電荷量の大小にかかわらず，ソースフォロア回路
（５）が飽和せずに動作できるよう電位障壁を制御する
ことができる。
このようにすることによって，例えば固体撮像装置の
場合は、背景レベルが変化しても，画面全体が飽和して
しまうようなことなく，目標を撮像することができる。
場合は、背景レベルが変化しても，画面全体が飽和して
しまうようなことなく，目標を撮像することができる。
上記の実施例においては，ソースフォロア回路（５）
での飽和対策についての実施例であるが，次に固体撮像
装置の場合の入射光量のダイナミックレンジの拡大化を
目的とした実施例を第３図に示す。
での飽和対策についての実施例であるが，次に固体撮像
装置の場合の入射光量のダイナミックレンジの拡大化を
目的とした実施例を第３図に示す。
図では（９）は第２の基準電圧源，（10）は切換スイ
ッチである。その他（１）〜（８）の各部は上記第１図
に示す実施例と同様の動作を行う。
ッチである。その他（１）〜（８）の各部は上記第１図
に示す実施例と同様の動作を行う。
図において，電位障壁形成ゲート電極（２）に印加す
る電圧レベルを制御し，電位障壁を小さくすると,CDDか
ら転送されてきた信号電荷は常にCCD最終ゲート電極
（１）と拡散領域（３）にまたがって蓄積される（第３
図（ｂ））。つまり拡散領域（３）の容量が等価的に拡
大したことになり，ダイナミックレンジも同様に拡大で
きる。ただしこの場合には，電荷当りの出力電圧は通常
動作より小さくなることは言うまでもない。
る電圧レベルを制御し，電位障壁を小さくすると,CDDか
ら転送されてきた信号電荷は常にCCD最終ゲート電極
（１）と拡散領域（３）にまたがって蓄積される（第３
図（ｂ））。つまり拡散領域（３）の容量が等価的に拡
大したことになり，ダイナミックレンジも同様に拡大で
きる。ただしこの場合には，電荷当りの出力電圧は通常
動作より小さくなることは言うまでもない。
この動作原理を利用して，第３図に示すように第２の
基準電圧源（９）と，切換スイッチ（10）とを追加す
る。第２の基準電圧源（９）として，信号電荷が常にCC
D最終ゲート電極（１）と拡散領域（３）にまたがって
蓄積されるような電位障壁レベルになる値としておく。
切換スイッチ（10）を第２の基準電圧源側に接続する
と，上記に説明したようにゲインが小さくなる代りにダ
イナミックレンジを拡大することができる。また，ダイ
ナミックレンジは小さくとも，ゲインを大きく設定した
い場合は，切換スイッチ（10）を積分器（７）の出力側
に接続することによって，第１図で示した実施例と全く
同様の制御を行うことができる。
基準電圧源（９）と，切換スイッチ（10）とを追加す
る。第２の基準電圧源（９）として，信号電荷が常にCC
D最終ゲート電極（１）と拡散領域（３）にまたがって
蓄積されるような電位障壁レベルになる値としておく。
切換スイッチ（10）を第２の基準電圧源側に接続する
と，上記に説明したようにゲインが小さくなる代りにダ
イナミックレンジを拡大することができる。また，ダイ
ナミックレンジは小さくとも，ゲインを大きく設定した
い場合は，切換スイッチ（10）を積分器（７）の出力側
に接続することによって，第１図で示した実施例と全く
同様の制御を行うことができる。
このようにすることによって，例えば固体撮像装置の
場合は，表示コントラストを大きくするか，表示可能輝
度範囲を拡げるかの選択を切換スイッチ（10）にて行う
ことができる。
場合は，表示コントラストを大きくするか，表示可能輝
度範囲を拡げるかの選択を切換スイッチ（10）にて行う
ことができる。
上記の第１図，第３図で示した実施例では，背景出力
成分QBは不要成分として捨てていたが,CCDから転送され
る電荷の絶対値が必要な場合もある。例えば固体撮像装
置においていえば，撮像目標のコントラストだけでなく
輝度についても必要な場合である。つまり直流再生機能
が必要な場合である。
成分QBは不要成分として捨てていたが,CCDから転送され
る電荷の絶対値が必要な場合もある。例えば固体撮像装
置においていえば，撮像目標のコントラストだけでなく
輝度についても必要な場合である。つまり直流再生機能
が必要な場合である。
第４図は直流再生機能を付加した場合の実施例で，
（11）は第２のサンプルホールド回路，（12）は加算器
である。（１）〜（８）の各部は第１図に示す実施例と
同様の動作を行う。
（11）は第２のサンプルホールド回路，（12）は加算器
である。（１）〜（８）の各部は第１図に示す実施例と
同様の動作を行う。
図で，電位障壁形成ゲート電極（２）には，第１のサ
ンプルホールド回路（６）と，第１の基準電圧源（８）
との差分の積分出力が印加される。これは第１図で示し
た実施例と全く同様の動作である。まず，電位障壁から
あふれ出た信号成分QSに相当する出力電圧DOを第１のサ
ンプルホールド回路（６）によりサンプルホールドした
後，リセット用トランジスタ（４）をONとして拡散領域
（３）に蓄積された信号成分QSをリセットする（第４図
（ｂ））。次に，背景出力成分QBに相当する出力電圧DO
を第２のサンプルホールド回路（11）によりサンプルホ
ールドする。最後に，第１のサンプルホールド回路
（８），第２のサンプルホールド回路（11）のそれぞれ
の出力を加算器（12）により加算すれば,CCDから転送さ
れる電荷の絶対値が決まり，直流再生することができ
る。
ンプルホールド回路（６）と，第１の基準電圧源（８）
との差分の積分出力が印加される。これは第１図で示し
た実施例と全く同様の動作である。まず，電位障壁から
あふれ出た信号成分QSに相当する出力電圧DOを第１のサ
ンプルホールド回路（６）によりサンプルホールドした
後，リセット用トランジスタ（４）をONとして拡散領域
（３）に蓄積された信号成分QSをリセットする（第４図
（ｂ））。次に，背景出力成分QBに相当する出力電圧DO
を第２のサンプルホールド回路（11）によりサンプルホ
ールドする。最後に，第１のサンプルホールド回路
（８），第２のサンプルホールド回路（11）のそれぞれ
の出力を加算器（12）により加算すれば,CCDから転送さ
れる電荷の絶対値が決まり，直流再生することができ
る。
このようにすることによって，例えば固体撮像装置の
場合は，目標の背景とのコントラストのみならず，目標
自身の輝度情報をも得ることができる。
場合は，目標の背景とのコントラストのみならず，目標
自身の輝度情報をも得ることができる。
［発明の効果］ この発明は以上説明した通り,CCD最終ゲート電極に続
く電位障壁レベルを適当に制御することにより，ソース
フォロア回路による飽和を防ぐ電荷検出回路が実現でき
るとういう効果がある。
く電位障壁レベルを適当に制御することにより，ソース
フォロア回路による飽和を防ぐ電荷検出回路が実現でき
るとういう効果がある。
第１図，第３図，第４図はこの発明の実施例を示す構成
図，第２図，第５図はこの実施例における動作を説明す
るタイミング図，第６図は従来の電荷検出回路の構成
図，第７図は第６図の動作を説明するタイミング図であ
る。 図において，（１）はCCD最終ゲート電極，（２）は電
位障壁形成ゲート電極，（３）は拡散領域，（４）はリ
セット用トランジスタ，（５）はソースフォロア回路，
（６）はサンプルホールド回路，（７）は積分器，
（８）は基準電圧源である。 なお，図中，同一符号は同一，または相当部分を示す。
図，第２図，第５図はこの実施例における動作を説明す
るタイミング図，第６図は従来の電荷検出回路の構成
図，第７図は第６図の動作を説明するタイミング図であ
る。 図において，（１）はCCD最終ゲート電極，（２）は電
位障壁形成ゲート電極，（３）は拡散領域，（４）はリ
セット用トランジスタ，（５）はソースフォロア回路，
（６）はサンプルホールド回路，（７）は積分器，
（８）は基準電圧源である。 なお，図中，同一符号は同一，または相当部分を示す。
Claims (3)
- 【請求項１】CCD最終ゲート電極と、上記CCD最終ゲート
電極に隣接した電位障壁形成ゲート電極と、上記電位障
壁形成ゲート電極に隣接した拡散領域と、上記拡散領域
の電位を入力とするソースフォロア回路と、上記ソース
フォロア回路の出力を指定のタイミングで取り込むサン
プルホールド回路と、上記ソースフォロア回路のダイナ
ミックレンジから決まる値を持つ基準電圧源と、上記サ
ンプルホールド回路と上記基準電圧源それぞれの出力の
差分を積分し、その積分結果を上記電位障壁形成ゲート
電極に印加する積分器を備えたことを特徴とする電荷検
出回路の制御装置。 - 【請求項２】CCD最終ゲート電極と、上記CCD最終ゲート
電極に隣接した電位障壁形成ゲート電極と、上記電位障
壁形成ゲート電極に隣接した拡散領域と、上記拡散領域
の電位を入力とするソースフォロア回路と、上記ソース
フォロア回路の出力を指定のタイミングで取り込むサン
プルホールド回路と、上記ソースフォロア回路のダイナ
ミックレンジから決まる値を持つ第１の基準電圧源と、
上記サンプルホールド回路と上記第１の基準電圧源それ
ぞれの出力の差分を積分する積分器と、第２の基準電圧
源と、上記積分器と上記第２の基準電圧源のどちらかの
出力を選択し、上記電位障壁形成ゲート電極に印加する
切換スイッチを備えたことを特徴とする電荷検出回路の
制御装置。 - 【請求項３】CCD最終ゲート電極と、上記CCD最終ゲート
電極に隣接した電位障壁形成ゲート電極と、上記電位障
壁形成ゲート電極に隣接した拡散領域と、上記拡散領域
の電位を入力とするソースフォロア回路と、上記ソース
フォロア回路の出力を指定のタイミングで取り込む第１
と第２のサンプルホールド回路と、上記ソースフォロア
回路のダイナミックレンジから決まる値を持つ基準電圧
源と、上記第１のサンプルホールド回路と上記基準電圧
源それぞれの出力の差分を積分し、その積分結果を上記
電位障壁形成ゲート電極に印加する積分器と、上記第１
と第２のサンプルホールド回路の和をとる加算器を備え
たことを特徴とする電荷検出回路の制御装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2304396A JP2586727B2 (ja) | 1990-11-09 | 1990-11-09 | 電荷検出回路の制御装置 |
| US07/790,588 US5191599A (en) | 1990-11-09 | 1991-11-08 | Control device for a charge detection circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2304396A JP2586727B2 (ja) | 1990-11-09 | 1990-11-09 | 電荷検出回路の制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04179129A JPH04179129A (ja) | 1992-06-25 |
| JP2586727B2 true JP2586727B2 (ja) | 1997-03-05 |
Family
ID=17932514
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2304396A Expired - Fee Related JP2586727B2 (ja) | 1990-11-09 | 1990-11-09 | 電荷検出回路の制御装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5191599A (ja) |
| JP (1) | JP2586727B2 (ja) |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4523326A (en) * | 1983-01-17 | 1985-06-11 | Hughes Aircraft Company | Low noise charge coupled imager circuit |
| US4719512A (en) * | 1983-10-18 | 1988-01-12 | Kabushiki Kaisha Toshiba | Noise cancelling image sensor |
| US4603426A (en) * | 1985-04-04 | 1986-07-29 | Rca Corporation | Floating-diffusion charge sensing for buried-channel CCD using a doubled clocking voltage |
| US4811371A (en) * | 1986-05-16 | 1989-03-07 | Rca Corporation | Floating-diffusion electrometer with adjustable sensitivity |
| JPH084137B2 (ja) * | 1988-01-12 | 1996-01-17 | 日本電気株式会社 | 電荷転送装置の出力回路 |
| JPH0771235B2 (ja) * | 1989-01-10 | 1995-07-31 | 三菱電機株式会社 | 電荷検出回路の駆動方法 |
-
1990
- 1990-11-09 JP JP2304396A patent/JP2586727B2/ja not_active Expired - Fee Related
-
1991
- 1991-11-08 US US07/790,588 patent/US5191599A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5191599A (en) | 1993-03-02 |
| JPH04179129A (ja) | 1992-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6020687A (ja) | 電子スチルカメラ | |
| JPH04170175A (ja) | 固体撮像素子の駆動装置 | |
| US5477265A (en) | Device for controlling imaging device | |
| JP2586727B2 (ja) | 電荷検出回路の制御装置 | |
| JPH05344418A (ja) | デジタルカメラ用クランプ回路 | |
| JPS6358968A (ja) | 電荷結合素子 | |
| JPH04207589A (ja) | 撮像装置及び撮像方法 | |
| JP2003051991A (ja) | ディジタルカメラ | |
| JPS59275A (ja) | 固体撮像素子のスミア補正回路 | |
| JPS6126376A (ja) | 電子的撮像装置 | |
| JP2961908B2 (ja) | 固体撮像装置とその駆動方法 | |
| JPH05207356A (ja) | 画面振れ検出回路 | |
| JP2548705B2 (ja) | 撮像装置 | |
| JP2635325B2 (ja) | 固体撮像装置 | |
| JP2755514B2 (ja) | Ｃｃｄ固体撮像装置 | |
| JP2518369B2 (ja) | 映像信号処理回路 | |
| JPS5887974A (ja) | 映像信号抽出方式 | |
| JP3531763B2 (ja) | 固体撮像素子及び撮像装置 | |
| JPH05115025A (ja) | ビデオカメラ装置 | |
| JP2586394B2 (ja) | 固体撮像装置 | |
| JP2003204489A (ja) | 撮像装置 | |
| JPH04117082A (ja) | 固体撮像素子の駆動方法 | |
| JPS59194576A (ja) | 電荷結合装置 | |
| JPS61253978A (ja) | 撮像装置 | |
| JPH09252423A (ja) | 高感度テレビカメラ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |