JPH10256224A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH10256224A JPH10256224A JP5784697A JP5784697A JPH10256224A JP H10256224 A JPH10256224 A JP H10256224A JP 5784697 A JP5784697 A JP 5784697A JP 5784697 A JP5784697 A JP 5784697A JP H10256224 A JPH10256224 A JP H10256224A
- Authority
- JP
- Japan
- Prior art keywords
- film
- ions
- hole
- oxide film
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Weting (AREA)
Abstract
(57)【要約】
【課題】多層構造を有する半導体装置の製造方法に関
し、ＨＯＬＥの形成時でのウエットエッチング時に層間
膜とレジスト膜との界面にエッチャントが必要以上に染
み込み、ＨＯＬＥ形成部以外の層間膜までエッチングさ
れてしまうこと。 【解決手段】レジスト膜と被パターン形成膜及び、膜と
膜の接合状態の強化と制御にＡｒイオン等の不活性イオ
ンを膜の接合表面に打ち当てることで実現する。ＨＯＬ
Ｅを形成する第１酸化膜３と第２酸化膜５の、第２酸化
膜５の表面にレジスト膜を形成する前に不活性イオン１
２を打ち当てる。また、ＳＯＧ膜４を形成し、第２酸化
膜５を形成する前に第１酸化膜３とＳＯＧ膜４の表面に
不活性イオン１２を打ち当てる。不活性イオンを打ち当
てることで発生する付着物１６は、ブラシ１４を、シリ
コンウエハー１３の表面に接触、回転させながら除去
し、その際は純水吹き出しノズル１５からの純水も併用
する。
し、ＨＯＬＥの形成時でのウエットエッチング時に層間
膜とレジスト膜との界面にエッチャントが必要以上に染
み込み、ＨＯＬＥ形成部以外の層間膜までエッチングさ
れてしまうこと。 【解決手段】レジスト膜と被パターン形成膜及び、膜と
膜の接合状態の強化と制御にＡｒイオン等の不活性イオ
ンを膜の接合表面に打ち当てることで実現する。ＨＯＬ
Ｅを形成する第１酸化膜３と第２酸化膜５の、第２酸化
膜５の表面にレジスト膜を形成する前に不活性イオン１
２を打ち当てる。また、ＳＯＧ膜４を形成し、第２酸化
膜５を形成する前に第１酸化膜３とＳＯＧ膜４の表面に
不活性イオン１２を打ち当てる。不活性イオンを打ち当
てることで発生する付着物１６は、ブラシ１４を、シリ
コンウエハー１３の表面に接触、回転させながら除去
し、その際は純水吹き出しノズル１５からの純水も併用
する。
Description
【０００１】
【発明の属する技術分野】本発明は、多層構造を有する
半導体装置の製造方法に関する。
半導体装置の製造方法に関する。
【０００２】
【従来の技術】半導体装置を製造する課程には幾つかの
パターンを形成するが、そのパターン形成の際はレジス
ト等のパターン形成用膜を用いており、また、その後の
エッチング工程ではウエットエッチングを実施する場合
がある。特に、ＨＯＬＥ等のアスペクト比の高い形状の
エッチングへの使用は一般化しおりている。つまり、Ｈ
ＯＬＥを形成した直後に配線を形成するが、その配線が
ＨＯＬＥ内に良好に付き廻るように、ＨＯＬＥ上部の形
状に傾斜を付けることが必要となる。ウエットエッチン
グはその傾斜付けの手段として主に利用されている。例
えば、従来技術でＨＯＬＥを形成する場合、層間膜上に
レジストを塗布し、ＨＯＬＥパターンを形成する。その
後、異方性のエッチャントによってウエットエッチング
を行い、前記ＨＯＬＥ上部の傾斜付けを行った後、ドラ
イエッチングによってＨＯＬＥ部を形成する。最後に、
レジスト膜を剥離し終了となる。
パターンを形成するが、そのパターン形成の際はレジス
ト等のパターン形成用膜を用いており、また、その後の
エッチング工程ではウエットエッチングを実施する場合
がある。特に、ＨＯＬＥ等のアスペクト比の高い形状の
エッチングへの使用は一般化しおりている。つまり、Ｈ
ＯＬＥを形成した直後に配線を形成するが、その配線が
ＨＯＬＥ内に良好に付き廻るように、ＨＯＬＥ上部の形
状に傾斜を付けることが必要となる。ウエットエッチン
グはその傾斜付けの手段として主に利用されている。例
えば、従来技術でＨＯＬＥを形成する場合、層間膜上に
レジストを塗布し、ＨＯＬＥパターンを形成する。その
後、異方性のエッチャントによってウエットエッチング
を行い、前記ＨＯＬＥ上部の傾斜付けを行った後、ドラ
イエッチングによってＨＯＬＥ部を形成する。最後に、
レジスト膜を剥離し終了となる。
【０００３】また、半導体装置の層間膜は多層構造を有
する半導体装置の、層と層との分別化のために形成する
が、バリア性と平坦性の両立から１つの層間膜は２〜３
種の酸化膜を用いた多層構造によって形成することが一
般的となっている。従来の層間膜の形成方法は、例えば
３層構造の層間膜では、１層目にＣＶＤ（Ｃｈｅｍｉｃ
ａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法によりＳ
ｉＯ2膜を形成し、２層目に液状のＳＯＧ（Ｓｐｉｎ
Ｏｎ Ｇｒａｓｓ）膜をスピンコーティングし、凹部を
平坦化する。次にベークし固化したＳＯＧ膜の厚く付い
た余分なＳＯＧ膜をドライエッチングによってエッチン
グした後、３層目に１層目と同様の前述したＣＶＤによ
りＳｉＯ2膜を形成する方法がある。
する半導体装置の、層と層との分別化のために形成する
が、バリア性と平坦性の両立から１つの層間膜は２〜３
種の酸化膜を用いた多層構造によって形成することが一
般的となっている。従来の層間膜の形成方法は、例えば
３層構造の層間膜では、１層目にＣＶＤ（Ｃｈｅｍｉｃ
ａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法によりＳ
ｉＯ2膜を形成し、２層目に液状のＳＯＧ（Ｓｐｉｎ
Ｏｎ Ｇｒａｓｓ）膜をスピンコーティングし、凹部を
平坦化する。次にベークし固化したＳＯＧ膜の厚く付い
た余分なＳＯＧ膜をドライエッチングによってエッチン
グした後、３層目に１層目と同様の前述したＣＶＤによ
りＳｉＯ2膜を形成する方法がある。
【０００４】
【発明が解決しようとする課題】しかし、従来のＨＯＬ
Ｅの形成方法では、ウエットエッチング時に層間膜とレ
ジスト膜との界面にエッチャントが必要以上に染み込
み、ＨＯＬＥ形成部以外の層間膜までエッチングされて
しまう。特に、段差のある所まで染み込みが広がると、
その段差部にエッチャントが溜まり局所的にエッチング
され、層間膜に深い溝や穴が出来てしまう。そのため、
層間膜上に配線膜を形成し、配線パターンにエッチング
して配線を形成する際、前記溝や前記穴に前記ＡＬ膜が
入り込み、前記配線のエッチングの際にエッチングしき
れずに残り、配線のショートとなってしまったり、また
は、前記溝や前記穴に前記配線膜が入り込まずに空洞化
し、その上に形成された配線の断線の原因となる問題が
ある。
Ｅの形成方法では、ウエットエッチング時に層間膜とレ
ジスト膜との界面にエッチャントが必要以上に染み込
み、ＨＯＬＥ形成部以外の層間膜までエッチングされて
しまう。特に、段差のある所まで染み込みが広がると、
その段差部にエッチャントが溜まり局所的にエッチング
され、層間膜に深い溝や穴が出来てしまう。そのため、
層間膜上に配線膜を形成し、配線パターンにエッチング
して配線を形成する際、前記溝や前記穴に前記ＡＬ膜が
入り込み、前記配線のエッチングの際にエッチングしき
れずに残り、配線のショートとなってしまったり、また
は、前記溝や前記穴に前記配線膜が入り込まずに空洞化
し、その上に形成された配線の断線の原因となる問題が
ある。
【０００５】更に、前記ウエットエッチング時に多層構
造の相関膜の場合は、１つの層間膜を形成する膜と膜の
間にエッチャントが染み込み層間膜の剥がれや、層間膜
中に鬆ができてしまう。例えば、前記例の３層構造の層
間膜では１層目と３層目のＣＶＤ膜間にエッチャントが
染み込むと、染み込んだ先にある凹に溜まったＳＯＧ膜
はエッチングレートが高いため急激にエッチングされ
る。そうなってしまうと、前記１層目と３層目のＣＶＤ
膜の密着性は著しく悪化し、層間膜の分裂による半導体
装置の不良原因となる問題がある。
造の相関膜の場合は、１つの層間膜を形成する膜と膜の
間にエッチャントが染み込み層間膜の剥がれや、層間膜
中に鬆ができてしまう。例えば、前記例の３層構造の層
間膜では１層目と３層目のＣＶＤ膜間にエッチャントが
染み込むと、染み込んだ先にある凹に溜まったＳＯＧ膜
はエッチングレートが高いため急激にエッチングされ
る。そうなってしまうと、前記１層目と３層目のＣＶＤ
膜の密着性は著しく悪化し、層間膜の分裂による半導体
装置の不良原因となる問題がある。
【０００６】そこで本発明は上記問題点を解決するもの
であり、その課題は、レジストと相関膜の密着性強化に
よるレジスト膜と層間膜界面でのエッチャントの染み込
み制御、及び、層間膜形成の膜と膜の界面での密着性強
化によるエッチャントの染み込み防止であり、更にはそ
の課題解決方法によって半導体装置に悪影響を与えるこ
となく行える方法を得ることにある。
であり、その課題は、レジストと相関膜の密着性強化に
よるレジスト膜と層間膜界面でのエッチャントの染み込
み制御、及び、層間膜形成の膜と膜の界面での密着性強
化によるエッチャントの染み込み防止であり、更にはそ
の課題解決方法によって半導体装置に悪影響を与えるこ
となく行える方法を得ることにある。
【０００７】
（手段１）上記課題を解決するために本発明が講じた、
半導体装置の製造課程に於いて、多層構造を形成時に、
膜やパターンと接合性を変化させる方法は、接合面の表
面状態を変化させることでウエットエッチング時の染み
込みや広がりを制御するものである。
半導体装置の製造課程に於いて、多層構造を形成時に、
膜やパターンと接合性を変化させる方法は、接合面の表
面状態を変化させることでウエットエッチング時の染み
込みや広がりを制御するものである。
【０００８】（手段２）この場合において、前記表面状
態を変化させるために、Ａｒイオン等の不活性イオンを
接触面の表面に打ち当てることが好ましい。
態を変化させるために、Ａｒイオン等の不活性イオンを
接触面の表面に打ち当てることが好ましい。
【０００９】（手段３）また、前記Ａｒイオン等の不活
性イオンを打ち当ての効果は時間依存性があり、１分〜
１０分以内が好ましい。
性イオンを打ち当ての効果は時間依存性があり、１分〜
１０分以内が好ましい。
【００１０】（手段４）また、Ａｒイオン等の不活性イ
オンを打ち当てた膜の表面に付着物が発生、存在する場
合がある。
オンを打ち当てた膜の表面に付着物が発生、存在する場
合がある。
【００１１】（手段５）また、その付着物はＳｉＯ2で
ある場合がある。
ある場合がある。
【００１２】（手段６）ここで、前記付着物の除去には
細く柔らかいブラシを用いた接触形の除去方法が好まし
い。
細く柔らかいブラシを用いた接触形の除去方法が好まし
い。
【００１３】（手段７）また、前記接触形の除去方法は
純水を併用することが好ましい。
純水を併用することが好ましい。
【００１４】
【作用】手段１、手段２、手段３によれば、接触面の表
面状態が変化し、ウエットエッチング時のエッチャント
の浸入を制御することや、接合面の密着性を高め剥がれ
難くすることができる。そのため、ウエットエッチング
時にエッチャントが必要以上に広がり配線を形成する層
の表面が凸凹になり、その上層の配線がショートや断線
するといった不良発生を防止できる。また、層間膜の接
合状態が不十分なために剥がれ、半導体装置の不良原因
となることも防止できる。
面状態が変化し、ウエットエッチング時のエッチャント
の浸入を制御することや、接合面の密着性を高め剥がれ
難くすることができる。そのため、ウエットエッチング
時にエッチャントが必要以上に広がり配線を形成する層
の表面が凸凹になり、その上層の配線がショートや断線
するといった不良発生を防止できる。また、層間膜の接
合状態が不十分なために剥がれ、半導体装置の不良原因
となることも防止できる。
【００１５】手段４、手段５、手段６、手段７によれ
ば、手段１、手段２、手段３の実施後に発生する付着物
を除去することができる。
ば、手段１、手段２、手段３の実施後に発生する付着物
を除去することができる。
【００１６】
【発明の実施の形態】次に、図面を参照して本発明に係
る、膜やパターンと接合性を変化させる方法及び、ウエ
ットエッチング時の染み込みや広がりを制御する方法の
実施例を説明する。本実施例はシリコンウエハー上に第
１配線、層間膜、第２配線の順で形成し、第１配線と第
２配線をＨＯＬＥによって接続するものである。
る、膜やパターンと接合性を変化させる方法及び、ウエ
ットエッチング時の染み込みや広がりを制御する方法の
実施例を説明する。本実施例はシリコンウエハー上に第
１配線、層間膜、第２配線の順で形成し、第１配線と第
２配線をＨＯＬＥによって接続するものである。
【００１７】（第１実施例）その構造での正常に形成さ
れた場合の断面図を図１に示す。基板１上のフィールド
２の上に形成された、第１配線６と第２配線７は、第１
酸化膜３とＳＯＧ膜４と第２酸化膜５から成る多層構造
を有する層間膜によって分別化されている。第２配線の
形状は、下層の第２酸化膜５の表面状態に激しい凸凹も
無くほぼ平坦となっているため断線個所も無い良い形状
となっている。また、層間膜を形成している第１酸化膜
３、ＳＯＧ膜４、第２酸化膜５の界面の密着性も良好
で、剥がれそうな所や鬆ができているところもない。
れた場合の断面図を図１に示す。基板１上のフィールド
２の上に形成された、第１配線６と第２配線７は、第１
酸化膜３とＳＯＧ膜４と第２酸化膜５から成る多層構造
を有する層間膜によって分別化されている。第２配線の
形状は、下層の第２酸化膜５の表面状態に激しい凸凹も
無くほぼ平坦となっているため断線個所も無い良い形状
となっている。また、層間膜を形成している第１酸化膜
３、ＳＯＧ膜４、第２酸化膜５の界面の密着性も良好
で、剥がれそうな所や鬆ができているところもない。
【００１８】しかし、図２の断面図に示すように、層間
膜の第２酸化膜５の上層にレジスト膜８を形成し、ＨＯ
ＬＥ１１を形成する場合、ＨＯＬＥ１１内に配線膜が良
好に突き廻るように傾斜を付ける必要がある。ＨＯＬＥ
１１の傾斜形状の形成にはウエットエッチングを用いる
ため、その際層間膜の第２酸化膜５とレジスト膜８との
接触界面をエッチャントが染み込んでいき溝１０が形成
される場合がある。溝１０が形成されると、図３の断面
図の第２配線７のように溝１０のところで断線してしま
う。更に、図２の第１酸化膜３と第２酸化膜５の接触界
面の密着性が低いと、その界面からエッチャントが相関
膜内部に浸入していき凹部に形成されたＳＯＧ膜４まで
達してしまう。すると、ＳＯＧ膜はエッチングレートが
高いため鬆９が形成され、鬆９の上部の第２酸化膜５が
浮いた状態となり、次工程のレジスト膜８を除去する際
に剥がれてしまう。
膜の第２酸化膜５の上層にレジスト膜８を形成し、ＨＯ
ＬＥ１１を形成する場合、ＨＯＬＥ１１内に配線膜が良
好に突き廻るように傾斜を付ける必要がある。ＨＯＬＥ
１１の傾斜形状の形成にはウエットエッチングを用いる
ため、その際層間膜の第２酸化膜５とレジスト膜８との
接触界面をエッチャントが染み込んでいき溝１０が形成
される場合がある。溝１０が形成されると、図３の断面
図の第２配線７のように溝１０のところで断線してしま
う。更に、図２の第１酸化膜３と第２酸化膜５の接触界
面の密着性が低いと、その界面からエッチャントが相関
膜内部に浸入していき凹部に形成されたＳＯＧ膜４まで
達してしまう。すると、ＳＯＧ膜はエッチングレートが
高いため鬆９が形成され、鬆９の上部の第２酸化膜５が
浮いた状態となり、次工程のレジスト膜８を除去する際
に剥がれてしまう。
【００１９】そこで、図４（ａ）に示すように、第２酸
化膜５を形成した後に、Ａｒイオン等の不活性イオン１
２を第２酸化膜５表面に打ち当て表面状態を変化させ
る。変化させることで、次に第２酸化膜５上に形成され
るレジスト膜との接触界面状態も変化し、ＨＯＬＥのウ
エットエッチング時のエッチャントの染み込みも制御さ
れる。また、図４（ｂ）に示すようにＳＯＧ膜４を形成
後にＡｒイオン等の不活性イオン１２をＳＯＧ膜４と第
１酸化膜１の表面上に打ち当て表面状態を変化させる。
変化させることで、次にＳＯＧ膜４と第１酸化膜３上に
形成する第２酸化膜との接触界面状態も変化し、ＨＯＬ
Ｅのウエットエッチング時のエッチャントの浸入を防ぐ
ことができる。
化膜５を形成した後に、Ａｒイオン等の不活性イオン１
２を第２酸化膜５表面に打ち当て表面状態を変化させ
る。変化させることで、次に第２酸化膜５上に形成され
るレジスト膜との接触界面状態も変化し、ＨＯＬＥのウ
エットエッチング時のエッチャントの染み込みも制御さ
れる。また、図４（ｂ）に示すようにＳＯＧ膜４を形成
後にＡｒイオン等の不活性イオン１２をＳＯＧ膜４と第
１酸化膜１の表面上に打ち当て表面状態を変化させる。
変化させることで、次にＳＯＧ膜４と第１酸化膜３上に
形成する第２酸化膜との接触界面状態も変化し、ＨＯＬ
Ｅのウエットエッチング時のエッチャントの浸入を防ぐ
ことができる。
【００２０】（第２実施例）次に、Ａｒイオン等の不活
性イオンを打ち当てた膜の表面に発生した付着物の除去
方法についての実施例を説明する。図５に除去方法を簡
単に示すが、シリコンウエハー１３は横方向から見たも
のであり、Ａｒイオン等の不活性イオンを打ち当てた後
のシリコンウエハー１３の表面の付着物１６は、細く柔
らかい毛の付いたブラシ１４を用いて除去する。なお、
ブラシ１４やシリコンウエハー１３を回転させながらシ
リコンウエハー１３の表面全域を接触しながらブラッシ
ングする。また、ブラッシングは純水吹き出しノズル１
５から純水を出しながら行うと効果的である。
性イオンを打ち当てた膜の表面に発生した付着物の除去
方法についての実施例を説明する。図５に除去方法を簡
単に示すが、シリコンウエハー１３は横方向から見たも
のであり、Ａｒイオン等の不活性イオンを打ち当てた後
のシリコンウエハー１３の表面の付着物１６は、細く柔
らかい毛の付いたブラシ１４を用いて除去する。なお、
ブラシ１４やシリコンウエハー１３を回転させながらシ
リコンウエハー１３の表面全域を接触しながらブラッシ
ングする。また、ブラッシングは純水吹き出しノズル１
５から純水を出しながら行うと効果的である。
【００２１】
【発明の効果】以上説明したように本発明によれば以下
の効果を有する。
の効果を有する。
【００２２】手段１〜手段３によれば、多層構造を有す
る半導体装置での層と層との接合状態や、レジスト膜と
各層の接合状態は、接触させる層の膜表面や、パターン
形成膜表面にＡｒイオン等の不活性イオンを打ち当てる
ことで接触界面での接合状態を制御できる。このため、
ＨＯＬＥ形成時のウエットエッチングでのエッチャント
の必要以上の広がりにより層間膜表面にできる凸凹の発
生を防止でき、層間膜上に形成する配線の断線や、ショ
ートといった半導体装置の致命的な不良を減らすことが
できる。また、層と層の接合状態が弱く剥がれてしまう
場合は、剥がれたウエハーだけではなく、その剥がれた
物が他のウエハーに付着することで被害が拡大する場合
もあり、層と層の接合状態を強く出来る本発明はとても
歩留まり向上、コスト低減に効果がある。
る半導体装置での層と層との接合状態や、レジスト膜と
各層の接合状態は、接触させる層の膜表面や、パターン
形成膜表面にＡｒイオン等の不活性イオンを打ち当てる
ことで接触界面での接合状態を制御できる。このため、
ＨＯＬＥ形成時のウエットエッチングでのエッチャント
の必要以上の広がりにより層間膜表面にできる凸凹の発
生を防止でき、層間膜上に形成する配線の断線や、ショ
ートといった半導体装置の致命的な不良を減らすことが
できる。また、層と層の接合状態が弱く剥がれてしまう
場合は、剥がれたウエハーだけではなく、その剥がれた
物が他のウエハーに付着することで被害が拡大する場合
もあり、層と層の接合状態を強く出来る本発明はとても
歩留まり向上、コスト低減に効果がある。
【００２３】さらに手段４〜手段７によれば、Ａｒイオ
ン等の不活性イオンを打ち当てることで、打ち当てた膜
の表面発生するに付着物は、その後の処理工程での処理
装置内で他のウエハーに拡散し不良の原因となることが
考えられるが、接触形のブラシと純水を併用する除去方
法によってほぼ全ての付着物を除去できる。
ン等の不活性イオンを打ち当てることで、打ち当てた膜
の表面発生するに付着物は、その後の処理工程での処理
装置内で他のウエハーに拡散し不良の原因となることが
考えられるが、接触形のブラシと純水を併用する除去方
法によってほぼ全ての付着物を除去できる。
【図１】本発明に係る層間膜とＨＯＬＥの正常な構造と
形状を示す断面図である。
形状を示す断面図である。
【図２】層間膜とレジスト膜の界面及び、層間膜内へＨ
ＯＬＥウエットエッチング時にエッチャントが染み込ん
だ場合の、形状と染み込む経路を示す断面図である。
ＯＬＥウエットエッチング時にエッチャントが染み込ん
だ場合の、形状と染み込む経路を示す断面図である。
【図３】層間膜とレジスト膜の界面にＨＯＬＥウエット
エッチング時にエッチャントが染み込み、表面が凸凹し
た層間膜上で配線がショートすることを示す断面図であ
る。
エッチング時にエッチャントが染み込み、表面が凸凹し
た層間膜上で配線がショートすることを示す断面図であ
る。
【図４】層間膜とレジスト膜の界面（ａ）及び、層間膜
の層と層（ｂ）、それぞれの接合状態を強めるために、
不活性イオンの打ち込みを行う工程を示す断面図であ
る。
の層と層（ｂ）、それぞれの接合状態を強めるために、
不活性イオンの打ち込みを行う工程を示す断面図であ
る。
【図５】不活性イオンの打ち込みにより発生した付着物
を除去する方法を示す側面図である。
を除去する方法を示す側面図である。
１ 基板 ２ フィールド ３ 第１酸化膜 ４ ＳＯＧ膜 ５ 第２酸化膜 ６ 第１配線 ７ 第２配線 ８ レジスト膜 ９ 鬆 １０ 溝 １１ ＨＯＬＥ部 １２ 不活性イオン １３ シリコンウエハー １４ ブラシ １５ 純水吹き出しノズル
───────────────────────────────────────────────────── フロントページの続き (72)発明者 佐藤 浩男 長野県諏訪市大和３丁目３番５号 セイコ ーエプソン株式会社内 (72)発明者 安原 正典 長野県諏訪市大和３丁目３番５号 セイコ ーエプソン株式会社内
Claims (3)
- 【請求項１】少なくとも半導体基板上に膜を形成する膜
形成工程と、前記膜表面に不活性イオンを照射するイオ
ン照射工程と、前記膜上にレジストを形成しウエットエ
ッチングにより前記膜を所望の形状にパターンニングす
るパターン形成工程とを有することを特徴とする半導体
装置の製造方法。 - 【請求項２】前記不活性イオンはＡｒイオンであること
を特徴とする請求項１記載の半導体製造方法。 - 【請求項３】前記イオン照射工程後、かつ前記パターン
形成工程前に前記膜表面を洗浄する洗浄工程とを有する
ことを特徴とする請求項１または２記載の半導体装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05784697A JP3520392B2 (ja) | 1997-03-12 | 1997-03-12 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05784697A JP3520392B2 (ja) | 1997-03-12 | 1997-03-12 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10256224A true JPH10256224A (ja) | 1998-09-25 |
| JP3520392B2 JP3520392B2 (ja) | 2004-04-19 |
Family
ID=13067350
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05784697A Expired - Fee Related JP3520392B2 (ja) | 1997-03-12 | 1997-03-12 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3520392B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002009355A (ja) * | 2000-06-22 | 2002-01-11 | Ngk Spark Plug Co Ltd | 金属酸化物膜付き基板及び金属酸化物膜付き基板の製造方法 |
| US8293660B2 (en) | 2010-05-14 | 2012-10-23 | Mitsumi Electric Co., Ltd. | Method of manufacturing semiconductor device |
-
1997
- 1997-03-12 JP JP05784697A patent/JP3520392B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002009355A (ja) * | 2000-06-22 | 2002-01-11 | Ngk Spark Plug Co Ltd | 金属酸化物膜付き基板及び金属酸化物膜付き基板の製造方法 |
| US8293660B2 (en) | 2010-05-14 | 2012-10-23 | Mitsumi Electric Co., Ltd. | Method of manufacturing semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3520392B2 (ja) | 2004-04-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11330228A (ja) | 分離トレンチを形成するための方法 | |
| JPH10256224A (ja) | 半導体装置の製造方法 | |
| US6004729A (en) | Methods of improving photoresist adhesion for integrated circuit fabrication | |
| JPH10326830A (ja) | 半導体装置の製造方法 | |
| JP2004022551A (ja) | 半導体素子の製造方法 | |
| JPS61180458A (ja) | 半導体装置の製造方法 | |
| JPH0669351A (ja) | 多層金属配線構造のコンタクトの製造方法 | |
| JP3670552B2 (ja) | 半導体装置及びその製造方法 | |
| JPH09162288A (ja) | 配線構造およびその形成方法 | |
| JP3130726B2 (ja) | 半導体装置及びその製造方法 | |
| KR920001913B1 (ko) | 패턴층을 이용한 반도체 제조방법 | |
| JPH0570301B2 (ja) | ||
| JP3132194B2 (ja) | 半導体装置の製造方法 | |
| JPS62118539A (ja) | 多層配線の形成方法 | |
| JPS62249451A (ja) | 多層配線構造体の製造法 | |
| KR100313529B1 (ko) | 반도체소자의 컨택 형성방법 | |
| US20020177307A1 (en) | Semiconductor device and a method for forming a via hole in a semiconductor device | |
| JPS61222235A (ja) | 半導体装置の製造方法 | |
| JPH0794514A (ja) | 半導体装置およびその製造方法 | |
| JPH053255A (ja) | 半導体装置における多層金属配線層の形成方法 | |
| KR100188645B1 (ko) | 반도체 소자의 비아플러그 형성방법 | |
| KR20000018734A (ko) | 반도체 소자의 고밀도 플라즈마 절연막 형성방법 | |
| JP2001237159A (ja) | 半導体装置の製造方法 | |
| JPS6115583B2 (ja) | ||
| KR19980057020A (ko) | 반도체 장치의 비아홀 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040106 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040119 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080213 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090213 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090213 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100213 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110213 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110213 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120213 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130213 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130213 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |