JPH10242925A - ステレオ分離度の調整方法 - Google Patents
ステレオ分離度の調整方法Info
- Publication number
- JPH10242925A JPH10242925A JP4110397A JP4110397A JPH10242925A JP H10242925 A JPH10242925 A JP H10242925A JP 4110397 A JP4110397 A JP 4110397A JP 4110397 A JP4110397 A JP 4110397A JP H10242925 A JPH10242925 A JP H10242925A
- Authority
- JP
- Japan
- Prior art keywords
- stereo
- circuit
- signal
- level
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
- H04B1/16—Circuits
- H04B1/1646—Circuits adapted for the reception of stereophonic signals
- H04B1/1661—Reduction of noise by manipulation of the baseband composite stereophonic signal or the decoded left and right channels
- H04B1/1669—Reduction of noise by manipulation of the baseband composite stereophonic signal or the decoded left and right channels of the demodulated composite stereo signal
- H04B1/1684—Reduction of noise by manipulation of the baseband composite stereophonic signal or the decoded left and right channels of the demodulated composite stereo signal of the decoded left or right stereo channel
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Stereo-Broadcasting Methods (AREA)
Abstract
(57)【要約】
【課題】迅速化を計ったステレオ分離度の調整方法を提
供する。 【解決手段】ステレオ和信号をマトリクス回路４に印加
させ、マトリクス回路４から発生するステレオ和信号の
レベルを調整回路８で第１の値として検出・記憶し、次
に可変利得増幅回路７のゲインをゲイン制御信号に応じ
て設定し、ステレオ差信号のレベルを可変利得増幅回路
７で変更した後、マトリクス回路４に印加する。調整回
路８において、マトリクス回路４から発生するステレオ
差信号のレベルを第２の値として検出し、さらに第１の
値を基準値として、第１及び第２の値を比較し、第２の
値が第１の値と異なるとき、可変利得増幅回路７のゲイ
ン変更させ、上記と同様に第１及び第２の値を比較す
る。また、第２の値が第１の値と略等しいとき、可変利
得増幅回路７のゲインを設定するゲイン制御信号をマイ
コン９の内部メモリー９ａに記憶し、調整を終了する。
供する。 【解決手段】ステレオ和信号をマトリクス回路４に印加
させ、マトリクス回路４から発生するステレオ和信号の
レベルを調整回路８で第１の値として検出・記憶し、次
に可変利得増幅回路７のゲインをゲイン制御信号に応じ
て設定し、ステレオ差信号のレベルを可変利得増幅回路
７で変更した後、マトリクス回路４に印加する。調整回
路８において、マトリクス回路４から発生するステレオ
差信号のレベルを第２の値として検出し、さらに第１の
値を基準値として、第１及び第２の値を比較し、第２の
値が第１の値と異なるとき、可変利得増幅回路７のゲイ
ン変更させ、上記と同様に第１及び第２の値を比較す
る。また、第２の値が第１の値と略等しいとき、可変利
得増幅回路７のゲインを設定するゲイン制御信号をマイ
コン９の内部メモリー９ａに記憶し、調整を終了する。
Description
【０００１】
【発明の属する技術分野】本発明は、迅速化を計ったス
テレオ分離度の調整方法に関する。
テレオ分離度の調整方法に関する。
【０００２】
【従来の技術】ラジオ受信機において、ラジオ信号ライ
ン中の回路素子の特性バラツキのため、ステレオ和信号
とステレオ差信号との間にレベル差が生じ、ステレオ復
調回路のステレオ分離度が悪化することがあった。そこ
で、ラジオ受信機の製造時、ステレオ和信号とステレオ
差信号とのレベルが等しくなるように調整し、ステレオ
復調回路のステレオ分離度を最良値に近づくようにして
いた。図１はラジオ受信機を示すブロック図であり、図
１と図３のフローチャートとを用いて、従来の調整方法
を説明する。
ン中の回路素子の特性バラツキのため、ステレオ和信号
とステレオ差信号との間にレベル差が生じ、ステレオ復
調回路のステレオ分離度が悪化することがあった。そこ
で、ラジオ受信機の製造時、ステレオ和信号とステレオ
差信号とのレベルが等しくなるように調整し、ステレオ
復調回路のステレオ分離度を最良値に近づくようにして
いた。図１はラジオ受信機を示すブロック図であり、図
１と図３のフローチャートとを用いて、従来の調整方法
を説明する。
【０００３】図１において、まず、調整回路８はマイコ
ン９に対して初期値として最小値のゲイン制御信号ａを
発生するように制御する。その為、可変利得増幅回路７
のゲインは最小値に設定される（Ｓ１）。この状態で、
左ステレオ信号のみを変調した試験ＲＦ信号を受信さ
せ、このＲＦ信号はフロントエンド１でＩＦ信号に変換
される。ＩＦ信号はＦＭ検波回路２でＦＭ検波され、ス
テレオコンポジット信号が発生する。ステレオコンポジ
ット信号のうちステレオ和信号ｂはフィルタ３を通過
し、マトリクス回路４に印加される。また、振幅変調さ
れたステレオ差信号ｃは、フィルタ５を通過し、振幅復
調回路６に印加され、ステレオ差信号ｄに復調される。
ステレオ差信号ｄは、可変利得増幅回路７で増幅された
後、マトリクス回路４に印加される。マトリクス回路４
において、ステレオ和信号ｂ及びステレオ差信号ｄが加
算及び引き算される。ここで、試験ＲＦ信号に左ステレ
オ信号のみが含まれているので、左ステレオ信号のみが
出力端子Ｌ及びＲから発生する（Ｓ２）。マトリクス回
路４の２つの出力信号はともに調整回路８に印加される
が、まず、調整回路８は出力端子Ｌから導出される左ス
テレオ信号を選択し、そのレベルを測定し、測定結果を
調整回路８の内部メモリー８ａに記憶させる（Ｓ３）。
ン９に対して初期値として最小値のゲイン制御信号ａを
発生するように制御する。その為、可変利得増幅回路７
のゲインは最小値に設定される（Ｓ１）。この状態で、
左ステレオ信号のみを変調した試験ＲＦ信号を受信さ
せ、このＲＦ信号はフロントエンド１でＩＦ信号に変換
される。ＩＦ信号はＦＭ検波回路２でＦＭ検波され、ス
テレオコンポジット信号が発生する。ステレオコンポジ
ット信号のうちステレオ和信号ｂはフィルタ３を通過
し、マトリクス回路４に印加される。また、振幅変調さ
れたステレオ差信号ｃは、フィルタ５を通過し、振幅復
調回路６に印加され、ステレオ差信号ｄに復調される。
ステレオ差信号ｄは、可変利得増幅回路７で増幅された
後、マトリクス回路４に印加される。マトリクス回路４
において、ステレオ和信号ｂ及びステレオ差信号ｄが加
算及び引き算される。ここで、試験ＲＦ信号に左ステレ
オ信号のみが含まれているので、左ステレオ信号のみが
出力端子Ｌ及びＲから発生する（Ｓ２）。マトリクス回
路４の２つの出力信号はともに調整回路８に印加される
が、まず、調整回路８は出力端子Ｌから導出される左ス
テレオ信号を選択し、そのレベルを測定し、測定結果を
調整回路８の内部メモリー８ａに記憶させる（Ｓ３）。
【０００４】次に、そのまま左ステレオ信号のみを変調
した試験ＲＦ信号を受信させ、調整回路８は出力端子Ｒ
に導出される出力信号を選択する（Ｓ４）。その後、調
整回路８において、出力端子Ｒからの左ステレオ信号の
レベルを測定することにより、出力端子Ｒから左ステレ
オ信号がどの程度漏れたか検出し、その測定結果は内部
メモリー８ａに記憶される（Ｓ５）。さらに、調整回路
８において、出力端子Ｌ及びＲから導出される左ステレ
オ信号のレベルが内部メモリー８ａより読み出され、各
々の信号のレベルの差が演算される。このレベル差を演
算して得ることにより、ステレオ復調回路の分離度を得
ることができる。このレベル差は、ゲイン制御信号ａと
ともに調整回路８の内部メモリー８ａに記憶される。
尚、初めには、可変利得増幅回路７のゲインが最小のと
きのステレオ分離度が記憶される（Ｓ６）。
した試験ＲＦ信号を受信させ、調整回路８は出力端子Ｒ
に導出される出力信号を選択する（Ｓ４）。その後、調
整回路８において、出力端子Ｒからの左ステレオ信号の
レベルを測定することにより、出力端子Ｒから左ステレ
オ信号がどの程度漏れたか検出し、その測定結果は内部
メモリー８ａに記憶される（Ｓ５）。さらに、調整回路
８において、出力端子Ｌ及びＲから導出される左ステレ
オ信号のレベルが内部メモリー８ａより読み出され、各
々の信号のレベルの差が演算される。このレベル差を演
算して得ることにより、ステレオ復調回路の分離度を得
ることができる。このレベル差は、ゲイン制御信号ａと
ともに調整回路８の内部メモリー８ａに記憶される。
尚、初めには、可変利得増幅回路７のゲインが最小のと
きのステレオ分離度が記憶される（Ｓ６）。
【０００５】そして、ゲイン制御信号ａが最終値である
か、判別される（Ｓ７）。ゲイン制御信号ａが最終値で
ない場合、調整回路８はマイコン９にゲイン制御信号ａ
を変更するように制御する（Ｓ８）。ゲイン制御信号ａ
が変更され、Ｓ２〜Ｓ６の動作が再び行われ、変更され
たゲイン制御信号ａに対するステレオ分離度が内部メモ
リー８ａに記憶される。このようなＳ２〜Ｓ６の動作は
ゲイン制御信号ａが最終値になるまで繰り返され、ゲイ
ン制御信号ａの変更に応じて左右ステレオ信号のレベル
差の演算が行われる。ここで、可変利得制御回路７のゲ
インはゲイン制御信号ａに応じて図４（イ）のように階
段状に変更される。その為、調整回路８の内部メモリー
８ａには、各々のゲイン制御信号ａに応じたステレオ分
離度が記憶される。
か、判別される（Ｓ７）。ゲイン制御信号ａが最終値で
ない場合、調整回路８はマイコン９にゲイン制御信号ａ
を変更するように制御する（Ｓ８）。ゲイン制御信号ａ
が変更され、Ｓ２〜Ｓ６の動作が再び行われ、変更され
たゲイン制御信号ａに対するステレオ分離度が内部メモ
リー８ａに記憶される。このようなＳ２〜Ｓ６の動作は
ゲイン制御信号ａが最終値になるまで繰り返され、ゲイ
ン制御信号ａの変更に応じて左右ステレオ信号のレベル
差の演算が行われる。ここで、可変利得制御回路７のゲ
インはゲイン制御信号ａに応じて図４（イ）のように階
段状に変更される。その為、調整回路８の内部メモリー
８ａには、各々のゲイン制御信号ａに応じたステレオ分
離度が記憶される。
【０００６】Ｓ７において、ゲイン制御信号ａが最終値
になると、調整回路８は、内部メモリー８ａに記憶され
たステレオ信号のレベル差のうち最大となるレベル差、
つまり、最大となるステレオ分離度を選び出し、最大と
なる分離度に対応したゲイン制御信号ａをマイコン９の
内部メモリー９ａに記憶させる（Ｓ９）。その結果、可
変利得増幅回路７の利得は内部メモリー９ａに記憶され
るゲイン制御信号ａにより設定され、ステレオ差信号の
レベルが変更され、ステレオ分離度が最良値に調整さ
れ、ステレオ分離度の調整が完了する。
になると、調整回路８は、内部メモリー８ａに記憶され
たステレオ信号のレベル差のうち最大となるレベル差、
つまり、最大となるステレオ分離度を選び出し、最大と
なる分離度に対応したゲイン制御信号ａをマイコン９の
内部メモリー９ａに記憶させる（Ｓ９）。その結果、可
変利得増幅回路７の利得は内部メモリー９ａに記憶され
るゲイン制御信号ａにより設定され、ステレオ差信号の
レベルが変更され、ステレオ分離度が最良値に調整さ
れ、ステレオ分離度の調整が完了する。
【０００７】
【発明が解決しようとする課題】しかしながら、従来の
ステレオ分離度の調整方法によれば、ゲイン制御信号ａ
が初期値から最終値になるまでの各々のステレオ分離度
を検出するとともに、可変利得増幅回路７の１つのゲイ
ンに対して、出力端子Ｌ及びＲから導出される出力信号
のレベルをそれぞれ検出するので、調整時間が長くなる
という問題があった。
ステレオ分離度の調整方法によれば、ゲイン制御信号ａ
が初期値から最終値になるまでの各々のステレオ分離度
を検出するとともに、可変利得増幅回路７の１つのゲイ
ンに対して、出力端子Ｌ及びＲから導出される出力信号
のレベルをそれぞれ検出するので、調整時間が長くなる
という問題があった。
【０００８】
【課題を解決するための手段】本発明は、ステレオ和信
号またはステレオ差信号の一方のレベルの可変を行うレ
ベル可変回路と、前記ステレオ和信号またはステレオ差
信号の他方と、前記レベル可変回路の出力信号とのマト
リクスを行い、左右ステレオ信号を復調するマトリクス
回路とを備えるステレオ復調回路におけるステレオ分離
度の調整方法であって、ステレオ和信号またはステレオ
差信号の一方を受信させ、ステレオ復調回路の出力信号
レベルを第１の値として検出し、前記レベル可変回路の
第Ｎ可変量に変更し、ステレオ和信号またはステレオ差
信号の他方を受信させ、ステレオ復調回路の出力信号レ
ベルを第２の値として検出し、前記第１及び第２の値を
比較し、前記第１及び第２の値が略等しいとき前記レベ
ル可変回路の可変量を第Ｎ可変量に設定することを特徴
とする。
号またはステレオ差信号の一方のレベルの可変を行うレ
ベル可変回路と、前記ステレオ和信号またはステレオ差
信号の他方と、前記レベル可変回路の出力信号とのマト
リクスを行い、左右ステレオ信号を復調するマトリクス
回路とを備えるステレオ復調回路におけるステレオ分離
度の調整方法であって、ステレオ和信号またはステレオ
差信号の一方を受信させ、ステレオ復調回路の出力信号
レベルを第１の値として検出し、前記レベル可変回路の
第Ｎ可変量に変更し、ステレオ和信号またはステレオ差
信号の他方を受信させ、ステレオ復調回路の出力信号レ
ベルを第２の値として検出し、前記第１及び第２の値を
比較し、前記第１及び第２の値が略等しいとき前記レベ
ル可変回路の可変量を第Ｎ可変量に設定することを特徴
とする。
【０００９】また、前記第１及び第２の値を比較し、前
記第１及び第２の値が異なるとき前記レベル可変回路の
可変量を第（Ｎ＋１）可変量に変更することを特徴とす
る。本発明によれば、まず、ステレオ和信号またはステ
レオ差信号の一方をマトリクス回路に印加させ、マトリ
クス回路から発生する一方の信号のレベルを第一の値と
して検出し、次にレベル可変回路の可変量を第１可変量
とし、ステレオ和信号またはステレオ差信号の他方をレ
ベル可変回路に印加させ、レベルを変更した後、マトリ
クス回路に印加する。マトリクス回路から発生するステ
レオ差信号または和信号の他方のレベルを第２の値とし
て検出し、さらに第１及び第２の値を検出し、第２の値
が第１の値と略等しいときレベル可変回路の可変量を第
１可変量に設定する。
記第１及び第２の値が異なるとき前記レベル可変回路の
可変量を第（Ｎ＋１）可変量に変更することを特徴とす
る。本発明によれば、まず、ステレオ和信号またはステ
レオ差信号の一方をマトリクス回路に印加させ、マトリ
クス回路から発生する一方の信号のレベルを第一の値と
して検出し、次にレベル可変回路の可変量を第１可変量
とし、ステレオ和信号またはステレオ差信号の他方をレ
ベル可変回路に印加させ、レベルを変更した後、マトリ
クス回路に印加する。マトリクス回路から発生するステ
レオ差信号または和信号の他方のレベルを第２の値とし
て検出し、さらに第１及び第２の値を検出し、第２の値
が第１の値と略等しいときレベル可変回路の可変量を第
１可変量に設定する。
【００１０】
【発明の実施の形態】図２は、本発明のステレオ分離度
の調整方法を示すフローチャートであり、図１の回路動
作を図２のフローチャートを用いて説明する。尚、図１
において、可変増幅回路７はレベル可変回路を構成し、
また、図１と異なりマトリクス回路４の出力端Ｌのみが
調整回路８に接続されている。
の調整方法を示すフローチャートであり、図１の回路動
作を図２のフローチャートを用いて説明する。尚、図１
において、可変増幅回路７はレベル可変回路を構成し、
また、図１と異なりマトリクス回路４の出力端Ｌのみが
調整回路８に接続されている。
【００１１】図２において、まず、ステレオ和信号のみ
を変調した試験ＦＭ信号をラジオ受信機に受信させる。
その為、ＦＭ検波回路２からステレオ和信号のみが発生
し、ステレオ和信号ｂはフィルタ３を介してマトリクス
回路４に印加される。マトリクス回路４にはステレオ和
信号ｂのみが印加されるので、そのＬ及びＲ出力端の両
方からステレオ和信号が発生する（Ｓ１）。その後、調
整回路８において、Ｌ及びＲ出力端のうちＬ出力端の出
力信号のみを用いて、ステレオ和信号のレベルを検出
し、内部メモリー８ａに第１の値として記憶される（Ｓ
２）。尚、検出されたステレオ和信号レベルは、後述さ
れる比較動作の基準レベルとして用いられる。
を変調した試験ＦＭ信号をラジオ受信機に受信させる。
その為、ＦＭ検波回路２からステレオ和信号のみが発生
し、ステレオ和信号ｂはフィルタ３を介してマトリクス
回路４に印加される。マトリクス回路４にはステレオ和
信号ｂのみが印加されるので、そのＬ及びＲ出力端の両
方からステレオ和信号が発生する（Ｓ１）。その後、調
整回路８において、Ｌ及びＲ出力端のうちＬ出力端の出
力信号のみを用いて、ステレオ和信号のレベルを検出
し、内部メモリー８ａに第１の値として記憶される（Ｓ
２）。尚、検出されたステレオ和信号レベルは、後述さ
れる比較動作の基準レベルとして用いられる。
【００１２】ステレオ和信号ｂのレベル検出及び記憶を
終了すると、調整回路８はゲイン制御信号ａを初期値に
なるようにマイコン９を制御する。その為、ゲイン制御
信号ａに応じて、可変利得増幅回路７の利得は調整範囲
内で最小になる（Ｓ３）。そして、ステレオ差信号のみ
を変調した試験ＦＭ信号をラジオ受信機に受信させる。
すると、ＦＭ検波回路２からは振幅変調されたステレオ
差信号ｃのみが発生し、振幅変調されたステレオ差信号
ｃはフィルタ５を通過し、振幅復調回路６で振幅復調さ
れ、ステレオ差信号ｄが振幅復調回路６から発生する。
ステレオ差信号ｄは、可変利得増幅回路７で最小のゲイ
ンで増幅された後、マトリクス回路４に印加される。マ
トリクス回路４にはステレオ差信号ｄのみが印加されて
いるので、マトリクス回路４のＬ及びＲ出力端の両方か
らステレオ差信号が発生する（Ｓ４）。Ｌ出力端からの
ステレオ差信号は調整回路８に印加され、ステレオ差信
号のレベルが検出される（Ｓ５）。
終了すると、調整回路８はゲイン制御信号ａを初期値に
なるようにマイコン９を制御する。その為、ゲイン制御
信号ａに応じて、可変利得増幅回路７の利得は調整範囲
内で最小になる（Ｓ３）。そして、ステレオ差信号のみ
を変調した試験ＦＭ信号をラジオ受信機に受信させる。
すると、ＦＭ検波回路２からは振幅変調されたステレオ
差信号ｃのみが発生し、振幅変調されたステレオ差信号
ｃはフィルタ５を通過し、振幅復調回路６で振幅復調さ
れ、ステレオ差信号ｄが振幅復調回路６から発生する。
ステレオ差信号ｄは、可変利得増幅回路７で最小のゲイ
ンで増幅された後、マトリクス回路４に印加される。マ
トリクス回路４にはステレオ差信号ｄのみが印加されて
いるので、マトリクス回路４のＬ及びＲ出力端の両方か
らステレオ差信号が発生する（Ｓ４）。Ｌ出力端からの
ステレオ差信号は調整回路８に印加され、ステレオ差信
号のレベルが検出される（Ｓ５）。
【００１３】さらに、調整回路８において、内部メモリ
ー８ａからステレオ和信号のレベルが読み出され、ステ
レオ和信号を基準として、ステレオ差信号とステレオ和
信号とがレベル比較される。（Ｓ６）。ステレオ差信号
がステレオ和信号と異なる場合、ゲイン制御信号ａのレ
ベルを変更する（Ｓ７）。ゲイン制御信号ａの変更によ
り、可変利得増幅回路７のゲインが変更され、マトリク
ス回路４に印加されるステレオ差信号ｄのレベルが変更
される。そして、Ｓ４に戻り、レベルが変更されたステ
レオ差信号ｄと、基準となるステレオ和信号ｂとの比較
が行われる。Ｓ７において、例えば、ゲイン制御信号ａ
が図４（イ）のように階段状に変化した場合、ステレオ
差信号のレベルは図４（ロ）のように上昇する。このよ
うに可変利得増幅回路７のゲインを変化させることによ
り、ステレオ差信号ｄがステレオ和信号ｂに略等しくな
るレベルを判定していく。
ー８ａからステレオ和信号のレベルが読み出され、ステ
レオ和信号を基準として、ステレオ差信号とステレオ和
信号とがレベル比較される。（Ｓ６）。ステレオ差信号
がステレオ和信号と異なる場合、ゲイン制御信号ａのレ
ベルを変更する（Ｓ７）。ゲイン制御信号ａの変更によ
り、可変利得増幅回路７のゲインが変更され、マトリク
ス回路４に印加されるステレオ差信号ｄのレベルが変更
される。そして、Ｓ４に戻り、レベルが変更されたステ
レオ差信号ｄと、基準となるステレオ和信号ｂとの比較
が行われる。Ｓ７において、例えば、ゲイン制御信号ａ
が図４（イ）のように階段状に変化した場合、ステレオ
差信号のレベルは図４（ロ）のように上昇する。このよ
うに可変利得増幅回路７のゲインを変化させることによ
り、ステレオ差信号ｄがステレオ和信号ｂに略等しくな
るレベルを判定していく。
【００１４】Ｓ６において、ステレオ差信号ｄのレベル
がステレオ和信号ｂのレベルに略等しくなった場合、調
整回路８は、その時のゲイン制御信号ａをマイコン９の
内部メモリー９ａに記憶させる（Ｓ８）。ゲイン制御信
号ａの記憶により、ステレオ分離度の調整が終了する。
ここで、マトリクス回路４はステレオ和信号ｂとステレ
オ差信号ｃとを、加算して左ステレオ信号を生成し、引
き算して右ステレオ信号を生成している。ステレオコン
ポジット中に含まれる信号のうち、レベルがｍであるス
テレオ和信号ｂをｍ・（Ｌ＋Ｒ）とし、レベルがｎであ
るステレオ差信号ｃをｎ・（Ｌ−Ｒ）とすると、ステレ
オ差信号のレベルをステレオ和信号ｂに略等しくさせる
ことにより、ステレオ差信号ｄのレベルがｍ・（Ｌ−
Ｒ）になると、ステレオ受信時マトリクス回路４から左
右ステレオ信号が完全に分離されて発生する。よって、
ステレオ差信号のレベルがステレオ和信号に一致するよ
うに調整することにより、最良のステレオ分離度が得ら
れる。
がステレオ和信号ｂのレベルに略等しくなった場合、調
整回路８は、その時のゲイン制御信号ａをマイコン９の
内部メモリー９ａに記憶させる（Ｓ８）。ゲイン制御信
号ａの記憶により、ステレオ分離度の調整が終了する。
ここで、マトリクス回路４はステレオ和信号ｂとステレ
オ差信号ｃとを、加算して左ステレオ信号を生成し、引
き算して右ステレオ信号を生成している。ステレオコン
ポジット中に含まれる信号のうち、レベルがｍであるス
テレオ和信号ｂをｍ・（Ｌ＋Ｒ）とし、レベルがｎであ
るステレオ差信号ｃをｎ・（Ｌ−Ｒ）とすると、ステレ
オ差信号のレベルをステレオ和信号ｂに略等しくさせる
ことにより、ステレオ差信号ｄのレベルがｍ・（Ｌ−
Ｒ）になると、ステレオ受信時マトリクス回路４から左
右ステレオ信号が完全に分離されて発生する。よって、
ステレオ差信号のレベルがステレオ和信号に一致するよ
うに調整することにより、最良のステレオ分離度が得ら
れる。
【００１５】本発明では、ステレオ和信号を基準にし
て、ステレオ差信号のレベルのみを変化させて、ステレ
オ分離度を調整おり、必ずしもゲイン制御信号ａが最終
値になるということもなく、かつ、可変利得増幅回路７
の一つのゲインに対して、ステレオ差信号のレベルのみ
を検出するので、従来の方法に比べて、信号レベルを検
出する回数が少なくなり、短時間で調整することができ
る。
て、ステレオ差信号のレベルのみを変化させて、ステレ
オ分離度を調整おり、必ずしもゲイン制御信号ａが最終
値になるということもなく、かつ、可変利得増幅回路７
の一つのゲインに対して、ステレオ差信号のレベルのみ
を検出するので、従来の方法に比べて、信号レベルを検
出する回数が少なくなり、短時間で調整することができ
る。
【００１６】尚、図２のフローチャートでは、ステレオ
和信号を基準とし、ステレオ差信号を変更しながらステ
レオ和信号とステレオ差信号との比較を行ったが、逆
に、ステレオ差信号を基準にして、ステレオ和信号を変
更させて比較を行っても、ステレオ分離度を調整するこ
とができる。また、調整回路８において、マトリクス回
路４の出力信号を検出する場合、図１では出力端子Ｌの
出力信号を用いているが、試験ＦＭ信号には、ステレオ
和信号またはステレオ差信号の一方が含まれるので、常
にモノラル受信となり、出力端子Ｒからもステレオ和信
号またはステレオ差信号が導出される。その為、出力端
子Ｒの出力信号を用いてもステレオ分離度を調整するこ
ともできる。
和信号を基準とし、ステレオ差信号を変更しながらステ
レオ和信号とステレオ差信号との比較を行ったが、逆
に、ステレオ差信号を基準にして、ステレオ和信号を変
更させて比較を行っても、ステレオ分離度を調整するこ
とができる。また、調整回路８において、マトリクス回
路４の出力信号を検出する場合、図１では出力端子Ｌの
出力信号を用いているが、試験ＦＭ信号には、ステレオ
和信号またはステレオ差信号の一方が含まれるので、常
にモノラル受信となり、出力端子Ｒからもステレオ和信
号またはステレオ差信号が導出される。その為、出力端
子Ｒの出力信号を用いてもステレオ分離度を調整するこ
ともできる。
【００１７】
【発明の効果】本発明によれば、ステレオ和信号または
ステレオ差信号の一方を基準にして、ステレオ和信号と
ステレオ差信号とのレベルが略等しくなるように、その
他方の信号のレベルを変更させるので、ステレオ和信号
及びステレオ差信号のレベルを検出する回数が少なくな
り、短時間でステレオ分離度を調整することができる。
ステレオ差信号の一方を基準にして、ステレオ和信号と
ステレオ差信号とのレベルが略等しくなるように、その
他方の信号のレベルを変更させるので、ステレオ和信号
及びステレオ差信号のレベルを検出する回数が少なくな
り、短時間でステレオ分離度を調整することができる。
【図１】ラジオ受信機に調整回路８を接続した状態を示
すブロック図である。
すブロック図である。
【図２】本発明のステレオ分離度の調整方法を示すフロ
ーチャートである。
ーチャートである。
【図３】従来のステレオ分離度の調整方法を示すフロー
チャートである。
チャートである。
【図４】図１及び図２の信号レベルを示す特性図であ
る。
る。
１ フロントエンド ２ ＦＭ検波回路 ３、５ フィルタ ４ マトリクス回路 ６ 振幅復調回路 ７ 可変利得増幅回路 ８ 調整回路 ９ マイコン
Claims (2)
- 【請求項１】 ステレオ和信号またはステレオ差信号の
一方のレベルの可変を行うレベル可変回路と、前記ステ
レオ和信号またはステレオ差信号の他方と、前記レベル
可変回路の出力信号とのマトリクスを行い、左右ステレ
オ信号を復調するマトリクス回路とを備えるステレオ復
調回路におけるステレオ分離度の調整方法であって、 ステレオ和信号またはステレオ差信号の一方を受信さ
せ、ステレオ復調回路の出力信号レベルを第１の値とし
て検出し、前記レベル可変回路の可変量を第Ｎ可変量
（Ｎ：整数）に変更し、ステレオ和信号またはステレオ
差信号の他方を受信させ、ステレオ復調回路の出力信号
レベルを第２の値として検出し、前記第１及び第２の値
を比較し、前記第１及び第２の値が略等しいとき前記レ
ベル可変回路の可変量を第Ｎ可変量に設定することを特
徴とするステレオ分離度の調整方法。 - 【請求項２】 前記第１及び第２の値を比較し、前記第
１及び第２の値が異なるとき前記レベル可変回路の可変
量を第（Ｎ＋１）可変量に変更することを特徴とする請
求項１記載のステレオ分離度の調整方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4110397A JPH10242925A (ja) | 1997-02-25 | 1997-02-25 | ステレオ分離度の調整方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4110397A JPH10242925A (ja) | 1997-02-25 | 1997-02-25 | ステレオ分離度の調整方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10242925A true JPH10242925A (ja) | 1998-09-11 |
Family
ID=12599152
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4110397A Pending JPH10242925A (ja) | 1997-02-25 | 1997-02-25 | ステレオ分離度の調整方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10242925A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1341379A3 (en) * | 2002-02-26 | 2004-11-24 | Broadcom Corporation | Scaling adjustment to enhance stereo separation |
-
1997
- 1997-02-25 JP JP4110397A patent/JPH10242925A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1341379A3 (en) * | 2002-02-26 | 2004-11-24 | Broadcom Corporation | Scaling adjustment to enhance stereo separation |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10242925A (ja) | ステレオ分離度の調整方法 | |
| EP0687080B1 (en) | Receive signal level detection system | |
| JP3152563B2 (ja) | 自動利得制御回路 | |
| JPH0416500Y2 (ja) | ||
| US6483367B2 (en) | Circuit arrangement for generating and amplifying an amplitude limited DC signal | |
| JPH04313020A (ja) | 半導体センサ及びその調整方法 | |
| JP3301891B2 (ja) | ステレオ復調回路及びその分離度調整方法 | |
| JPS5856540A (ja) | 着信信号レベル検出回路 | |
| JPH06338796A (ja) | 受信機 | |
| JPS6026331B2 (ja) | マルチパス検出回路 | |
| JPH08274558A (ja) | 移動通信機用ａｇｃ回路 | |
| JPS6238356Y2 (ja) | ||
| JPH0635562Y2 (ja) | ステレオ受信機の音場拡大装置 | |
| JPS59114933A (ja) | マルチパス妨害検出回路 | |
| JPS6313600A (ja) | 音場補正装置およびその音場補正方法 | |
| JPS5938763Y2 (ja) | ミュ−ティング回路 | |
| US7856073B2 (en) | Digital gain adjustment in a wireless receiver | |
| JPS6218981Y2 (ja) | ||
| JP2001211125A (ja) | 検波回路 | |
| JPS6234434A (ja) | Ａｍステレオ受信機用補正制御回路 | |
| JPS58143617A (ja) | 対数増幅回路 | |
| JP2868070B2 (ja) | 時分割多重通信における自動利得制御方式 | |
| JPS628576Y2 (ja) | ||
| JPH0316323A (ja) | シグナルレベル表示装置 | |
| JPH06230051A (ja) | 電界強度信号補正装置 |