JPH10232627A - 表示素子およびその製造方法 - Google Patents

表示素子およびその製造方法

Info

Publication number
JPH10232627A
JPH10232627A JP3627397A JP3627397A JPH10232627A JP H10232627 A JPH10232627 A JP H10232627A JP 3627397 A JP3627397 A JP 3627397A JP 3627397 A JP3627397 A JP 3627397A JP H10232627 A JPH10232627 A JP H10232627A
Authority
JP
Japan
Prior art keywords
wiring
mark
insulating film
lines
scanning
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3627397A
Other languages
English (en)
Inventor
Sunao Ejiri
直 江尻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP3627397A priority Critical patent/JPH10232627A/ja
Publication of JPH10232627A publication Critical patent/JPH10232627A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

(57)【要約】 【課題】 表示の高品位化を図っても線間短絡による表
示不良を生じることなく、高歩留まりで低コスト化を実
現できる表示素子を提供する。 【解決手段】 信号線29の電極配線部29a を絶縁基板28
上の絶縁膜45の下層に形成し、信号線29に対応するマー
ク43を絶縁膜45の上層に形成する。絶縁膜45の上層に走
査線配線群32の走査線31を形成し、マーク43も走査線31
を形成する際に、この走査線31と同じ金属材料によって
同時に形成する。絶縁膜45の下層には、上層に形成する
走査線配線群32の走査線31に対応するマーク44を形成す
る。マーク44も信号線29を形成する際に、信号線29と同
じ金属材料によって同時に形成する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、平面表示装置等に
用いられるマトリクスアレイ基板を有する表示素子及び
その製造方法に関する。
【0002】
【従来の技術】近年、小形軽量で低消費電力の表示素子
として、液晶表示装置などのフラットパネルディスプレ
イの開発が進められている。このようなフラットパネル
ディスプレイである液晶表示装置は、画素電極が配設さ
れているマトリクスアレイ基板と対向電極が配設されて
いる対向基板とを対向させ、これらマトリクスアレイ基
板と対向電極との間に液晶材料を封入挟持して一体的に
組み立て構成している。
【0003】また、マトリクスアレイ基板は、ガラス材
などの絶縁基板上に、それぞれ複数本の信号線および走
査線が絶縁膜を介して互いに交差するようにマトリクス
状に配設されており、これら信号線および走査線の各交
点近傍には、スイッチ素子を介して画素電極がそれぞれ
配設されている。
【0004】一方、対向基板は、ガラス材などの絶縁基
板上に、透明電極材料の対向電極を配置している。な
お、マトリクスアレイ基板上では、各信号線や走査線
は、表示領域外に引き出され、一端は外部回路等と電気
的接続するための接続パッドに接続される。
【0005】ところで、近年は、パーソナルコンピュー
タなどのように、外形寸法に対して大きな表示領域を確
保する機器が増えており、液晶表示装置に対して狭額縁
化が要求されている。すなわち、液晶表示装置の有効表
示領域に対して周辺の額縁領域を小さくすることが要求
されている。
【0006】また、この種の機器に用いられる液晶表示
装置は、表示品位のより一層の向上が求められ、画素数
の増加が必要になる。このようなことから、マトリクス
アレイ基板における走査線および信号線の本数が増加
し、接続パッド領域は縮小化され、隣接する接続パッド
間の距離の縮小化が必要不可欠になる。
【0007】さらに、液晶表示装置などでは、表示不良
が生じた場合の故障解析する場合、マトリクスアレイ基
板における走査線および信号線のアドレスを特定するこ
とが、故障解析の時間解析上、極めて重要である。この
ため、走査線および信号線にマークやアドレスをパター
ニングすることが知られている。
【0008】しかしながら、前述のように、隣接する接
続パッド間距離を縮小化すると、マークをパターニング
する領域を確保することが難しく、マーク自体も小さく
しなければならない。また、走査線や信号線が短絡する
などの不良発生率は著しく増加する。
【0009】このようなマトリクスアレイ基板は通常、
図5で示すように構成されている。すなわち、複数本の
信号線11が平行に配設され、これら信号線11に対して直
交して複数の走査線12が配設されており、これら信号線
11および走査線12は、一点鎖線で囲まれた画素領域か
ら、電極配線部11a ,12a を経て信号線用の接続パッド
13および走査線用の接続パッド14に電気的に接続されて
いる。そして、これらの電極配線部11a ,12a には、ア
ドレス用のマーク15,16がパターニングされるが、信号
線11や走査線12を形成する際に、同じ工程でパターニン
グされることが多い。
【0010】そして、図6に示すように、信号線11の電
極配線部11a の近くにアドレス用のマーク15をパターニ
ングしており、電極配線部11a およびマーク15はガラス
などによる絶縁基板17上に、信号線11とともに同じ工程
で同時に形成される。また、これらの表面は絶縁膜18に
よって覆われている。
【0011】このような構成において、図5で示したよ
うに、接続パッド13間の距離が短くなると、マーク15に
より隣接する接続パッド13間が短絡されてしまい、表示
不良を起こす可能性が高くなる。
【0012】
【発明が解決しようとする課題】このように、表示品位
を向上させるべく信号線11および走査線12の本数を増加
させると接続パッド13,14間の距離が短くなり、各電極
配線部11a ,12a の近傍に設けられるアドレス用のマー
ク15,16によって隣接する接続パッド13,14間が短絡さ
れ、表示不良を起こす可能性が高くなる問題を有してい
る。
【0013】本発明は、上記問題点に鑑みなされたもの
で、表示の高品位化を図っても線間短絡による表示不良
を生じることなく、高歩留まりで低コスト化を実現でき
る表示素子およびその製造方法を提供することを目的と
する。
【0014】
【課題を解決するための手段】本発明は、絶縁基板上に
絶縁膜を介して互いに交差させて配設した第1の配線お
よび第2の配線を備えたものにおいて、対応する第1の
配線および第2の配線の少なくともいずれかに対し絶縁
膜を介して異なる層に近接して配置して設けたマークを
具備したもので、マークは対応する第1の配線および第
2の配線とは異なる層に配置したので、第1の配線間お
よび第2の配線間の距離が短くても、マークにより線間
が短絡されず、高い表示品位と高い歩留まりおよび低コ
スト化が可能になる。
【0015】また、第1の配線および第2の配線の少な
くともいずれか一方に対応して設けられるマークは、第
1の配線および第2の配線のいずれか他方と同じ材料に
よって形成されたもので、マークは絶縁膜を介した他の
層に位置することになり、マークによる短絡を防止でき
るとともに、第1の配線および第2の配線のいずれか他
方と同じ材料によって形成されるので製造性が向上し、
より低コスト化が可能になる。
【0016】さらに、本発明は、第1の配線を絶縁基板
上に形成し、この第1の配線を覆って絶縁層を形成し、
この絶縁層を覆って第2の配線を形成し、前記第1の配
線および第2の配線の少なくともいずれか一方に対応し
てマークを形成し、このマークを形成するに際して、第
1の配線に対応するマークは前記絶縁層を形成した後に
形成し、第2の配線に対応するマークは前記絶縁層を形
成する前に形成するもので、マークは対応する第1の配
線および第2の配線とは絶縁層を介して配置したので、
第1の配線間および第2の配線間の距離が短くても、マ
ークにより線間が短絡されず、高い表示品位と高い歩留
まりおよび低コスト化が可能になる。
【0017】また、第1の配線および第2の配線のいず
れか一方に対応するマークは、第1の配線および第2の
配線のいずれか他方とともに形成するもので、マークは
絶縁膜を介した他の層に位置することになり、マークに
よる短絡を防止できるとともに、第1の配線および第2
の配線のいずれか他方と同じ材料によって形成されるの
で製造性が向上し、より低コスト化が可能になる。
【0018】
【発明の実施の形態】以下、本発明の一実施の形態を図
面に示す液晶表示装置を参照して説明する。
【0019】図2に示すように、液晶表示装置21は、マ
トリクスアレイ基板22と対向基板23とを、図示しない液
晶層を封入挟持して対向配置している。そして、マトリ
クスアレイ基板22の一端辺には、8個のX方向端子部25
1 〜258 を介して、マトリクスアレイ基板22の裏面側に
配置された図示しない回路基板に電気的に接続される。
また、マトリクスアレイ基板22の他の一端辺には、2個
のY方向端子部261 ,262 を介して、上述した図示しな
い回路基板に電気的に接続されている。
【0020】次に、マトリクスアレイ基板22の構造を図
1を参照して説明する。
【0021】このマトリクスアレイ基板22は、たとえば
0.7mm厚のガラスなどの絶縁基板28上に、複数、たと
えば1024×3本の平行な第1の配線としての信号線
29の信号線配線群30と、複数、たとえば768本の平行
な第2の配線としての走査線31の走査線配線群32とを、
絶縁膜を介して互いにほぼ直交するように配設してい
る。なお、信号線配線群30と走査線配線群32とは、これ
ら信号線配線群30と走査線配線群32との間に設けられた
絶縁膜によって互いに絶縁されている。
【0022】また、これらの信号線29や走査線31には、
アルミニウム(Al)、アルミニウム(Al)合金、モ
リブデン(Mo)−タングステン(W)合金などの低抵
抗金属材料が用いられる。また、アルミニウムとこのア
ルミニウムを被覆する金属層などの複数の金属層の積層
構造であってもよい。
【0023】そして、各信号線29は、絶縁基板28の互い
に対向する端辺28a ,28c 近くに形成された帯状のシー
ル領域34を経て配線されており、端辺28a 側は電極配線
部29a を介して対応する接続パッド36に接続されてい
る。このようにして信号線配線群30を形成した後、これ
ら信号線配線群30を覆うように絶縁膜を形成し、その
後、複数の走査線31の走査線配線群32を形成する。各走
査線31は、絶縁基板28の互いに対向する他の端辺28b ,
28d 近くに形成された帯状のシール領域34を経て配線さ
れており、端辺28b 側は電極配線部31a を介して対応す
る接続パッド37に接続されている。なお、信号線配線群
30と走査線配線群32との形成順序は逆であっても構わな
い。
【0024】また、シール領域34,34で囲まれた部分の
各信号線29と各走査線31の交点近傍には、半導体層とし
てアモルファスシリコン(a−Si:H)またはポリシ
リコン(p−Si)などの化合物半導体が用いられたそ
れぞれ薄膜トランジスタ(Thin Film Transistor)39が
設けられている。これら薄膜トランジスタ39のゲート電
極は走査線31に接続され、ドレイン電極は信号線29に接
続され、さらにソ−ス電極はITO(Indium Tin Oxid
e)の画素電極40が接続されている。そして、これら各
交点部分に配設された各画素電極40の設置範囲が表示領
域41となる。
【0025】さらに、各信号線29および各走査線31の電
極配線部29a ,31a の近傍、および、表示領域41を外れ
た部分の近傍には、これら各信号線29および各走査線31
のアドレスなどを表すマーク43,44が形成されている。
これら各信号線29または走査線31に対応するマーク43ま
たはマーク44は、対応する信号線29または走査線31に対
し、絶縁膜を介して異なる層に近接して配置されてい
る。
【0026】そして、図3に示すように、信号線29の電
極配線部29a は絶縁基板28上、すなわち絶縁膜45の下層
に形成され、この信号線29に対応するマーク43は絶縁膜
45の上層に形成される。そして、絶縁膜45の上層には図
示していないが走査線配線群32の走査線31が形成される
ので、マーク43も走査線31を形成する際に、この走査線
31と同じ金属材料によって同時に形成すればよい。同様
に、絶縁膜45の下層には、上層に形成される図示しない
走査線配線群32の走査線31に対応するマーク44が形成さ
れるが、このマークも信号線29を形成する際に、この信
号線29と同じ金属材料によって同時に形成すればよい。
なお、図4で示すように、絶縁膜45の上層に信号線29の
電極配線部29a を形成し、この信号線29に対応するマー
ク43を絶縁膜45の下層に形成に形成してもよい。
【0027】すなわち、一方の配線群の各配線に対応し
て設けられるマークを、他方の配線群が配設される層
に、この他方の配線群と同じ金属材料によって形成すれ
ば、工程が簡素化され作業効率が向上する。
【0028】このように構成すると、一方の配線群の各
配線に対応するマークは、他方の配線群が配設される層
に形成されるため、対応する配線に対して十分な絶縁性
を維持することができ、短絡による表示不良を確実に防
止することができる。
【0029】
【発明の効果】本発明によれば、マークは対応する第1
の配線および第2の配線とは異なる層に配置したので、
第1の配線間および第2の配線間の距離が短くても、マ
ークにより線間が短絡されず、高い表示品位と高い歩留
まりおよび低コスト化でき、さらに、故障解析を容易に
できる。
【0030】また、マークは絶縁膜を介した他の層に位
置することになり、マークによる短絡を防止できるとと
もに、第1の配線および第2の配線のいずれか他方と同
じ材料によって形成されるので製造性が向上し、より低
コスト化できる。
【図面の簡単な説明】
【図1】本発明の一実施の形態の表示素子の要部である
マトリクスアレイ基板を示す斜視図である。
【図2】同上表示素子を示す斜視図である。
【図3】同上断面図である。
【図4】同上他の断面図である。
【図5】従来例のマトリクスアレイ基板を示す斜視図で
ある
【図6】従来例の問題点を示す断面図である。
【符号の説明】
28 絶縁基板 29 第1の配線としての信号線 31 第2の配線としての走査線 43,44 マーク 45 絶縁膜

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 絶縁基板上に絶縁膜を介して互いに交差
    させて配設した第1の配線および第2の配線を備えた表
    示素子において、 対応する第1の配線および第2の配線の少なくともいず
    れかに対し絶縁膜を介して異なる層に近接して配置して
    設けたマークを具備したことを特徴とする表示素子。
  2. 【請求項2】 第1の配線および第2の配線の少なくと
    もいずれか一方に対応して設けられるマークは、第1の
    配線および第2の配線のいずれか他方と同じ材料によっ
    て形成されたことを特徴とする請求項1記載の表示素
    子。
  3. 【請求項3】 第1の配線を絶縁基板上に形成し、 この第1の配線を覆って絶縁層を形成し、 この絶縁層を覆って第2の配線を形成し、 前記第1の配線および第2の配線の少なくともいずれか
    一方に対応してマークを形成し、このマークを形成する
    に際して、第1の配線に対応するマークは前記絶縁層を
    形成した後に形成し、第2の配線に対応するマークは前
    記絶縁層を形成する前に形成することを特徴とする表示
    素子の製造方法。
  4. 【請求項4】 第1の配線および第2の配線のいずれか
    一方に対応するマークは、第1の配線および第2の配線
    のいずれか他方とともに形成することを特徴とする請求
    項3記載の表示素子の製造方法。
JP3627397A 1997-02-20 1997-02-20 表示素子およびその製造方法 Pending JPH10232627A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3627397A JPH10232627A (ja) 1997-02-20 1997-02-20 表示素子およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3627397A JPH10232627A (ja) 1997-02-20 1997-02-20 表示素子およびその製造方法

Publications (1)

Publication Number Publication Date
JPH10232627A true JPH10232627A (ja) 1998-09-02

Family

ID=12465173

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3627397A Pending JPH10232627A (ja) 1997-02-20 1997-02-20 表示素子およびその製造方法

Country Status (1)

Country Link
JP (1) JPH10232627A (ja)

Similar Documents

Publication Publication Date Title
JP4831716B2 (ja) アクティブマトリクス型液晶表示装置
US6636288B2 (en) Liquid crystal display
TWI307803B (en) Transflective liquid crystal display
JP2004341550A (ja) 液晶表示装置および液晶表示装置の製造方法
JP2000019556A (ja) 液晶表示装置
JP2003161957A (ja) 液晶表示装置及びその製造方法
JPS62109085A (ja) アクテイブ・マトリクス
JP2002091342A (ja) マトリクスアレイ基板
JPH05243333A (ja) 薄膜電界効果型トランジスタ基板
JP3819590B2 (ja) 液晶表示素子ならびに該素子を用いた液晶表示装置、および反射型液晶表示装置
JP4381691B2 (ja) 液晶表示装置用基板及びそれを備えた液晶表示装置及びその製造方法
US6757033B2 (en) Liquid crystal display device and method for manufacturing the same
JPS58184758A (ja) マトリツクスアレ−の欠陥修正方法
KR100623974B1 (ko) 액정 표시 장치 및 그 제조 방법
JP3397810B2 (ja) 液晶表示装置
JPH10232627A (ja) 表示素子およびその製造方法
JP2009069725A (ja) 液晶パネル
JPH09146111A (ja) 表示装置用アレイ基板及びその製造方法及び液晶表示装置
JPH11218782A (ja) アクティブマトリックス型液晶表示装置
JP2000206565A (ja) 表示装置用半導体素子及びこれを用いた液晶表示装置
JP2002090775A (ja) マトリクスアレイ基板
JP5243278B2 (ja) 液晶表示装置
KR100318536B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판
JPH10253991A (ja) 液晶表示装置
JPH0797191B2 (ja) アクティブマトリクスセルおよびその製作方法