JPH10224361A

JPH10224361A - セル組立装置

Info

Publication number: JPH10224361A
Application number: JP2463697A
Authority: JP
Inventors: Yasuhiro Tazoe; 靖宏田副; Kyota Shimizu; 恭太清水; Kenichi Totani; 謙一戸谷
Original assignee: Oki Electric Industry Co Ltd
Current assignee: Oki Electric Industry Co Ltd
Priority date: 1997-02-07
Filing date: 1997-02-07
Publication date: 1998-08-21
Anticipated expiration: 2017-02-07
Also published as: JP3445459B2; US6246685B1

Abstract

(57)【要約】【課題】複数チャネルの信号から簡単な構成で効率的
にセルを形成する。【解決手段】処理回路１は、入力信号(1) をチャネル
ごとに分解しチャネルごとの信号(2) としライト制御信
号(3) も生成する。さらに１セル分のデータをバッファ
回路３に書き込みしたときに、そのチャネルをアービト
レーション回路２に通知するための状況通知信号(4) を
生成する。回路２は信号(4) を受けバッファ回路３に書
き込まれたセルデータの量によって読み出させるチャネ
ルを決定し、この決定に対応したリード制御信号(5) を
生成する。バッファ回路３は回路１から信号(3) を受け
るとチャネルごとの信号(2) を内部バッファに書き込
み、回路２から与えられる信号(5) によって読出し該当
チャネルの信号を読み出させて処理回路４に与える。処
理回路４はバッファ回路３から与えられるデータ(6) に
対してセルヘッダを生成し付加しセル(7) を生成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、セル組立装置に関
し、たとえば、複数チャネルの音声やデータなどをATM
（Asynchronous Transfer Mode：非同期転送モード）セ
ルに変換し、送信する際のセル送信順序を調整すること
に関するものである。

【０００２】

【従来の技術】近年、ATM 通信装置やATM 交換機などの
開発が行われている。たとえば、ATM通信装置において
は、音声信号を取り込み固定長パケットであるセルに形
成したり、端末装置からの通信データをセルに形成して
ATM 通信を行い得るように構成されている。一つのATM
通信装置が、複数の音声信号やデータなどを並行して取
り込み、多重化してセルを形成することもできる。

【０００３】複数の信号を並行して取り込むATM 通信装
置においては、ATM セルの送信順序が固定順序であり、
ATM セルが組み立てられると、このATM セルの固定順序
に従ってATM セルが送信される。

【０００４】

【発明が解決しようとする課題】しかしながら、上述の
ような方法では、複数チャネルの音声信号やデータなど
をチャネルごとのATM セルとして送信する場合、それぞ
れの音声信号の伝送速度（たとえば、64Kbit/s、32Kbit
/s、16Kbit/sなど）や、データの速度に合わせて、最適
となる送信順序の設定を行う必要がある。また、いずれ
かの速度が変更されると、それごとに最適な送信順序の
設定を変更しなければならない。

【０００５】さらに、チャネル構成が極端に異なる場
合、送信順序の設定によっては、ATMセルの組立バッフ
ァの容量が大きくなったり、組立バッファの容量を越
え、オーバフローになってしまい、データが廃棄される
心配も生じる。

【０００６】このようなことから、複数チャネルの信号
（たとえば、音声信号やデータなど）を並行して取り込
む場合に、これらの信号のチャネル構成や信号帯域や信
号速度がそれぞれ異なっていても簡単な構成で効率的に
セルを形成することができるセル組立装置の実現が要請
されている。

【０００７】

【課題を解決するための手段】そこで、本発明のセル組
立装置は、複数チャネルの入力信号を並行して取り込む
と共にこれらの入力信号をそれぞれセル形成に必要な単
位のセル用データに分解する入力処理手段と、分解され
た前記データを一時的に蓄積すると共に読み出し命令を
与えられるに従って該当する蓄積データを読み出す記憶
手段と、読み出された蓄積データにセルヘッダ情報を付
加してセルを形成するセル形成手段と、記憶手段への各
チャネルのデータの蓄積状況を監視し、この蓄積状況に
応じた記憶手段への前記読出し命令を生成し与える蓄積
データ読出し調整手段とを備える。

【０００８】なお、上記入力信号としては、例えば、音
声信号や通信データや映像データなどがある。このよう
な構成を採ることで、それぞれの信号帯域や信号速度が
異なっていても入力処理手段によって、それぞれセル形
成に必要な単位のデータに形成することができる。

【０００９】そして、蓄積データ読出し調整手段によっ
て、記憶手段に蓄積されている蓄積データのチャネルご
との蓄積状況を監視し蓄積状況に応じた読み出し行い得
るように読出し命令を出すことで、たとえば、入力され
た信号の順に蓄積データを読み出すことができ、また、
所定の蓄積量に達した蓄積データを読み出すこともで
き、さらに、蓄積量の大きいデータを優先して読み出す
ようにすることもでき、さらにまた、読み出しを優先さ
れるチャネルの入力信号に対応した蓄積データから読み
出すようにすることもできるようになる。

【００１０】このように、チャネルごとに蓄積状況を監
視しているので、複数チャネルから本装置への信号の入
力頻度や入力情報量に応じて、迅速に処理することがで
き、チャネル構成が変更されても容易に対応することが
できる。

【００１１】

【発明の実施の形態】次に本発明の好適な実施例を図面
を用いて説明する。

【００１２】「第１の実施例」：本第１の実施例におい
ては、入力音声やデータなどをATM セルとして送信する
際に、ATM セルの組立状況を保持しているRAM 回路を使
用することで、セル送信順番を決定するように構成す
る。

【００１３】図１は、本実施例のATM セル組立装置の機
能構成図である。この図１において、本ATM セル組立装
置は、入力音声や入力データ(1) などをATM セルに組み
立ててATM セルを送信するために、第１に入力音声およ
び入力データなどを入力処理し、チャネルごとの音声や
データ(2) などを出力すると共に、ライト制御信号(3)
およびライト状況通知信号(4) を生成し出力するATM セ
ル組立処理回路１を備える。なお、以下の説明におい
て、信号またはデータはカッコ（）を付けた参照符号
で示す。本ATM セル組立装置は、第２に上記ライト状況
通知信号(4) からATM セル組立バッファ回路３に対する
リード制御信号(5) を生成するアービトレーション回路
２を備える。本ATM セル組立装置は、第３に上記ライト
制御信号(3) によって上記チャネルごとの音声およびデ
ータを書き込み一時的に蓄積すると共に上記リード制御
信号(5) によって蓄積されている音声およびデータをAT
M セル形成用のペイロードデータ(6) として形成するよ
うに読み出すATM セル組立バッファ回路３を備える。本
ATM セル組立装置は、第４にATM セル用のペイロードデ
ータ(6) にATM セルヘッダを付加してATM セル(7) を送
信するATM セル送信処理回路４を備える。

【００１４】ATM セル組立処理回路１は、入力の音声お
よびデータ(1) をチャネルごとに分解しチャネルごとの
音声およびデータ(2) として形成出力すると共にライト
制御信号(3) も生成してATM セル組立バッファ回路３の
ライトアクセス回路3aに与える。これと共に１セル分の
データをATM セル組立バッファ回路３に書き込みしたと
きに、そのチャネルをアービトレーション回路２に通知
するためのライト状況通知信号(4) を生成しアービトレ
ーション回路２に与える。

【００１５】アービトレーション回路２は、ライト状況
通知信号(4) を受け、ATM セル組立バッファ回路３に書
き込まれたATM セルデータの量によって読み出させるチ
ャネルを決定し、この決定に対応したリード制御信号
(5) を生成しATM セル組立バッファ回路３のリードアク
セス回路3bに与える。

【００１６】ATM セル組立バッファ回路３は、ATM セル
組立処理回路１からライト制御信号(3) を受けるとチャ
ネルごとの音声およびデータ(2) を内部バッファに書き
込み一時蓄積し、アービトレーション回路２から与えら
れるリード制御信号(5) によって、読み出しさせるチャ
ネルの音声およびデータを読み出させてATM セル用のペ
イロードデータ(6) としてATM セル送信処理回路４に与
える。

【００１７】ATM セル送信処理回路４は、ATM セル組立
バッファ回路３から与えられるATMセル用のペイロード
データ(6) に対して、ATM セルヘッダ（方路情報）のデ
ータを生成してペイロードデータに付加し、ATM セル
(7) を生成し出力する。

【００１８】本実施例においては、上述の課題を解決す
るために、ライト状況通知信号(4)からリード制御信号
(5) を生成するアービトレーション回路２の構成を中心
として以下に詳述する。

【００１９】図２は、第１の実施例のアービトレーショ
ン回路２の機能構成図である。この図２において、アー
ビトレーション回路２は、アービトレーション用RAM 回
路22にライト状況通知信号(4) を格納するためのライト
管理を行い、RAM ライト制御信号(41)を出力するRAM ラ
イト管理回路21を備える。さらに、アービトレーション
回路２は、RAM ライト制御信号(41)を格納し、RAM リー
ド制御信号(42)によって対応するチャネル状況信号(43)
を読み出すアービトレーション用RAM 回路22を備える。

【００２０】さらに、アービトレーション回路２は、チ
ャネル状況信号(43)とRAM リード制御信号(42)とから判
断し、ATM セル組立バッファ回路３にATM セルデータが
あることを示している場合、そのチャネルを送信セル用
チャネルとするためにリード制御信号(5) を生成出力す
ると共に送信判定状況信号(44)を生成出力する送信判定
回路23を備える。なお、リード制御信号(5) としては、
たとえば、リードチャネル信号やリードトリガ信号など
である。

【００２１】さらに、アービトレーション回路２は、送
信判定回路23での送信判定状況信号(44)から上記RAM リ
ード制御信号(42)を定期的またはセル送信状況に応じて
出力するRAM リード管理回路24を備える。なお、RAM ラ
イト管理回路21は、送信判定状況信号(44)によって、送
信判定で送信されたチャネルのアービトレーション用RA
M 回路22のチャネル状況信号（ch0 状況〜chn 状況のい
ずれか）をクリアさせるようにRAM ライト制御信号(41)
を生成する。

【００２２】図３は、上述のアービトレーション用RAM
回路22の詳細な説明図である。この図３において、アド
レス０はチャネルch0 とし、データD0を書き込む。この
D0が論理１の場合は、ATM セル組立バッファ回路３にチ
ャネルch0 のATM セルデータを１ATM セル分保持してい
ることを表す。

【００２３】同様にしてアドレス１は、チャネルch1 と
し、データD1を書き込む。アドレス２は、チャネルch2
とし、データD2を書き込む。同様にしてアドレスｎは、
チャネルｎとし、データDnを書き込む。D0〜Dnが論理１
の場合、ATM セル組立バッファ回路３に該当チャネルの
ATM セルデータを１ATM セル分保持していることを示
す。

【００２４】（図１および図２の動作説明）：次に、図
１および図２の動作を概略的に説明する。先ず、複数チ
ャネル多重されている音声やデータ(1) などは、ATM セ
ル組立処理回路１で各チャネルごとに振り分けられ、AT
M セル組立バッファ回路３にチャネルごとに音声および
データ(2) が書き込まれる。このときにATM セル組立処
理回路１は、チャネルごとにいくつかのデータをATM セ
ル組立バッファ回路３に書き込んだか否かを認識してお
り、１ATM セル分のデータを書き込んだチャネルをライ
ト状況通知信号(4) によってアービトレーション回路２
へ通知する。

【００２５】アービトレーション回路２は、ATM セル組
立処理回路１からのライト状況通知信号(4) を受け、ア
ービトレーション用RAM 回路22の該当するチャネルのデ
ータをRAM ライト制御信号(41)によって論理１にする。
このアービトレーション用RAM 回路22からは、RAM リー
ド管理回路24から供給されるRAM リード制御信号(42)に
よって、チャネル状況信号(43)が読み出されており、読
み出されたチャネル状況信号(43)が論理１の場合、ATM
セル送信処理回路４が、そのチャネルのATM セルデータ
を読み出し行い得るように、リード制御信号(5) を出力
し、ATM セル組立バッファ回路３のリードアクセス回路
3bに与える。

【００２６】また、チャネル状況信号(43)として論理１
を読み出し、リード制御信号(5) を生成し、ATM セルの
送信を行わせることは、送信判定回路23が出力する送信
判定状況信号(44)によってRAM ライト管理回路21および
RAM リード管理回路24へ通知される。しかも、これによ
って、該当チャネルのアービトレーション用RAM 回路22
のチャネル状況データch0 〜chn のいずれかはクリアさ
れ、すなわち、論理０として書き込まれる。

【００２７】なおここで、送信判定部23が、データ保持
の機能を持っていない場合、アービトレーション用RAM
回路22のリードを一旦停止しなければならないが、送信
判定部23が、データ保持機能を持っていれば、その保持
容量次第で連続リードも可能である。そして、ATM セル
組立バッファ回路３から読み出されたATM セルデータ
は、セル送信処理回路23においてATM ヘッダなどが付与
され、ATM セル(7) として出力される。

【００２８】図４は、アービトレーション回路２におい
て、チャネル２からチャネル０の順にアービトレーショ
ン判定が行われた場合の動作説明図である。この図４に
おいて、初期状態（ステップ S40）においては、アービ
トレーション用RAM 回路22のデータD0〜Dnのデータは、
すべて０（ステップ S41）である。次に、たとえば、チ
ャネルch2 のATM セルデータの準備を行う。すなわち、
RAM アドレス２に論理１のデータが書き込まれる（ステ
ップ S42、 S43）。次に、上記RAM リードアドレス２の
論理１のデータからしてRAM リードアドレス２の送信判
定を行った後（ステップ S44）、RAM リードアドレス２
のデータをクリア（論理０に）する（ステップ S44、 S
45）。

【００２９】次に、たとえば、チャネルch0 のATM セル
データの準備を行う（ステップ S46）。すなわち、RAM
アドレス０に論理１を書き込む（ステップ S46、 S4
7）。次に、チャネルchn のATM セルデータの準備を行
う（ステップ S48）。すなわち、RAM アドレスｎに論理
１を書き込む（ステップ S48、 S49）。次に、チャネル
ch2 のATM セル送信を終了する（ステップ S50）。上記
ステップ S44におけるアドレス２からステップ S50にお
けるアドレス３の間では、アービトレーションを停止
（ステップ S51）している。

【００３０】次に、アドレスｎに書き込まれている論理
１のデータからチャネルchn の送信判定を行う（ステッ
プ S52）。次に、アドレスｎのデータをクリア（論理０
に）する（ステップ S53、 S54）。なお、上記アドレス
３のステップ S50のアービトレーション停止後、RAM リ
ードを再開するときのアドレスは、システムに応じた任
意のアドレスから再開することが好ましい。

【００３１】（第１の実施例の効果）：以上の第１の実
施例によれば、アービトレーション用RAM 回路22を設け
たことで、入力の音声、データなどのチャネルを固定に
する必要がなく、また、チャネルの追加、削除も自由に
行うことができる。従って、従来のように最適なATM セ
ルの送信順序を考慮する必要がなくなり、入力の信号が
異なるシステムへそのまま適用が可能になる。

【００３２】なお、上述の第１の実施例では、複数チャ
ネルの音声やデータなどをATM セルに組み立てて、送信
する際に、１セル分のATM セルデータの組み立てによっ
て、ATM セル送信を行うが、この方法は、２セル分以上
のセルデータが組み立てされることがないように、チャ
ネルごとの入力音声や入力データなどがほぼ均等に入力
される場合に適用可能である。

【００３３】「第２の実施例」：本第２の実施例におい
ては、音声やデータなどをATM セルとして形成し送信す
る際に、ATM セル組立量を保持しているRAM 回路と、AT
M セル送信するATM セル組立量を保持しているメモリ回
路とを使用することで、ATM セルの送信順番を決定する
ように構成する。

【００３４】図５は、第２の実施例のアービトレーショ
ン回路2Aの機能構成図である。この図５において、本ア
ービトレーション回路2AのRAM ライト管理回路21A は、
アービトレーション用RAM 回路22A にライト状況通知信
号(4) を格納するためのライト管理を行い、RAM ライト
制御信号(41A) を出力する回路であって、さらにアービ
トレーション用RAM 回路22A からのライト時の基準デー
タ、すなわち、チャネル状況信号(43A) も合わせ加味し
てRAM ライト制御信号(41A) を出力する。

【００３５】アービトレーション用RAM 回路22A は、RA
M ライト制御信号(41A) を格納し、RAM リード制御信号
(42)によって対応するチャネル状況信号(43A) を読み出
す回路であって、さらにATM セル組立バッファ３に該当
チャネルのATM セルデータを何セル分保持しているかを
表すチャネル状況信号(43A) を出力すると共にこのチャ
ネル状況信号(43A) をライト時の基準データとしてRAM
ライト管理回路21A に与える。

【００３６】さらに、アービトレーション回路2Aは、新
たにプライオリティRAM 回路25を備え、アービトレーシ
ョン用RAM 回路22A のチャネルに対応して、予めチャネ
ルごとにプライオリティ値を設定しておく。各チャネル
のプライオリティ値は、RAMリード制御信号(42)によっ
て対応するチャネルのプライオリティ値(46)が読み出さ
れる。

【００３７】さらにまた、アービトレーション回路2A
は、新たにプライオリティ判定回路26を備え、RAM リー
ド制御信号(42)によって読み出されるチャネルのチャネ
ル状況信号(43A) の値を、対応するチャネルのプライオ
リティ値(46)とを比較し、このプライオリティ値(46)以
上にチャネル状況信号(43A) の値が大きい場合は、その
チャネルを送信セル用チャネルとするため、そのチャネ
ル状況信号(47)を送信判定回路23に与える。

【００３８】また、送信判定回路23は、チャネル状況信
号(43A) とRAM リード制御信号(42)とから判断し、ATM
セル組立バッファ回路３にATM セルデータがあることを
示している場合、そのチャネルを送信セル用チャネルと
するためにリード制御信号(5) を生成出力すると共に送
信判定状況信号(44)を生成出力する。

【００３９】さらに、RAM リード管理回路24は、上述の
第１の実施例と同様な機能を果たす。また、RAM ライト
管理回路21は、送信判定状況信号(44)によって、送信判
定によって送信されたチャネルのアービトレーション用
RAM 回路22A のチャネル状況信号（ch0 状況〜chn 状況
のいずれか) の値を１減算させるようにRAM ライト制御
信号(41A) を生成してアービトレーション用RAM 回路22
A に与える。

【００４０】図６は、上述のアービトレーション用RAM
回路22A の詳細な説明図である。この図６において、ア
ービトレーション用RAM 回路22A のアドレス０からアド
レスｎには、チャネルch0 からチャネルchn のデータD0
からDnを格納する。そして、データD0からDnの値が、１
の場合は、ATM セル組立バッファ回路３に該当チャネル
のATM セルデータを１ATM セル分保持していることを示
す。また、データD0からDnの値が、２の場合は、ATM セ
ル組立バッファ回路３に該当チャネルのATM セルデータ
を２ATM セル分保持していることを示す。同様にして、
データD0からDnの値が、ｍの場合は、ATM セル組立バッ
ファ回路３に該当チャネルのATM セルデータをｍ個のAT
M セル分保持していることを示す。

【００４１】図７は、上述のプライオリティRAM 回路25
の詳細な説明図である。この図７において、プライオリ
ティRAM 回路25のアドレス０からアドレスｎには、チャ
ネルch0 からチャネルchn のデータ（プライオリティ
値) P0からPnを格納する。そして、データP0からPnの値
が、１の場合は、ATM セル組立バッファ回路３に該当チ
ャネルのATM セルデータを１ATM セル分以上保持してい
たならば有効とすることを示す。また、データP0からPn
の値が、２の場合は、ATM セル組立バッファ回路３に該
当チャネルのATM セルデータを２ATM セル分以上保持し
ていたならば有効とすることを示す。同様にして、デー
タP0からPnの値が、ｍの場合は、ATM セル組立バッファ
回路３に該当チャネルのATM セルデータをｍ個のATM セ
ル分以上保持していたならば有効とすることを示す。

【００４２】プライオリティRAM 回路25は、初期設定に
よって、チャネルごとにプライオリティ値を設定してい
る。ATM セル組立処理回路１から通知されたライト状況
信号(4) は、アービトレーション用RAM 回路22A のチャ
ネル状況信号の値に加算して格納値を更新する。このア
ービトレーション用RAM 回路22A は、定期的に、また
は、ATM セル送信状況に応じて読み出されるが、その際
に、ATM セルバッファ回路３にATM セルデータがあるこ
とをアービトレーション用RAM 回路22A のチャネル状況
信号が示しており、且つ、その値がプライオリティRAM
回路25のデータＰの値以上の場合、そのチャネルが送信
セル用チャネルとなる。したがって、そのチャネルのAT
M セルデータを送信するために、ATM セルバッファ回路
３用のリード制御信号(5) をアービトレーション回路2A
は出力する。そして、送信判定によって送信されたチャ
ネルのアービトレーション用RAM 回路22A のチャネル状
況信号は、１減算される。

【００４３】（図５の動作) ：次に、図５および図１の
動作を説明する。先ず、複数チャネル多重化または並行
して入力されている音声やデータ(1) などは、ATM セル
処理回路１で各チャネルごとに振り分けられ、ATM セル
組立バッファ回路３にチャネルごとに書き込まれる。こ
のときに、ATM セル処理回路１は、チャネルごとにいく
つかのデータをATM セル組立バッファ回路３に書き込み
したか否かを認識しており、１ATM セル分のデータを書
き込みしたチャネルをアービトレーション回路2Aへライ
ト状況通知信号(4) によって通知する。

【００４４】アービトレーション回路2Aは、ATM セル組
立処理回路１からのライト状況通知信号(4) を受け、ア
ービトレーション用RAM 回路22A の該当チャネルのデー
タＤ（チャネル状況信号) の値をRAM ライト制御信号(4
1A) によって１加算する。また、プライオリティRAM 回
路25は、予め初期設定によって、システムに応じたプラ
イオリティ設定値を書き込んでおく。アービトレーショ
ン用RAM 回路22A およびプライオリティRAM 回路25は、
RAM リード管理回路24からのRAM リード制御信号(42)に
よってデータが読み出される。

【００４５】アービトレーション用RAM 回路22A から読
み出されたデータＤ（チャネル状況信号) の値が、プラ
イオリティ判定回路２６によって、プライオリティRAM
回路25から読み出されたデータ（プライオリティ値) Ｐ
よりも大きいと判定された場合、そのチャネルのATM セ
ルデータを読み出させるために、送信判定回路23は、リ
ード制御信号(5) を出力する。

【００４６】また、ATM セル送信を行うことが決まった
チャネルは、送信判定状況信号(44)によってRAM ライト
管理回路21A およびRAM リード管理回路24に通知され、
該当チャネルのアービトレーション用RAM 回路22A の該
当チャネルのデータＤ（チャネル状況信号) の値はRAM
ライト制御信号(41A) によって１減算される。ここで、
送信判定回路23がデータ保持の機能を持っていない場
合、アービトレーション用RAM 回路22A の読み出しを一
旦停止しなければならないが、送信判定回路23がデータ
保持の機能を持っている場合は、その保持容量しだいで
連続的に読み出すことも可能である。そして、ATM セル
組立バッファ回路から読み出されたATM セルデータ(6)
は、ATM セル送信処理回路４においてATM セルヘッダな
どが付与されATM セル(7) として形成出力される。

【００４７】図８は、図５のアービトレーション回路2A
においてチャネルch0 からch2 の順にアービトレ−ショ
ン判定が行われる場合の動作例を示す図である。この図
８において、先ず、初期状態（ステップ S80) におい
て、アービトレーション用RAM回路22A のデータはすべ
て０であり（ステップ S81) 、プライオリティRAM 回路
25は、アドレス０のチャネルch0 は、データ（プライオ
リティ値) P0として１を記憶している。また、アドレス
１からn-1 の、チャネルch1 からchn-1 は、データ（プ
ライオリティ値) P1からPn-1として２を記憶している。
また、アドレスｎのチャネルchn は、データ（プライオ
リティ値) Pnとして１を記憶している（ステップ S82)
。

【００４８】次に、チャネルch2 のATM セルデータの準
備を行う（ステップ S83) 。すなわち、アービトレーシ
ョン用RAM 回路22A のアドレス２のデータに１を加算す
る（ステップ S83、 S84) 。ここで、アービトレーショ
ン用RAM 回路22A のアドレス２のデータが１であること
に対して、プライオリティ判定回路26は、プライオリテ
ィRAM 回路25のアドレス２のデータ（プライオリティ
値) P2が２であるので、チャネルch2 の送信を行わない
ことを決定する（ステップ S85) 。

【００４９】次に、チャネルch0 のATM セルデータの準
備を行う（ステップ S86）。すなわち、アービトレーシ
ョン用RAM 回路22A のアドレス０のデータに１加算する
（ステップ S86、 S87) 。次に、チャネルch2 のATM セ
ルデータの準備を行う（ステップ S88) 。すなわち、ア
ービトレーション用RAM 回路22A のアドレス２のデータ
に１加算する（ステップ S88、 S89) 。次に、アービト
レーション用RAM 回路22A のアドレス０（チャネルch0
) のデータが１であり、さらに、プライオリティ判定
回路26のチャネルch0 のデータ（プライオリティ値) P0
が１であることから、プライオリティ判定回路26および
送信判定回路23によってチャネルch0 の送信を行うこと
を判定する（ステップ S90) 。

【００５０】次に、アービトレーション用RAM 回路22A
のアドレス０（チャネルch0 ) のデータを１減算する
（ステップ S91、 S92) 。そして、チャネルch0 のATM
セルの送信を終了する（ステップ S93) 。なお、上述の
ステップ S90からステップ S93においては、アービトレ
ーションを停止している。

【００５１】次に、アービトレーション用RAM 回路22A
のアドレス２（チャネルch2 ) のデータが２であり、さ
らに、プライオリティ判定回路26のチャネルch2 のデー
タ（プライオリティ値) P2が２であることから、プライ
オリティ判定回路26および送信判定回路23によってチャ
ネルch2 の送信を行うことを判定する（ステップ S94)
。その後、アービトレーション用RAM 回路22A のアド
レス２（チャネルch2 )のデータを１減算する（ステッ
プ S95、 S96）。なお、上記ステップ S94からはアービ
トレーションを停止している。このアービトレーション
の停止後、アービトレーション用RAM 回路22A およびプ
ライオリティRAM 回路25の読み出しを再開するときのア
ドレスは、システムに応じた任意のアドレスから再開す
る。

【００５２】（第２の実施例の効果) ：以上の第２の実
施例によれば、アービトレーション用RAM 回路22A およ
びプライオリティRAM 回路25を設けたことで、入力の音
声やデータ(1) に対するチャネル割り当てを固定的にす
る必要がなく、また、チャネルの追加、削除も自由に行
うことができる。したがって、従来のように、最適ATM
セルの送信順序を考慮する必要がなくなり、入力信号の
組み合わせが異なるシステムへもそのまま適用が可能に
なる。

【００５３】さらに、入力の音声やデータに対するチャ
ネルごとの速度差（ビットレート差) が大幅に異なって
いる場合でも、初期設定時にプライオリティRAM 回路25
のチャネルch0 からチャネルchn のデータ（プライオリ
ティ値) P0からPnの設定を行うことで、ATM セル組立バ
ッファ回路３の読み出し優先度に従い読み出しを行わせ
るため、ATM セル組立バッファ回路３に蓄えられるチャ
ネルごとのデータ量のばらつきが小さくなり、ATM セル
組立バッファ回路３のオーバフローが発生しにくくな
る。また、ATM セル組立バッファ回路３の容量を小さく
することもできる。

【００５４】なお、上述の第２の実施例では、複数チャ
ネルの音声やデータなどをATM セルに組み立て、送信す
る際に、ATM セルデータの組立量が指定した量になった
チャネルのATM セル送信を行うように構成したが、この
方法は、ATM セルデータを保持するバッファがATM セル
データ組立の指定量より十分大きい場合、チャネルごと
の入力音声やデータなどの発生頻度に関わらず、適用可
能である。

【００５５】また、ATM セルデータを保持するバッファ
が余り大きくない場合、チャネルごとの入力音声やデー
タなどの発生確率をバッファ量に応じて制限することに
より適用可能である。

【００５６】「第３の実施例」：本第３の実施例におい
ては、音声やデータなどをATM セルとして送信する際
に、ATM セルの組立てが完了したチャネルを順次保持し
ているFIFO (First-In First-Out) メモリ回路を使用す
ることで、ATM セルの送信順番を決定するように構成す
る。

【００５７】図９は、第３の実施例のアービトレーショ
ン回路2Bの機能構成図である。図９において、アービト
レーション回路2Bは、FIFOライト管理回路21B を備え、
ATMセル組立処理回路１からのライト状況通信信号(4)
を受け、アービトレーション用FIFO回路 22Bに書き込む
ためのFIFO制御信号(41B) を生成し、出力する。

【００５８】また、アービトレーション回路2Bは、アー
ビトレーション用FIFO回路 22Bを備え、ATM セル組立処
理回路１からのライト状況通知信号(4) を発生順に格納
し、定期的またはATM セル送信状況に応じてFIFOリード
制御信号(42A) によって、（チャネル情報＋有効ビッ
ト）信号(43B) を読み出す。すなわち、FIFOリード信号
(42A) を受信すると、格納した順番にデータを出力す
る。

【００５９】さらに、アービトレーション回路2Bは、送
信判定回路23を備え、FIFOリード信号(42A) を受信する
と、（チャネル情報十有効ビット）信号(43B) の有効ビ
ット信号が有効であるか否かを確認し、有効である場合
は、そのチャネルが送信セル用チャネルとなり、リード
制御信号(5) を出力するとともに送信判定状況信号(44)
を出力する。さらにまた、アービトレーション回路2B
は、FIFOリード管理回路24A を備え、送信判定状況信号
(44)によってFIFOリード制御信号(42A) を生成出力す
る。

【００６０】ATM セル組立処理回路１から通知されたラ
イト状況通知信号(4) は、発生順にアービトレーション
用FIFO回路 22Bに格納される。このアービトレーション
用FIFO回路 22Bは、定期的に、またはATM セル送信状況
に応じて読み出されるが、その際にアービトレーション
用FIFO回路 22Bの（チャネル情報＋有効ビット）信号(4
3B) の有効ビットが有効を示していたならば、そのチャ
ネルが送信セル用チャネルとなる。したがって、そのチ
ャネルのATM セルデータを送信するためにATMセル組立
バッファ回路３用のリード制御信号(5) をアービトレー
ション回路2Bは出力する。

【００６１】図10は、アービトレーション用FIFO回路 2
2Bの詳細な説明図である。図10において、アービトレー
ション用FIFO回路 22Bは、（チャネル情報ch＋有効ビッ
トen）信号(43B) のうち、チャネル情報chの値が０のと
きは、ATM セル組立バッファ回路３にチャネルch0 のAT
M セルデータを１ATM セル分保持していることを示す。
チャネル情報chの値が１のときは、ATM セル組立バッフ
ァ回路３にチャネルch1 のATM セルデータを１ATM セル
分保持していることを示す。同様にして、チャネル情報
chの値がｍのときは、ATM セルバッファ回路３にチャネ
ルchm のATM セルデータを１ATM セル分保持しているこ
とを示す。

【００６２】また、有効ビットenの値が０の場合は、チ
ャネルの値が無効を示す。すなわち、FIFOデータをすべ
て読み出した状態のときに０となる。有効ビットenの値
が１の場合はチャネルの値が有効を示す。

【００６３】（図９の動作）：次に、図９の第３の実施
例のアービトレーション回路2Bの動作を説明する。アー
ビトレーション回路2Bは、ATM セル組立処理回路１から
のライト状況通知信号(4) を受け、アートビレーション
用FIFO回路 22Bに該当チャネルと有効ビットとして論理
１を書き込む。アービトレーション用FIFO回路 22Bは、
FIFOリード管理回路24A からのFIFOリード制御信号(42
A) によって、（チャネル情報ch＋有効ビットen）信号
(43B) が読み出されており、有効ビットenが１の場含、
送信判定回路23は同時に、読み出したチャネルのATM セ
ルデータをATM セル組立バッファ回路３から読み出させ
るためにリード制御信号(5) を出力する。

【００６４】また、ATM セルの送信を行うことが決まっ
たチャネルは、送信判定回路23からFIFOリード管理回路
24A およびFIFOライト管理回路 21Bに送信判定状況信号
(44)によって通知され、アービトレーション用FIFO回路
22Bはデータのシフトを行う。ここで、送信判定回路23
がデータ保持の機能を持つことで、その保持容量に従っ
て連続的な読出しを行うことができるようになる。そし
て、ATM セル組立バッファ回路３から読み出されたATM
セルデータ(6) は、ATM セル送信処理回路４においてAT
M セルヘッダが付与され、ATM セル(7) として出力され
る。

【００６５】図11は、図９の第３の実施例のアービトレ
ーション回路2Bにおいて、チャネルch2 からch0 の順に
アービトレーション判定が行われた場合の動作を説明す
る。先ず、初期状態（ステップS110）において、アービ
トレーション用FIFO回路 22Bには、（チャネル情報ch＋
有効ビットen）信号(43B) に何も格納されていない（ス
テップS111）。次に、チャネルch2 のATM セルデータの
準備が行われる（ステップS112）。すなわち、チャネル
ch2 ＋有効ビットを１として書き込む（ステップS112、
S113）。

【００６６】次に、チャネルch0 のATM セルデータを準
備する（ステップS114）。すなわち、チャネルch0 ＋有
効ビットを１として書き込む（ステップS114、S115）。
次に、チャネルch2 の有効ビットが１であることから、
チャネルch2 の送信判定を行い、読み出しタイミングと
なり、アービトレーション用FIFO回路 22Bは読出しを行
う（ステップS116、S117）。次に、チャネルch0 のATM
セルデータの準備を行う（ステップS118）。すなわち、
チャネルch0 ＋有効ビットを１として書き込む（ステッ
プS118、S119）。次に、チャネルch2 のATM セルの送信
を終了する（ステップS120）。

【００６７】次に、チャネルch0 の有効ビットが１にな
ったことから、チャネルch0 の送信の判定を行い、読出
しタイミングとなり、アービトレーション用FIFO回路 2
2Bは読出しを行う（ステップS121、S122）。なお、上述
のステップS116からステップS121の送信判定およびATM
セル送信においては、アービトレーションが停止してい
ることになる。

【００６８】（第３の実施例の効果）：以上の第３の実
施例によれば、アービトレーション用FIFO回路 22Bを設
けたことで、入力の音声、データなどのチャネルを固定
的にする必要がなく、また、チャネルの追加、削除も自
由に行うことができる。したがって、従来のような最適
なATM セルの送信順序を考慮する必要がなくなり、入力
信号の種類が異なるシステムヘそのまま通用が可能にな
る。

【００６９】さらに、入力の音声、データなどのチャネ
ルごとの速度差（ビットレート）が大幅に異なっていて
も、ATM セルが形成されたチャネルから順にATM セルが
送信されるため、ATM セル組立バッファ回路３に蓄えら
れるチャネルごとのデータ量のばらつきが小さくなり、
ATM セル組立バッファ回路３のオーバフローが発生しに
くくなる。また、ATM セル組立バッファ回路３の蓄積容
量を小さくすることができる。

【００７０】さらにまた、有効ビットだけの判定でアー
ビトレーション回路2Bのアービトレーション動作が終了
するため、処理速度を速くすることができる。

【００７１】なお、上述の第３の実施例においては、複
数チャネルの音声やデータなどをATM セルに組み立て、
送信する際に、ATM セルデータが１セル分組み立てられ
たチャネル順番に従いセル送信を行う例を示したが、こ
の方法は、１セル分のATM セルデータの組立てが終了し
たチャネルを保持しておくメモリが十分大きい場合、チ
ャネルごとの入力音声やデータなどの発生頻度に拘らず
適用可能である。また、１セル分のセルデータ組立てが
終了したチャネルを保持しておくメモリがあまり大きく
ない場合、入力音声やデータなどの発生速度（１セル分
のATM セルデータが組立てが終了する速度）をチャネル
保持しておくメモリに応じて制限することによって適用
可能である。

【００７２】「第４の実施例」：本第４の実施例におい
ては、音声やデータなどをATM セルとして送信する際
に、ATM セルの組立量を保持しているレジスタを使用す
ることで、ATM セルの送信順番を決定するように構成す
る。

【００７３】図12は、第４の実施例のアービトレーショ
ン回路2Cの機能構成図である。この図12において、アー
ビトレーション回路2Cは、レジスタライト管理回路21C
を備え、アービトレーション用レジスタ回路 22Cからの
ライト時の基準データ（チャネル状況信号）(43C) も合
わせ加味してATM セル組立処理回路１からのライト状況
通知信号(4) をレジスタライト制御信号(41C) として出
力する。

【００７４】また、アービトレーション回路2Cは、アー
ビトレーション用レジスタ回路 22Cを備え、レジスタラ
イト制御信号(41C) をチャネルごとにチャネル状況信号
(43C) として格納して、定期的またはATM セルの送信状
況に応じて出力する。さらに、アービトレーション回路
2Cは、優先制御回路27を備え、チャネルch0 からチャネ
ルchn までのチャネル状況信号(43C) の最大値を優先値
としてアービトレーション用レジスタ回路 22Cをサーチ
した値が優先値以上になったチャネル情報(47A) を出力
する。

【００７５】さらにまた、アービトレーション回路2C
は、送信判定回路23A を備え、チャネル情報(47A) から
送信セル用チャネルを判定し、リード制御信号(5) を出
力すると共に送信判定状況信号(44)を出力する。また、
レジスタライト管理回路21C は、送信判定状況信号(44)
によって送信判定されたチャネルのアービトレーション
用レジスタ回路 22Cのレジスタ値を１減算させるように
レジスタライト制御信号(41C) を生成する。

【００７６】ATM セル組立処理回路１から通知されるラ
イト状況通知信号(4) は、レジスタライト管理回路21C
からアービトレーション用レジスタ回路 22Cに与えら
れ、加算し格納される。アービトレーション用レジスタ
回路 22Cは、定期的またはATMセル送信状況に応じて読
み出されるが、その際に、アービトレーション用レジス
タ回路 22Cの全チャネルにおける最大値を優先値とし
て、アービトレーション用レジスタ回路 22Cをサーチし
た値が優先値以上になったチャネルが送信セル用チャネ
ルとなる。これによって、そのチャネルのATM セルデー
タを送信するために、ATM セル組立バッファ回路３用の
リード制御信号(5) を出力する。そして、送信判定によ
って送信されたチャネルのアービトレーション用レジス
タ回路 22Cのレジスタの値はレジスタライト管理回路21
C によって１減算される。

【００７７】アービトレーション用レジスタ回路 22Cの
詳細な構成は、レジスタ回路とRAM回路との違いだけ
で、上述の図６のアービトレーション用RAM 22A と同様
である。すなわち、アービトレーション用レジスタ回路
22Cは、アドレス０からアドレスｎに対してチャネルch
0 からchn を割り当て、これらのチャネルにデータD0か
らDnを一時保持させる。これらのデータD0からDnが、１
の場合は、ATM セル組立バッファ回路３に該当チャネル
のATM セルデータを１ATM セル分保持していることを示
す。また、データD0からDnが、２の場合は、ATM セル組
立バッファ回路３に該当チャネルのATM セルデータを２
ATM セル分保持していることを示す。同様にして、デー
タD0からDnが、ｍの場合は、ATM セル組立バッファ回路
３に該当チャネルのATM セルデータをｍ・ATM セル分保
持していることを示す。

【００７８】（図12の動作) ：次に、図12の第４の実施
例のアービトレーション回路2Cの動作を説明する。アー
ビトレーション回路2Cは、ATM セル組立処理回路１から
ライト状況通知信号(4) を受けると、レジスタライト管
理回路21C によってアービトレーション用レジスタ回路
22Cの該当チャネルのデータ（チャネル状況信号) を１
加算させる。このアービトレーション用レジスタ回路 2
2Cの各チャネルのデータの最大値は優先制御回路27によ
って監視されると共に、優先制御回路27に備えられてい
る独自のカウンタでアービトレーション用レジスタ回路
22Cの各チャネルのデータをサーチした値とを比較し、
アービトレーション用レジスタ回路 22Cのチャネルのデ
ータが同等以上の場合は、ATM セル組立バッファ回路３
からそのチャネルのATM セルデータを出力させるように
リード制御信号(5) を出力する。

【００７９】ATM セルの送信を行うことが決められたチ
ャネルは、レジスタライト管理回路21C へ、送信判定状
況信号(44)によって通知され、そして、レジスタライト
管理回路21C がアービトレーション用レジスタ回路 22C
の該当チャネルのデータ（チャネル状況信号) を１減算
させる。ここで、送信判定回路23A にデータ保持の機能
を備えていない場合は、アービトレーション用レジスタ
回路 22Cの各チャネルのデータのサーチを停止しなけれ
ばならないが、送信判定回路23A がデータ保持の機能を
備えている場合は、その保持容量次第で連続的な読み出
しを行うことができる。

【００８０】図13は、図12の第４の実施例のアービトレ
ーション回路2Cにおいて、チャネルch２からch0 の順に
アービトレーション判定が行われた場合の動作を説明す
る。先ず、初期状態（ステップS140）においては、アー
ビトレーション用レジスタ回路 22Cの各チャネルのデー
タ（チャネル状況信号) 値は、すべて０である（ステッ
プS141）。次に、チャネルch2 のATM セルデータを準備
する（ステップS142）。すなわち、アービトレーション
用レジスタ回路 22Cのアドレス（チャネル）２に１加算
する（ステップS142、ステップS143）。このとき優先値
は１である。

【００８１】次に、チャネルch0 のATM セルデータを準
備する（ステップS144）。すなわち、アービトレーショ
ン用レジスタ回路 22Cのアドレス（チャネル）0 に１加
算する（ステップS144、S145）。次に、チャネルch２の
ATM セルデータを準備する（ステップS146）。すなわ
ち、アービトレーション用レジスタ回路 22Cのアドレス
（チャネル）２に１加算する（ステップS146、S147）。
このときの優先値は２となる。次に、優先値が２となっ
たので、アービトレーション用レジスタ回路 22Cから２
以上のチャネルをサーチする（ステップS148）。

【００８２】そして、アービトレーション用レジスタ回
路 22Cのアドレス（チャネル）２のデータ（チャネル状
況信号）値２から判定してチャネル２の送信を判定する
（ステップS149）。次に、アービトレーション用レジス
タ回路 22Cのアドレス（チャネル）２のデータ（チャネ
ル状況信号）値２から１減算する（ステップS150、S15
1）。これによって、優先値は１となる。次に、チャネ
ル２の送信を終了する（ステップS152）。次に、優先値
が１になったことから、アービトレーション用レジスタ
回路 22Cにおいて、データ（チャネル状況信号）値１以
上のチャネルをサーチする（ステップS153）。なお、上
記ステップS149からステップS153においては、アービト
レーションを停止しており、アービトレーション停止
後、アービトレーション用レジスタ回路 22Cの読み出し
を再開する時のアドレスは、システムに応じた任意のア
ドレスから再開される。

【００８３】（第４の実施例の効果）：以上の第４の実
施例によれば、アービトレーション回路2Cにアービトレ
ーション用レジスタ回路 22Cを設けたことで、入力の音
声、データのチャネルを固定にする必要がなく、また、
チャネルの追加、削除も自由に行うことができる。この
ため、従来のように、最適なATM セルの送信順序を考慮
する必要がなくなり、入力の信号の種類が異なるシステ
ムへそのまま適用することができるようになる。

【００８４】特に、アービトレーション用レジスタ回路
22Cの全チャネルのデータ（チャネル状況信号）を監視
しているため、ATM セル送信が発生しない場合、たとえ
ば、優先値が０などのとき、アービトレーション回路2C
はサーチ動作を行う必要がない。このため、サーチ動作
を行っていない期間の消費電力を軽減することができ
る。

【００８５】なお、上述の第４の実施例では、複数チャ
ネルの音声やデータなどをATM セルに組み立て、送信す
る際に、ATM セルデータの組立量の多いチャネルの順番
に従いATM セル送信を行う例を説明したが、この方法
は、ほぼ同時に複数チャネルのATM セルデータが組み立
てられた場合に、いずれのチャネルからATM セル送信し
てもよいときに適用可能である。

【００８６】「第５の実施例」：次に、本第５の実施例
においては、入力音声やデータなどをATM セルとして送
信する際に、ATM セルの組立量を保持しているレジスタ
と、そのレジスタをブロックごとに監視する回路と、そ
れぞれのブロックごとに優先度を付加するメモリ回路を
使用することで、ATM セルの送信順番を決定するように
構成する。

【００８７】図14は、第５の実施例のアービトレーショ
ン回路2Dの機能構成図である。この図14において、アー
ビトレーション回路2Dは、上述の第４の実施例と同様に
レジスタライト管理回路21C と、アービトレーション用
レジスタ回路 22Cと、優先制御回路27と、送信判定回路
23A とを備える。さらに、ブロック１優先回路 281から
ブロックｍ優先回路28m を備え、アービトレーション用
レジスタ回路 22Cのたとえば、アドレス（チャネル）０
から２のデータ（チャネル状況信号）(43C）をブロック
１優先回路 281でデータの値を監視し、アドレスn-2 か
らアドレスｎまでのデータの値をブロックｍ優先回路28
m で監視する。ブロック１優先回路 281からブロックｍ
優先回路28m は、最大のデータ値(43D) （優先値）を出
力する。

【００８８】アービトレーション回路2Dは、上述の第４
の実施例と同様に優先制御回路27を備え、ブロック１優
先回路 281乃至ブロックｍ優先回路28m から与えられる
各最大値（優先値）の中から最大優先値をサーチし、最
大優先値のチャネル情報(47A) を出力する。また、アー
ビトレーション回路2Dは、ブロック優先順位表回路29を
備え、ブロック１優先回路 281乃至ブロックｍ優先回路
28m から出力される最大優先値が同じ値である場合は、
予め各ブロックに対する優先度を定めて管理している管
理情報に基づき、優先度の高いブロックの最大優先値の
チャネル情報(47A) を出力するように優先制御回路27を
制御する。

【００８９】図14のアービトレーション回路2Dの動作を
概略的に説明すると次のようになる。すなわち、先ず、
ATM セル組立処理回路１からライト状況通知信号(4）を
受けると、アービトレーション用レジスタ回路 22Cの各
レジスタの値に加算して記憶される。アービトレーショ
ン用レジスタ回路 22Cのレジスタの値は定期的またはAT
M セル送信状況に応じて読み出されるが、アービトレー
ション用レジスタ回路22Cの全チャネルにおける最大値
を優先値とし、アービトレーション用レジスタ回路 22C
をサーチする。優先値(43D) は、ブロック１優先回路 2
81乃至ブロックｍ優先回路28m からそれぞれ出力し、優
先制御回路27によって、最も優先度の高いブロックに対
応するアービトレーション用レジスタ回路 22Cのチャネ
ルがサーチされ、この最も高い優先度が優先制御回路27
内に予め設定した優先値以上になると、そのチャネルの
情報(47A) を送信チャネルとする。このため、送信判定
回路23A でそのチャネルの情報を読み出すためにリード
制御信号(5）を出力する。なお、各ブロックの優先値が
同じ場合は、ブロック優先順位表にしたがって優先度の
高いブロックのチャネルを選択する。送信判定によって
送信されたチャネルのアービトレーション用レジスタ回
路 22Cのデータは１減算される。

【００９０】次に、図14のアービトレーション回路2Dの
動作を詳細に説明すると次のようになる。すなわち、先
ず、ATM セル組立処理回路１からのライト状況通知信号
(4）を受けると、アービトレーション用レジスタ回路 2
2Cの該当チャネルのデータを１加算する。このアービト
レーション用レジスタ回路 22Cの各チャネルのデータ
は、ブロックごとにブロック１優先回路 281乃至ブロッ
クｍ優先回路28m で優先値が監視される。

【００９１】優先制御回路27によって、ブロック優先順
位表回路29も参照して、優先度の高いブロックの最大優
先値を探し出し、そのブロック内において、アービトレ
ーション用レジスタ回路 22Cのデータを、優先制御回路
27の独自のカウンタでサーチした値と、各ブロックを決
定したときのアービトレーション用レジスタ回路 22Cの
データの最大値とを比較する。そして、サーチしている
アービトレーション用レジスタ回路 22Cのアドレス（チ
ャネル）のデータ値の方が大きい場合は、ATMセル組立
バッファ回路３にそのチャネルのATM セルデータを読み
出させるためにリード制御信号(5）を出力する。

【００９２】また、ATM セルの送信を行うことが決めら
れたチャネルは、送信判定状況信号(44)によってレジス
タライト管理回路21C に通知される。該当チャネルのア
ービトレーション用レジスタ回路 22Cのデータ値は１減
算される。ここで、送信判定回路23A がデータ保持の機
能を持っていない場合、アービトレーション用レジスタ
回路 22Cのサーチを一旦停止しなければならないが、送
信判定回路23A が、データ保持の機能を持っていれば、
その保持容量しだいで連続的にリード制御信号(5）を出
力することができる。

【００９３】図15は、図14のアービトレーション回路2D
において、チャネルch2 からch0 の順にアービトレーシ
ョン判定が行われた場合の動作を説明する。先ず、初期
状態（ステップ S150 ）においては、アービトレーショ
ン用レジスタ回路 22Cのデータはすべて０である（ステ
ップS151）。また、ブロック優先順位表回路29の、ブロ
ック１は優先順位３を設定し、ブロックｍに対しては優
先順位１を設定する（ステップS152）。

【００９４】次に、チャネルch2 のATM セルデータの準
備を行う（ステップS153）。すなわち、アービトレーシ
ョン用レジスタ回路 22Cのアドレス２に１を加算する
（ステップS153、S154）。このとき、ブロック１優先回
路 281の優先値は１である。次に、チャネルchn のATM
セルデータを準備する（ステップS155）。すなわち、ア
ービトレーション用レジスタ回路 22Cのアドレスn に１
加算する（ステップS155、S156）。このとき、ブロック
１優先回路 281およびブロックｍ優先回路28m の優先値
は１である。

【００９５】次に、チャネルch2 のATM セルデータを準
備する（ステップS157）。すなわち、アービトレーショ
ン用レジスタ回路 22Cのアドレス２に１を加算する（ス
テップS157、S158）。このとき、ブロック１優先回路 2
81の優先値は２である。次に、ブロック１優先回路 281
の優先値が２であることから、ブロック１優先回路 281
に収容されているアービトレーション用レジスタ回路 2
2Cのデータ値として２以上のチャネルをサーチする（ス
テップS159）。このサーチに対して、アービトレーショ
ン用レジスタ回路 22Cのアドレス２がデータ２であるこ
とからチャネルch2 を送信判定する（ステップS160）。

【００９６】次に、アービトレーション用レジスタ回路
22Cのアドレス２のデータを１減算する（ステップS16
1、S162）。そして、チャネルch2 のATM セルの送信を
終了する(S163)。次に、ブロック１優先回路 281のアド
レス２のデータが１であり、ブロックｍ優先回路28m の
アドレスｍのデータが１であることから、ブロック優先
順位表回路29の優先順位によって、ブロックｍ優先回路
28m の優先値１以上のアドレス（チャネル）をサーチす
る（ステップS164）。なお、上述のステップ S160 から
S164においては、アービトレーションを停止している。
このアービトレーションの停止後、アービトレーション
用レジスタ回路 22Cのリードを再開するときのアドレス
は、各ブロックアドレスの内、システムに応じた任意の
アドレスから再開する。

【００９７】（第５の実施例の効果）：以上の第５の実
施例によれば、上述の第４の実施の効果を得ることがで
きると共に、さらに、ブロック１優先回路 281乃至ブロ
ックｍ優先回路28m とブロック優先順位表回路29とを備
えたことで、アービトレーション用レジスタ回路 22Cの
サーチをブロック単位で行うので、サーチ時間を短くす
ることができ、全体の処理速度を速くすることが可能と
なり、消費電力の低減効果もある。

【００９８】なお、上述の第５の実施例においては、複
数チャネルの音声やデータなどをATM セルに組み立て、
送信する際に、ATM セルデータの組立量の多いチャネル
で、且つ優先度の高いチャネルからATM セル送信を行う
例を説明したが、この方法は、上述の第４の実施例に対
して、ある程度まとまったチャネル単位の優先度を加え
たものであるが、優先度を使わない、すなわち、すべて
同一の優先度の場合でも、アービトレーションの処理速
度を向上させることができる。

【００９９】

【発明の効果】以上述べたように本発明のセル組立装置
は、複数チャネルの入力信号をそれぞれセル形成に必要
な単位のデータに分解し、分解されたデータを記憶手段
に蓄積すると共に、記憶手段への各チャネルのデータの
蓄積状況を監視し、蓄積状況に応じた記憶手段への読出
し命令を生成し与えることで、複数チャネルから本装置
への信号の入力頻度や入力情報量や優先度に応じて、迅
速に処理することができ、チャネル構成が変更されても
容易に対応することができ、簡単な構成で効率的にセル
を形成することができる。

【図面の簡単な説明】

【図１】本発明の実施例のATM セル組立装置の機能構成
図である。

【図２】第１の実施例のアービトレーション回路の機能
構成図である。

【図３】図２の第１の実施例のアービトレーション用RA
M 回路の詳細な説明図である。

【図４】図２の第１の実施例のアービトレーション回路
において、チャネル２からチャネル０の順にアービトレ
ーション判定が行われた場合の動作を説明する図であ
る。

【図５】第２の実施例のアービトレーション回路の機能
構成図である。

【図６】図５のアービトレーション回路におけるアービ
トレーション用RAM 回路の詳細な説明図である。

【図７】図５のアービトレーション回路におけるプライ
オリティRAM 回路の詳細な説明図である。

【図８】図５のアービトレーション回路においてチャネ
ルch0 からch2 の順にアービトレ−ション判定が行われ
る場合の動作を説明する図である。

【図９】第３の実施例のアービトレーション回路の機能
構成図である。

【図１０】図９のアービトレーション回路におけるアー
ビトレーション用FIFO回路の詳細な説明図である。

【図１１】図９のアービトレーション回路においてチャ
ネルch2 からch0 の順にアービトレーション判定が行わ
れた場合の動作を説明する図である。

【図１２】第４の実施例のアービトレーション回路の機
能構成図である。

【図１３】図12のアービトレーション回路において、チ
ャネルch2 からch0 の順にアービトレーション判定が行
われた場合の動作を説明する図である。

【図１４】第５の実施例のアービトレーション回路の機
能構成図である。

【図１５】図14のアービトレーション回路において、チ
ャネルch2 からch0 の順にアービトレーション判定が行
われた場合の動作を説明する図である。

【符号の説明】

１ ATM セル組立処理回路２アービトレーション回路３ ATM セル組立バッファ回路４ ATM セル送信処理回路

Claims

【特許請求の範囲】

【請求項１】複数チャネルの入力信号を並行して取り
込むと共にこれらの入力信号をそれぞれセル形成に必要
な単位のデータに分解する入力処理手段と、前記分解されたデータを一時的に蓄積すると共に読出し
命令を与えられるに従って該当する蓄積データを読み出
す記憶手段と、前記読み出された蓄積データにセルヘッダ情報を付加し
てセルを形成するセル形成手段と、前記記憶手段への前記各チャネルのデータの蓄積状況を
監視し、この蓄積状況に応じた前記記憶手段への前記読
出し命令を生成し与える蓄積データ読出し調整手段とを
含むことを特徴とするセル組立装置。
【請求項２】請求項１に記載の装置において、前記蓄
積データ読出し調整手段は、前記記憶手段へデータが蓄
積された順番に前記読出し命令を生成し前記記憶手段に
与えることを特徴とするセル組立装置。
【請求項３】請求項１に記載の装置において、前記蓄
積データ読出し調整手段は、前記記憶手段への各チャネ
ルの蓄積データに対応した蓄積情報の量が、チャネルご
とに設定された所定しきい値に達しているチャネルの前
記蓄積データを読み出し得るように前記読出し命令を生
成し前記記憶手段に与えることを特徴とするセル組立装
置。
【請求項４】請求項１に記載の装置において、前記蓄
積データ読出し調整手段は、前記記憶手段への各チャネ
ルの蓄積データに対応した蓄積情報を先入れ先出し管理
手段によって管理し、先出しされるデータの前記蓄積情
報に応じて該当するチャネルの前記読出し命令を生成し
前記記憶手段に与えることを特徴とするセル組立装置。
【請求項５】請求項１に記載の装置において、前記蓄
積データ読出し調整手段は、前記記憶手段への各チャネ
ルの蓄積データに対応した蓄積情報の量が、所定優先値
に達しているチャネルの前記蓄積データを優先して読出
し得るように前記読出し命令を生成し前記記憶手段に与
えることを特徴とするセル組立装置。
【請求項６】請求項５に記載の装置において、前記蓄
積データ読出し調整手段は、前記蓄積情報の量が所定優
先値に達しているチャネルが同時期に複数ある場合に、
予め定められているチャネルまたは複数チャネルから成
るブロックごとの読出し優先順位に従って優先順位の高
いチャネルまたはブロックの前記蓄積データから優先し
て読出し得るように前記読出し命令を生成し前記記憶手
段に与えることを特徴とするセル組立装置。