KR100308020B1 - 신호수신장치및그방법 - Google Patents

신호수신장치및그방법 Download PDF

Info

Publication number
KR100308020B1
KR100308020B1 KR1019980004030A KR19980004030A KR100308020B1 KR 100308020 B1 KR100308020 B1 KR 100308020B1 KR 1019980004030 A KR1019980004030 A KR 1019980004030A KR 19980004030 A KR19980004030 A KR 19980004030A KR 100308020 B1 KR100308020 B1 KR 100308020B1
Authority
KR
South Korea
Prior art keywords
signal
data area
synchronous data
data
synchronous
Prior art date
Application number
KR1019980004030A
Other languages
English (en)
Other versions
KR19990069644A (ko
Inventor
장완기
한병완
임경수
Original Assignee
구자홍
엘지전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자주식회사 filed Critical 구자홍
Priority to KR1019980004030A priority Critical patent/KR100308020B1/ko
Publication of KR19990069644A publication Critical patent/KR19990069644A/ko
Application granted granted Critical
Publication of KR100308020B1 publication Critical patent/KR100308020B1/ko

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/28Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40Bus networks
    • H04L12/40052High-speed IEEE 1394 serial bus
    • H04L12/40058Isochronous transmission
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/42Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4295Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using an embedded synchronisation
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/28Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40Bus networks
    • H04L12/40006Architecture of a communication node
    • H04L12/40032Details regarding a bus interface enhancer
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0012High speed serial bus, e.g. IEEE P1394

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)

Abstract

신호 수신장치 및 방법은 최소한의 버퍼를 이용하여 일정 기간마다 연속적으로 수신되는 동기형 데이터를 중단하지 않고, 또 비정기적으로 수신되는 비동기형 데이터를 손상시키지 않고 데이터 처리부에 전송하기 위한 것으로서, 송신 기기로부터 전송된 신호를 시리얼 버스를 통해 수신하여 수신된 신호의 패킷의 헤더를 검색하여 동기형 데이터과 비동기형 데이터를 분리하여 출력하는 데이터 수신부를 구비한 수신기기를 포함하여 구성된 신호 수신장치에 있어서, 상기 수신 기기는 상기 데이터 수신부에서 출력된 동기형 데이터로부터 동기형 데이터를 카운트하여 피드백된 동기형 데이터 영역의 상태를 나타내는 신호와 비교하여 그에 따른 제어신호를 출력하는 제어수단과, 상기 제어수단의 제어신호에 따라 내부의 동기형 데이터 영역의 크기가 조절되어 상기 동기형 데이터와 비동기형 데이터가 각각의 영역에 기록되는 기록수단으로 구성되고, 신호 수신방법은 전자기기에서 시리얼 버스를 통해 수신된 신호를 임시 기록한 후 필요한 때에 이를 읽어들여 신호처리하는 신호 수신방법에 있어서, 상기 시리얼 버스를 통해 수신된 신호의 패킷의 헤더를 검색하여 동기형 데이터과 비동기형 데이터를 분리하는 단계와, 상기 분리된 동기형 데이터의 동기형 데이터를 카운트하는 단계와, 초기화시 일정 비율로 세팅된 동기형 데이터 영역과 비동기형 데이터 영역에 따른 상기 동기형 데이터 영역의 상태를 나타내는 신호를 피드백하는 단계와, 상기 수신된 신호가 동기형 데이터인지를 검색하는 단계와, 상기 검색결과 동기형 데이터라면 상기 카운트된 동기형 데이터의 크기를 나타내는 신호와 피드백된 동기형 데이터 영역의 상태를 나타내는 신호를 비교하는 단계와, 상기 비교 결과에 따라 동기형 데이터 영역의 상태를 조절하는 단계와, 상기 조절된 동기형 데이터 영역과 비동기형 데이터 영역에 상기 수신된 신호의 동기형 데이터과 비동기형 데이터를 각각 기록하는 단계로 이루어짐에 그 요지가 있다.

Description

신호 수신장치 및 그 방법{apparatus and method for receiving signals}
본 발명은 통신 제어버스로 접속된 복수의 전자 기기간에 데이터 통신 시스템에 관한 것으로, 특히 최소한의 버퍼를 이용하여 일정 기간마다 연속적으로 수신되는 동기형 데이터를 중단하지 않고, 또 비정기적으로 수신되는 비동기형 데이터를 손상시키지 않고 데이터 처리부에 전송하기 위한 신호 수신장치 및 그 방법에 관한 것이다.
IEEE1394 시리얼 버스와 같은 제어 신호와 정보 신호를 혼재시킬 수 있는 통신 제어 버스에 의해 복수의 전자 기기(이하 기기라 약칭함)를 접속하고, 이들 기기간에 정보 신호 및 제어 신호를 통신하는 시스템이 고려되고 있다.
또한, 상기 노드 ID의 할당 순서를 포함하는 IEEE1394 시리얼 버스의 상세한 것은 IEEE1394 시리얼 버스 사양서로서 공개(1995년 12월 12일 발행)되어 있다.
이하, 종래 기술에 따른 신호 수신장치 및 그 방법에 대하여 첨부한 도면을 참조하여 설명하면 다음과 같다.
도 1 은 일반적인 IEEE1394 시리얼 버스를 이용한 통신 시스템의 실시예를 나타낸 도면이고, 도 2 는 IEEE1394 시리얼 버스를 이용한 통신 시스템에 있어서의 통신 사이클의 일예를 나타낸 도면이다.
도 1 을 참조하면, 기기 A-B간, A-C간, C-D간, C-E간은 IEEE1394 시리얼 버스의 트위스트 페어 케이블에 의해 접속되어 있다.
이들 기기는 예를 들면 디지털 VTR, 튜너, 모니터, 퍼스널 컴퓨터 등이다.
각 기기는 트위스트 페어 케이블로부터 입력되는 정보 신호 및 제어 신호를 중단하는 기능을 갖고 있으므로, 상기 시스템은 각 기기가 공통의 IEEE1394 시리얼 버스에 접속되어 있는 시스템과 등화이다.
버스를 공유하는 있는 기기 A~E간에 있어서의 데이터 전송은 도 2 에 도시된 바와 같이 소정의 통신 사이클(예를 들면 125μsec)마다 시분할 다중에 의해 행해진다.
버스상에 있어서의 통신 사이클의 관리는 사이클 마스터라 불리는 소정의 기기, 예를 들면 기기 A가 통신 사이클의 개시인 것을 나타내는 동기 패킷(사이클 스타트 패킷)을 패스상의 다른 기기에 전송함으로써 행해진다.
그리고, 이에 따라 그 통신 사이클에서의 데이터 전송이 개시된다.
1통신 사이클중에 전송되는 데이터의 형태는 비디오 데이터나 오디오 데이터 등의 동기형 데이터(Isochronous Data)와, 기기의 조작 커맨드 등의 비동기형 데이터(Asynchronous Data)의 2종류이다.
그리고 동기형 데이터의 패킷(이하, 동기형 데이터이라 약칭함)이 비동기형 데이터의 패킷(이하 비동기형 데이터이라 약칭함)보다 우선적으로 전송된다.
동기형 데이터 각각에 채널 번호 1, 2, 3, …을 부여함으로써 복수의 동기형 데이터를 구별할 수 있다.
동기형 데이터를 송신하고자 하는 모든 기기가 동기형 데이터를 송신한 후에, 다음 사이클 스타트 패킷까지의 기간이 비동기형 데이터의 전송에 사용된다.
또한 도 2 에서는 1통신 사이클내에 1개의 동기형 데이터만을 도시했다.
동기형 데이터은 송신 기기가 송신하고자 하는 데이터를 모두 송신할 때까지는 매 통신 사이클이 연속적으로 송신된다.
한편, 비동기형 데이터은 필요에 따라 단발적으로 송신된다.
비동기형 데이터은 어떤 통신 사이클에서 송신이 가능하지 않아도 일정 시간내에 송신 가능하면 문제는 없지만, 동기형 데이터은 매 사이클 누락없이 전송되어야만 한다.
버스에 접속되어 있는 각 기기는 동기형 데이터에 기입되어 있는 채널 번호로부터 자기앞의 동기형 데이터를 식별하고, 비동기형 데이터에 기입되어 있는 노드 ID(각 기기의 물리 어드레스)로부터 자기앞의 비동기형 데이터를 식별한다.
도 3 은 종래 기술에 따른 IEEE1394 시리얼 버스를 이용한 통신 시스템의 실시예를 나타낸 블럭 구성도로서, 송신 기기(2)가 송신한 데이터는 통신 케이블(3)을 경유하여 수신 기기(1)의 수신기(4)에 입력된다.
수신 기기(1)는 수신된 비동기형 데이터를 세퍼레이터(5)로 전송한다.
세퍼레이터(5)는 패킷의 헤더에 기입되어 있는 패킷 식별 코드로부터 동기형 데이터과 비동기형 데이터를 식별한다.
그리고 Isochronous Receive FIFO(이하 IRF라 약칭함;6)로부터 입력되는 IRF 상태 신호 f가 "Full"이 아니면 동기형 데이터 e를 IRF(6)에 기입한다.
또, Asynchronous Receive FIFO(이하 ARF라 약칭함;7)로부터 입력되는 ARF상태 신호 h가 "Full"이 아니면 비동기형 데이터 g를 ARF(7)에 기입한다.
비동기형 데이터 g를 ARF(7)에 기입한 것을 수신기(4)에 통지한다.
수신기(4)는 상기 통지를 받으면, 송신 기기(2)에 "OK Ack"을 반송한다.
한편, ARF 상태 신호 h가 "Full"이면 비동기형 데이터 g를 ARF(7)에는 기입하지 않고 폐기하며, 비동기형 데이터 g를 폐기한 것을 수신기(4)에 통지한다.
수신기(4)는 상기 통지를 받으면, 송신 기기(2)에 "Busy Ack"을 반송한다.
상기한 바와 같이 비동기형 데이터은 ARF(7)에 기입되지 않고 폐기되어도 그 패킷을 송출한 기기는 "Busy Ack"을 받으면 수신 기기(2)에는 도착했지만, Busy이므로 받아들여질 수 없다고 판단되나 재송할 수 있으므로 그 비동기형 데이터은 소실되지는 않는다.
IRF(6)에 기입된 동기형 데이터 e는 기입된 순서대로 동기형 데이터 처리 블럭(8)에 의해 판독되고 소정의 처리가 행해진다.
마찬가지로, ARF(7)에 기입된 비동기형 데이터 g는 기입된 순서대로 비동기형 데이터 처리 블럭(8)에 의해 판독되고 소정의 처리가 행해진다.
IRF(6), ARF(7)로부터 동기 데이터 a, 비동기형 데이터 b가 판독되면, 각각의 FIFO에 공간이 생기므로, 동기형 데이터 e 및 비동기형 데이터 g를 기입할 수 있다.
따라서, 통신 사이클 내에서의 동기형 데이터의 데이터 길이와 수신 개수 및 FIFO에의 기입/판독 타이밍에 대하여 IRF(6)의 용량을 설정하여 정상시에는 IRF(6)이 "Full"로 되지 않도록 함으로서 동기형 데이터가 손실되지 않고, 수신할 수 있다.
그러나 종래 기술에 따른 신호 수신장치 및 그 방법은 두 개의 FIFO를 이용하여 동기형 데이터와 비동기형 데이터를 수신함으로써 동기형 데이터가 무시되어 버려지는 것을 방지하기 위함이나 버퍼 사이즈가 두배로 커지게 됨으로써 회로 구성시 버퍼 사이즈만큼 비용이 더 드는 문제점이 있다.
따라서 본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로서, 최소한의 버퍼를 이용하여 일정 기간마다 연속적으로 수신되는 동기형 데이터를 중단하지 않고, 또 비정기적으로 수신되는 비동기형 데이터를 손상시키지 않고 데이터 처리부에 전송하도록 한 신호 수신장치를 제공하는데 그 목적이 있다.
또한, 상기와 같은 장치에 상응하는 신호 수신방법을 제공하는데 그 목적이 있다.
도 1 은 일반적인 IEEE1394 시리얼 버스를 이용한 통신 시스템의 실시예를 나타낸 도면
도 2 는 IEEE1394 시리얼 버스를 이용한 통신 시스템에 있어서의 통신 사이클의 일예를 나타낸 도면
도 3 은 종래 기술에 따른 IEEE1394 시리얼 버스를 이용한 통신 시스템의 실시예를 나타낸 블럭 구성도
도 4 는 본 발명에 따른 IEEE1394 시리얼 버스를 이용한 데이터를 수신하는 신호 수신장치의 실시예를 나타낸 블럭 구성도
도 5 는 도 4 의 상세 구성을 나타낸 블럭 구성도
도 6 은 도 4 의 플로우 챠트
도면의 주요부분에 대한 부호의 설명
110 : 송신기기 120 : IEEE1394 시리얼 버스
130 : 수신기기 131 : 수신부
131a : 분리부 132 : 제어부
132a : 카운터 132b : 비교부
132c : 제어신호 발생부 134 : 동기형 데이터 처리부
135 : 비동기형 데이터 처리부
상기와 같은 목적을 달성하기 위한 본 발명에 따른 신호 수신장치의 특징은, 송신 기기로부터 전송된 신호를 시리얼 버스를 통해 수신하여 수신된 신호의 패킷의 헤더를 검색하여 동기형 데이터과 비동기형 데이터를 분리하여 출력하는 데이터 수신부를 구비한 수신기기를 포함하여 구성된 신호 수신장치에 있어서, 상기 수신 기기는 상기 데이터 수신부에서 출력된 동기형 데이터으로부터 동기형 데이터를 카운트하여 피드백된 동기형 데이터 영역의 상태를 나타내는 신호와 비교하여 그에 따른 제어신호를 출력하는 제어수단과, 상기 제어수단의 제어신호에 따라 내부의동기형 데이터 영역의 크기가 조절되어 상기 동기형 데이터와 비동기형 데이터가 각각의 영역에 기록되는 기록수단을 포함하여 구성되는데 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 신호 수신방법의 특징은, 전자기기에서 시리얼 버스를 통해 수신된 신호를 임시 기록한 후 필요한 때에 이를 읽어들여 신호처리하는 신호 수신방법에 있어서,
상기 시리얼 버스를 통해 수신된 신호의 패킷의 헤더를 검색하여 동기형 데이터과 비동기형 데이터를 분리한 후 상기 분리된 동기형 데이터의 동기형 데이터를 카운트하고, 초기화시 일정 비율로 세팅된 동기형 데이터 영역과 비동기형 데이터 영역에 따른 상기 동기형 데이터 영역의 상태를 나타내는 신호를 피드백하고, 상기 수신된 신호가 동기형 데이터인지를 검색하여 상기 검색결과 동기형 데이터라면 상기 카운트된 동기형 데이터의 크기를 나타내는 신호와 피드백된 동기형 데이터 영역의 상태를 나타내는 신호를 비교하여 상기 비교 결과에 따라 동기형 데이터 영역의 상태를 조절하여 동기형 데이터 영역과 비동기형 데이터 영역에 상기 수신된 신호의 동기형 데이터과 비동기형 데이터를 각각 기록하는데 있다.
이하, 본 발명에 따른 신호 수신장치 및 그 방법의 바람직한 실시예에 대하여 첨부한 도면을 참조하여 설명하면 다음과 같다.
도 4 는 본 발명에 따른 IEEE1394 시리얼 버스를 이용한 데이터를 수신하는 신호 수신장치 및 그 방법의 실시예를 나타낸 블럭 구성도로서, 수신 기기(130)와 송신 기기(110) 및 상기 수신 기기(130)와 송신 기기(110)간 데이터를 입력 또는 출력하기 위한 IEEE1394 시리얼 버스(120)로 구성된다.
상기 수신 기기(130)는 상기 송신 기기(110)로부터 IEEE1394 시리얼 버스(120)를 통해 전송된 데이터를 수신한 후 동기형 데이터과 비동기형 데이터를 분리하여 출력하는 데이터 수신부(131)와, 상기 데이터 수신부(131)에서 출력된 동기형 데이터으로부터 동기형 데이터를 카운트하여 피드백된 동기형 데이터 영역의 상태를 나타내는 신호와 비교하여 그에 따른 제어신호를 출력하는 제어부(132)와, 상기 제어부(132)의 제어신호에 따라 내부의 동기형 데이터 영역의 크기가 조절되어 상기 동기형 데이터와 비동기형 데이터를 각각의 영역에 기록하는 메모리부(133)와, 상기 메모리부(133)의 동기형 데이터 영역에서 동기형 데이터를 읽어들여 그에 따른 데이터 신호처리를 하는 동기형 데이터 처리부(134)와, 상기 메모리부(133)의 비동기형 데이터 영역에서 비동기형 데이터를 읽어들여 그에 따른 데이터 신호처리를 하는 비동기형 데이터 처리부(135)로 구성된다.
도 5 는 도 4 의 상세 구성을 나타낸 블럭 구성도로서, 상기 제어부(132)는 상기 데이터 수신부(131)내 분리부(131a)에서 분리된 데이터중 동기형 데이터를 카운트하는 카운터(132a)와, 상기 카운터(132a)에서 카운트된 신호와 상기 메모리부(133)에서 피드백된 동기형 데이터 영역의 상태를 나타내는 신호를 비교하여 그 결과신호를 출력하는 비교부(132b)와, 상기 비교부(132b)의 비교신호에 따라 제어신호를 발생하는 제어신호 발생부(132c)로 구성되고, 데이터 수신부(131)는 상기 IEEE1394 시리얼 버스(120)를 통해 수신된 신호의 패킷의 헤더로부터 동기형 데이터과 비동기형 데이터를 분리하는 분리부(131a)를 포함하여 구성된다.
도 6 은 도 4 의 플로우 챠트이다.
이와 같이 구성된 본 발명에 따른 신호 수신장치 및 그 방법에 대하여 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
송신 기기(110) 및 수신 기기(130)는 상기한 바와 같이 디지털 VTR, 모니터, 퍼스널 컴퓨터 등이고, 각각의 1개 이상의 입출력 포트(미도시)는 데이터를 입력 또는 출력하기 위한 트위스트 페어 케이블인 IEEE1394 시리얼 버스(120)로 접속되어 있다.
또한, 여기서는 통신 시스템내의 1개의 기기가 다른 1개의 기기로부터 데이터를 수신하는 경우를 도시했으나, 예를 들면 도 1 에 도시된 바와 같이 기기 A 또는 C에서는 1개의 기기가 동일 통신 사이클 내에서 다른 2개 이상의 기기로부터 데이터를 수신하는 경우나 데이터의 송신과 수신을 행하는 경우도 있다.
그리고 메모리부(133)내 동기형 데이터 영역과 비동기형 데이터 영역의 크기는 초기화시 기설정된 비율로 세팅된 후 제어부(132)로 피드백된다.
먼저, 송신 기기(110)로부터 송신된 신호는 IEEE1394 시리얼 버스(120)를 통해 수신 기기(130)로 입력된다.
그러면 수신 기기(130)내 데이터 수신부(131)는 상기 IEEE1394 시리얼 버스(120)를 통해 입력되는 신호를 수신하여 그에 따른 수신신호(c)를 출력한다(S1).
즉 데이터 수신부(131)내 분리부(131a)는 상기 IEEE1394 시리얼 버스(120)를 통해 입력되는 신호의 패킷의 헤더를 검색하여 동기형 데이터과 비동기형 데이터를 분리하여 출력한다.
그러면 제어부(132)는 상기 데이터 수신부(131)에서 출력된 수신신호(c)에 따라 동기형 데이터를 소정 주기마다 카운트한 후 동기형 데이터 또는 비동기형 데이터를 기록하기 위한 제어신호(j)를 출력한다.
즉 제어부(132)내 카운터(132a)는 상기 수신신호(c)에 포함된 동기형 데이터를 카운트한다(S2).
그리고 제어부(132)는 상기 기록하고자하는 신호를 검색하여 동기형 데이터 여부를 판단한다(S3).
상기 검색 결과 동기형 데이터라면 비교부(132b)는 카운트된 신호와 상기 초기화시 일정 비율로 세팅된 메모리부(133)내 동기형 데이터 영역과 비동기형 데이터 영역의 상태를 나타내는 피드백된 신호(i)를 비교하여 그 비교 결과에 따른 신호를 출력한다(S4).
이에 따라 제어신호 발생부(132c)는 상기 비교 결과 카운트된 신호가 피드백된 신호(i)보다 작다면 동기형 데이터를 기록하기 위한 제어신호를 출력하여 상기 메모리부(133)내 동기형 데이터 영역에 동기형 데이터를 기록한다(S5).
아울러 제어신호 발생부(132c)는 상기 비교 결과 카운트된 신호가 피드백된 신호(i)보다 크다면 비동기형 데이터 영역을 체크하여 비동기형 데이터 영역이 풀(full)이라면 Ack-Busy 신호를 송출한다(S6, S7).
그리고 제어신호 발생부(132c)는 상기 비동기형 데이터 영역이 풀(full)이라면 비동기형 데이터를 거절하기 위한 신호를 출력하고, 동기형 데이터 영역을 확장하기 위한 제어신호를 출력한다(S8, S9).
이에 따라 메모리부(133)는 상기 제어신호 발생부(132c)의 제어신호에 따라 내부의 동기형 데이터 영역을 비동기형 데이터 영역으로 소정 크기만큼 확장한다.
이후 제어부(132)는 상기 동기형 데이터를 상기 확장된 메모리부(133)내 동기형 영역에 기록한다.
그러면 동기형 데이터 처리부(134)는 상기 메모리부(133)의 동기형 데이터 영역에 기록된 동기형 데이터(a)를 필요한 시간에 읽어 신호처리하여 출력한다.
이후 메모리부(133)는 상기 동기형 데이터 영역을 체크하여 상기 동기형 데이터 영역의 상태를 나타내는 신호(i)를 상기 제어부(132)로 피드백한다.
그러면 제어부(132)는 상기와 같은 과정을 거쳐 상기 피드백된 동기형 데이터 영역의 상태를 나타내는 신호와 연속적으로 수신부(131)를 통해 수신되는 신호의 동기형 데이터내 동기형 데이터의 카운트된 신호를 비교하여 그에 따라 상기 메모리부(133)내 동기형 데이터 영역의 상태를 조절하도록 제어하여 동기형 데이터를 기록한다.
한편, 상기 S3 단계에서의 검색 결과 비동기형 데이터이라면 제어부(132)는 상기 메모리부(133)내 동기형 데이터 영역이 풀(full)인가를 검색하여 풀(full)이라면 비동기형 데이터 영역이 풀(full)인가를 검색하여 상기 검색 결과 풀(full)이라면 제어부(132)는 Ack-Busy 신호를 송출한 후 상기의 과정을 반복한다(S11~S13).
아울러 제어부(132)는 상기 검색 결과 메모리부(133)내 동기형 데이터 영역이 풀(full)이 아니라면 상기 메모리부(133)내 비동기형 데이터 영역을 확장하기 위한 제어신호를 출력한다.
그러면 메모리부(133)는 상기 제어부(132)의 제어신호에 따라 비동기형 데이터 영역을 동기형 데이터 영역으로 소정 크기만큼 확장한다(S14).
이후 제어부(132)는 상기 비동기형 데이터를 상기 메모리부(133)내 확장된 비동기형 데이터 영역에 기록한다.
그러면 비동기형 데이터 처리부(135)는 상기 메모리부(133)의 비동기형 데이터 영역에 기록된 비동기형 데이터(b)를 필요한 시간에 읽어들여 그에 따라 신호처리하여 출력한다.
이후 메모리부(133)는 상기 동기형 데이터 영역을 체크하여 상기 동기형 데이터 영역을 나타내는 신호(i)를 상기 제어부(132)로 피드백한다.
그러면 제어부(132)는 상기와 같은 과정을 거쳐 상기 피드백된 동기형 데이터 영역의 상태를 나타내는 신호와 연속적으로 수신부(131)를 통해 수신되는 신호에 포함된 동기형 데이터내 동기형 데이터의 카운트된 신호를 비교하여 그에 따라 상기 메모리부(133)내 비동기형 데이터 영역의 상태를 조절하도록 제어하여 비동기형 데이터를 기록한다.
이상에서 설명한 바와 같이 본 발명에 따른 신호 수신장치 및 그 방법은 최소한의 버퍼를 이용하여 일정 기간마다 연속적으로 수신되는 동기형 데이터를 중단하지 않고, 또 비정기적으로 수신되는 비동기형 데이터를 손상시키지 않고 데이터 처리부에 전송할 수 있는 효과가 있다.

Claims (6)

  1. 송신 기기로부터 전송된 신호를 시리얼 버스를 통해 수신하여 수신된 신호의 패킷의 헤더를 검색하여 동기형 데이터과 비동기형 데이터를 분리하여 출력하는 데이터 수신부를 구비한 수신기기를 포함하여 구성된 신호 수신장치에 있어서,
    상기 수신 기기는
    하나의 메모리내에 동기형 데이터영역과 비동기형 데이터 영역을 분리설치함과 동시에 이들 데이터 영역의 크기가 가변되게 기록 가능한 메모리 수단과,
    상기 메모리 수단의 동기형 데이터 영역 또는 비동기형 데이터 영역의 저장상태를 나타내는 신호와 상기 데이터 수신부에서 출력된 동기형 데이터 또는 비동기형 데이터를 카운트한 그 카운트 크기를 비교하고 그 비교값에 따라 동기형 데이터 영역이 비동기형 데이터 영역으로 또는 비동기 데이터 영역이 동기형 데이터 영역으로 확장되도록 데이터 영역의 크기를 조절하기 위한 제어신호를 출력하는 제어수단을 포함하여 구성함을 특징으로 하는 신호수신장치.
  2. 제 1 항에 있어서,
    상기 제어수단은
    상기 데이터 수신부내 분리부에서 분리된 데이터중 동기형 데이터를 카운트하는 카운터와;
    상기 카운터에서 카운트된 신호와 상기 기록수단에서 피드백된 메모리 내의동기형 데이터 영역의 상태를 나타내는 신호를 비교하여 그 결과신호를 출력하는 비교부와;
    상기 비교부의 비교신호에 따라 제어신호를 발생하는 제어신호 발생부를 포함하여 구성된 것을 특징으로 하는 신호 수신장치.
  3. 전자기기에서 시리얼 버스를 통해 수신된 신호를 임시 기록한 후 필요한 때에 이를 읽어들여 신호처리하는 신호 수신방법에 있어서,
    상기 시리얼 버스를 통해 수신된 신호의 패킷의 헤더를 검색하여 동기형 데이터과 비동기형 데이터를 분리하는 단계와;
    상기 분리된 동기형 데이터의 동기형 데이터를 카운트하는 단계와;
    초기화시 일정 비율로 세팅된 메모리 내의 동기형 데이터 영역과 비동기형 데이터 영역에 따른 상기 동기형 데이터 영역의 상태를 나타내는 신호를 피드백하는 단계와;
    상기 수신된 신호가 동기형 데이터인지를 검색하는 단계와;
    상기 검색결과 동기형 데이터라면 상기 카운트된 동기형 데이터의 크기를 나타내는 신호와 피드백된 메모리 내의 동기형 데이터 영역의 상태를 나타내는 신호를 비교하는 단계와;
    상기 비교 결과에 따라 상기 동기형 데이터 영역의 상태를 조절하는 단계와;
    상기 조절된 동기형 데이터 영역과 비동기형 데이터 영역에 상기 수신된 신호의 동기형 데이터과 비동기형 데이터를 각각 기록하는 단계로 이루어짐을 특징으로 하는 신호 수신방법.
  4. 제 3 항에 있어서,
    상기 검색 단계는
    상기 수신된 신호가 동기형 데이터가 아니라면 동기형 데이터 영역이 풀(full)인가를 검색하는 단계와;
    상기 검색 결과 동기형 데이터 영역이 풀(full)이라면 비동기형 데이터 영역이 풀(full)인가를 검색하는 단계와;
    상기 비동기형 데이터 영역이 풀(full)이라면 비동기형 데이터의 수신을 차단하는 신호를 송출하는 단계와;
    상기 동기형 데이터 영역이 풀(full)이 아니라면 비동기형 데이터 영역을 동기형 데이터 영역으로 확장하여 비동기형 데이터를 기록하는 단계와;
    상기 비동기형 데이터의 수신을 차단하는 신호를 송출한 후 재차 동기형 데이터 영역이 풀(full)인가를 검색하여 상기의 과정을 반복하는 단계를 더 포함하여 이루어짐을 특징으로 하는 신호 수신방법.
  5. 제 3 항에 있어서,
    상기 조절 단계는
    상기 비교 결과 피드백된 동기형 데이터 영역의 상태를 나타내는 신호가 카운트된 동기형 데이터의 크기를 나타내는 신호보다 크다면 수신된 신호의 동기형데이터를 동기형 데이터 영역에 기록하는 단계와;
    상기 비교 결과 비드백된 동기형 데이터 영역의 상태를 나타낸 신호가 카운트된 동기형 데이터의 크기를 나타내는 신호보다 작다면 비동기형 데이터 영역이 풀(full)인가를 검색하는 단계와;
    상기 검색 결과 비동기형 데이터 영역이 풀(full)이라면 비동기형 데이터의 수신을 차단하는 신호를 송출하여 비동기형 데이터를 거절하고 동기형 데이터 영역을 비동기형 데이터 영역으로 확장하는 단계와;
    상기 검색 결과 비동기형 데이터 영역이 풀(full)이 아니라면 동기형 데이터 영역을 비동기형 데이터 영역으로 확장하는 단계를 더 포함하여 이루어짐을 특징으로 하는 신호 수신방법.
  6. 제 3 항에 있어서,
    상기 피드백 단계는
    상기 수신되는 신호가 연속적으로 전송되는 경우 상기 조절 단계에서 조절된 동기형 데이터 영역의 상태 변화에 따른 신호를 상기 제어수단으로 출력하는 단계를 더 포함하여 이루어짐을 특징으로 하는 신호 수신방법.
KR1019980004030A 1998-02-11 1998-02-11 신호수신장치및그방법 KR100308020B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980004030A KR100308020B1 (ko) 1998-02-11 1998-02-11 신호수신장치및그방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980004030A KR100308020B1 (ko) 1998-02-11 1998-02-11 신호수신장치및그방법

Publications (2)

Publication Number Publication Date
KR19990069644A KR19990069644A (ko) 1999-09-06
KR100308020B1 true KR100308020B1 (ko) 2001-10-19

Family

ID=37530511

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980004030A KR100308020B1 (ko) 1998-02-11 1998-02-11 신호수신장치및그방법

Country Status (1)

Country Link
KR (1) KR100308020B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190138772A (ko) 2017-04-11 2019-12-16 미쓰이가가쿠 아그로 가부시키가이샤 피리돈 화합물 및 그것을 유효성분으로 하는 농원예용 살균제

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190138772A (ko) 2017-04-11 2019-12-16 미쓰이가가쿠 아그로 가부시키가이샤 피리돈 화합물 및 그것을 유효성분으로 하는 농원예용 살균제

Also Published As

Publication number Publication date
KR19990069644A (ko) 1999-09-06

Similar Documents

Publication Publication Date Title
KR100373283B1 (ko) 신호수신장치
US6463060B1 (en) Signal processing circuit
EP0796018A2 (en) Packet multiplexing system
US7936792B2 (en) Method and circuit for asynchronous transmission
US6363428B1 (en) Apparatus for and method of separating header information from data in an IEEE 1394-1995 serial bus network
EP1011041B1 (en) Data transfer apparatus, data transfer system and recording medium
TW380341B (en) Electronic apparatus, information transmitting method thereof, and storing medium
EP1102489A1 (en) Image switching device and image outputting devices
US6823137B2 (en) Optical line protection device and optical line protection method
KR100308020B1 (ko) 신호수신장치및그방법
US4531211A (en) Multiplexer for bit oriented protocol data link control
EP1432160B1 (en) Method and system for handling data between a clock and data recovery circuit and a data processing unit in asynchronous networks
EP0147086B1 (en) Multiplexer and demultiplexer for bit oriented protocol data link control
JPH11215143A (ja) データ通信装置及び方法
JPH09270779A (ja) データ同期方式
KR100231286B1 (ko) 패킷 라우터장치
JP3189571B2 (ja) データ処理装置
US6151303A (en) Method of asynchronous transfer mode (ATM) switching and an ATM switching equipment
JP3456009B2 (ja) 通信方式
KR100313769B1 (ko) 등시성 데이터 제어방법
JP2742314B2 (ja) クロックの整合方法及び装置
KR19990069726A (ko) 비대칭디지털 가입자라인 다중화 전송장치의 에이티엠셀 버스제어장치
JP2001077829A (ja) ネットワークデータ通信装置及びネットワークデータ通信方法
JPH0448839A (ja) 受信データ同期回路
JPH0230247A (ja) 優先順位識別方式

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080618

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee