KR100308020B1 - apparatus and method for receiving signals - Google Patents
apparatus and method for receiving signals Download PDFInfo
- Publication number
- KR100308020B1 KR100308020B1 KR1019980004030A KR19980004030A KR100308020B1 KR 100308020 B1 KR100308020 B1 KR 100308020B1 KR 1019980004030 A KR1019980004030 A KR 1019980004030A KR 19980004030 A KR19980004030 A KR 19980004030A KR 100308020 B1 KR100308020 B1 KR 100308020B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- data area
- synchronous data
- data
- synchronous
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/40052—High-speed IEEE 1394 serial bus
- H04L12/40058—Isochronous transmission
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
- G06F13/4295—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using an embedded synchronisation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/40006—Architecture of a communication node
- H04L12/40032—Details regarding a bus interface enhancer
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0012—High speed serial bus, e.g. IEEE P1394
Abstract
Description
본 발명은 통신 제어버스로 접속된 복수의 전자 기기간에 데이터 통신 시스템에 관한 것으로, 특히 최소한의 버퍼를 이용하여 일정 기간마다 연속적으로 수신되는 동기형 데이터를 중단하지 않고, 또 비정기적으로 수신되는 비동기형 데이터를 손상시키지 않고 데이터 처리부에 전송하기 위한 신호 수신장치 및 그 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a data communication system between a plurality of electronic devices connected by a communication control bus. In particular, the present invention relates to an asynchronous communication that is received at irregular intervals without interrupting synchronous data continuously received at a predetermined period using a minimum buffer. The present invention relates to a signal receiver and a method for transmitting the data to a data processor without damaging the data.
IEEE1394 시리얼 버스와 같은 제어 신호와 정보 신호를 혼재시킬 수 있는 통신 제어 버스에 의해 복수의 전자 기기(이하 기기라 약칭함)를 접속하고, 이들 기기간에 정보 신호 및 제어 신호를 통신하는 시스템이 고려되고 있다.A system for connecting a plurality of electronic devices (hereinafter abbreviated as devices) by a communication control bus capable of mixing control signals and information signals such as an IEEE1394 serial bus, and communicating information signals and control signals between these devices is considered. have.
또한, 상기 노드 ID의 할당 순서를 포함하는 IEEE1394 시리얼 버스의 상세한 것은 IEEE1394 시리얼 버스 사양서로서 공개(1995년 12월 12일 발행)되어 있다.In addition, the details of the IEEE1394 serial bus including the node ID assignment procedure are published (December 12, 1995) as an IEEE1394 serial bus specification sheet.
이하, 종래 기술에 따른 신호 수신장치 및 그 방법에 대하여 첨부한 도면을 참조하여 설명하면 다음과 같다.Hereinafter, a signal receiver and a method according to the related art will be described with reference to the accompanying drawings.
도 1 은 일반적인 IEEE1394 시리얼 버스를 이용한 통신 시스템의 실시예를 나타낸 도면이고, 도 2 는 IEEE1394 시리얼 버스를 이용한 통신 시스템에 있어서의 통신 사이클의 일예를 나타낸 도면이다.1 is a diagram showing an embodiment of a communication system using a general IEEE1394 serial bus, and FIG. 2 is a diagram showing an example of a communication cycle in a communication system using the IEEE1394 serial bus.
도 1 을 참조하면, 기기 A-B간, A-C간, C-D간, C-E간은 IEEE1394 시리얼 버스의 트위스트 페어 케이블에 의해 접속되어 있다.Referring to Fig. 1, devices A-B, A-C, C-D, and C-E are connected by twisted pair cables of the IEEE1394 serial bus.
이들 기기는 예를 들면 디지털 VTR, 튜너, 모니터, 퍼스널 컴퓨터 등이다.These devices are, for example, digital VTRs, tuners, monitors, personal computers, and the like.
각 기기는 트위스트 페어 케이블로부터 입력되는 정보 신호 및 제어 신호를 중단하는 기능을 갖고 있으므로, 상기 시스템은 각 기기가 공통의 IEEE1394 시리얼 버스에 접속되어 있는 시스템과 등화이다.Since each device has a function of interrupting an information signal and a control signal input from a twisted pair cable, the system is equalized to a system in which each device is connected to a common IEEE1394 serial bus.
버스를 공유하는 있는 기기 A~E간에 있어서의 데이터 전송은 도 2 에 도시된 바와 같이 소정의 통신 사이클(예를 들면 125μsec)마다 시분할 다중에 의해 행해진다.Data transfer between devices A to E that share a bus is performed by time division multiplexing every predetermined communication cycle (e.g., 125 mu sec) as shown in FIG.
버스상에 있어서의 통신 사이클의 관리는 사이클 마스터라 불리는 소정의 기기, 예를 들면 기기 A가 통신 사이클의 개시인 것을 나타내는 동기 패킷(사이클 스타트 패킷)을 패스상의 다른 기기에 전송함으로써 행해진다.Management of the communication cycle on the bus is performed by sending a synchronization device (cycle start packet) indicating that a predetermined device called a cycle master, for example, device A is at the start of a communication cycle, to another device on the path.
그리고, 이에 따라 그 통신 사이클에서의 데이터 전송이 개시된다.Then, data transmission in the communication cycle is started.
1통신 사이클중에 전송되는 데이터의 형태는 비디오 데이터나 오디오 데이터 등의 동기형 데이터(Isochronous Data)와, 기기의 조작 커맨드 등의 비동기형 데이터(Asynchronous Data)의 2종류이다.There are two types of data transmitted in one communication cycle: synchronous data such as video data and audio data, and asynchronous data such as operation commands of a device.
그리고 동기형 데이터의 패킷(이하, 동기형 데이터이라 약칭함)이 비동기형 데이터의 패킷(이하 비동기형 데이터이라 약칭함)보다 우선적으로 전송된다.A packet of synchronous data (hereinafter abbreviated as synchronous data) is transmitted preferentially over a packet of asynchronous data (hereinafter abbreviated as asynchronous data).
동기형 데이터 각각에 채널 번호 1, 2, 3, …을 부여함으로써 복수의 동기형 데이터를 구별할 수 있다.Channel number 1, 2, 3,... It is possible to distinguish a plurality of synchronous data by providing.
동기형 데이터를 송신하고자 하는 모든 기기가 동기형 데이터를 송신한 후에, 다음 사이클 스타트 패킷까지의 기간이 비동기형 데이터의 전송에 사용된다.After all the devices which wish to transmit the synchronous data transmit the synchronous data, the period until the next cycle start packet is used for the transmission of the asynchronous data.
또한 도 2 에서는 1통신 사이클내에 1개의 동기형 데이터만을 도시했다.2 shows only one synchronous data in one communication cycle.
동기형 데이터은 송신 기기가 송신하고자 하는 데이터를 모두 송신할 때까지는 매 통신 사이클이 연속적으로 송신된다.Synchronous data is transmitted continuously every communication cycle until the transmitting device transmits all data to be transmitted.
한편, 비동기형 데이터은 필요에 따라 단발적으로 송신된다.On the other hand, asynchronous data is transmitted once as needed.
비동기형 데이터은 어떤 통신 사이클에서 송신이 가능하지 않아도 일정 시간내에 송신 가능하면 문제는 없지만, 동기형 데이터은 매 사이클 누락없이 전송되어야만 한다.Although asynchronous data can be transmitted within a certain time even if it is not possible to transmit in any communication cycle, there is no problem, but synchronous data must be transmitted without missing every cycle.
버스에 접속되어 있는 각 기기는 동기형 데이터에 기입되어 있는 채널 번호로부터 자기앞의 동기형 데이터를 식별하고, 비동기형 데이터에 기입되어 있는 노드 ID(각 기기의 물리 어드레스)로부터 자기앞의 비동기형 데이터를 식별한다.Each device connected to the bus identifies the synchronous data in front of itself from the channel number written in the synchronous data and the asynchronous data in front of itself from the node ID (physical address of each device) written in the asynchronous data. To identify.
도 3 은 종래 기술에 따른 IEEE1394 시리얼 버스를 이용한 통신 시스템의 실시예를 나타낸 블럭 구성도로서, 송신 기기(2)가 송신한 데이터는 통신 케이블(3)을 경유하여 수신 기기(1)의 수신기(4)에 입력된다.3 is a block diagram showing an embodiment of a communication system using the IEEE1394 serial bus according to the prior art, in which data transmitted from the transmitting device 2 is transmitted to the receiver of the receiving device 1 via the communication cable 3; 4) is entered.
수신 기기(1)는 수신된 비동기형 데이터를 세퍼레이터(5)로 전송한다.The receiving device 1 transmits the received asynchronous data to the separator 5.
세퍼레이터(5)는 패킷의 헤더에 기입되어 있는 패킷 식별 코드로부터 동기형 데이터과 비동기형 데이터를 식별한다.The separator 5 identifies synchronous data and asynchronous data from the packet identification code written in the header of the packet.
그리고 Isochronous Receive FIFO(이하 IRF라 약칭함;6)로부터 입력되는 IRF 상태 신호 f가 "Full"이 아니면 동기형 데이터 e를 IRF(6)에 기입한다.If the IRF status signal f input from the Isochronous Receive FIFO (hereinafter abbreviated as IRF) 6 is not "Full", the synchronous data e is written to the IRF6.
또, Asynchronous Receive FIFO(이하 ARF라 약칭함;7)로부터 입력되는 ARF상태 신호 h가 "Full"이 아니면 비동기형 데이터 g를 ARF(7)에 기입한다.If the ARF status signal h input from the Asynchronous Receive FIFO (hereinafter abbreviated to ARF 7) is not "Full", asynchronous data g is written into the ARF7.
비동기형 데이터 g를 ARF(7)에 기입한 것을 수신기(4)에 통지한다.The receiver 4 is notified that the asynchronous data g has been written to the ARF 7.
수신기(4)는 상기 통지를 받으면, 송신 기기(2)에 "OK Ack"을 반송한다.The receiver 4 returns "OK Ack" to the transmitting apparatus 2 when receiving the said notification.
한편, ARF 상태 신호 h가 "Full"이면 비동기형 데이터 g를 ARF(7)에는 기입하지 않고 폐기하며, 비동기형 데이터 g를 폐기한 것을 수신기(4)에 통지한다.On the other hand, if the ARF status signal h is "Full", the asynchronous data g is discarded without writing to the ARF 7, and the receiver 4 is notified that the asynchronous data g has been discarded.
수신기(4)는 상기 통지를 받으면, 송신 기기(2)에 "Busy Ack"을 반송한다.Upon receiving the notification, the receiver 4 returns "Busy Ack" to the transmitting device 2.
상기한 바와 같이 비동기형 데이터은 ARF(7)에 기입되지 않고 폐기되어도 그 패킷을 송출한 기기는 "Busy Ack"을 받으면 수신 기기(2)에는 도착했지만, Busy이므로 받아들여질 수 없다고 판단되나 재송할 수 있으므로 그 비동기형 데이터은 소실되지는 않는다.As described above, even if the asynchronous data is discarded without being written to the ARF 7, the device sending the packet arrives at the receiving device 2 when receiving the "Busy Ack", but is determined to be unacceptable because it is busy, but cannot be retransmitted. Therefore, the asynchronous data is not lost.
IRF(6)에 기입된 동기형 데이터 e는 기입된 순서대로 동기형 데이터 처리 블럭(8)에 의해 판독되고 소정의 처리가 행해진다.The synchronous data e written in the IRF 6 is read by the synchronous data processing block 8 in the order of writing and predetermined processing is performed.
마찬가지로, ARF(7)에 기입된 비동기형 데이터 g는 기입된 순서대로 비동기형 데이터 처리 블럭(8)에 의해 판독되고 소정의 처리가 행해진다.Similarly, the asynchronous data g written in the ARF 7 is read by the asynchronous data processing block 8 in the order of writing and predetermined processing is performed.
IRF(6), ARF(7)로부터 동기 데이터 a, 비동기형 데이터 b가 판독되면, 각각의 FIFO에 공간이 생기므로, 동기형 데이터 e 및 비동기형 데이터 g를 기입할 수 있다.When the synchronous data a and the asynchronous data b are read from the IRF 6 and the ARF 7, space is created in each FIFO, so that the synchronous data e and the asynchronous data g can be written.
따라서, 통신 사이클 내에서의 동기형 데이터의 데이터 길이와 수신 개수 및 FIFO에의 기입/판독 타이밍에 대하여 IRF(6)의 용량을 설정하여 정상시에는 IRF(6)이 "Full"로 되지 않도록 함으로서 동기형 데이터가 손실되지 않고, 수신할 수 있다.Therefore, the capacity of the IRF 6 is set for the data length, the number of receptions of the synchronous data in the communication cycle, and the timing of writing / reading to the FIFO so that the IRF 6 does not become " Full " in normal operation. Type data is not lost and can be received.
그러나 종래 기술에 따른 신호 수신장치 및 그 방법은 두 개의 FIFO를 이용하여 동기형 데이터와 비동기형 데이터를 수신함으로써 동기형 데이터가 무시되어 버려지는 것을 방지하기 위함이나 버퍼 사이즈가 두배로 커지게 됨으로써 회로 구성시 버퍼 사이즈만큼 비용이 더 드는 문제점이 있다.However, the signal receiver and the method according to the prior art use the two FIFOs to receive the synchronous data and the asynchronous data to prevent the synchronous data from being discarded, but the buffer size is doubled so that the circuit is doubled. There is a problem in that the cost is as much as the buffer size in the configuration.
따라서 본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로서, 최소한의 버퍼를 이용하여 일정 기간마다 연속적으로 수신되는 동기형 데이터를 중단하지 않고, 또 비정기적으로 수신되는 비동기형 데이터를 손상시키지 않고 데이터 처리부에 전송하도록 한 신호 수신장치를 제공하는데 그 목적이 있다.Accordingly, the present invention has been made to solve the above problems, without interrupting the synchronous data continuously received at a certain period using a minimum buffer, and without damaging the asynchronous data received at irregular intervals It is an object of the present invention to provide a signal receiver for transmitting to a data processor.
또한, 상기와 같은 장치에 상응하는 신호 수신방법을 제공하는데 그 목적이 있다.Another object of the present invention is to provide a signal receiving method corresponding to the above apparatus.
도 1 은 일반적인 IEEE1394 시리얼 버스를 이용한 통신 시스템의 실시예를 나타낸 도면1 illustrates an embodiment of a communication system using a general IEEE1394 serial bus.
도 2 는 IEEE1394 시리얼 버스를 이용한 통신 시스템에 있어서의 통신 사이클의 일예를 나타낸 도면2 is a diagram illustrating an example of a communication cycle in a communication system using the IEEE1394 serial bus.
도 3 은 종래 기술에 따른 IEEE1394 시리얼 버스를 이용한 통신 시스템의 실시예를 나타낸 블럭 구성도3 is a block diagram illustrating an embodiment of a communication system using an IEEE1394 serial bus according to the prior art.
도 4 는 본 발명에 따른 IEEE1394 시리얼 버스를 이용한 데이터를 수신하는 신호 수신장치의 실시예를 나타낸 블럭 구성도4 is a block diagram illustrating an embodiment of a signal receiving apparatus for receiving data using an IEEE1394 serial bus according to the present invention.
도 5 는 도 4 의 상세 구성을 나타낸 블럭 구성도5 is a block diagram showing the detailed configuration of FIG.
도 6 은 도 4 의 플로우 챠트6 is a flowchart of FIG. 4.
도면의 주요부분에 대한 부호의 설명Explanation of symbols for main parts of the drawings
110 : 송신기기 120 : IEEE1394 시리얼 버스110: transmitter 120: IEEE1394 serial bus
130 : 수신기기 131 : 수신부130 receiver 131 receiver
131a : 분리부 132 : 제어부131a: separation unit 132: control unit
132a : 카운터 132b : 비교부132a: counter 132b: comparison unit
132c : 제어신호 발생부 134 : 동기형 데이터 처리부132c: control signal generator 134: synchronous data processor
135 : 비동기형 데이터 처리부135: asynchronous data processing unit
상기와 같은 목적을 달성하기 위한 본 발명에 따른 신호 수신장치의 특징은, 송신 기기로부터 전송된 신호를 시리얼 버스를 통해 수신하여 수신된 신호의 패킷의 헤더를 검색하여 동기형 데이터과 비동기형 데이터를 분리하여 출력하는 데이터 수신부를 구비한 수신기기를 포함하여 구성된 신호 수신장치에 있어서, 상기 수신 기기는 상기 데이터 수신부에서 출력된 동기형 데이터으로부터 동기형 데이터를 카운트하여 피드백된 동기형 데이터 영역의 상태를 나타내는 신호와 비교하여 그에 따른 제어신호를 출력하는 제어수단과, 상기 제어수단의 제어신호에 따라 내부의동기형 데이터 영역의 크기가 조절되어 상기 동기형 데이터와 비동기형 데이터가 각각의 영역에 기록되는 기록수단을 포함하여 구성되는데 있다.A feature of a signal receiving apparatus according to the present invention for achieving the above object is to receive a signal transmitted from a transmitting device through a serial bus to search the header of the packet of the received signal to separate the synchronous and asynchronous data A signal receiving device comprising a receiver having a data receiving unit for outputting a signal, the receiving device comprising: a signal indicating a state of a synchronous data area fed back by counting synchronous data from the synchronous data output from the data receiving unit; A control means for outputting a control signal according to the control signal, and a recording means for adjusting the size of the internal synchronous data area according to the control signal of the control means so that the synchronous data and the asynchronous data are recorded in each area. It is configured to include.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 신호 수신방법의 특징은, 전자기기에서 시리얼 버스를 통해 수신된 신호를 임시 기록한 후 필요한 때에 이를 읽어들여 신호처리하는 신호 수신방법에 있어서,In the signal receiving method according to the present invention for achieving the above object, in the signal receiving method of temporarily recording a signal received through the serial bus in the electronic device and then read it when necessary to process the signal,
상기 시리얼 버스를 통해 수신된 신호의 패킷의 헤더를 검색하여 동기형 데이터과 비동기형 데이터를 분리한 후 상기 분리된 동기형 데이터의 동기형 데이터를 카운트하고, 초기화시 일정 비율로 세팅된 동기형 데이터 영역과 비동기형 데이터 영역에 따른 상기 동기형 데이터 영역의 상태를 나타내는 신호를 피드백하고, 상기 수신된 신호가 동기형 데이터인지를 검색하여 상기 검색결과 동기형 데이터라면 상기 카운트된 동기형 데이터의 크기를 나타내는 신호와 피드백된 동기형 데이터 영역의 상태를 나타내는 신호를 비교하여 상기 비교 결과에 따라 동기형 데이터 영역의 상태를 조절하여 동기형 데이터 영역과 비동기형 데이터 영역에 상기 수신된 신호의 동기형 데이터과 비동기형 데이터를 각각 기록하는데 있다.A synchronous data area configured to search for a header of a packet of a signal received through the serial bus, separate synchronous data and asynchronous data, count synchronous data of the separated synchronous data, and set a predetermined ratio at initialization And feeding back a signal indicating the state of the synchronous data area according to the asynchronous data area, searching whether the received signal is synchronous data, and if the search result is synchronous data, indicating the size of the counted synchronous data. A signal is compared with a signal indicating a state of the fed back synchronous data area, and the state of the synchronous data area is adjusted according to the comparison result to synchronize the synchronous data with the synchronous data of the received signal in the synchronous data area and the asynchronous data area. To record each data.
이하, 본 발명에 따른 신호 수신장치 및 그 방법의 바람직한 실시예에 대하여 첨부한 도면을 참조하여 설명하면 다음과 같다.Hereinafter, a preferred embodiment of a signal receiving apparatus and method according to the present invention will be described with reference to the accompanying drawings.
도 4 는 본 발명에 따른 IEEE1394 시리얼 버스를 이용한 데이터를 수신하는 신호 수신장치 및 그 방법의 실시예를 나타낸 블럭 구성도로서, 수신 기기(130)와 송신 기기(110) 및 상기 수신 기기(130)와 송신 기기(110)간 데이터를 입력 또는 출력하기 위한 IEEE1394 시리얼 버스(120)로 구성된다.Figure 4 is a block diagram showing an embodiment of a signal receiving apparatus and method for receiving data using an IEEE1394 serial bus according to the present invention, the receiving device 130, the transmitting device 110 and the receiving device 130 And an IEEE1394 serial bus 120 for inputting or outputting data between the transmitting device 110 and the transmitting device 110.
상기 수신 기기(130)는 상기 송신 기기(110)로부터 IEEE1394 시리얼 버스(120)를 통해 전송된 데이터를 수신한 후 동기형 데이터과 비동기형 데이터를 분리하여 출력하는 데이터 수신부(131)와, 상기 데이터 수신부(131)에서 출력된 동기형 데이터으로부터 동기형 데이터를 카운트하여 피드백된 동기형 데이터 영역의 상태를 나타내는 신호와 비교하여 그에 따른 제어신호를 출력하는 제어부(132)와, 상기 제어부(132)의 제어신호에 따라 내부의 동기형 데이터 영역의 크기가 조절되어 상기 동기형 데이터와 비동기형 데이터를 각각의 영역에 기록하는 메모리부(133)와, 상기 메모리부(133)의 동기형 데이터 영역에서 동기형 데이터를 읽어들여 그에 따른 데이터 신호처리를 하는 동기형 데이터 처리부(134)와, 상기 메모리부(133)의 비동기형 데이터 영역에서 비동기형 데이터를 읽어들여 그에 따른 데이터 신호처리를 하는 비동기형 데이터 처리부(135)로 구성된다.The receiving device 130 receives data transmitted from the transmitting device 110 via the IEEE1394 serial bus 120, and then separates and outputs synchronous data and asynchronous data, and the data receiving unit. A control unit 132 for counting the synchronous data from the synchronous data output at 131 and comparing the signal with the signal indicating the state of the fed back synchronous data area and outputting a control signal according to the control; The size of the internal synchronous data area is adjusted according to the signal so as to record the synchronous data and the asynchronous data in each area, and the synchronous data area of the synchronous data area of the memory unit 133. The synchronous data processor 134 reads data and performs data signal processing accordingly, and the asynchronous data area of the memory unit 133 is asynchronous. It reads data consists of an asynchronous data processing unit 135 to the data signal processing thereof.
도 5 는 도 4 의 상세 구성을 나타낸 블럭 구성도로서, 상기 제어부(132)는 상기 데이터 수신부(131)내 분리부(131a)에서 분리된 데이터중 동기형 데이터를 카운트하는 카운터(132a)와, 상기 카운터(132a)에서 카운트된 신호와 상기 메모리부(133)에서 피드백된 동기형 데이터 영역의 상태를 나타내는 신호를 비교하여 그 결과신호를 출력하는 비교부(132b)와, 상기 비교부(132b)의 비교신호에 따라 제어신호를 발생하는 제어신호 발생부(132c)로 구성되고, 데이터 수신부(131)는 상기 IEEE1394 시리얼 버스(120)를 통해 수신된 신호의 패킷의 헤더로부터 동기형 데이터과 비동기형 데이터를 분리하는 분리부(131a)를 포함하여 구성된다.FIG. 5 is a block diagram showing the detailed configuration of FIG. 4, wherein the controller 132 includes a counter 132a for counting synchronous data among data separated by the separating unit 131a in the data receiving unit 131; A comparator 132b for comparing a signal counted by the counter 132a with a signal representing a state of the synchronous data area fed back from the memory unit 133 and outputting a resultant signal, and the comparator 132b And a control signal generator 132c for generating a control signal according to the comparison signal of the data signal. The data receiver 131 is configured to synchronize the synchronous data and the asynchronous data from the header of the packet of the signal received through the IEEE1394 serial bus 120. It is configured to include a separation unit (131a) for separating.
도 6 은 도 4 의 플로우 챠트이다.FIG. 6 is a flow chart of FIG. 4.
이와 같이 구성된 본 발명에 따른 신호 수신장치 및 그 방법에 대하여 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.The signal receiving apparatus and method thereof according to the present invention configured as described above will be described in detail with reference to the accompanying drawings.
송신 기기(110) 및 수신 기기(130)는 상기한 바와 같이 디지털 VTR, 모니터, 퍼스널 컴퓨터 등이고, 각각의 1개 이상의 입출력 포트(미도시)는 데이터를 입력 또는 출력하기 위한 트위스트 페어 케이블인 IEEE1394 시리얼 버스(120)로 접속되어 있다.As described above, the transmitting device 110 and the receiving device 130 are digital VTRs, monitors, personal computers, and the like, and each one or more input / output ports (not shown) are IEEE1394 serial which is a twisted pair cable for inputting or outputting data. It is connected by bus 120.
또한, 여기서는 통신 시스템내의 1개의 기기가 다른 1개의 기기로부터 데이터를 수신하는 경우를 도시했으나, 예를 들면 도 1 에 도시된 바와 같이 기기 A 또는 C에서는 1개의 기기가 동일 통신 사이클 내에서 다른 2개 이상의 기기로부터 데이터를 수신하는 경우나 데이터의 송신과 수신을 행하는 경우도 있다.In addition, although a case in which one device in a communication system receives data from another device is illustrated here, for example, as shown in FIG. 1, in a device A or C, one device is divided into two other devices within the same communication cycle. In some cases, data may be received from more than one device, or data may be transmitted and received.
그리고 메모리부(133)내 동기형 데이터 영역과 비동기형 데이터 영역의 크기는 초기화시 기설정된 비율로 세팅된 후 제어부(132)로 피드백된다.The sizes of the synchronous data region and the asynchronous data region in the memory unit 133 are set at a preset ratio at the time of initialization and then fed back to the controller 132.
먼저, 송신 기기(110)로부터 송신된 신호는 IEEE1394 시리얼 버스(120)를 통해 수신 기기(130)로 입력된다.First, a signal transmitted from the transmitting device 110 is input to the receiving device 130 via the IEEE1394 serial bus 120.
그러면 수신 기기(130)내 데이터 수신부(131)는 상기 IEEE1394 시리얼 버스(120)를 통해 입력되는 신호를 수신하여 그에 따른 수신신호(c)를 출력한다(S1).Then, the data receiver 131 in the reception device 130 receives the signal input through the IEEE1394 serial bus 120 and outputs the received signal c according thereto (S1).
즉 데이터 수신부(131)내 분리부(131a)는 상기 IEEE1394 시리얼 버스(120)를 통해 입력되는 신호의 패킷의 헤더를 검색하여 동기형 데이터과 비동기형 데이터를 분리하여 출력한다.That is, the separating unit 131a in the data receiving unit 131 searches for a header of a packet of a signal input through the IEEE1394 serial bus 120, and separates and outputs synchronous data and asynchronous data.
그러면 제어부(132)는 상기 데이터 수신부(131)에서 출력된 수신신호(c)에 따라 동기형 데이터를 소정 주기마다 카운트한 후 동기형 데이터 또는 비동기형 데이터를 기록하기 위한 제어신호(j)를 출력한다.Then, the control unit 132 counts synchronous data every predetermined period according to the received signal c output from the data receiving unit 131, and then outputs a control signal j for recording synchronous data or asynchronous data. do.
즉 제어부(132)내 카운터(132a)는 상기 수신신호(c)에 포함된 동기형 데이터를 카운트한다(S2).That is, the counter 132a in the control unit 132 counts the synchronous data included in the received signal c (S2).
그리고 제어부(132)는 상기 기록하고자하는 신호를 검색하여 동기형 데이터 여부를 판단한다(S3).In addition, the controller 132 searches for the signal to be recorded to determine whether the synchronous data is present (S3).
상기 검색 결과 동기형 데이터라면 비교부(132b)는 카운트된 신호와 상기 초기화시 일정 비율로 세팅된 메모리부(133)내 동기형 데이터 영역과 비동기형 데이터 영역의 상태를 나타내는 피드백된 신호(i)를 비교하여 그 비교 결과에 따른 신호를 출력한다(S4).If the search result is synchronous data, the comparator 132b is a counted signal and a feedback signal (i) indicating the state of the synchronous data area and the asynchronous data area in the memory unit 133 set at a predetermined ratio at the initialization. Compare and output the signal according to the comparison result (S4).
이에 따라 제어신호 발생부(132c)는 상기 비교 결과 카운트된 신호가 피드백된 신호(i)보다 작다면 동기형 데이터를 기록하기 위한 제어신호를 출력하여 상기 메모리부(133)내 동기형 데이터 영역에 동기형 데이터를 기록한다(S5).Accordingly, if the signal counted as a result of the comparison is smaller than the feedback signal i, the control signal generator 132c outputs a control signal for recording synchronous data to the synchronous data area in the memory unit 133. Synchronous data is recorded (S5).
아울러 제어신호 발생부(132c)는 상기 비교 결과 카운트된 신호가 피드백된 신호(i)보다 크다면 비동기형 데이터 영역을 체크하여 비동기형 데이터 영역이 풀(full)이라면 Ack-Busy 신호를 송출한다(S6, S7).In addition, the control signal generator 132c checks the asynchronous data area if the counted signal is larger than the fed back signal i and transmits an Ack-Busy signal if the asynchronous data area is full ( S6, S7).
그리고 제어신호 발생부(132c)는 상기 비동기형 데이터 영역이 풀(full)이라면 비동기형 데이터를 거절하기 위한 신호를 출력하고, 동기형 데이터 영역을 확장하기 위한 제어신호를 출력한다(S8, S9).If the asynchronous data area is full, the control signal generator 132c outputs a signal for rejecting asynchronous data, and outputs a control signal for expanding the synchronous data area (S8 and S9). .
이에 따라 메모리부(133)는 상기 제어신호 발생부(132c)의 제어신호에 따라 내부의 동기형 데이터 영역을 비동기형 데이터 영역으로 소정 크기만큼 확장한다.Accordingly, the memory unit 133 extends the internal synchronous data area to the asynchronous data area by a predetermined size according to the control signal of the control signal generator 132c.
이후 제어부(132)는 상기 동기형 데이터를 상기 확장된 메모리부(133)내 동기형 영역에 기록한다.The control unit 132 then writes the synchronous data in the synchronous area in the extended memory unit 133.
그러면 동기형 데이터 처리부(134)는 상기 메모리부(133)의 동기형 데이터 영역에 기록된 동기형 데이터(a)를 필요한 시간에 읽어 신호처리하여 출력한다.Then, the synchronous data processing unit 134 reads the signal of the synchronous data a recorded in the synchronous data area of the memory unit 133 at a necessary time, and outputs the processed signal.
이후 메모리부(133)는 상기 동기형 데이터 영역을 체크하여 상기 동기형 데이터 영역의 상태를 나타내는 신호(i)를 상기 제어부(132)로 피드백한다.Thereafter, the memory unit 133 checks the synchronous data area and feeds back a signal i indicating the state of the synchronous data area to the controller 132.
그러면 제어부(132)는 상기와 같은 과정을 거쳐 상기 피드백된 동기형 데이터 영역의 상태를 나타내는 신호와 연속적으로 수신부(131)를 통해 수신되는 신호의 동기형 데이터내 동기형 데이터의 카운트된 신호를 비교하여 그에 따라 상기 메모리부(133)내 동기형 데이터 영역의 상태를 조절하도록 제어하여 동기형 데이터를 기록한다.Then, the controller 132 compares the counted signal of the synchronous data in the synchronous data of the signal continuously received through the receiver 131 with the signal indicating the state of the feedback synchronous data region through the above process. By controlling the state of the synchronous data area in the memory unit 133 accordingly, the synchronous data is recorded.
한편, 상기 S3 단계에서의 검색 결과 비동기형 데이터이라면 제어부(132)는 상기 메모리부(133)내 동기형 데이터 영역이 풀(full)인가를 검색하여 풀(full)이라면 비동기형 데이터 영역이 풀(full)인가를 검색하여 상기 검색 결과 풀(full)이라면 제어부(132)는 Ack-Busy 신호를 송출한 후 상기의 과정을 반복한다(S11~S13).On the other hand, if the search result of the asynchronous data in step S3, the control unit 132 searches whether the synchronous data area in the memory unit 133 is full, and if it is full, the asynchronous data area is full ( full), and if the search result is full, the control unit 132 transmits an Ack-Busy signal and repeats the above process (S11 to S13).
아울러 제어부(132)는 상기 검색 결과 메모리부(133)내 동기형 데이터 영역이 풀(full)이 아니라면 상기 메모리부(133)내 비동기형 데이터 영역을 확장하기 위한 제어신호를 출력한다.In addition, the control unit 132 outputs a control signal for extending the asynchronous data area in the memory unit 133 when the search result is not a synchronous data area in the memory unit 133.
그러면 메모리부(133)는 상기 제어부(132)의 제어신호에 따라 비동기형 데이터 영역을 동기형 데이터 영역으로 소정 크기만큼 확장한다(S14).Then, the memory unit 133 expands the asynchronous data area to the synchronous data area by a predetermined size according to the control signal of the controller 132 (S14).
이후 제어부(132)는 상기 비동기형 데이터를 상기 메모리부(133)내 확장된 비동기형 데이터 영역에 기록한다.Thereafter, the controller 132 writes the asynchronous data to the expanded asynchronous data area in the memory unit 133.
그러면 비동기형 데이터 처리부(135)는 상기 메모리부(133)의 비동기형 데이터 영역에 기록된 비동기형 데이터(b)를 필요한 시간에 읽어들여 그에 따라 신호처리하여 출력한다.Then, the asynchronous data processing unit 135 reads out the asynchronous data b recorded in the asynchronous data area of the memory unit 133 at a necessary time, and processes and outputs the asynchronous data b accordingly.
이후 메모리부(133)는 상기 동기형 데이터 영역을 체크하여 상기 동기형 데이터 영역을 나타내는 신호(i)를 상기 제어부(132)로 피드백한다.Thereafter, the memory unit 133 checks the synchronous data area and feeds back a signal i representing the synchronous data area to the controller 132.
그러면 제어부(132)는 상기와 같은 과정을 거쳐 상기 피드백된 동기형 데이터 영역의 상태를 나타내는 신호와 연속적으로 수신부(131)를 통해 수신되는 신호에 포함된 동기형 데이터내 동기형 데이터의 카운트된 신호를 비교하여 그에 따라 상기 메모리부(133)내 비동기형 데이터 영역의 상태를 조절하도록 제어하여 비동기형 데이터를 기록한다.Then, the control unit 132 performs the same process as described above and the counted signal of the synchronous data in the synchronous data included in the signal continuously received through the receiving unit 131 and the signal indicating the state of the synchronous data area. And compares the control to adjust the state of the asynchronous data area in the memory unit 133 accordingly to record the asynchronous data.
이상에서 설명한 바와 같이 본 발명에 따른 신호 수신장치 및 그 방법은 최소한의 버퍼를 이용하여 일정 기간마다 연속적으로 수신되는 동기형 데이터를 중단하지 않고, 또 비정기적으로 수신되는 비동기형 데이터를 손상시키지 않고 데이터 처리부에 전송할 수 있는 효과가 있다.As described above, the signal receiving apparatus and method thereof according to the present invention do not interrupt synchronous data continuously received at a predetermined period using a minimum buffer, and do not damage asynchronous data received at irregular intervals. There is an effect that can be transmitted to the data processing unit.
Claims (6)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980004030A KR100308020B1 (en) | 1998-02-11 | 1998-02-11 | apparatus and method for receiving signals |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980004030A KR100308020B1 (en) | 1998-02-11 | 1998-02-11 | apparatus and method for receiving signals |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990069644A KR19990069644A (en) | 1999-09-06 |
| KR100308020B1 true KR100308020B1 (en) | 2001-10-19 |
Family
ID=37530511
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980004030A KR100308020B1 (en) | 1998-02-11 | 1998-02-11 | apparatus and method for receiving signals |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100308020B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20190138772A (en) | 2017-04-11 | 2019-12-16 | 미쓰이가가쿠 아그로 가부시키가이샤 | Pyridone Compounds and Agricultural Horticultural Fungicides |
-
1998
- 1998-02-11 KR KR1019980004030A patent/KR100308020B1/en not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20190138772A (en) | 2017-04-11 | 2019-12-16 | 미쓰이가가쿠 아그로 가부시키가이샤 | Pyridone Compounds and Agricultural Horticultural Fungicides |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990069644A (en) | 1999-09-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100373283B1 (en) | Signal receiver | |
| US6463060B1 (en) | Signal processing circuit | |
| EP0796018A2 (en) | Packet multiplexing system | |
| US7936792B2 (en) | Method and circuit for asynchronous transmission | |
| US6363428B1 (en) | Apparatus for and method of separating header information from data in an IEEE 1394-1995 serial bus network | |
| EP1011041B1 (en) | Data transfer apparatus, data transfer system and recording medium | |
| TW380341B (en) | Electronic apparatus, information transmitting method thereof, and storing medium | |
| US6823137B2 (en) | Optical line protection device and optical line protection method | |
| KR100308020B1 (en) | apparatus and method for receiving signals | |
| US4531211A (en) | Multiplexer for bit oriented protocol data link control | |
| EP1432160B1 (en) | Method and system for handling data between a clock and data recovery circuit and a data processing unit in asynchronous networks | |
| EP0147086B1 (en) | Multiplexer and demultiplexer for bit oriented protocol data link control | |
| JPH11215143A (en) | Device and method for data communication | |
| JPH09270779A (en) | Data synchronization system | |
| KR100231286B1 (en) | The packet router | |
| JP3189571B2 (en) | Data processing device | |
| US6151303A (en) | Method of asynchronous transfer mode (ATM) switching and an ATM switching equipment | |
| JPH0897816A (en) | Data receiver | |
| KR200258690Y1 (en) | Memory Bus System For Packet Data Processing | |
| KR930008051B1 (en) | Data bus selector in a add-drop transmission device | |
| JPH03270348A (en) | Control path communication system | |
| JP3456009B2 (en) | Communication method | |
| KR100313769B1 (en) | Isochronous data control method | |
| JP2742314B2 (en) | Clock matching method and device | |
| KR19990069726A (en) | ATMC bus controller of asymmetric digital subscriber line multiplexing transmitter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| J201 | Request for trial against refusal decision | ||
| AMND | Amendment | ||
| B701 | Decision to grant | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080618 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |