JPH10223937A - 圧電セラミック電子部品及びその製造方法 - Google Patents
圧電セラミック電子部品及びその製造方法Info
- Publication number
- JPH10223937A JPH10223937A JP30310797A JP30310797A JPH10223937A JP H10223937 A JPH10223937 A JP H10223937A JP 30310797 A JP30310797 A JP 30310797A JP 30310797 A JP30310797 A JP 30310797A JP H10223937 A JPH10223937 A JP H10223937A
- Authority
- JP
- Japan
- Prior art keywords
- piezoelectric ceramic
- film
- electrode
- ceramic electronic
- electronic component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000919 ceramic Substances 0.000 title claims abstract description 115
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims abstract description 127
- 229910052759 nickel Inorganic materials 0.000 claims abstract description 64
- 239000000758 substrate Substances 0.000 claims abstract description 57
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 43
- 229910052802 copper Inorganic materials 0.000 claims abstract description 43
- 239000010949 copper Substances 0.000 claims abstract description 43
- 238000010030 laminating Methods 0.000 claims abstract description 7
- 238000000034 method Methods 0.000 claims description 19
- 238000007772 electroless plating Methods 0.000 claims description 9
- 238000009713 electroplating Methods 0.000 claims description 9
- 238000007639 printing Methods 0.000 claims description 3
- 238000007747 plating Methods 0.000 description 15
- 238000004544 sputter deposition Methods 0.000 description 10
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 4
- 239000010410 layer Substances 0.000 description 4
- 229910052709 silver Inorganic materials 0.000 description 4
- 239000004332 silver Substances 0.000 description 4
- 238000004140 cleaning Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 150000002815 nickel Chemical class 0.000 description 3
- 238000007650 screen-printing Methods 0.000 description 3
- 238000004506 ultrasonic cleaning Methods 0.000 description 3
- KWSLGOVYXMQPPX-UHFFFAOYSA-N 5-[3-(trifluoromethyl)phenyl]-2h-tetrazole Chemical compound FC(F)(F)C1=CC=CC(C2=NNN=N2)=C1 KWSLGOVYXMQPPX-UHFFFAOYSA-N 0.000 description 2
- 239000002253 acid Substances 0.000 description 2
- 239000003985 ceramic capacitor Substances 0.000 description 2
- 239000003638 chemical reducing agent Substances 0.000 description 2
- 230000020169 heat generation Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000002365 multiple layer Substances 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000012266 salt solution Substances 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 229910001379 sodium hypophosphite Inorganic materials 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 238000010998 test method Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/80—Constructional details
- H10N30/85—Piezoelectric or electrostrictive active materials
- H10N30/853—Ceramic compositions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/01—Manufacture or treatment
- H10N30/08—Shaping or machining of piezoelectric or electrostrictive bodies
- H10N30/082—Shaping or machining of piezoelectric or electrostrictive bodies by etching, e.g. lithography
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/50—Piezoelectric or electrostrictive devices having a stacked or multilayer structure
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/80—Constructional details
- H10N30/87—Electrodes or interconnections, e.g. leads or terminals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
- H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
- H03H3/02—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
- H03H9/15—Constructional features of resonators consisting of piezoelectric or electrostrictive material
- H03H9/17—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
Abstract
(57)【要約】
【課題】 コストが安価で、電極密着強度の高い圧電セ
ラミック電子部品を提供する。 【解決手段】 電極２１は、複数の導電膜２１１、２１
２を積層して構成され、圧電セラミック基板１０の一面
に付着されている。導電膜２１１は、ニッケル膜であ
る。ニッケル膜２１１は圧電セラミック基板１０の一面
に付着され、最下層膜を構成している。電極２２も、複
数の導電膜２１１、２１２を積層して構成され、圧電セ
ラミック基板１０の他面に付着されている。導電膜２２
１は、ニッケル膜であり、ニッケル膜２２１は圧電セラ
ミック基板１０の他面に付着され、最下層膜を構成して
いる。導電膜２１２、２２２は銅膜でなる。
ラミック電子部品を提供する。 【解決手段】 電極２１は、複数の導電膜２１１、２１
２を積層して構成され、圧電セラミック基板１０の一面
に付着されている。導電膜２１１は、ニッケル膜であ
る。ニッケル膜２１１は圧電セラミック基板１０の一面
に付着され、最下層膜を構成している。電極２２も、複
数の導電膜２１１、２１２を積層して構成され、圧電セ
ラミック基板１０の他面に付着されている。導電膜２２
１は、ニッケル膜であり、ニッケル膜２２１は圧電セラ
ミック基板１０の他面に付着され、最下層膜を構成して
いる。導電膜２１２、２２２は銅膜でなる。
Description
【０００１】
【発明の属する技術分野】本発明は、圧電セラミック電
子部品及びその製造方法に関する。
子部品及びその製造方法に関する。
【０００２】
【従来の技術】この種の圧電セラミック電子部品は、電
極を介して、圧電セラミック基板に、電極を介して、電
界を印加した時に発生する電歪現象を利用して、上述し
たような各種の機能を発揮させるものであるので、電歪
現象に耐え得る電極密着強度を確保することは、きわめ
て重要な事項である。このような特徴は、例えばセラミ
ックコンデンサ、ＰＴＣサーミスタまたは抵抗等のよう
に、セラミック基板を用いる他の電子部品、例えば、セ
ラミックコンデンサ、ＰＴＣサーミスタまたは抵抗器等
では考慮する必要のない圧電セラミック電子部品に固有
のものである。
極を介して、圧電セラミック基板に、電極を介して、電
界を印加した時に発生する電歪現象を利用して、上述し
たような各種の機能を発揮させるものであるので、電歪
現象に耐え得る電極密着強度を確保することは、きわめ
て重要な事項である。このような特徴は、例えばセラミ
ックコンデンサ、ＰＴＣサーミスタまたは抵抗等のよう
に、セラミック基板を用いる他の電子部品、例えば、セ
ラミックコンデンサ、ＰＴＣサーミスタまたは抵抗器等
では考慮する必要のない圧電セラミック電子部品に固有
のものである。
【０００３】従来、圧電セラミック基板上に設けられる
電極は、例えば、特公平６ー９１４０７号公報に開示さ
れているように、圧電セラミック基板の全面に銀を蒸着
した後、所定のパターンとなるようにエッチングして形
成していた。しかし、銀でなる電極はコスト高となるこ
とから、銀に代えて、銅を用いて電極を形成することが
検討され、実用に供されている。
電極は、例えば、特公平６ー９１４０７号公報に開示さ
れているように、圧電セラミック基板の全面に銀を蒸着
した後、所定のパターンとなるようにエッチングして形
成していた。しかし、銀でなる電極はコスト高となるこ
とから、銀に代えて、銅を用いて電極を形成することが
検討され、実用に供されている。
【０００４】図１７〜図２０に銅電極を形成する場合の
概略的なプロセスを示す。まず、図１７に示すように、
研磨した圧電セラミック基板１０の表面に所定の電極形
状に相当する抜きパターン１１を有したマスク１２を被
せる。
概略的なプロセスを示す。まず、図１７に示すように、
研磨した圧電セラミック基板１０の表面に所定の電極形
状に相当する抜きパターン１１を有したマスク１２を被
せる。
【０００５】次に、図１８に示すように、下地膜となる
銅膜１３をスパッタリングによって形成する。銅膜１３
は、抜きパターン１１を通して、圧電セラミック基板１
０の表面に付着させる。
銅膜１３をスパッタリングによって形成する。銅膜１３
は、抜きパターン１１を通して、圧電セラミック基板１
０の表面に付着させる。
【０００６】次に、図１９に示すように、圧電セラミッ
ク基板１０からマスク１２を取り外す。これにより、抜
きパターン１１に対応したパターンを有する銅下地膜１
３が形成される。次に、図２０に示すように、電解メッ
キにより、銅下地膜１３の上に銅膜１４を付着させる。
ク基板１０からマスク１２を取り外す。これにより、抜
きパターン１１に対応したパターンを有する銅下地膜１
３が形成される。次に、図２０に示すように、電解メッ
キにより、銅下地膜１３の上に銅膜１４を付着させる。
【０００７】これにより、圧電セラミック基板１０の上
には、スパッタリングにより構成された銅下地膜１３
と、前記銅下地膜１３の上に電解メッキによって形成さ
れた銅膜１４の２膜構造でなる電極が得られる。
には、スパッタリングにより構成された銅下地膜１３
と、前記銅下地膜１３の上に電解メッキによって形成さ
れた銅膜１４の２膜構造でなる電極が得られる。
【０００８】
【発明が解決しようとする課題】上述した銅電極を有す
る圧電セラミック電子部品は、銀電極を有する圧電セラ
ミック電子部品との比較において、コストダウンが達成
できる。しかしながら、スパッタリングによって形成さ
れた銅下地膜１３は、圧電セラミック基板１０に対する
密着強度が弱いという問題がある。
る圧電セラミック電子部品は、銀電極を有する圧電セラ
ミック電子部品との比較において、コストダウンが達成
できる。しかしながら、スパッタリングによって形成さ
れた銅下地膜１３は、圧電セラミック基板１０に対する
密着強度が弱いという問題がある。
【０００９】圧電セラミック基板１０に銅下地膜１３を
形成するための手段として、スパッタリングの他に蒸着
及び無電解メッキもあるが、この場合もスパッタリング
によって得られる以上の密着強度を確保することができ
ない。他の成膜法、例えば、電解メッキは、圧電セラミ
ック基板に下地銅膜を形成するための手段としては、用
いることができない。
形成するための手段として、スパッタリングの他に蒸着
及び無電解メッキもあるが、この場合もスパッタリング
によって得られる以上の密着強度を確保することができ
ない。他の成膜法、例えば、電解メッキは、圧電セラミ
ック基板に下地銅膜を形成するための手段としては、用
いることができない。
【００１０】更に、製造方法としてみても、スパッタリ
ングにより銅下地膜を形成するので、比較的高価で、か
つ、維持管理の困難なスパッタリング設備が必要で、し
かもマスクの脱着に時間がかかる等の難点があり、これ
らが要因となって、製品のコストを押し上げてしまうと
いう問題点がある。
ングにより銅下地膜を形成するので、比較的高価で、か
つ、維持管理の困難なスパッタリング設備が必要で、し
かもマスクの脱着に時間がかかる等の難点があり、これ
らが要因となって、製品のコストを押し上げてしまうと
いう問題点がある。
【００１１】本発明の課題は、コストが安価で、電極密
着強度の大きい圧電セラミック電子部品を提供すること
である。
着強度の大きい圧電セラミック電子部品を提供すること
である。
【００１２】本発明のもう一つの課題は、密着強度の大
きい電極を、低コストで、簡単に形成し得る圧電セラミ
ック電子部品の製造方法を提供することである。
きい電極を、低コストで、簡単に形成し得る圧電セラミ
ック電子部品の製造方法を提供することである。
【００１３】
【課題を解決するための手段】上述した課題を解決する
ため、本発明に係る圧電セラミック電子部品は、圧電セ
ラミック基板と、電極とを含む。前記電極は、複数の導
電膜を積層して構成され、前記圧電セラミック基板に付
着されている。前記複数の導電膜の一つはニッケル膜で
あり、前記ニッケル膜は前記圧電セラミック基板に付着
されている。
ため、本発明に係る圧電セラミック電子部品は、圧電セ
ラミック基板と、電極とを含む。前記電極は、複数の導
電膜を積層して構成され、前記圧電セラミック基板に付
着されている。前記複数の導電膜の一つはニッケル膜で
あり、前記ニッケル膜は前記圧電セラミック基板に付着
されている。
【００１４】従って、本発明に係る圧電セラミック電子
部品では、ニッケル膜が下地膜となる。ニッケルは、銅
と異なって、無電解メッキによって、圧電セラミック基
板に密着させることができる。無電解メッキによって圧
電セラミック基板に形成されたニッケル膜は、スパッタ
リングによって形成された銅下地膜に比較して、遥かに
大きな密着強度を有する。従って、このニッケル膜と、
その上に積層される他の導電膜とで構成される電極は、
全体として、圧電セラミック基板に対して、大きな密着
強度を有することになる。
部品では、ニッケル膜が下地膜となる。ニッケルは、銅
と異なって、無電解メッキによって、圧電セラミック基
板に密着させることができる。無電解メッキによって圧
電セラミック基板に形成されたニッケル膜は、スパッタ
リングによって形成された銅下地膜に比較して、遥かに
大きな密着強度を有する。従って、このニッケル膜と、
その上に積層される他の導電膜とで構成される電極は、
全体として、圧電セラミック基板に対して、大きな密着
強度を有することになる。
【００１５】電極は、最上層膜が銅膜で構成されている
ことが望ましい。最上層膜が銅膜であると、電極の電気
抵抗を低減させ、発熱や損失等を最小にし、更に、良好
な半田付性を確保できる。電極は、ニッケル膜及び銅膜
の他、他の単膜または複膜の導電膜を含んでいてもよ
い。
ことが望ましい。最上層膜が銅膜であると、電極の電気
抵抗を低減させ、発熱や損失等を最小にし、更に、良好
な半田付性を確保できる。電極は、ニッケル膜及び銅膜
の他、他の単膜または複膜の導電膜を含んでいてもよ
い。
【００１６】上述した圧電セラミック電子部品を得るた
めの本発明に係る製造方法では、まず、前記圧電セラミ
ック基板上に、前記電極の形状に相当する抜きパターン
を有するレジスト膜を、印刷により形成する。
めの本発明に係る製造方法では、まず、前記圧電セラミ
ック基板上に、前記電極の形状に相当する抜きパターン
を有するレジスト膜を、印刷により形成する。
【００１７】次に、前記レジスト膜及び前記抜きパター
ンに、無電解メッキ法の適用により、前記ニッケル膜を
形成する。次に、前記レジスト膜を、その上に付着して
いる前記ニッケ膜と共に除去する。前記抜きパターンに
存在する前記ニッケル膜は残す。次に、前記抜きパター
ンに存在していた前記ニッケル膜の上に電解メッキによ
り導電膜を形成する。この製造方法によれば、密着強度
の高い電極を、低コストで、簡単に形成し得る。
ンに、無電解メッキ法の適用により、前記ニッケル膜を
形成する。次に、前記レジスト膜を、その上に付着して
いる前記ニッケ膜と共に除去する。前記抜きパターンに
存在する前記ニッケル膜は残す。次に、前記抜きパター
ンに存在していた前記ニッケル膜の上に電解メッキによ
り導電膜を形成する。この製造方法によれば、密着強度
の高い電極を、低コストで、簡単に形成し得る。
【００１８】本発明の他の目的、構成及び利点について
は、添付図面を参照し、更に具体的に説明する。但し、
図面は純粋に単なる実施例を示すに過ぎない。
は、添付図面を参照し、更に具体的に説明する。但し、
図面は純粋に単なる実施例を示すに過ぎない。
【００１９】
【発明の実施の形態】図１は本発明に係る圧電セラミッ
ク電子部品の断面図である。図を参照すると、本発明に
係る圧電セラミック電子部品は、圧電セラミック基板１
０と、電極２１、２２とを含む。電極２１は、複数の導
電膜２１１、２１２を積層して構成され、圧電セラミッ
ク基板１０の一面に付着されている。
ク電子部品の断面図である。図を参照すると、本発明に
係る圧電セラミック電子部品は、圧電セラミック基板１
０と、電極２１、２２とを含む。電極２１は、複数の導
電膜２１１、２１２を積層して構成され、圧電セラミッ
ク基板１０の一面に付着されている。
【００２０】圧電セラミック基板１０を構成する圧電セ
ラミック材料は、圧電セラミック振動子、圧電セラミッ
クフィルタ、圧電セラミック共振子または圧電セラミッ
ク電気音響変換素子等において、周知の材料またはこれ
から提案されることのある材料を用いることができる。
ラミック材料は、圧電セラミック振動子、圧電セラミッ
クフィルタ、圧電セラミック共振子または圧電セラミッ
ク電気音響変換素子等において、周知の材料またはこれ
から提案されることのある材料を用いることができる。
【００２１】導電膜２１１、２１２のうち、導電膜２１
１は、ニッケル膜である。ニッケル膜２１１は圧電セラ
ミック基板１０の一面に付着され、最下層膜を構成して
いる。電極２２も、複数の導電膜２１１、２１２を積層
して構成され、圧電セラミック基板１０の他面に付着さ
れている。導電膜２２１、２２２のうち、導電膜２２１
は、ニッケル膜であり、ニッケル膜２２１は圧電セラミ
ック基板１０の他面に付着され、最下層膜を構成してい
る。
１は、ニッケル膜である。ニッケル膜２１１は圧電セラ
ミック基板１０の一面に付着され、最下層膜を構成して
いる。電極２２も、複数の導電膜２１１、２１２を積層
して構成され、圧電セラミック基板１０の他面に付着さ
れている。導電膜２２１、２２２のうち、導電膜２２１
は、ニッケル膜であり、ニッケル膜２２１は圧電セラミ
ック基板１０の他面に付着され、最下層膜を構成してい
る。
【００２２】従って、本発明に係る圧電セラミック電子
部品では、ニッケル膜２１１、２２１が下地膜となる。
ニッケルは、銅と異なって、無電解メッキによって、圧
電セラミック基板１０に密着させることができる。無電
解メッキによって圧電セラミック基板１０に形成された
ニッケル膜２１１、２２１は、スパッタリングによって
形成された銅膜に比較して、遥かに大きな密着強度を有
する。従って、このニッケル膜２１１、２２１と、その
上に積層される他の導電膜２１２、２２２とで構成され
る電極２１、２２は、全体として、圧電セラミック基板
１０に対して、大きな密着強度を有することになる。
部品では、ニッケル膜２１１、２２１が下地膜となる。
ニッケルは、銅と異なって、無電解メッキによって、圧
電セラミック基板１０に密着させることができる。無電
解メッキによって圧電セラミック基板１０に形成された
ニッケル膜２１１、２２１は、スパッタリングによって
形成された銅膜に比較して、遥かに大きな密着強度を有
する。従って、このニッケル膜２１１、２２１と、その
上に積層される他の導電膜２１２、２２２とで構成され
る電極２１、２２は、全体として、圧電セラミック基板
１０に対して、大きな密着強度を有することになる。
【００２３】導電膜２１２、２２２はニッケル膜２１
１、２２１の表面に接触して付着されている。この導電
膜２１２、２２２は銅膜で構成され、最上層膜を構成し
ている。最上層膜が銅膜２１２、２２２であると、電極
２１、２２の電気抵抗を低減させ、発熱や損失等を最小
にし、更に、良好な半田付性を確保できる。電極２１、
２２は、ニッケル膜２１１、２２１及び銅膜２１２、２
２２の他、他の単層または複層の導電膜を含んでいても
よい。
１、２２１の表面に接触して付着されている。この導電
膜２１２、２２２は銅膜で構成され、最上層膜を構成し
ている。最上層膜が銅膜２１２、２２２であると、電極
２１、２２の電気抵抗を低減させ、発熱や損失等を最小
にし、更に、良好な半田付性を確保できる。電極２１、
２２は、ニッケル膜２１１、２２１及び銅膜２１２、２
２２の他、他の単層または複層の導電膜を含んでいても
よい。
【００２４】ニッケル膜２１１、２２１の膜厚は、限定
するものではないが、一例として、約０．２〜０．５μ
ｍの範囲、銅膜２１２、２２２の厚さも、一例としてで
あるが、約２〜３μｍの範囲が好ましい。
するものではないが、一例として、約０．２〜０．５μ
ｍの範囲、銅膜２１２、２２２の厚さも、一例としてで
あるが、約２〜３μｍの範囲が好ましい。
【００２５】図２は電極剥離試験方法を示す図である。
最上層膜を構成する銅層２１２、２２２の表面に両面テ
ープＴＰ１、ＴＰ２（商品名：ソニーボンドＴー４０
０）を貼り、両面テープＴＰ１、ＴＰ２を矢印Ｆ１、Ｆ
２の方向に引っ張り、そのときの電極剥れを検出した。
最上層膜を構成する銅層２１２、２２２の表面に両面テ
ープＴＰ１、ＴＰ２（商品名：ソニーボンドＴー４０
０）を貼り、両面テープＴＰ１、ＴＰ２を矢印Ｆ１、Ｆ
２の方向に引っ張り、そのときの電極剥れを検出した。
【００２６】図３は図２の試験結果を表にして示す図で
ある。試料No.１は従来品であり、下層膜がスパッタリ
ングによる銅膜、上層膜が電解メッキによる銅膜でな
る。試料No.２は図１に示した本発明品である。
ある。試料No.１は従来品であり、下層膜がスパッタリ
ングによる銅膜、上層膜が電解メッキによる銅膜でな
る。試料No.２は図１に示した本発明品である。
【００２７】図３に示すように、電極剥れによる不良率
は従来品では７．６（％）にも達したのに対し、本発明
品の場合は０．５（％）に留っている。これは、本発明
品において、圧電セラミック基板１０に対する電極２
１、２２の密着強度が、従来品よりも著しく改善されて
いることを示すものに外ならない。
は従来品では７．６（％）にも達したのに対し、本発明
品の場合は０．５（％）に留っている。これは、本発明
品において、圧電セラミック基板１０に対する電極２
１、２２の密着強度が、従来品よりも著しく改善されて
いることを示すものに外ならない。
【００２８】次に、図４〜図７を参照して、本発明に係
る圧電セラミック電子部品の製造方法について述べる。
る圧電セラミック電子部品の製造方法について述べる。
【００２９】まず、図４に示すように、研磨した圧電セ
ラミック基板１０の一面上にレジスト膜３を形成する。
このレジスト膜３は得ようとする電極形状に相当する抜
きパターン３１を有するパターンとなっており、抜きパ
ターン３１を除く圧電セラミック基板１０の表面全域を
覆っている。
ラミック基板１０の一面上にレジスト膜３を形成する。
このレジスト膜３は得ようとする電極形状に相当する抜
きパターン３１を有するパターンとなっており、抜きパ
ターン３１を除く圧電セラミック基板１０の表面全域を
覆っている。
【００３０】レジスト膜３は次工程で行うメッキ処理に
対応するため、耐酸性の樹脂を用いることが有効であ
る。また、レジスト膜３の印刷に当たって、スクリーン
印刷法を用いると、寸法精度の高い抜きパターン３１を
形成することができる。スクリーン印刷では、例えば１
５〜２０μｍの厚みを有するレジスト膜３を形成するこ
とができる。
対応するため、耐酸性の樹脂を用いることが有効であ
る。また、レジスト膜３の印刷に当たって、スクリーン
印刷法を用いると、寸法精度の高い抜きパターン３１を
形成することができる。スクリーン印刷では、例えば１
５〜２０μｍの厚みを有するレジスト膜３を形成するこ
とができる。
【００３１】レジスト膜３を形成した後、図５に示すよ
うに、無電解ニッケルメッキ工程を実行する。無電解ニ
ッケルメッキ工程により、レジスト膜３の抜きパターン
３１の内部で露出する圧電セラミック基板１の表面と、
レジスト膜の２表面の全面に、ニッケル膜２００が形成
される。無電解ニッケルメッキは、レジスト膜３の形成
された圧電セラミック基板１を、ニッケル塩溶液と次亜
リン酸ナトリウム等の還元剤からなる溶液に浸漬し、ニ
ッケルを還元析出させることによって達成される。
うに、無電解ニッケルメッキ工程を実行する。無電解ニ
ッケルメッキ工程により、レジスト膜３の抜きパターン
３１の内部で露出する圧電セラミック基板１の表面と、
レジスト膜の２表面の全面に、ニッケル膜２００が形成
される。無電解ニッケルメッキは、レジスト膜３の形成
された圧電セラミック基板１を、ニッケル塩溶液と次亜
リン酸ナトリウム等の還元剤からなる溶液に浸漬し、ニ
ッケルを還元析出させることによって達成される。
【００３２】無電解ニッケルメッキ工程で形成されるニ
ッケル膜２００は、例えば、約０．２〜０．５μｍの範
囲の厚みを有する。無電解ニッケルメッキによれば、成
膜精度の高い均一な厚みを持つニッケル膜２００を形成
することが可能である。しかも、このようにして形成さ
れたニッケル膜２００は、圧電セラミック基板１０の表
面に強く密着し、容易に剥れることがない。
ッケル膜２００は、例えば、約０．２〜０．５μｍの範
囲の厚みを有する。無電解ニッケルメッキによれば、成
膜精度の高い均一な厚みを持つニッケル膜２００を形成
することが可能である。しかも、このようにして形成さ
れたニッケル膜２００は、圧電セラミック基板１０の表
面に強く密着し、容易に剥れることがない。
【００３３】ニッケル膜２００を形成した後、レジスト
膜３を、その上に付着したニッケル膜と一緒に、洗浄処
理によって除去する。レジスト膜３の抜きパターン３１
において、圧電セラミック基板１０に密着しているニッ
ケル膜２００は、除去されることなく残る。これによ
り、図６に示すように、圧電セラミック基板１の表面に
電極パターンに応じたニッケル膜２１１が形成される。
洗浄処理は、超音波洗浄で行うことができる。超音波洗
浄によれば、圧電セラミック基板１０の上から、レジス
ト膜３を、完全に除去することが可能である。但し、レ
ジスト膜３を除去できれば超音波洗浄に限定するもので
はない。
膜３を、その上に付着したニッケル膜と一緒に、洗浄処
理によって除去する。レジスト膜３の抜きパターン３１
において、圧電セラミック基板１０に密着しているニッ
ケル膜２００は、除去されることなく残る。これによ
り、図６に示すように、圧電セラミック基板１の表面に
電極パターンに応じたニッケル膜２１１が形成される。
洗浄処理は、超音波洗浄で行うことができる。超音波洗
浄によれば、圧電セラミック基板１０の上から、レジス
ト膜３を、完全に除去することが可能である。但し、レ
ジスト膜３を除去できれば超音波洗浄に限定するもので
はない。
【００３４】次に、図７に示すように、電解銅メッキ処
理によりニッケル膜２１１の上面に銅膜２１２を形成す
る。電解銅メッキ処理にて形成された銅膜２１２の厚さ
は、例えば、約２〜３μｍの範囲が適当である。
理によりニッケル膜２１１の上面に銅膜２１２を形成す
る。電解銅メッキ処理にて形成された銅膜２１２の厚さ
は、例えば、約２〜３μｍの範囲が適当である。
【００３５】上述のような無電解メッキ処理及び電解メ
ッキ処理により、圧電セラミック基板１０に強固に密着
し、容易には、剥れない強固な電極を形成することがで
きる。
ッキ処理により、圧電セラミック基板１０に強固に密着
し、容易には、剥れない強固な電極を形成することがで
きる。
【００３６】図８〜１３は本発明に係る圧電セラミック
電子部品の別の製造方法を示す図である。この実施例
は、ウエハ処理を行なう場合を示している。
電子部品の別の製造方法を示す図である。この実施例
は、ウエハ処理を行なう場合を示している。
【００３７】まず、図８及び図９に示すように、研磨し
た圧電セラミック基板１０の一面上にレジスト膜３を形
成する。圧電セラミック基板１０は、多数の圧電セラミ
ック電子部品を含み得る面積を有するウエハである。圧
電セラミック基板１０の一面上に、レジスト膜３を形成
する際、多数の圧電セラミック電子部品のための抜きパ
ターン３１を同時に形成する。次工程のメッキ処理に対
応するため、レジスト膜３として耐酸性の樹脂を用いる
こと、レジスト膜３の印刷に当たって、スクリーン印刷
法を用いること、例えば１５〜２０μｍの厚みを有する
レジスト膜３を形成すること等は前述した通りである。
た圧電セラミック基板１０の一面上にレジスト膜３を形
成する。圧電セラミック基板１０は、多数の圧電セラミ
ック電子部品を含み得る面積を有するウエハである。圧
電セラミック基板１０の一面上に、レジスト膜３を形成
する際、多数の圧電セラミック電子部品のための抜きパ
ターン３１を同時に形成する。次工程のメッキ処理に対
応するため、レジスト膜３として耐酸性の樹脂を用いる
こと、レジスト膜３の印刷に当たって、スクリーン印刷
法を用いること、例えば１５〜２０μｍの厚みを有する
レジスト膜３を形成すること等は前述した通りである。
【００３８】次に、図１０に示すように、無電解ニッケ
ルメッキ工程を実行する。無電解ニッケルメッキによ
り、レジスト膜３の抜きパターン３１の内部で露出する
圧電セラミック基板１の表面と、レジスト膜３の全表面
に、ニッケル膜２００がメッキされる。無電解ニッケル
メッキにおいて、ニッケル塩溶液と次亜リン酸ナトリウ
ム等の還元剤からなる溶液を用いること、それによっ
て、ニッケルを還元析出させること等は、前述した通り
ある。
ルメッキ工程を実行する。無電解ニッケルメッキによ
り、レジスト膜３の抜きパターン３１の内部で露出する
圧電セラミック基板１の表面と、レジスト膜３の全表面
に、ニッケル膜２００がメッキされる。無電解ニッケル
メッキにおいて、ニッケル塩溶液と次亜リン酸ナトリウ
ム等の還元剤からなる溶液を用いること、それによっ
て、ニッケルを還元析出させること等は、前述した通り
ある。
【００３９】上述のようにして、ニッケル膜２００を形
成した後、レジスト膜３を、その上に付着したニッケル
膜と一緒に、洗浄処理によって除去する。レジスト膜３
の抜きパターン３１に存在するニッケル膜２００は残
す。これにより、図１１に示すように、抜きパターン３
１のそれぞれにニッケル膜２１１が形成される。
成した後、レジスト膜３を、その上に付着したニッケル
膜と一緒に、洗浄処理によって除去する。レジスト膜３
の抜きパターン３１に存在するニッケル膜２００は残
す。これにより、図１１に示すように、抜きパターン３
１のそれぞれにニッケル膜２１１が形成される。
【００４０】次に、図１２に示すように、ニッケル膜２
１１の上面に、電解銅メッキ処理により銅膜２１２を形
成する。この後、図１３に示すように、切断線Ｘ１ーＸ
１で切断し、更に切断線Ｘ１ーＸ１と直交する線上で切
断（図示しない）することにより、個々の圧電セラミッ
ク電子部品を得ることができる。
１１の上面に、電解銅メッキ処理により銅膜２１２を形
成する。この後、図１３に示すように、切断線Ｘ１ーＸ
１で切断し、更に切断線Ｘ１ーＸ１と直交する線上で切
断（図示しない）することにより、個々の圧電セラミッ
ク電子部品を得ることができる。
【００４１】本発明は、圧電セラミックの電気的特性を
利用したの圧電セラミック電子部品であれば、広く適用
できる。具体的適用例としては、圧電セラミック振動
子、圧電セラミックフィルタ、圧電セラミック共振子ま
たは圧電セラミック電気音響変換素子等を挙げることが
できる。
利用したの圧電セラミック電子部品であれば、広く適用
できる。具体的適用例としては、圧電セラミック振動
子、圧電セラミックフィルタ、圧電セラミック共振子ま
たは圧電セラミック電気音響変換素子等を挙げることが
できる。
【００４２】図１４は本発明を適用した圧電セラミック
振動子の一例を示す斜視図、図１５は図１４に図示され
た圧電セラミック振動子を背面側からみた斜視図、図１
６は図１５の１６ー１６線に添った拡大断面図である。
図示された圧電セラミック振動子は、セラミックフィル
タやセラミックレゾネータ等に用いることができる。こ
らの図を参照すると、圧電セラミック振動子は、圧電セ
ラミック基板１０の一面に、２組の振動電極対４、５
と、リード電極６と、入力リード電極７と、出力リード
電極８とを有し、他面側に共通電極９を有する。
振動子の一例を示す斜視図、図１５は図１４に図示され
た圧電セラミック振動子を背面側からみた斜視図、図１
６は図１５の１６ー１６線に添った拡大断面図である。
図示された圧電セラミック振動子は、セラミックフィル
タやセラミックレゾネータ等に用いることができる。こ
らの図を参照すると、圧電セラミック振動子は、圧電セ
ラミック基板１０の一面に、２組の振動電極対４、５
と、リード電極６と、入力リード電極７と、出力リード
電極８とを有し、他面側に共通電極９を有する。
【００４３】振動電極対４は電極４１と電極４２とを間
隔を隔てて対向させた構造となっている。振動電極対５
は電極５１と電極５２とを間隔を隔てて対向させた構造
となっている。リード電極６は振動電極対４を構成する
電極４１と、振動電極対５を構成する電極片５１との間
を接続するように、圧電セラミック基板１０の一面上に
形成されている。
隔を隔てて対向させた構造となっている。振動電極対５
は電極５１と電極５２とを間隔を隔てて対向させた構造
となっている。リード電極６は振動電極対４を構成する
電極４１と、振動電極対５を構成する電極片５１との間
を接続するように、圧電セラミック基板１０の一面上に
形成されている。
【００４４】圧電セラミック基板１０の一面側に形成さ
れた振動電極対４、５、リード電極６、入力リード電極
７及び出力リード電極８は、図１６に拡大して示すよう
に、複数の導電膜２１１、２１２を積層して構成されて
いる。導電膜２１１、２１２のうち、導電膜２１１は、
無電解ニッケルメッキによって形成されたニッケル膜で
ある。導電膜２１２は電解メッキによって形成された銅
膜である。
れた振動電極対４、５、リード電極６、入力リード電極
７及び出力リード電極８は、図１６に拡大して示すよう
に、複数の導電膜２１１、２１２を積層して構成されて
いる。導電膜２１１、２１２のうち、導電膜２１１は、
無電解ニッケルメッキによって形成されたニッケル膜で
ある。導電膜２１２は電解メッキによって形成された銅
膜である。
【００４５】圧電セラミック基板１０の他面側に形成さ
れた共通電極９も、複数の導電膜２２１、２２２を積層
して構成されている。導電膜２２１、２２２のうち、導
電膜２２１は、無電解ニッケルメッキによって形成され
たニッケル膜である。導電膜２２２は電解メッキによっ
て形成された銅膜である。
れた共通電極９も、複数の導電膜２２１、２２２を積層
して構成されている。導電膜２２１、２２２のうち、導
電膜２２１は、無電解ニッケルメッキによって形成され
たニッケル膜である。導電膜２２２は電解メッキによっ
て形成された銅膜である。
【００４６】上記電極構造により、圧電セラミック基板
１０に対する密着強度の高い電極が得られる。
１０に対する密着強度の高い電極が得られる。
【００４７】図示は省略するが、他のタイプ、または、
異なる電極パターンを有する圧電セラミック電子部品に
ついても、本発明が適用できることは自明である。
異なる電極パターンを有する圧電セラミック電子部品に
ついても、本発明が適用できることは自明である。
【００４８】
【発明の効果】以上述べたように、本発明によれば、次
のような効果を得ることができる。 （ａ）コストが安価で、電極密着強度の大きな圧電セラ
ミック電子部品を提供することができる。 （ｂ）密着強度の大きい電極を、低コストで、簡単に形
成し得る圧電セラミック電子部品の製造方法を提供する
ことができる。
のような効果を得ることができる。 （ａ）コストが安価で、電極密着強度の大きな圧電セラ
ミック電子部品を提供することができる。 （ｂ）密着強度の大きい電極を、低コストで、簡単に形
成し得る圧電セラミック電子部品の製造方法を提供する
ことができる。
【図１】本発明に係る圧電セラミック電子部品の断面図
である。
である。
【図２】電極剥離試験方法を示す図である。
【図３】図２の試験結果を表にして示す図である。
【図４】図１に示した圧電セラミック電子部品を製造す
る方法の一工程を示す図である。
る方法の一工程を示す図である。
【図５】図４に示した工程の後の工程を示す図である。
【図６】図５に示した工程の後の工程を示す図である。
【図７】図６に示した工程の後の工程を示す図である。
【図８】本発明に係る圧電セラミック電子部品の製造方
法の他の例を示す平面図である。
法の他の例を示す平面図である。
【図９】図８の９ー９線に添った拡大断面図である。
【図１０】図８及び図９に示した工程の後の工程を示す
図である。
図である。
【図１１】図１０に示した工程の後の工程を示す図であ
る。
る。
【図１２】図１１に示した工程の後の工程を示す図であ
る。
る。
【図１３】図１２に示した工程の後の工程を示す図であ
る。
る。
【図１４】本発明に係る圧電セラミック電子部品の他の
実施例を示す斜視図である。
実施例を示す斜視図である。
【図１５】図１４に示した圧電セラミック電子部品を背
面側から見た斜視図である。
面側から見た斜視図である。
【図１６】図１４の１６ー１６線に添った断面図であ
る。
る。
【図１７】従来の圧電セラミック電子部品の製造方法を
示す図である。
示す図である。
【図１８】図１７の工程の後の工程を示す図である。
【図１９】図１８の工程の後の工程を示す図である。
【図２０】図１９の工程の後の工程を示す図である。
１０ 圧電セラミック基板 ２１、２２ 電極 ２１１、２２１ ニッケル膜 ２１２、２２２ 銅膜
───────────────────────────────────────────────────── フロントページの続き (72)発明者 谷口 雅朗 東京都中央区日本橋１丁目13番１号 ティ ーディーケイ株式会社内 (72)発明者 高橋 透 東京都中央区日本橋１丁目13番１号 ティ ーディーケイ株式会社内
Claims (9)
- 【請求項１】 圧電セラミック基板と、電極とを含む圧
電セラミック電子部品であって、 前記電極は、複数の導電膜を積層して構成され、前記圧
電セラミック基板に付着されており、 前記複数の導電膜の一つは、ニッケル膜であり、前記ニ
ッケル膜は前記圧電セラミック基板に付着され、最下層
膜を構成する圧電セラミック電子部品。 - 【請求項２】 請求項１に記載された圧電セラミック電
子部品であって、 前記複数の導電膜の他の一つは、銅膜である圧電セラミ
ック電子部品。 - 【請求項３】 請求項２に記載された圧電セラミック電
子部品であって、 前記銅膜は、前記ニッケル膜に接触して積層されている
圧電セラミック電子部品。 - 【請求項４】 請求項２または３の何れかに記載された
圧電セラミック電子部品であって、 前記銅膜は、最上層膜を構成する圧電セラミック電子部
品。 - 【請求項５】 請求項１、２、３または４の何れかに記
載された圧電セラミック電子部品であって、 前記ニッケル膜は、無電解メッキ膜である圧電セラミッ
ク電子部品。 - 【請求項６】 請求項１、２、３、４または５の何れか
に記載された圧電セラミック電子部品であって、 圧電セラミック振動子、圧電セラミックフィルタ、圧電
セラミック共振子または圧電セラミック電気音響変換素
子から選択された何れか一種である圧電セラミック電子
部品。 - 【請求項７】 請求項１、２、３、４、５または６の何
れかに記載された圧電セラミック電子部品を製造する方
法であって、 前記圧電セラミック基板上に、前記電極の形状に相当す
る抜きパターンを有するレジスト膜を、印刷により形成
し、 前記レジスト膜及び前記抜きパターンに、無電解メッキ
法の適用により、前記ニッケル膜を形成し、 前記レジスト膜を、その上に付着している前記ニッケ膜
と共に除去し、前記抜きパターンに存在する前記ニッケ
ル膜は残し、 前記抜きパターンに存在していた前記ニッケル膜の上に
電解メッキにより導電膜を形成する工程を含む圧電セラ
ミック電子部品の製造方法。 - 【請求項８】 請求項７に記載された製造方法であっ
て、 前記導電膜は、銅膜である圧電セラミック電子部品の製
造方法。 - 【請求項９】 請求項７に記載された製造方法であっ
て、 前記圧電セラミック基板は、多数の圧電セラミック電子
部品を含み得る面積を有しており、 前記圧電セラミック基板上に、前記レジスト膜を形成す
る際、多数の圧電セラミック電子部品のための抜きパタ
ーンを同時に形成する圧電セラミック電子部品の製造方
法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30310797A JPH10223937A (ja) | 1996-12-04 | 1997-11-05 | 圧電セラミック電子部品及びその製造方法 |
| KR1019970065177A KR19980063683A (ko) | 1996-12-04 | 1997-12-02 | 압전세라믹 전자부품 및 그 제조방법 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32388696 | 1996-12-04 | ||
| JP8-323886 | 1996-12-04 | ||
| JP30310797A JPH10223937A (ja) | 1996-12-04 | 1997-11-05 | 圧電セラミック電子部品及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10223937A true JPH10223937A (ja) | 1998-08-21 |
Family
ID=26563399
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30310797A Pending JPH10223937A (ja) | 1996-12-04 | 1997-11-05 | 圧電セラミック電子部品及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPH10223937A (ja) |
| KR (1) | KR19980063683A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010118951A (ja) * | 2008-11-13 | 2010-05-27 | Fujitsu Ltd | 共振子、フィルタ、デュープレクサおよび電子装置 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100475564B1 (ko) * | 2001-12-05 | 2005-03-10 | 주식회사 피앤아이 | 개량된 전극 및 커넥터 구조를 갖는 압전체 고분자 소자 |
-
1997
- 1997-11-05 JP JP30310797A patent/JPH10223937A/ja active Pending
- 1997-12-02 KR KR1019970065177A patent/KR19980063683A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010118951A (ja) * | 2008-11-13 | 2010-05-27 | Fujitsu Ltd | 共振子、フィルタ、デュープレクサおよび電子装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980063683A (ko) | 1998-10-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4783815A (en) | Manufacturing miniature hearing aid having a multi-layer circuit arrangement | |
| EP1854158A1 (en) | Multilayer ultrasonic transducer and method for manufacturing same | |
| JPH1167554A (ja) | 積層型コイル部品及びその製造方法 | |
| JP2002043752A (ja) | 配線基板，多層配線基板およびそれらの製造方法 | |
| JPH06224073A (ja) | 積層セラミックコンデンサの製造方法 | |
| JPH10223937A (ja) | 圧電セラミック電子部品及びその製造方法 | |
| CA1157966A (en) | Method for manufacturing an ultrasonic transducer | |
| JP3511929B2 (ja) | 電子部品の製造方法、圧電共振部品の製造方法、電子部品及び圧電共振部品 | |
| JPH10335823A (ja) | 積層セラミック回路基板及びその製造方法 | |
| JP2003249837A (ja) | 電子部品及びその製造方法 | |
| JPH01152712A (ja) | 積層セラミックコンデンサの外部電極の形成方法 | |
| JP2668375B2 (ja) | 回路部品の電極製造方法 | |
| JP3722950B2 (ja) | 超音波振動子及びその製造方法 | |
| JPH0982558A (ja) | 積層型セラミック電子部品 | |
| JP2571960B2 (ja) | 両面可撓性回路基板及びその製造法 | |
| JPH0618148B2 (ja) | 磁器コンデンサの製造方法 | |
| JP2002290034A (ja) | 積層基板およびその製造方法 | |
| JP2001127578A (ja) | 圧電振動部品及びその製造方法 | |
| JPH0265194A (ja) | 厚膜素子を有するプリント配線板の製造方法 | |
| JPS59122007A (ja) | チツプ状圧電共振子の製造方法 | |
| JP2001237664A (ja) | 圧電振動部品及びその製造方法 | |
| JPH09213560A (ja) | 積層セラミック電子部品 | |
| JP3010672B2 (ja) | アパチャー電極及びその製造方法 | |
| JP2632761B2 (ja) | 半導体素子搭載用基板及び半導体素子搭載用基板の製造方法 | |
| JPH0397279A (ja) | 電子部品の基板及びその基板を備えた電子部品の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040617 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051026 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070606 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070803 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070912 |