JPH10221407A - 診断支援機能付き集積回路素子 - Google Patents

Abstract

(57)【要約】 【課題】高密度プリント基板上の高密度リードパターン
の断線或いは短絡や当該パターンとの間の端子接続状態
が簡単にチェックできるようにする。 【解決手段】ＦＰＣ上に実装されるヘッドＩＣ１０内に
セレクタ１２０，１３０を設け、端子Ｔ1 〜Ｔn と接続
される磁気ヘッド側のリードパターンＬ1 〜Ｌn間を導
電ゴム等で全て短絡して５Ｖを印加している状態で、端
子部１０４を通してセレクタ１２０を制御して端子Ｔ1
〜Ｔn を１つずつ順にモニタ用端子１０３に切り替え接
続させることで、当該端子１０３を介しての断線チェッ
クを可能とし、Ｌ1 〜Ｌn 間の短絡を解除した状態で、
セレクタ１３０を制御して端子Ｔ1〜Ｔn-1 に対して１
つずつ順に＋５Ｖを印加させる一方、端子Ｔj への５Ｖ
印加期間、セレクタ１２０を制御して端子Ｔj+1 〜Ｔn
を１つずつ順に端子１０３に切り替え接続させること
で、端子１０３を介しての短絡チェックを可能とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、磁気ディスク装置
用のヘッドＩＣなど、高密度プリント基板上に実装して
使用される集積回路素子に係り、特に高密度リードパタ
ーンとの間の端子接続状態、当該高密度リードパターン
の断線、短絡等を診断するのに好適な診断支援機能付き
集積回路素子に関する。

【０００２】

【従来の技術】磁気記録媒体を対象とする情報の記録再
生を行う磁気ディスク装置の回路要素の１つにヘッドＩ
Ｃがある。このヘッドＩＣは、記録（ライト）時には磁
気ヘッドに対してライト電流を供給し、再生（リード）
時にはプリアンプとして、磁気ヘッドで読み取られた微
弱信号を増幅するプリアンプ回路を備えた集積回路素子
である。

【０００３】このため、ヘッドＩＣは磁気ヘッドの近傍
に実装される必要があり、移動するヘッドに合わせて、
可撓性のあるフレキシブルプリント基板（以下、ＦＰＣ
と称する）上に配置されるのが一般的である。

【０００４】さて、上記ＦＰＣは磁気ディスク装置の製
造において、初期の工程で組み込まれる部品であり、修
理にも多くの工数が必要となる。そのため、ＦＰＣを装
置に組み込む前に、そのＦＰＣを対象に、（ＣＰＵ、リ
ード／ライトＩＣ等が実装される）メインのプリント基
板（以下、ＰＣＢと称する）よりも確実に部品実装不良
を選別する必要がある。

【０００５】図７にＦＰＣの概略構造を示す。このＦＰ
ＣにはヘッドＩＣ７０が実装されている。また、ＦＰＣ
には、磁気ヘッド側との接続用の導電性のリードパター
ン７１の群、及びＰＣＢ側との接続用の導電性のリード
パターン７２の群が印刷（配置）されている。ヘッドＩ
Ｃ７０の各ヘッド側端子は対応するリードパターン７１
の一端と、ＰＣＢ側端子は対応するリードパターン７２
の一端と、それぞれ半田付け等により接続されている。
リードパターン７１の他端は、ヘッドとの接続用パッド
Ｐをなしており、リードパターン７２の他端はＰＣＢと
の接続用コネクタ７３に接続されている。

【０００６】従来、図７に示すようなＦＰＣの特に配線
（リードパターン）の断線、短絡等の検査は、図におい
て丸印で示すように、リードパターン７１，７２の両端
に針状のテストピンを立てることで行うのが一般的であ
った。

【０００７】

【発明が解決しようとする課題】ところが近年は、装置
の小型化、高容量化に伴い、ＦＰＣの小型化、ＭＲヘッ
ド採用によるヘッド１本当たりの信号線数の増加（２本
→４，５本）、更にはヘッドＩＣの端子の狭ピッチ化を
招き、特にヘッドに接続するＦＰＣ上の（図７のリード
パターン７１に相当する）リードパターンが高密度化さ
れるようになった。このため、装置組み込み前のチェッ
クで、図７に示したように全てのリードパターンの両端
にテストピンを立てることは困難となり、ＦＰＣの不良
をチェックしきれなくなっているという問題があった。
また、装置組み込み前に、ヘッドＩＣの端子とリードパ
ターンとの接続状態をチェックすることはできなかっ
た。このような問題は、磁気ディスク装置のＦＰＣに限
るものではなく、端子ピッチが狭い集積回路素子を実装
した高密度プリント基板についても同様である。

【０００８】本発明は上記事情を考慮してなされたもの
でその目的は、高密度プリント基板上の高密度リードパ
ターンとの間の端子接続状態や当該高密度リードパター
ンの断線或いは短絡等が、端子ピッチが極めて狭い場合
にも、装置への組み込み前に簡単にチェックできる集積
回路素子を提供することにある。

【０００９】

【課題を解決するための手段】本発明の第１の観点に係
る集積回路素子は、高密度プリント基板上に配設された
導電性の複数の高密度リードパターン（第１乃至第ｎの
高密度リードパターン）と半田付け等により接続される
複数の特定端子（第１乃至第ｎの端子）を備えた集積回
路素子において、上記高密度リードパターンとの接続状
態等を診断するための診断モードと通常の動作モードと
を切り替えるモード切り替え信号の入力に供されるモー
ド切り替え端子と、上記診断モードにおける外部からの
モニタリングに用いられるモニタ用端子と、上記診断モ
ードにおいて上記第１乃至第ｎの端子の１つを選択的に
上記モニタ用端子に切り替え接続する第１の選択回路
と、上記診断モードにおいて上記第１乃至第ｎの端子の
１つに選択的に所定電圧を印加する第２の選択回路と、
上記第１の選択回路を制御するための外部から与えられ
る第１の選択制御情報の入力に供される第１の選択制御
情報入力端子部と、上記第２の選択回路を制御するため
の外部から与えられる第２の選択制御情報の入力に供さ
れる第２の選択制御情報入力端子部とを備えたことを特
徴とする。

【００１０】このような構成の集積回路素子では、高密
度プリント基板、例えばＦＰＣ（フレキシブルプリント
基板）に実装した状態で、当該集積回路素子のモード切
り替え端子に診断モードを指定するモード切り替え信号
を供給して診断モードを設定し、この状態で第１の選択
制御情報を順次切り替えて第１の選択制御情報入力端子
部に供給することで、第１の選択回路により第１乃至第
ｎの端子を１つずつ順にモニタ用端子に切り替え接続さ
せることができるので、上記集積回路素子の第１乃至第
ｎの端子のピッチが極めて小さく、対応する第１乃至第
ｎの高密度リードパターンにテストピンを立てることが
困難な場合でも、モニタ用端子を介して当該第１乃至第
ｎの端子と第１乃至第ｎの高密度リードパターンとの接
続状態等をチェックすることが可能となる。

【００１１】例えば、第１乃至第ｎの端子と第１乃至第
ｎの高密度リードパターンとの未接続状態（半田未接触
状態）、或いは第１乃至第ｎの高密度リードパターンの
断線を検出するには、第１乃至第ｎの高密度リードパタ
ーン間（好ましくは第１乃至第ｎの高密度リードパター
ンの接続用パッド間）を導電ゴム等の導電性部材で強制
的に全て短絡して所定電圧を印加した状態で、第１の選
択制御情報入力端子部を通して第１の選択回路を制御し
て第１乃至第ｎの端子を１つずつ順次モニタ端子に切り
替え接続させ、当該モニタ端子の電圧が０Ｖであるか否
か（所定電圧であるか）をチェックすればよい。

【００１２】また、第１乃至第ｎの端子または第１乃至
第ｎの高密度リードパターン相互間の短絡を検出するに
は、第２の選択制御情報入力端子部を通して第２の選択
回路を制御して例えば第１乃至第ｎ−１の端子に１つず
つ順次所定電圧を印加させる一方、第１乃至第ｎ−１の
端子のうちの第ｊの端子（ｊは１〜ｎ−１のいずれか）
に所定電圧が印加されている期間は、第１の選択制御情
報入力端子部を通して第１の選択回路を制御して第ｊ＋
１乃至第ｎの端子を１つずつ順次モニタ端子に切り替え
接続させ、当該モニタ端子の電圧が所定電圧であるか否
か（０Ｖであるか）をチェックすればよい。

【００１３】本発明の第２の観点に係る集積回路素子
は、上記第１の観点に係る集積回路素子における上記第
１及び第２の選択制御情報入力端子部を不要とするため
に、素子内部に上記第１及び第２の選択制御情報の生成
機能を持たせたものであり、上記第１及び第２の選択制
御情報入力端子部に代えて、クロック端子と、診断モー
ドにおいて当該クロック端子に入力されるクロック信号
のクロック数をカウントするカウンタと、このカウンタ
のカウント値Ｎをデコードして上記第１及び第２の選択
制御情報を生成出力するデコーダとを備えたことを特徴
とする。

【００１４】ここで上記データのデコード機能として、
カウント値Ｎが１〜ｎの範囲では、第１乃至第ｎの端子
と第１乃至第ｎの高密度リードパターンとの未接続状態
（半田未接触状態）、或いは第１乃至第ｎの高密度リー
ドパターンの断線が検出可能なように、第１乃至第ｎの
端子を１つずつ順に第１の選択回路により選択させるた
めの第１の選択制御情報を生成すると共に、第２の選択
回路を非選択動作状態とするための第２の選択制御情報
を生成し、カウント値Ｎがｎ＋１〜ｎ（ｎ＋１）／２の
範囲では、第１乃至第ｎの端子または第１乃至第ｎの高
密度リードパターン相互間の短絡が検出可能なように、
第１乃至第ｎ−１の端子に１つずつ順に第２の選択回路
により所定電圧を印加させるための第２の選択制御情報
を生成出力すると共に、第１乃至第ｎ−１の端子のうち
の第ｊの端子（ｊし１〜ｎ−１のいずれか）が選択され
ている期間は、第１乃至第ｎの端子のうちの第ｊ＋１の
端子以降のｎ−ｊ個の端子を１つずつ順に第１の選択回
路により選択させるための第１の選択制御情報を生成す
る機能を持たせるとよい。

【００１５】本発明の第３の観点に係る集積回路素子
は、上記第２の観点に係る集積回路素子におけるモニタ
用端子と第１の選択回路との間に、この第１の選択回路
によって選択された第１乃至第ｎの端子の１つの電圧が
所定の電圧であることを検出するための第１の電圧検出
回路と、同じく０Ｖであることを検出するための第２の
電圧検出回路と、これら第１及び第２の電圧検出回路の
いずれか一方の検出結果をモニタ用端子に選択出力する
第３の選択回路とを付加すると共に、上記デコーダに、
上記カウント値Ｎが１〜ｎの範囲では第１の電圧検出回
路の検出結果が選択され、ｎ＋１〜ｎ（ｎ＋１）／２の
範囲では第２の電圧検出回路の検出結果が選択されるよ
うに、上記第３の選択回路を制御するための第３の選択
制御情報を生成するデコード機能を付加したことを特徴
とする。

【００１６】このような構成の集積回路が実装された高
密度プリント基板では、モニタ端子から、カウント値Ｎ
が１〜ｎの範囲では、第１乃至第ｎの端子と第１乃至第
ｎの高密度リードパターンとの未接続状態、或いは第１
乃至第ｎの高密度リードパターンの断線に関する検査結
果を出力させ、カウント値Ｎがｎ＋１〜ｎ（ｎ＋１）／
２の範囲では、第１乃至第ｎの端子または第１乃至第ｎ
の高密度リードパターン相互間の短絡に関する検査結果
を出力させることができる。

【００１７】

【発明の実施の形態】以下、本発明の実施の形態につ
き、磁気ディスク装置用のヘッドＩＣに適用した場合を
例に図面を参照して説明する。 ［第１の実施形態］図１は本発明の第１の実施形態に係
るヘッドＩＣの構成をＦＰＣ（フレキシブルプリント基
板）に実装された状態で示すブロック図である。

【００１８】図１において、ヘッドＩＣ１０は、ヘッド
ＩＣとしての本来の回路である主回路１１０と、セレク
タ（Ａセレクタ：ＡＳＥＬ）１２０と、セレクタ（Ｂセ
レクタ：ＢＳＥＬ）１３０とから構成される。

【００１９】ヘッドＩＣ１０は、磁気ディスク装置のメ
イン基板であるＰＣＢとの接続用コネクタ１１側に位置
する端子群として、ＰＣＢ側端子１０１の群と、診断モ
ードと（通常の）動作モード（通常モード）との切り替
え用の端子（モード切り替え端子）１０２と、モニタ用
端子１０３と、複数の端子からなるＡセレクタ制御端子
部１０４と、複数の端子からなるＢセレクタ制御端子部
１０５とを有すると共に、磁気ヘッド側に位置する端子
群として、ｎ個のヘッド側端子Ｔ1 〜Ｔn を有してい
る。

【００２０】ヘッド側端子Ｔ1 〜Ｔn は、ＦＰＣのリー
ドパターンＬ1 〜Ｌn の一端に接続（ここでは半田接
続）されると共に、当該ヘッドＩＣ１０内の主回路１１
に接続されている。リードパターンＬ1 〜Ｌn の他端は
（磁気ヘッドと接続するための）ヘッド接続用パッド
（端子）Ｐ1 〜Ｐn をなしている。

【００２１】Ａセレクタ１２０は、モード切り替え端子
１０２の状態が診断モードを示す例えば高レベルの場
合、Ａセレクタ制御端子部１０４の状態（Ａセレクタ制
御情報）に応じて（リードパターンＬ1 〜Ｌn と接続さ
れている）端子Ｔ1 〜Ｔn の１つをモニタ用端子１０３
に切り替え接続する。

【００２２】Ｂセレクタ１３０は、モード切り替え端子
１０２の状態が診断モードを示す高レベルの場合、所定
の直流電圧、例えば＋５Ｖを、Ｂセレクタ制御端子部１
０５の状態（Ｂセレクタ制御情報）に応じて（リードパ
ターンＬ1 〜Ｌn と接続されている）端子Ｔ1 〜Ｔn の
１つに選択的に印加する。

【００２３】次に、図１に示すようにヘッドＩＣ１０が
実装されたＦＰＣの装置への組み込み前における診断処
理、更に具体的に述べるならば、ヘッドＩＣ１０の端子
Ｔ1〜Ｔn の（磁気ヘッド側の信号パターンである）リ
ードパターンＬ1 〜Ｌn に対する半田未接触状態、リー
ドパターンＬ1 〜Ｌn の断線、端子Ｔ1 〜Ｔn 間或いは
リードパターンＬ1 〜Ｌn 間の短絡に関する診断処理に
ついて、図２及び図３のフローチャートを参照して説明
する。

【００２４】まず、図１のＦＰＣのコネクタ１１にテス
タ（ＦＰＣテスタ）を接続する。この状態で、ＦＰＣテ
スタを作動させて、モード切り替え端子１０２を診断モ
ードを示す高レベル状態に設定する（ステップＳ１）。
モード切り替え端子１０２が高レベルの場合（診断モー
ドの場合）、Ａセレクタ１２０及びＢセレクタ１３０は
動作可能状態となると共に、主回路１１０は動作不可状
態となる。

【００２５】次にヘッド接続用パッドＰ1 〜Ｐn を導電
ゴム等で全て短絡して＋５Ｂを印加する（ステップＳ
２）。次にＦＰＣテスタからＡセレクタ制御端子部１０
４に、ｉ＝１で示される端子Ｔi （及び当該端子Ｔi と
接続されるリードパターンＬi ）をモニタ対象として指
定するＡセレクタ制御情報を出力し、Ａセレクタ１２０
により端子Ｔi （ここではｉ＝１）をモニタ用端子１０
３に切り替え接続させる（ステップＳ３，Ｓ４）。

【００２６】この状態で、ＦＰＣテスタによりモニタ用
端子１０３の電圧が＋５Ｖであるか否か（０Ｖである
か）をチェックする（ステップＳ５，Ｓ６）。もし、＋
５Ｖであれば、リードパターンＬi は断線しておらず、
またヘッドＩＣ１０の端子ＴiがリードパターンＬi に
正しく半田付けされていること（即ち正常）を確認し、
その旨を記録する（ステップＳ７）。逆に、０Ｖであれ
ば、リードパターンＬiが断線しているか、或いは端子
Ｔi がリードパターンＬi に対して半田未接触状態にあ
ること（即ち異常）を確認し、その旨を記録する（ステ
ップＳ８）。

【００２７】以上の動作をｉを１ずつインクリメントし
ながら、ｉ＝ｎで示される端子Ｔi（及びリードパター
ンＬi ）をモニタ対象とする診断処理が完了するまで繰
り返す（ステップＳ９，Ｓ１０）。このようにして、リ
ードパターンＬ1 〜Ｌn の断線或いは端子Ｔ1 〜Ｔn と
リードパターンＬ1 〜Ｌn との間の半田未接触状態の有
無をモニタ用端子１０３を通して診断できる。なお、こ
の期間、Ｂセレクタ１３０は端子Ｔ1 〜Ｔn のいずれも
（＋５Ｖの電圧印加対象として選択しない）未選択状態
に設定される。

【００２８】次に、導電ゴム等によるヘッド接続用パッ
ドＰ1 〜Ｐn の短絡状態を解除する（ステップＳ１
１）。次に、ＦＰＣテスタからＢセレクタ制御端子部１
０５に、ｊ＝１で示されるヘッドＩＣ１０の端子Ｔj を
（＋５Ｖの）電圧印加対象として指定するＢセレクタ制
御情報を出力し、Ｂセレクタ１３０により端子Ｔj （こ
こではｊ＝１）に電圧＋５Ｖを選択的に印加させると共
に、Ａセレクタ制御端子部１０４に、ｉ＝２で示される
端子Ｔi をモニタ対象として指定するＡセレクタ制御情
報を出力し、Ａセレクタ１２０により端子Ｔi （ここで
はｉ＝２）をモニタ用端子１０３に切り替え接続させる
（ステップＳ１２〜Ｓ１５）。

【００２９】この状態で、ＦＰＣテスタによりモニタ用
端子１０３の電圧が０Ｖであるか否か（＋５Ｖである
か）をチェックする（ステップＳ１６，Ｓ１７）。も
し、０Ｖであれば、端子Ｔi （及びリードパターンＬi
）が端子Ｔj 及びリードパターンＬj のいずれとも短
絡していないこと（即ち正常）を確認し、その旨を記録
する（ステップＳ１８）。逆に、＋５Ｖであれば、端子
Ｔi （またはリードパターンＬi ）が端子Ｔj またはリ
ードパターンＬj と短絡していること（即ち異常）を確
認し、その旨を記録する（ステップＳ１９）。

【００３０】以上の動作をｉを１ずつインクリメントし
ながら、ｉ＝ｎで示される端子Ｔiをモニタ対象とする
診断処理が完了するまで繰り返す（ステップＳ２０，Ｓ
２１）。このようにして、端子Ｔj またはリードパター
ンＬj に対して、ｉ＝ｊ＋１以降の各端子Ｔi またはリ
ードパターンＬi 、即ち端子Ｔj+1 〜Ｔn またはリード
パターンＬj+1 〜Ｌn が短絡しているか否かをモニタ用
端子１０３を通して診断できる。

【００３１】そして、上記した一連の動作、即ち端子Ｔ
j またはリードパターンＬj に対して、端子Ｔj+1 〜Ｔ
n またはリードパターンＬj+1 〜Ｌn が短絡しているか
否かを診断する一連の動作を、ｊを１ずつインクリメン
トしながら繰り返す（ステップＳ２２〜Ｓ２４）。やが
て、ｊ＝ｎ−１の端子Ｔj またはリードパターンＬj、
即ち端子Ｔn-1 またはリードパターンＬn-1 に対して、
ｉ＝ｊ＋１以降の各端子Ｔi またはリードパターンＬi
、即ち端子Ｔn またはリードパターンＬn が短絡して
いるか否かを診断すると（ステップＳ２２）、ステップ
２５でモード切り替え端子１０２を低レベル状態に切り
替えて（装置組み込み前であるから必ずしも必要な
い）、全ての診断処理を終了する。

【００３２】なお、図１のＦＰＣを磁気ディスク装置に
組み込んで通常に使用する場合には、モード切り替え端
子１０２を低レベル状態にして通常モードとすればよ
い。この状態では、主回路１１０は動作可能状態となる
と共に、セレクタ１２０，１３０は動作不可状態とな
る。 ［第２の実施形態］図４は本発明の第２の実施形態に係
るヘッドＩＣの構成をＦＰＣに実装された状態で示すブ
ロック図である。なお、図１と同一部分には同一符号を
付して詳細な説明を省略する。

【００３３】図４中のヘッドＩＣ４０が図１中のヘッド
ＩＣ１０と異なる点は、Ａセレクタ１２０を制御するＡ
セレクタ制御情報とＢセレクタ１３０を制御するＢセレ
クタ制御情報を、ヘッドＩＣ１０内部で生成するため
に、カウンタ４１０及びデコーダ４２０を内蔵している
ことである。またヘッドＩＣ４０は、Ａセレクタ制御端
子部１０４及びＢセレクタ制御端子部１０５に代えて、
ＦＰＣテスタからのクロック信号ＣＬＫが入力されるク
ロック端子４０１を有している。このクロック端子４０
１は、端子１０１の群、モード切り替え端子１０２、及
びモニタ用端子１０３と共にコネクタ４１と接続されて
いる。

【００３４】ヘッドＩＣ４０において、カウンタ４１０
は、クロック端子４０１から入力されるクロック信号Ｃ
ＬＫに応じてカウント動作を行う。カウンタ４１０のカ
ウント値Ｎはデコーダ４２０に入力される。デコーダ４
２０は、カウント値Ｎをデコードし、そのカウント値Ｎ
に応じたＡセレクタ制御情報をＡ出力から、同じくＢセ
レクタ制御情報をＢ出力から、それぞれデコード結果と
して出力する。

【００３５】デコーダ４２０の入力であるカウント値Ｎ
と、出力であるＡセレクタ制御情報の選択指定するモニ
タ対象端子Ｔi 及びＢセレクタ制御情報の選択指定する
電圧印加対象端子Ｔj との関係を図５に示す。

【００３６】さて、図４に示すようにヘッドＩＣ４０が
実装されたＦＰＣの装置への組み込み前の診断処理を行
うには、次のように行えばよい。まず、図４のＦＰＣの
コネクタ１１にテスタ（ＦＰＣテスタ）を接続し、当該
テスタによりモード切り替え端子１０２を診断モードを
示す高レベル状態に設定する。この状態でヘッド接続用
パッドＰ1 〜Ｐn を導電ゴム等で全て短絡して＋５Ｖを
印加し、しかる後にクロック信号ＣＬＫをｎクロック分
の期間だけクロック端子４０１に供給する。

【００３７】カウンタ４１０は、モード切り替え端子１
０２が診断モードを示す高レベル状態に設定されている
期間だけ、クロック端子４０１を介して供給されるクロ
ック信号ＣＬＫのクロック数を１，２，３，…のように
順次カウントする。

【００３８】デコーダ４２０は、カウンタ４１０のカウ
ント値Ｎをデコードし、そのカウント値Ｎに応じたＡセ
レクタ制御情報をＡセレクタ１２０に、同じくＢセレク
タ制御情報をＢセレクタ１３０に出力する。Ｎの値とＡ
セレクタ制御情報及びＢセレクタ制御情報の関係は図５
のようになっていることから、Ｎの値が１，２，３，…
ｎ−１，ｎの範囲（即ちクロック数１〜ｎの範囲）で
は、そのＮの値に対応する端子Ｔ1 ，Ｔ2 ，Ｔ3 ，…Ｔ
n-1 ，Ｔn の順にモニタ対象端子が指定されて、モニタ
用端子１０３に切り替え接続される。これにより、リー
ドパターンＬ1 〜Ｌn の断線或いは端子Ｔ1 〜Ｔn とリ
ードパターンＬ1 〜Ｌn との間の半田未接触状態の有無
をモニタ用端子１０３を通して順次診断できる。

【００３９】次に、導電ゴム等によるヘッド接続用パッ
ドＰ1 〜Ｐn の短絡状態を解除し、しかる後にＦＰＣテ
スタからクロック信号ＣＬＫをｎ（ｎ−１）／２クロッ
ク分の期間だけクロック端子４０１に供給する。

【００４０】これによりカウンタ４１０はカウント動作
をカウント値ｎの状態から再開する。すると、カウンタ
４１０のカウント値Ｎは、ｎ＋１，ｎ＋２，…２ｎ−
２，２ｎ−１，２ｎ，２ｎ＋１，…３ｎ−４，３ｎ−
３，…｛ｎ（ｎ＋１）／２｝−５，｛ｎ（ｎ＋１）／
２｝−４，｛ｎ（ｎ＋１）／２｝−３，｛ｎ（ｎ＋１）
／２｝−２，｛ｎ（ｎ＋１）／２｝−１，ｎ（ｎ＋１）
／２のように順次変化する。

【００４１】デコーダ４２０は、カウンタ４１０のカウ
ント値Ｎをデコードし、そのカウント値Ｎに応じたＡセ
レクタ制御情報をＡセレクタ１２０に、同じくＢセレク
タ制御情報をＢセレクタ１３０に出力する。Ｎの値とＡ
セレクタ制御情報及びＢセレクタ制御情報の関係は図５
のようになっている。

【００４２】このため、Ｎの値がｎ＋１，ｎ＋２，…２
ｎ−２，２ｎ−１のｎ−１クロック分の範囲では、電圧
印加対象端子として端子Ｔ1 が選択指定されて、当該端
子Ｔ1 にＢセレクタ１３０により＋５Ｖが印加される一
方、端子Ｔ2 ，Ｔ3 ，…Ｔn-1 ，Ｔn の順にモニタ対象
端子が指定されて、モニタ用端子１０３に切り替え接続
される。これにより、端子Ｔ1 またはリードパターンＬ
1 に対して、端子Ｔ2〜Ｔn またはリードパターンＬ2
〜Ｌn が短絡しているか否かが診断できる。

【００４３】同様に、Ｎの値が後続の２ｎ，２ｎ＋１，
…３ｎ−４，３ｎ−３のｎ−２クロック分の範囲では、
電圧印加対象端子として端子Ｔ2 が選択指定されて、当
該端子Ｔ2 にＢセレクタ１３０により＋５Ｖが印加され
る一方、端子Ｔ3 ，Ｔ4 ，…Ｔn-1 ，Ｔn の順にモニタ
対象端子が指定されて、モニタ用端子１０３に切り替え
接続される。これにより、端子Ｔ2 またはリードパター
ンＬ2 に対して、端子Ｔ3 〜Ｔn またはリードパターン
Ｌ3 〜Ｌn が短絡しているか否かが診断できる。

【００４４】以下同様に、Ｎの値が例えば｛ｎ（ｎ＋
１）／２｝−２，｛ｎ（ｎ＋１）／２｝−１の２クロッ
ク分の範囲では、電圧印加対象端子として端子Ｔn-2 が
選択指定されて、当該端子Ｔn-2 にＢセレクタ１３０に
より＋５Ｖが印加される一方、端子Ｔn-1 ，Ｔn の順に
モニタ対象端子が指定されて、モニタ用端子１０３に切
り替え接続される。これにより、端子Ｔn-2 またはリー
ドパターンＬn-2 に対して、端子Ｔn-1 ，Ｔn またはリ
ードパターンＬn-1 ，Ｌn が短絡しているか否かが診断
できる。

【００４５】次に、最後のクロックに対するカウント値
であるＮの値がｎ（ｎ＋１）／２では、電圧印加対象端
子として端子Ｔn-1 が選択指定されて、当該端子Ｔn-1
にＢセレクタ１３０により＋５Ｖが印加される一方、端
子Ｔn がモニタ対象端子に指定されて、モニタ用端子１
０３に切り替え接続される。これにより、端子Ｔn-1ま
たはリードパターンＬn-1 に対して、端子Ｔn またはリ
ードパターンＬn が短絡しているか否かが診断できる。

【００４６】以上に述べたカウント値Ｎがｎ＋１〜ｎ
（ｎ＋１）／２の範囲における動作を整理すると次のよ
うになる。カウント値Ｎが［｛ｎ（ｎ＋１）／２｝−
｛（ｎ−ｊ）（ｎ−ｊ＋１）／２｝＋１］〜［｛ｎ（ｎ
＋１）／２｝−｛（ｎ−ｊ）（ｎ−ｊ＋１）／２｝＋
（ｎ−ｊ）］のｎ−ｊクロック分の範囲（ｊは１〜ｎ−
１のいずれか）毎に、電圧印加対象端子として端子Ｔj
が選択指定されて、当該端子Ｔj にＢセレクタ１３０に
より＋５Ｖが印加される一方、その期間中、端子Ｔj+1
以降のｎ−ｊ個の端子が、Ｔj+1 ，Ｔj+2 ，…Ｔn-1 ，
Ｔn の順にモニタ対象端子Ｔi として指定されて、モニ
タ用端子１０３に切り替え接続される。これにより、端
子Ｔj またはリードパターンＬj に対して、端子Ｔj+1
〜Ｔn またはリードパターンＬj+1 〜Ｌnが短絡してい
るか否かが診断できる。 ［第３の実施形態］図６は本発明の第３の実施形態に係
るヘッドＩＣの構成をＦＰＣに実装された状態で示すブ
ロック図である。なお、図４と同一部分には同一符号を
付して詳細な説明を省略する。

【００４７】図６中のヘッドＩＣ６０が図４中のヘッド
ＩＣ４０と異なる点は、モニタ用端子１０３に、Ａセレ
クタ１２０により選択された端子Ｔi の電圧信号を出力
するのではなく、その電圧信号に基づく装置の正常／異
常の判定結果を出力する機能を有していることである。

【００４８】そのためヘッドＩＣ６０は、Ａセレクタ１
２０の出力とモニタ用端子１０３との間に、Ａセレクタ
１２０により選択された端子Ｔi の電圧が＋５Ｖである
ことを検出する５Ｖ検出器６１１と、同じく０Ｖである
ことを検出する０Ｖ検出器６１２と、この両検出器６１
１，６１２の検出結果のいずれか一方をモニタ用端子１
０３に選択出力するセレクタ（Ｒセレクタ：ＲＳＥＬ）
６１３とを有している。

【００４９】またヘッドＩＣ６０には、図４中のデコー
ダ４２０に代えてデコーダ６２０が設けられている。こ
のデコーダ６２０は、当該デコーダ４２０の図５に示し
たようなデコード機能に加えて、Ｒセレクタ６１３の制
御信号（Ｒセレクタ制御信号）をＲ出力から出力する機
能を有している。即ちデコーダ６２０は、カウンタ４１
０のカウント値Ｎをデコードし、当該カウント値Ｎが１
〜ｎの範囲では、５Ｖ検出器６１０の検出結果の選択を
指定する例えば論理“１”のＲセレクタ制御信号を生成
し、ｎ＋１〜ｎ（ｎ＋１）／２の範囲では、０Ｖ検出器
６１２の検出結果の選択を指定する論理“０”のＲセレ
クタ制御信号を生成し、Ｒ出力から出力する。このデコ
ーダ６２０のＲ出力から出力されたＲセレクタ制御信号
はＲセレクタ６１３に導かれる。

【００５０】以上の構成のヘッドＩＣ６０において、ヘ
ッド接続用パッドＰ1 〜Ｐn を導電ゴム等で全て短絡し
て＋５Ｖを印加し、ＦＰＣテスタからクロック信号ＣＬ
Ｋをｎクロック分の期間だけクロック端子４０１に供給
すると、カウンタ４１０のカウント値Ｎは１，２，３，
…ｎのように変化する。このカウント値Ｎが１〜ｎの範
囲では、Ａセレクタ１２０によりモニタ対象端子Ｔi と
して端子Ｔ1 ，Ｔ2 ，Ｔ3 ，…Ｔn-1 ，Ｔn が順に選択
され、その端子Ｔi の電圧が＋５Ｖであるか否かが５Ｖ
検出器６１１により検出される。５Ｖ検出器６１１は、
選択された端子Ｔi の電圧が＋５Ｖであれば、断線と半
田未接触状態が共にない正常状態を示す例えば論理
“１”の信号を、＋５Ｖでないならば（０Ｖであるなら
ば）、断線または半田未接触状態にある異常状態を示す
論理“０”の信号を出力する。

【００５１】一方、デコーダ６２０は、カウント値Ｎが
１〜ｎの範囲では、Ｒ出力から論理“１”のＲセレクタ
制御信号を出力する。この場合、Ｒセレクタ６１３は、
５Ｖ検出器６１１の出力をモニタ用端子１０３に選択出
力する。これによりＦＰＣテスタでは、モニタ用端子１
０３を通してヘッドＩＣ６０での検査結果（断線、半田
未接触状態の検査結果）を取得できる。

【００５２】次に、導電ゴム等によるヘッド接続用パッ
ドＰ1 〜Ｐn の短絡状態を解除し、しかる後にＦＰＣテ
スタからクロック信号ＣＬＫをｎ（ｎ−１）／２クロッ
ク分の期間だけクロック端子４０１に供給すると、カウ
ンタ４１０のカウント値Ｎは、ｎ＋１，ｎ＋２，…｛ｎ
（ｎ＋１）／２｝−１，ｎ（ｎ＋１）／２のように変化
する。このカウント値Ｎがｎ＋１〜ｎ（ｎ＋１）／２ｎ
の範囲では、Ｂセレクタ１３０により＋５Ｖの電圧印加
対象端子Ｔj （ｊ＝１〜ｎ）が順次選択されると共に、
その端子Ｔj に対応して、端子Ｔj+1 〜Ｔn がモニタ対
象端子として順に選択され、その選択されたモニタ対象
端子の電圧が０Ｖであるか否かが０Ｖ検出器６１２によ
り検出される。０Ｖ検出器６１２は、選択されたモニタ
対象端子の電圧が０Ｖであれば、短絡のない正常状態を
示す例えば論理“１”の信号を、０Ｖでないならば（＋
５Ｖであるならば）、短絡のある異常状態を示す論理
“０”の信号を出力する。

【００５３】一方、デコーダ６２０は、カウント値Ｎが
ｎ＋１〜ｎ（ｎ＋１）／２ｎの範囲では、Ｒ出力から論
理“０”のＲセレクタ制御信号を出力する。この場合、
Ｒセレクタ６１３は、０Ｖ検出器６１２の出力をモニタ
用端子１０３に選択出力する。これによりＦＰＣテスタ
では、モニタ用端子１０３を通してヘッドＩＣ６０での
検査結果（短絡状態の検査結果）を取得できる。

【００５４】以上の実施形態では、ＦＰＣ上に実装され
る磁気ディスク装置用のヘッドＩＣに適用した場合につ
いて説明したが、本発明は、高密度プリント基板上に実
装され、当該プリント基板上に配設された導電性の複数
の高密度リードパターンと半田付け等により接続される
複数の端子を備えた集積回路素子全般に適用可能であ
る。

【００５５】

【発明の効果】以上詳述したように本発明によれば、高
密度プリント基板上の高密度リードパターンとの間の端
子接続状態や当該高密度リードパターンの断線、短絡等
が、端子ピッチが極めて狭い場合にも、装置への組み込
み前に簡単にチェックできる。

【図面の簡単な説明】

【図１】本発明の第１の実施形態に係るヘッドＩＣの構
成をＦＰＣに実装された状態で示すブロック図。

【図２】図１に示すＦＰＣの装置への組み込み前におけ
る診断処理を説明するためのフローチャートの一部を示
す図。

【図３】図１に示すＦＰＣの装置への組み込み前におけ
るリードパターンの断線、短絡等の診断処理を説明する
ためのフローチャートの残りを示す図。

【図４】本発明の第２の実施形態に係るヘッドＩＣの構
成をＦＰＣに実装された状態で示すブロック図。

【図５】図４中のデコーダ４２０の入力であるカウント
値Ｎと、出力であるＡセレクタ制御情報の選択指定する
モニタ対象端子Ｔi 及びＢセレクタ制御情報の選択指定
する電圧印加対象端子Ｔj との関係を示す図。

【図６】本発明の第３の実施形態に係るヘッドＩＣの構
成をＦＰＣに実装された状態で示すブロック図。

【図７】従来のヘッドＩＣが実装されたＦＰＣ上のリー
ドパターンの断線、短絡等の検査方法を説明するための
図。

【符号の説明】

１０，４０，６０…ヘッドＩＣ（集積回路素子） １１，４１…コネクタ、 １０２…モード切り替え端子 １０３…モニタ用端子 １０４…Ａセレクタ制御端子部（第１の選択制御情報入
力端子部） １０５…Ｂセレクタ制御端子部（第２の選択制御情報入
力端子部） １１０…主回路、 １２０…Ａセレクタ（ＡＳＥＬ、第１の選択回路） １３０…Ｂセレクタ（ＡＳＥＬ、第２の選択回路） ４０１…クロック端子 ４１０…カウンタ ４２０…デコーダ ６１１…５Ｖ検出器（第１の電圧検出回路） ６１２…０Ｖ検出器（第２の電圧検出回路） ６１３…Ｒセレクタ（ＲＳＥＬ、第３の選択回路） Ｔ1 〜Ｔn …ヘッド側端子（特定端子、第１乃至第ｎの
端子） Ｌ1 〜Ｌn …リードパターン Ｐ1 〜Ｐn …ヘッド接続用パッド

Claims (9)

【特許請求の範囲】
1. 【請求項１】 高密度プリント基板上に実装して使用さ
   れ、前記プリント基板上に配設された導電性の複数の高
   密度リードパターンと半田付け等により接続される複数
   の特定端子を備えた集積回路素子において、 前記高密度リードパターンとの接続状態等を診断するた
   めの診断モードと通常の動作モードとを切り替えるモー
   ド切り替え信号の入力に供されるモード切り替え端子
   と、 前記診断モードにおける外部からのモニタリングに用い
   られるモニタ用端子と、 前記診断モードにおいて前記複数の特定端子の１つを選
   択的に前記モニタ用端子に切り替え接続する第１の選択
   回路と、 前記診断モードにおいて前記複数の特定端子の１つに選
   択的に所定電圧を印加する第２の選択回路と、 前記第１の選択回路を制御するための外部から与えられ
   る第１の選択制御情報の入力に供される第１の選択制御
   情報入力端子部と、 前記第２の選択回路を制御するための外部から与えられ
   る第２の選択制御情報の入力に供される第２の選択制御
   情報入力端子部とを具備することを特徴とする集積回路
   素子。
2. 【請求項２】 高密度プリント基板上に実装して使用さ
   れ、前記プリント基板上に配設された導電性の第１乃至
   第ｎの高密度リードパターンと半田付け等により接続さ
   れる第１乃至第ｎの端子を備えた集積回路素子におい
   て、 前記高密度リードパターンとの接続状態等を診断するた
   めの診断モードと通常の動作モードとを切り替えるモー
   ド切り替え信号の入力に供されるモード切り替え端子
   と、 前記診断モードにおける外部からのモニタリングに供さ
   れるモニタ用端子と、 前記診断モードにおいて前記第１乃至第ｎの端子の１つ
   を選択的に前記モニタ用端子に切り替え接続する第１の
   選択回路と、 前記診断モードにおいて前記第１乃至第ｎの端子の１つ
   に選択的に所定電圧を印加する第２の選択回路と、 クロック信号の入力に供されるクロック端子と、 前記診断モードにおいて前記クロック端子に入力される
   クロック信号のクロック数をカウントするカウンタと、 前記カウンタのカウント値Ｎをデコードして前記第１の
   選択回路を制御するための第１の選択制御情報、及び前
   記第２の選択回路を制御するための第２の選択制御情報
   を生成出力するデコーダとを具備することを特徴とする
   集積回路素子。
3. 【請求項３】 前記デコーダは、前記カウント値Ｎが１
   〜ｎの範囲では、前記第１乃至第ｎの高密度リードパタ
   ーンが全て短絡されて外部から前記所定電圧が印加され
   ていることを前提として、前記第１乃至第ｎの端子のう
   ち前記カウント値Ｎに対応する第Ｎの端子を前記第１の
   選択回路により選択させるための前記第１の選択制御情
   報を生成出力すると共に、前記第２の選択回路を非選択
   動作状態とするための前記第２の選択制御情報を生成出
   力し、前記カウント値Ｎがｎ＋１〜ｎ（ｎ＋１）／２の
   うちの［｛ｎ（ｎ＋１）／２｝−｛（ｎ−ｊ）（ｎ−ｊ
   ＋１）／２｝＋１］〜［｛ｎ（ｎ＋１）／２｝−｛（ｎ
   −ｊ）（ｎ−ｊ＋１）／２｝＋（ｎ−ｊ）］の範囲（但
   し、ｊは１〜ｎ−１のいずれか）では、前記第１乃至第
   ｎの端子のうちの第ｊの端子を前記第２の選択回路によ
   り選択させるための前記第２の選択制御情報を生成出力
   すると共に、前記第１乃至第ｎの端子のうちの第ｊ＋１
   の端子以降のｎ−ｊ個の端子を１つずつ前記第１の選択
   回路により選択させるための前記第１の選択制御情報を
   前記カウント値Ｎに応じて順次生成出力することを特徴
   とする請求項２記載の集積回路素子。
4. 【請求項４】 高密度プリント基板上に実装して使用さ
   れ、前記プリント基板上に配設された導電性の第１乃至
   第ｎの高密度リードパターンと半田付け等により接続さ
   れる第１乃至第ｎの端子を備えた集積回路素子におい
   て、 前記高密度リードパターンとの接続状態等を診断するた
   めの診断モードと通常の動作モードとを切り替えるモー
   ド切り替え信号の入力に供されるモード切り替え端子
   と、 前記診断モードにおける診断結果の出力に供されるモニ
   タ用端子と、 前記診断モードにおいて前記第１乃至第ｎの端子の１つ
   を選択する第１の選択回路と、 前記診断モードにおいて前記第１乃至第ｎの端子の１つ
   に選択的に所定電圧を印加する第２の選択回路と、 前記第１の選択回路によって選択された前記第１乃至第
   ｎの端子の１つの電圧が前記所定の電圧であることを検
   出するための第１の電圧検出回路と、 前記第１の選択回路によって選択された前記第１乃至第
   ｎの端子の１つの電圧が０Ｖであることを検出するため
   の第２の電圧検出回路と、 前記第１の電圧検出回路及び前記第２の電圧検出回路の
   いずれか一方の検出結果を前記モニタ用端子に選択出力
   する第３の選択回路と、 クロック信号の入力に供されるクロック端子と、 前記診断モードにおいて前記クロック端子に入力される
   クロック信号のクロック数をカウントするカウンタと、 前記カウンタのカウント値Ｎをデコードして前記第１の
   選択回路を制御するための第１の選択制御情報、前記第
   ２の選択回路を制御するための第２の選択制御情報、及
   び前記第３の選択回路を制御するための第３の選択制御
   情報を生成出力するデコーダとを具備することを特徴と
   する集積回路素子。
5. 【請求項５】 前記デコーダは、前記カウント値Ｎが１
   〜ｎの範囲では、前記第１乃至第ｎの高密度リードパタ
   ーンが全て短絡されて外部から前記所定電圧が印加され
   ていることを前提として、前記第１乃至第ｎの端子のう
   ち前記カウント値Ｎに対応する第Ｎの端子を前記第１の
   選択回路により選択させるための前記第１の選択制御情
   報を生成出力すると共に、前記第２の選択回路を非選択
   動作状態とするための前記第２の選択制御情報を生成出
   力し、且つ前記第１の電圧検出回路の検出結果を前記第
   ３の選択回路により選択させるための前記第３の選択制
   御情報を生成出力し、前記カウント値Ｎがｎ＋１〜ｎ
   （ｎ＋１）／２のうちの［｛ｎ（ｎ＋１）／２｝−
   ｛（ｎ−ｊ）（ｎ−ｊ＋１）／２｝＋１］〜［｛ｎ（ｎ
   ＋１）／２｝−｛（ｎ−ｊ）（ｎ−ｊ＋１）／２｝＋
   （ｎ−ｊ）］の範囲（但し、ｊは１〜ｎ−１のいずれ
   か）では、前記第１乃至第ｎの端子のうちの第ｊの端子
   を前記第２の選択回路により選択させるための前記第２
   の選択制御情報を生成出力すると共に、前記第１乃至第
   ｎの端子のうちの第ｊ＋１の端子以降のｎ−ｊ個の端子
   を１つずつ前記第１の選択回路により選択させるための
   前記第１の選択制御情報を前記カウント値Ｎに応じて順
   次生成出力し、且つ前記第２の電圧検出回路の検出結果
   を前記第３の選択回路により選択させるための前記第３
   の選択制御情報を生成出力することを特徴とする請求項
   ４記載の集積回路素子。
6. 【請求項６】 前記高密度プリント基板がフレキシブル
   プリント基板であり、前記集積回路素子が当該フレキシ
   ブルプリント基板上に実装される磁気ディスク装置用の
   ヘッドＩＣであることを特徴とする請求項１乃至請求項
   ５記載の集積回路素子。
7. 【請求項７】 高密度プリント基板上に配設された導電
   性の第１乃至第ｎの高密度リードパターンと半田付け等
   により接続される第１乃至第ｎの端子と、前記高密度リ
   ードパターンとの接続状態等を診断するための診断モー
   ドと通常の動作モードとを切り替えるモード切り替え信
   号の入力に供されるモード切り替え端子と、前記診断モ
   ードにおける外部からのモニタリングに用いられるモニ
   タ用端子と、前記診断モードにおいて前記第１乃至第ｎ
   の端子の１つを選択的に前記モニタ用端子に切り替え接
   続する第１の選択回路と、前記診断モードにおいて前記
   第１乃至第ｎの端子の１つに選択的に所定電圧を印加す
   る第２の選択回路と、前記第１の選択回路を制御するた
   めの外部から与えられる第１の選択制御情報の入力に供
   される第１の選択制御情報入力端子部と、前記第２の選
   択回路を制御するための外部から与えられる第２の選択
   制御情報の入力に供される第２の選択制御情報入力端子
   部とを備えた集積回路素子が前記高密度プリント基板上
   に実装されている状態で、前記高密度プリント基板を装
   置に組み込む前に、前記集積回路素子の前記第１乃至第
   ｎの端子と前記第１乃至第ｎの高密度リードパターンと
   の接続状態等を診断するための診断方法であって、 前記集積回路素子の前記モード切り替え端子に診断モー
   ドを指定するモード切り替え信号を供給して診断モード
   を設定し、 前記診断モードにおいて前記第１乃至第ｎの高密度リー
   ドパターン間を強制的に全て短絡した状態で前記各高密
   度リードパターンに共通に前記所定電圧を印加し、この
   状態で前記第１の選択制御情報を順次切り替えて前記第
   １の選択制御情報入力端子部に供給することで、前記第
   １の選択回路により前記第１乃至第ｎの端子を１つずつ
   順に前記モニタ用端子に切り替え接続させながら、当該
   モニタ用端子の電圧レベルを調べることで、前記第１乃
   至第ｎの端子と前記第１乃至第ｎの高密度リードパター
   ンとの未接続状態、或いは前記第１乃至第ｎの高密度リ
   ードパターンの断線を順次検出し、 前記診断モードにおいて前記第１乃至第ｎの高密度リー
   ドパターン間が強制的に短絡されていない状態で、前記
   第２の選択制御情報を順次切り替えて前記第２の選択制
   御情報入力端子部に供給することで、前記第２の選択回
   路により前記第１乃至第ｎの端子のうちの前記第ｎの端
   子を除く前記第１乃至第ｎ−１の端子に１つずつ順に前
   記所定電圧を印加させると共に、前記第１乃至第ｎ−１
   の端子のうちの第ｊの端子（ｊは１〜ｎ−１のいずれ
   か）に前記所定電圧を印加させている期間、前記第１の
   選択制御情報を順次切り替えて前記第１の選択制御情報
   入力端子部に供給することで、前記第１の選択回路によ
   り前記第１乃至第ｎの端子のうちの第ｊ＋１乃至第ｎの
   端子を１つずつ順に前記モニタ用端子に切り替え接続さ
   せながら、当該モニタ用端子の電圧レベルを調べること
   で、前記第ｊの端子または対応する第ｊの高密度パター
   ンと前記第ｊ＋１乃至第ｎの端子または対応する第ｊ＋
   １乃至第ｎの高密度パターンとの短絡を順次検出するこ
   とを特徴とする診断方法。
8. 【請求項８】 高密度プリント基板上に配設された導電
   性の第１乃至第ｎの高密度リードパターンと半田付け等
   により接続される第１乃至第ｎの端子と、前記高密度リ
   ードパターンとの接続状態等を診断するための診断モー
   ドと通常の動作モードとを切り替えるモード切り替え信
   号の入力に供されるモード切り替え端子と、前記診断モ
   ードにおける外部からのモニタリングに用いられるモニ
   タ用端子と、前記診断モードにおいて前記第１乃至第ｎ
   の端子の１つを選択的に前記モニタ用端子に切り替え接
   続する第１の選択回路と、前記診断モードにおいて前記
   第１乃至第ｎの端子の１つに選択的に所定電圧を印加す
   る第２の選択回路と、クロック信号の入力に供されるク
   ロック端子と、前記診断モードにおいて前記クロック端
   子に入力されるクロック信号のクロック数をカウントす
   るカウンタと、前記カウンタのカウント値Ｎをデコード
   し、当該カウント値Ｎが１〜ｎの範囲では、前記第１乃
   至第ｎの端子のうち当該カウント値Ｎに対応する第Ｎの
   端子を前記第１の選択回路により選択させるための第１
   の選択制御情報を生成出力すると共に、前記第２の選択
   回路を非選択動作状態とするための第２の選択制御情報
   を生成出力し、当該カウント値Ｎがｎ＋１〜ｎ（ｎ＋
   １）／２のうちの［｛ｎ（ｎ＋１）／２｝−｛（ｎ−
   ｊ）（ｎ−ｊ＋１）／２｝＋１］〜［｛ｎ（ｎ＋１）／
   ２｝−｛（ｎ−ｊ）（ｎ−ｊ＋１）／２｝＋（ｎ−
   ｊ）］の範囲（但し、ｊは１〜ｎ−１のいずれか）で
   は、前記第１乃至第ｎの端子のうちの第ｊの端子を前記
   第２の選択回路により選択させるための前記第２の選択
   制御情報を生成出力すると共に、前記第１乃至第ｎの端
   子のうちの第ｊ＋１の端子以降のｎ−ｊ個の端子を１つ
   ずつ前記第１の選択回路により選択させるための前記第
   １の選択制御情報を前記カウント値Ｎに応じて順次生成
   出力するデコーダとを備えた集積回路素子が前記高密度
   プリント基板上に実装されている状態で、前記高密度プ
   リント基板を装置に組み込む前に、前記集積回路素子の
   前記第１乃至第ｎの端子と前記第１乃至第ｎの高密度リ
   ードパターンとの接続状態等を診断するための診断方法
   であって、 前記集積回路素子の前記モード切り替え端子に診断モー
   ドを指定するモード切り替え信号を供給して診断モード
   を設定し、 前記診断モードにおいて前記第１乃至第ｎの高密度リー
   ドパターン間を強制的に全て短絡した状態で前記各高密
   度リードパターンに共通に前記所定電圧を印加し、この
   状態で前記クロック信号をｎクロック分前記クロック端
   子に供給して前記カウンタによりカウント値Ｎとして１
   乃至ｎをカウントさせることで、前記第１の選択回路に
   より前記第１乃至第ｎの端子を１つずつ順に前記モニタ
   用端子に切り替え接続させながら、当該モニタ用端子の
   電圧レベルを調べることで、前記第１乃至第ｎの端子と
   前記第１乃至第ｎの高密度リードパターンとの未接続状
   態、或いは前記第１乃至第ｎの高密度リードパターンの
   断線を順次検出し、 前記診断モードにおいて前記第１乃至第ｎの高密度リー
   ドパターン間が強制的に短絡されていない状態で、前記
   クロック信号をｎ（ｎ−１）／２クロック分前記クロッ
   ク端子に供給して前記カウンタによりカウント値Ｎとし
   てｎ＋１〜ｎ（ｎ＋１）／２をカウントさせることで、
   前記第２の選択回路により前記第１乃至第ｎの端子のう
   ちの前記第ｎの端子を除く前記第１乃至第ｎ−１の端子
   に１つずつ順に前記所定電圧を印加させると共に、前記
   第１乃至第ｎ−１の端子のうちの第ｊの端子（ｊは１〜
   ｎ−１のいずれか）に前記所定電圧を印加させている期
   間、前記第１の選択回路により前記第１乃至第ｎの端子
   のうちの第ｊ＋１乃至第ｎの端子を１つずつ順に前記モ
   ニタ用端子に切り替え接続させながら、当該モニタ用端
   子の電圧レベルを調べることで、前記第ｊの端子または
   対応する第ｊの高密度パターンと前記第ｊ＋１乃至第ｎ
   の端子または対応する第ｊ＋１乃至第ｎの高密度パター
   ンとの短絡を順次検出することを特徴とする診断方法。
9. 【請求項９】 高密度プリント基板上に配設された導電
   性の第１乃至第ｎの高密度リードパターンと半田付け等
   により接続される第１乃至第ｎの端子と、前記高密度リ
   ードパターンとの接続状態等を診断するための診断モー
   ドと通常の動作モードとを切り替えるモード切り替え信
   号の入力に供されるモード切り替え端子と、前記診断モ
   ードにおける診断結果の出力に供されるモニタ用端子
   と、前記診断モードにおいて前記第１乃至第ｎの端子の
   １つを選択する第１の選択回路と、前記診断モードにお
   いて前記第１乃至第ｎの端子の１つに選択的に所定電圧
   を印加する第２の選択回路と、前記第１の選択回路によ
   って選択された前記第１乃至第ｎの端子の１つの電圧が
   前記所定の電圧であることを検出するための第１の電圧
   検出回路と、前記第１の選択回路によって選択された前
   記第１乃至第ｎの端子の１つの電圧が０Ｖであることを
   検出するための第２の電圧検出回路と、前記第１の電圧
   検出回路及び前記第２の電圧検出回路のいずれか一方の
   検出結果を前記モニタ用端子に選択出力する第３の選択
   回路と、クロック信号の入力に供されるクロック端子
   と、前記診断モードにおいて前記クロック端子に入力さ
   れるクロック信号のクロック数をカウントするカウンタ
   と、前記カウンタのカウント値Ｎをデコードし、当該カ
   ウント値Ｎが１〜ｎの範囲では、前記第１乃至第ｎの端
   子のうち当該カウント値Ｎに対応する第Ｎの端子を前記
   第１の選択回路により選択させるための第１の選択制御
   情報を生成出力すると共に、前記第２の選択回路を非選
   択動作状態とするための第２の選択制御情報を生成出力
   し、且つ前記第１の電圧検出回路の検出結果を前記第３
   の選択回路により選択させるための第３の選択制御情報
   を生成出力し、当該カウント値Ｎがｎ＋１〜ｎ（ｎ＋
   １）／２のうちの［｛ｎ（ｎ＋１）／２｝−｛（ｎ−
   ｊ）（ｎ−ｊ＋１）／２｝＋１］〜［｛ｎ（ｎ＋１）／
   ２｝−｛（ｎ−ｊ）（ｎ−ｊ＋１）／２｝＋（ｎ−
   ｊ）］の範囲（但し、ｊは１〜ｎ−１のいずれか）で
   は、前記第１乃至第ｎの端子のうちの第ｊの端子を前記
   第２の選択回路により選択させるための前記第２の選択
   制御情報を生成出力すると共に、前記第１乃至第ｎの端
   子のうちの第ｊ＋１の端子以降のｎ−ｊ個の端子を１つ
   ずつ前記第１の選択回路により選択させるための前記第
   １の選択制御情報を前記カウント値Ｎに応じて順次生成
   出力し、且つ前記第２の電圧検出回路の検出結果を前記
   第３の選択回路により選択させるための前記第３の選択
   制御情報を生成出力するデコーダとを備えた集積回路素
   子が前記高密度プリント基板上に実装されている状態
   で、前記高密度プリント基板を装置に組み込む前に、前
   記集積回路素子の前記第１乃至第ｎの端子と前記第１乃
   至第ｎの高密度リードパターンとの接続状態等を診断す
   るための診断方法であって、 前記集積回路素子の前記モード切り替え端子に診断モー
   ドを指定するモード切り替え信号を供給して診断モード
   を設定し、 前記診断モードにおいて前記第１乃至第ｎの高密度リー
   ドパターン間を強制的に全て短絡した状態で前記各高密
   度リードパターンに共通に前記所定電圧を印加し、この
   状態で前記クロック信号をｎクロック分前記クロック端
   子に供給して前記カウンタによりカウント値Ｎとして１
   乃至ｎをカウントさせることで、前記第１の選択回路に
   より前記第１乃至第ｎの端子を１つずつ順に前記モニタ
   用端子に切り替え接続させながら、前記第３の選択回路
   により前記第１の電圧検出回路の検出結果を前記モニタ
   端子に選択させることで、前記第１乃至第ｎの端子と前
   記第１乃至第ｎの高密度リードパターンとの未接続状
   態、或いは前記第１乃至第ｎの高密度リードパターンの
   断線を前記モニタ端子を介して順次検出し、 前記診断モードにおいて前記第１乃至第ｎの高密度リー
   ドパターン間が強制的に短絡されていない状態で、前記
   クロック信号をｎ（ｎ−１）／２クロック分前記クロッ
   ク端子に供給して前記カウンタによりカウント値Ｎとし
   てｎ＋１〜ｎ（ｎ＋１）／２をカウントさせることで、
   前記第２の選択回路により前記第１乃至第ｎの端子のう
   ちの前記第ｎの端子を除く前記第１乃至第ｎ−１の端子
   に１つずつ順に前記所定電圧を印加させると共に、前記
   第１乃至第ｎ−１の端子のうちの第ｊの端子（ｊは１〜
   ｎ−１のいずれか）に前記所定電圧を印加させている期
   間、前記第１の選択回路により前記第１乃至第ｎの端子
   のうちの第ｊ＋１乃至第ｎの端子を１つずつ順に前記モ
   ニタ用端子に切り替え接続させながら、前記第３の選択
   回路により前記第２の電圧検出回路の検出結果を前記モ
   ニタ端子に選択させることで、前記第ｊの端子または対
   応する第ｊの高密度パターンと前記第ｊ＋１乃至第ｎの
   端子または対応する第ｊ＋１乃至第ｎの高密度パターン
   との短絡を前記モニタ端子を介して順次検出することを
   特徴とする診断方法。