JPH10210492A - クロック発生回路及びy/c分離回路 - Google Patents

クロック発生回路及びy/c分離回路

Info

Publication number
JPH10210492A
JPH10210492A JP1141297A JP1141297A JPH10210492A JP H10210492 A JPH10210492 A JP H10210492A JP 1141297 A JP1141297 A JP 1141297A JP 1141297 A JP1141297 A JP 1141297A JP H10210492 A JPH10210492 A JP H10210492A
Authority
JP
Japan
Prior art keywords
signal
phase error
clock
phase
horizontal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1141297A
Other languages
English (en)
Inventor
Riichiro Yoshida
理一郎 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba AVE Co Ltd
Original Assignee
Toshiba Corp
Toshiba AVE Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba AVE Co Ltd filed Critical Toshiba Corp
Priority to JP1141297A priority Critical patent/JPH10210492A/ja
Publication of JPH10210492A publication Critical patent/JPH10210492A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Processing Of Color Television Signals (AREA)

Abstract

(57)【要約】 【課題】システムクロックの位相誤差を除去することに
より、輝度信号の妨害を低減して画質を向上させる。 【解決手段】A/D変換器12からのディジタルテレビジ
ョン信号はカラーサブキャリア再生回路15に与えられて
再生カラーサブキャリア信号が得られる。位相誤差検出
回路20は1フレーム期間前後の再生カラーサブキャリア
信号のフレーム間位相誤差信号を求める。このフレーム
間位相誤差信号はA/D変換器12のサンプリング位相の
ずれ、即ち、nfH クロックの位相ずれに対応してい
る。クロック位相制御回路16はフレーム間位相誤差信号
を用いて水平同期再生回路14を制御して、nfH クロッ
クの位相ずれを補正する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、衛星放送波を受信
可能なテレビジョン受像機等に好適なクロック発生回路
及びY/C分離回路に関する。
【0002】
【従来の技術】従来、NTSC方式のアナログ映像信号
においては、輝度信号(Y信号)と色信号(C信号)と
が周波数多重されて伝送される。このため、受信側にお
いて輝度信号と色信号とを分離する必要がある。Y/C
分離回路は、色信号の周波数帯域を通過させるバンドパ
スフィルタ(以下、BPFという)を用いて輝度信号と
色信号とを分離する。また、2次元コムフィルタを用い
たY/C分離回路においては、垂直方向の相関を利用し
たY/C分離を行うことにより、BPFを用いたY/C
分離回路よりもY/C分離性能を向上させている。しか
し、このような2次元Y/C分離回路においてもクロス
トークが生じるので、最近では、フレームメモリを用い
た3次元Y/C分離回路が採用されるようになった。
【0003】図6はこのような3次元Y/C分離回路を
示すブロック図である。
【0004】入力端子1を介して入力されたNTSC方
式のディジタルテレビジョン信号は、525H遅延器2
及び加算器4,5に与えられる。525H遅延器2は、
端子3を介して再生水平同期信号に同期し周波数がn倍
のクロック(以下、nfH クロックという)が与えられ
ており、入力された信号を525H(Hは水平周期)期
間だけ遅延させて出力する。即ち、ディジタルテレビジ
ョン信号は525H遅延器2によって1フレーム期間遅
延されて加算器4,5に与えられる。
【0005】NTSC映像信号の色信号は1フレーム期
間前後で位相が反転している。即ち、現フレームの映像
信号がY信号+C信号であるものとすると、1フレーム
前の映像信号はY信号−C信号である。従って、加算器
4において525H遅延器の入出力、即ち、1フレーム
期間前後の信号を加算することによりY信号が得られ
る。また、加算器5において、1フレーム期間前後の信
号同士の減算を行うことによりC信号が得られる。加算
器4からのY信号は出力端子6を介して出力され、加算
器5からのC信号は出力端子7を介して出力される。
【0006】ところで、従来、衛星を利用した画像伝送
においては、映像信号は周波数変調されて伝送される。
映像信号を周波数変調して伝送すると、伝送帯域中の所
定位置にエネルギが集中する。これを防止するために、
映像信号のフィールド周波数の1/4又は1/2の周波
数の三角波(ディスパーサル)を映像信号に重畳して伝
送し、受信側でこのディスパーサルを除去するようにな
っている。衛星放送(BS)においては15Hzのディ
スパーサルが重畳されており、衛星通信(CS)におい
ては30Hzのディスパーサルが重畳されている。
【0007】図7は衛星放送波のディスパーサルを示す
説明図である。図7では映像信号に15Hzのディスパ
ーサル波が重畳されている状態が示されている。受信側
においては、BSチューナのクランプ回路によってディ
スパーサルを除去するようになっている。
【0008】しかし、クランプ回路の性能が十分でない
場合には、映像信号からディスパーサル成分を完全に除
去することができないことがある。この場合には、映像
信号のペデスタルレベルは15Hz周期で三角波状に変
動する。ところが、図6のY/C分離回路においては、
衛星放送受信時においてもNTSC放送受信時と同様に
3次元Y/C分離処理を行っており、加算器3からは輝
度信号成分だけでなくディスパーサル成分も抽出され
る。
【0009】即ち、Y/C分離後の輝度信号は2フレー
ム周期でDCレベルが変動することになる。残留ディス
パーサルによる妨害波が輝度信号のDCレベルの変動に
応じた均一なレベルである場合には、画面上では妨害は
目立たない。しかし、水平同期信号にロック(ラインロ
ック)したクロックをシステムクロックとして用いた場
合には、ディスパーサルによる妨害波によって、画面上
にドット状の妨害が現れるという問題があった。
【0010】図8及び図9はこの問題点を説明するため
の波形図である。図8(a)は映像信号の同期信号部分
を示し、図8(b)は水平同期分離信号を示し、図8
(c),(d)は再生水平同期信号を示している。ま
た、図9(a)は1フレーム前後の色信号を示し、図9
(b)は残留ディスパーサルによる妨害波を示してい
る。
【0011】図8(a)の波形Aは現信号の水平同期信
号部分を示している。ディスパーサル成分が残った状態
では、映像信号の1フレーム期間前後のDCレベルは変
動している(図7参照)。例えば、現信号に対して1フ
レーム前の水平同期信号部分は図8(a)の波形Bで示
される。同期分離回路においては、入力信号を所定のス
ライスレベルと比較することにより水平同期信号を分離
しており、現信号及び1フレーム前の映像信号から得た
パルスは、夫々図8(b)の波形C,Dで示される。こ
の波形C,Dの立上りエッジに同期して水平同期信号を
再生すると、前フレームの再生水平同期信号は図8
(c)に示すものとなり、現フレームの再生水平同期信
号は図8(d)に示すものとなる。このように、1フレ
ーム前後の再生水平同期信号には位相誤差が生じてい
る。
【0012】このようなラインロックしたクロックを用
いるラインロックシステムにおいては、水平同期信号の
エッジを位相基準として、PLL(位相同期ループ)回
路によって水平同期信号を再生する。従って、映像信号
にディスパーサル成分が残っている場合には、再生した
水平同期信号も1フレーム毎に位相が変動してしまう。
そのため、ラインロックしたクロックによって映像信号
をディジタル化した場合、サンプリング位置も1フレー
ム毎に変動することになる。
【0013】図9(a)の曲線Fは現信号の3.58M
Hz帯の色信号を示している。上述したように、色信号
は1フレーム前後で位相が反転しており、1フレーム前
の色信号は例えば図9(a)の曲線Eによって示され
る。曲線E,F上の黒丸は再生水平同期信号に基づくサ
ンプリングポイントでディスパーサルによる妨害を受け
ていない場合を示している。
【0014】ラインロッククロックにフレーム間の位相
誤差がなく図6のY/C分離回路を動作させた場合に
は、加算器4において対応する黒丸同士のレベルが加算
されて所定の直流レベルとなる。即ち、ディスパーサル
成分による妨害は直流レベルの成分となり、この妨害が
輝度信号に重畳されて加算器4から出力される。この場
合の妨害は画面上では比較的目立たない。
【0015】また、図9(a)では、ディスパーサルに
よりラインロッククロックの位相がずれた場合の現信号
のサンプリングポイントを白丸で示してある。加算器4
においては、黒丸と黒丸に対応する白丸(図9の矢印参
照)との間で加算が行われる。この加算結果は図9
(b)の曲線に示してある。この正弦波状の曲線が妨害
波として輝度信号に重畳される。即ち、出力端子6から
出力される輝度信号には、色信号帯域の妨害成分が含ま
れることになる。この妨害は画面上ではドット妨害とし
て現れ、画面品位を劣化させる。
【0016】なお、ここでは1フレーム前後の映像信号
をフレーム間Y/C分離によって輝度信号を抽出してい
るので、映像信号に30Hzのディスパーサルが重畳さ
れた場合には、ディスパーサルの影響を受けることはな
い。しかし、フィールド間演算によって輝度信号を抽出
するフィールド間Y/C分離では影響を受ける。15H
zのディスパーサルに限らず、フレーム周波数の整数倍
の周波数以外の周波数、特に、15Hzの成分を有する
信号が映像信号に重畳された場合には同様の問題が発生
する。
【0017】
【発明が解決しようとする課題】このように、従来、映
像信号にフレーム周波数の整数倍の周波数以外の周波数
成分を有する非映像信号が重畳された場合には、輝度信
号に高周波の妨害成分が付加され、画面品位が劣化して
しまうという問題点があった。
【0018】本発明はかかる問題点に鑑みてなされたも
のであって、輝度信号に付加された妨害成分を除去する
ことにより画面品位を向上させることができるクロック
発生回路及びY/C分離回路を提供することを目的とす
る。
【0019】
【課題を解決するための手段】本発明のクロック発生回
路は、テレビジョン信号が入力され、前記テレビジョン
信号に対するフレーム間又はフィールド間演算を行う所
定のシステムに用いるクロックとして前記テレビジョン
信号の水平同期信号に位相同期したシステムクロックを
発生するクロック再生手段と、前記システムクロックを
用いてサンプリングされたテレビジョン信号が与えられ
カラーサブキャリアを再生するカラーサブキャリア再生
手段と、前記カラーサブキャリア再生手段の出力を所定
期間遅延させて出力する遅延手段と、この遅延手段の入
出力から前記所定期間前後のカラーサブキャリアの位相
誤差を検出することにより前記システムクロックの位相
誤差を検出する位相誤差検出手段と、この位相誤差検出
手段の検出結果に基づいて前記クロック再生手段を制御
して前記システムクロックのフレーム間の位相誤差を補
正するクロック位相制御手段とを具備したものであり、
また、本発明のY/C分離回路は、テレビジョン信号が
入力され、前記テレビジョン信号に対するフレーム間演
算によって輝度信号と色信号とを分離する輝度信号色信
号分離手段と、この輝度信号色信号分離手段に用いるク
ロックとして前記テレビジョン信号の水平同期信号に位
相同期したシステムクロックを発生するクロック再生手
段と、前記システムクロックを用いてサンプリングされ
たテレビジョン信号が与えられカラーサブキャリアを再
生するカラーサブキャリア再生手段と、前記カラーサブ
キャリア再生手段の出力を所定期間遅延させて出力する
遅延手段と、この遅延手段の入出力から前記所定期間前
後のカラーサブキャリアの位相誤差を検出することによ
り前記システムクロックの位相誤差を検出する位相誤差
検出手段と、この位相誤差検出手段の検出結果に基づい
て前記クロック再生手段を制御して前記システムクロッ
クのフレーム間の位相誤差を補正するクロック位相制御
手段とを具備したものである。
【0020】本発明においては、クロック再生手段によ
って水平同期信号に位相同期したシステムクロックが発
生される。このシステムクロックを用いてサンプリング
されたテレビジョン信号はカラーサブキャリア再生手段
に与えられ、カラーサブキャリアが再生される。再生さ
れたカラーサブキャリアは遅延手段によって所定期間遅
延され、位相誤差検出手段は、所定期間前後のカラーサ
ブキャリアの位相からシステムクロックの位相誤差を検
出する。クロック位相制御手段は、検出された位相誤差
に基づいてクロック生成手段を制御することにより、シ
ステムクロックのフレーム間の位相誤差を補正する。
【0021】また、本発明においては、輝度信号色信号
分離手段は、システムクロックを用いたフレーム間演算
によって輝度信号と色信号とを分離する。カラーサブキ
ャリア再生手段によって再生されたカラーサブキャリア
は遅延手段によって遅延され、位相誤差検出手段は所定
期間前後のカラーサブキャリアの位相からシステムクロ
ックの位相誤差を検出する。クロック位相制御手段は、
検出された位相誤差に基づいてクロック生成手段を制御
してシステムクロックのフレーム間の位相誤差を補正す
ることにより、輝度信号色信号分離手段におけるフレー
ム間演算結果に妨害成分が付加されることを防止する。
【0022】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態について詳細に説明する。図1は本発明に係る
クロック発生回路が組込まれたY/C分離回路の一実施
の形態を示すブロック図である。
【0023】入力端子10には衛星放送波が入力される。
この衛星放送波はBSチューナ11に与えられる。BSチ
ューナ11は入力された衛星放送波から所定のチャンネル
の衛星放送信号を選局してFM復調してA/D変換器12
に出力する。A/D変換器12はnfH クロックが与えら
れて、アナログのテレビジョン信号をディジタルテレビ
ジョン信号に変換して、3次元Y/C分離回路13、水平
同期再生回路14及びカラーサブキャリア再生回路15に出
力するようになっている。
【0024】水平同期再生回路14は、後述するクロック
位相制御回路16に制御されて、水平同期信号を再生し、
水平同期信号に位相同期し周波数がn倍のクロック(n
fHクロック)をシステムクロックとして出力する。水
平同期再生回路14は、例えばPLL回路によって構成さ
れ、入力されたディジタルテレビジョン信号の水平同期
信号と再生水平同期信号との位相誤差を示す水平位相誤
差信号が0となるように制御することによって、再生水
平同期信号を得ている。水平同期再生回路14からのnf
H クロックは、A/D変換器12、3次元Y/C分離回路
13、カラーサブキャリア再生回路15及び525H遅延器
19に供給されるようになっている。
【0025】3次元Y/C分離回路13は、図6と同様の
構成であり、3次元Y/C分離処理によって、入力され
たディジタルテレビジョン信号から輝度信号Yと色信号
Cとを分離するようになっている。即ち、3次元Y/C
分離回路13は、水平同期再生回路14からのnfH クロッ
クを用いて、ディジタルテレビジョン信号を1フレーム
期間遅延させ、1フレーム期間前後のディジタルテレビ
ジョン信号同士の和及び差によって、ディジタルテレビ
ジョン信号から輝度信号Yと色信号Cとを分離するよう
になっている。3次元Y/C分離回路13からの輝度信号
Y及び色信号Cは夫々出力端子17,18を介して出力され
る。
【0026】上述したように、nfH クロックにディス
パーサルの影響による位相ずれが生じると、3次元Y/
C分離回路13からの輝度信号Yには、色信号帯域の妨害
成分が含まれてしまう。本実施の形態においては、再生
カラーサブキャリア信号の位相誤差によってnfH クロ
ックの位相を制御することにより、ディスパーサルの影
響を受けないクロックを再生して輝度信号への妨害を除
去するようになっている。
【0027】即ち、A/D変換器12からのディジタルテ
レビジョン信号はカラーサブキャリア再生回路15に与え
られる。カラーサブキャリア再生回路15は、nfH クロ
ックを用いてカラーサブキャリアを再生する。例えば、
カラーサブキャリア再生回路15は、PLL処理によっ
て、入力されたディジタルテレビジョン信号のカラーサ
ブキャリア信号に同期した再生カラーサブキャリア信号
を得る。
【0028】カラーサブキャリア再生回路15の出力は5
25H遅延器19及び位相誤差検出回路20に供給されるよ
うになっている。525H遅延器19はnfH クロックが
与えられて、再生カラーサブキャリア信号を525H期
間(1フレーム期間)遅延させて位相誤差検出回路20に
出力する。
【0029】位相誤差検出回路20は1フレーム期間前後
の再生カラーサブキャリア信号が与えられ、これらの2
入力の位相誤差を検出する。NTSC方式においては、
カラーサブキャリア信号はフレーム間で位相が反転して
いるので、A/D変換器12のフレーム間のサンプリング
位相にずれがなければ、位相誤差検出回路20に入力され
る1フレーム前後のカラーサブキャリア信号間にはπ
[rad]の定常位相誤差を有する。
【0030】A/D変換器12は、水平同期再生回路14か
らのnfH クロックを用いてBSチューナ11の出力をサ
ンプリングしているので、nfH クロックに位相ずれが
生じている場合には、カラーサブキャリア再生回路15か
らの再生カラーサブキャリア信号は、nfH クロックの
位相誤差分だけ位相がずれる。従って、1フレーム期間
前後の再生カラーサブキャリア信号同士は、定常位相誤
差とディスパーサルの影響によるnfH クロックの位相
誤差との和の位相誤差を有する。
【0031】位相誤差検出回路20は、1フレーム期間前
後の再生カラーサブキャリア信号間の定常位相誤差分を
補正した後、2入力の位相誤差を求めることにより、1
フレーム期間前後のシステムクロックの位相誤差を検出
する。
【0032】位相誤差検出回路20は検出した位相誤差を
フレーム間位相誤差信号としてクロック位相制御回路16
に出力するようになっている。クロック位相制御回路16
は水平同期再生回路14から発生されたnfH クロックの
位相誤差を示す情報が与えられており、この情報をフレ
ーム間位相誤差信号によって補正して水平同期再生回路
14に供給するようになっている。例えば、水平同期再生
回路14が再生した再生水平同期信号の位相誤差を示す水
平位相誤差信号を発生する場合には、この水平位相誤差
信号をフレーム間位相誤差信号によって補正して水平同
期再生回路14に供給する。水平同期再生回路14は、クロ
ック位相制御回路16からの情報に基づいて、nfH クロ
ックの位相を制御するようになっている。
【0033】次に、このように構成された実施の形態の
動作について説明する。
【0034】入力端子10を介して入力された衛星放送波
はBSチューナ11に入力される。BSチューナ11によっ
て選局されたチャンネルのテレビジョン信号はA/D変
換器12によってディジタル信号に変換される。A/D変
換器12からのディジタルテレビジョン信号はカラーサブ
キャリア再生回路15、水平同期再生回路14及び3次元Y
/C分離回路13に供給される。
【0035】水平同期再生回路14は、入力されたディジ
タルテレビジョン信号から水平同期信号を再生し、再生
水平同期信号に同期し周波数がn倍のnfH クロックを
発生してA/D変換器12、カラーサブキャリア再生回路
15、525H遅延器19及び3次元Y/C分離回路13に供
給する。このnfH クロックは衛星放送波に含まれるデ
ィスパーサルの影響等を受けて位相ずれを生じる可能性
がある。
【0036】A/D変換器12からのディジタルテレビジ
ョン信号はカラーサブキャリア再生回路15に供給され
る。カラーサブキャリア再生回路15は、PLL処理等に
よってカラーサブキャリア信号を再生する。A/D変換
器12がnfH クロックを用いてテレビジョン信号をディ
ジタルに変換しているので、カラーサブキャリア再生回
路15からの再生カラーサブキャリア信号には、ディスパ
ーサルの影響等による位相誤差成分が含まれることがあ
る。
【0037】カラーサブキャリア再生回路15からの再生
カラーサブキャリア信号は位相誤差検出回路20に供給さ
れると共に、525H遅延器19によって1フレーム期間
遅延された後に位相誤差検出回路20に供給される。カラ
ーサブキャリア信号は1フレーム期間前後でπ[ra
d]の定常位相誤差を有する。位相誤差検出回路20は入
力された1フレーム期間前後のカラーサブキャリア信号
同士の位相を比較する。即ち、位相誤差検出回路20はカ
ラーサブキャリア信号の位相を定常位相誤差分だけ補正
する。これにより、再生カラーサブキャリア信号にディ
スパーサルの影響等による位相ずれが生じていない場合
には、1フレーム期間前後の位相誤差は基準値0[ra
d]となる。
【0038】再生カラーサブキャリア信号にディスパー
サルの影響等による位相ずれが生じている場合には、1
フレーム期間前後の再生カラーサブキャリア信号間には
ディスパーサルの影響等による位相ずれが現れる。位相
誤差検出回路20は1フレーム期間前後の再生カラーサブ
キャリア信号同士の位相誤差を検出することにより、デ
ィスパーサルの影響等による位相ずれ、即ち、再生した
nfH クロックのフレーム間の位相誤差を検出する。
【0039】位相誤差検出回路20の検出結果はフレーム
間位相誤差信号としてクロック位相制御回路16に供給さ
れる。クロック位相制御回路16は水平同期再生回路14か
ら例えば再生水平同期信号の位相誤差を示す水平位相誤
差信号が与えられており、この水平位相誤差信号をフレ
ーム間位相誤差信号によって補正して水平同期再生回路
14に供給する。これにより、水平同期再生回路14は、デ
ィスパーサルの影響等を受けていない水平位相誤差信号
を用いて、再生水平同期信号を得る。こうして、水平同
期再生回路14からのnfH クロックの位相誤差は除去さ
れる。
【0040】3次元Y/C分離回路13にはA/D変換器
12からのディジタルテレビジョン信号が与えられる。3
次元Y/C分離回路13は3次元Y/C分離処理によって
輝度信号Yと色信号Cとを分離して夫々出力端子17,18
を介して出力する。水平同期再生回路14からのnfH ク
ロックに位相誤差が生じていないので、A/D変換器12
のサンプリング位相はフレーム間で一致しており、その
出力に位相ずれは生じておらず、3次元Y/C分離回路
13の出力輝度信号Yにはディスパーサルの影響等による
色帯域の妨害成分は含まれない。
【0041】このように、本実施の形態においては、テ
レビジョン信号の定められた位置に挿入されるカラーサ
ブキャリア信号の位相誤差を検出することにより、ディ
スパーサルの影響等によるnfH クロックの位相ずれを
検出して、nfH クロックの位相誤差を除去している。
これより、ラインロックしたクロックを用いるシステム
においても、映像信号にフレーム周波数の整数倍の周波
数以外の周波数成分を有する信号が重畳されたことによ
るサンプリング位相のフレーム間のずれを防止すること
ができる。こうして、3次元Y/C分離処理において輝
度信号に高周波の妨害成分が付加されることを防止する
ことができ、画面品位を向上させることができる。
【0042】図2は本発明の他の実施の形態を示すブロ
ック図である。本実施の形態は図1中の水平同期再生回
路14及びクロック位相制御回路16として夫々PLLを採
用した水平同期再生回路22及びクロック位相制御回路23
を用いた例を示している。
【0043】水平同期再生回路22は、水平同期分離回路
26、位相誤差検出回路27、ループフィルタ28、発振器29
及び1/n分周器30を構成要素とするPLLによって構
成されている。クロック位相制御回路23は減算器31によ
って構成されており、減算器31は位相誤差検出回路27と
ループフィルタ28との間の位相同期ループ内に設けられ
るようになっている。端子21にはA/D変換器12からの
ディジタルテレビジョン信号が入力され、端子25には位
相誤差検出回路20からのフレーム間位相誤差信号が入力
される。端子24からはnfH クロックが出力されるよう
になっている。
【0044】端子21からのディジタルテレビジョン信号
は水平同期分離回路26に供給される。水平同期分離回路
26は、例えば、所定のスライスレベルでディジタルテレ
ビジョン信号をスライスすることにより、同期信号を分
離して位相誤差検出回路27に出力する。位相誤差検出回
路27は再生水平同期信号も与えられており、分離された
水平同期信号と再生水平同期信号との位相誤差を検出し
て、水平位相誤差信号として出力する。
【0045】本実施の形態においては、位相誤差検出回
路27からの水平位相誤差信号はクロック位相制御回路23
の減算器31を介してループフィルタ28に供給されるよう
になっている。減算器31には端子25からフレーム間位相
誤差信号が与えられており、減算器31は、水平位相誤差
信号からフレーム間位相誤差信号を減算する。これによ
り、水平位相誤差信号に含まれているディスパーサルに
よる位相ずれ分が除去された水平位相誤差信号がループ
フィルタ28に供給される。
【0046】ループフィルタ28は水平位相誤差信号の帯
域を制限して発振器28に供給する。発振器28はループフ
ィルタ28からの水平位相誤差信号によって発振周波数が
変化して、水平同期信号に同期し周波数がn倍のnfH
クロックを発生して端子24から出力するようになってい
る。発振器29の出力は1/n分周器30にも供給される。
1/n分周器30は発振出力を1/nに分周することによ
り、再生水平同期信号を得る。この再生水平同期信号が
位相誤差検出回路27に供給されるようになっている。
【0047】このように構成された実施の形態において
も、位相誤差検出回路20からはディスパーサルの影響等
によるnfH クロックの位相誤差を示すフレーム間位相
誤差信号が出力される。一方、A/D変換器12からのデ
ィジタルテレビジョン信号は水平同期再生回路22の水平
同期分離回路26に供給される。水平同期分離回路26は所
定のスライスレベルでスライスすることにより同期信号
を分離して位相誤差検出回路27に出力する。
【0048】位相誤差検出回路27には再生水平同期信号
も入力される。この再生水平同期信号と水平同期分離回
路26からの水平同期信号との位相誤差が位相誤差検出回
路27によって検出され、両者の位相誤差に基づく水平位
相誤差信号が出力される。この水平位相誤差信号は減算
器31及びループフィルタ28を介して発振器29に供給され
て、発振器29の発振出力の位相が制御される。発振器29
の出力は1/n分周器30によって1/n分周されて位相
誤差検出回路27に再生水平同期信号として帰還される。
【0049】A/D変換器12のフレーム間のサンプリン
グ位相がディスパーサルの影響等によってずれている場
合には、水平同期分離回路26によって分離された水平同
期信号には位相ずれが生じている。位相誤差検出回路27
からの水平位相誤差信号にはディスパーサルの影響によ
る位相誤差分が含まれる。
【0050】減算器31は位相誤差検出回路27からの水平
位相誤差信号からフレーム間位相誤差信号を減算する。
これにより、ループフィルタ28にには、位相誤差検出回
路27からの水平位相誤差信号に含まれるディスパーサル
の影響等による位相誤差分が除去された水平位相誤差信
号が供給される。こうして、発振器29からはディスパー
サルの影響等による位相誤差が除去されて、フレーム間
で位相ずれを生じないnfH クロックが出力される。
【0051】他の作用は図1と同様である。
【0052】このように、本実施の形態においては、水
平同期分離回路26、位相誤差検出回路27、ループフィル
タ28、発振器29及び1/n分周器30によって構成される
PLLのループ内に減算器31を設け、水平位相誤差信号
を再生カラーサブキャリア信号の位相誤差から検出した
フレーム間位相誤差信号によって補正することにより、
ディスパーサルの影響等によるnfH クロックのフレー
ム間の位相ずれを除去しており、A/D変換器12のフレ
ーム間のサンプリング位相のずれを除去して、輝度信号
に妨害成分が含まれることを防止している。
【0053】なお、図2はディジタル回路によって構成
した例を示したが、アナログ回路でも構成することがで
きることは明らかである。
【0054】図3は本発明の他の実施の形態を示すブロ
ック図である。図3は図1中の水平同期再生回路14及び
クロック位相制御回路16として夫々PLLを採用した水
平同期再生回路41及びクロック位相制御回路42を用いた
例を示している。本実施の形態は発振器としてNCO
(Numerical Control Oscillato)を採用し、クロック
位相制御回路43をPLL中のNCO46及びSIN変換回
路49の間のループ内に設けた点が図2の実施の形態と異
なる。図3において図2と同一の構成要素には同一符号
を付して説明を省略する。
【0055】なお、NCOを用いる場合でも、図2と同
様に、位相誤差検出回路27からの水平位相誤差差信号を
補正することにより、位相ずれを除去してもよいが、N
COを用いることにより、水平位相誤差信号以外のルー
プ内の信号を補正して位相ずれを除去することが可能と
なる。
【0056】端子41,45には夫々A/D変換器12からの
ディジタルテレビジョン信号及び位相誤差検出回路20か
らのフレーム間位相誤差信号が入力される(図1参
照)。位相誤差検出回路27からの水平位相誤差信号はル
ープフィルタ28を介してNCO46に供給されるようにな
っている。
【0057】NCO46は加算器53,54及びフリップフロ
ップ(以下、F/Fという)55によって構成される。加
算器53は、ループフィルタ28からの水平位相誤差信号と
基準DC値CHとを加算して加算器54に出力するように
なっている。加算器54は加算器53の出力とF/F55の出
力とを加算して、F/F55に出力する。F/F55は周波
数がfx(fx>nfH (nfH は水平周波数のn倍の
周波数))のクロック(以下、fxクロックという)が
与えられて、fxクロックタイミングで加算器54の出力
を加算器54に出力する。これらの加算器54及びF/F55
によって積分器が構成される。
【0058】NCO46からは水平位相誤差信号と基準D
C値CHとの和の値に基づいて値がfxクロック周期で
増加し、nfH 周期の鋸歯状波(以下、nfH 鋸歯状波
信号という)が出力される。NCO46からのnfH 鋸歯
状波信号はクロック位相制御回路43の減算器47に供給さ
れる。
【0059】減算器47には端子45からフレーム間位相誤
差信号も与えられており、減算器47はnfH 鋸歯状波信
号からフレーム間位相誤差信号を減算してフロー制御回
路48に出力する。フロー制御回路48は、減算器47の出力
値がNCO46から出力されるnfH 鋸歯状波信号のビッ
ト数を超えると、減算器47の出力値をオーバーフロー又
はアンダーフローさせるフロー制御を行うようになって
いる。
【0060】フロー制御回路48からはフロー制御された
鋸歯状波信号がSIN変換回路49に出力される。nfH
鋸歯状波信号からフレーム間位相誤差信号が減算される
ことにより、フロー制御のタイミングが変化して、SI
N変換回路49に供給される鋸歯状波信号の位相が制御さ
れるようになっている。
【0061】SIN変換回路49は入力された鋸歯状波信
号をサイン波形に変換してD/A変換器50に出力する。
D/A変換器50は、fxクロックを用いて入力されたサ
イン波形をアナログ信号に変換してバンドパスフィルタ
(以下、BPFという)51に出力する。BPF51はアナ
ログのサイン波形を帯域制限して2値化回路52に供給す
る。2値化回路52は帯域制限されたサイン波形を2値化
して、nfH クロックとして出力するようになってい
る。2値化回路52からのnfH クロックは出力端子44を
介して出力されると共に、1/n分周器30にも供給され
る。
【0062】次に、このように構成された実施の形態の
動作について図4を参照して説明する。図4は横軸に時
間をとり縦軸にフロー制御回路48の出力をとって実施の
形態の動作を説明するためのグラフである。
【0063】A/D変換器12からのディジタルテレビジ
ョン信号は端子41を介して水平同期分離回路26に供給さ
れる。水平同期分離回路26はディジタルテレビジョン信
号の水平同期信号を分離して位相誤差検出回路27に出力
し、位相誤差検出回路27は、再生水平同期信号と分離し
た水平同期信号との位相誤差に基づく水平位相誤差信号
をループフィルタ28を介してNCO46に出力する。
【0064】NCO46の加算器53はループフィルタ28の
出力と基準DC値CHとを加算して加算器54に与え、加
算器54の出力はF/F55を介して1/fx周期で加算器
54に帰還される。加算器54は加算器53の出力とF/F55
の出力とを加算してF/F55に出力する。これにより、
加算器53の出力は積分され、積分結果がnfH 鋸歯状波
信号としてクロック位相制御回路43に出力される。な
お、nfH 鋸歯状波信号のビット数はnであるものとす
る。また、フレーム間位相誤差信号のビット数もnであ
り、減算器47の出力ビット数はn+1であるものとす
る。
【0065】クロック位相制御回路43の減算器47はnf
H 鋸歯状波信号からフレーム間位相誤差信号を減算す
る。この減算結果はフロー制御回路48に与えられて、オ
ーバーフロー又はアンダーフロー制御される。
【0066】図4の実線Aはループフィルタ28からの水
平位相誤差信号が0で、フレーム間位相誤差信号も0で
ある場合を示している。この場合には、NCO46の出力
は、1/fx周期で値CHだけ増加する実線Aで表され
る。フレーム間位相誤差信号が0であるので、減算器47
の出力も実線Aで表され、減算器47の出力が2のn乗に
到達すると、フロー制御回路48においてオーバーフロー
処理される。こうして、フロー制御回路48からは図4の
実線Aに示す鋸歯状波が出力される。
【0067】ここで、ループフィルタ28からの水平位相
誤差信号の値がα(>0)であるものとすると、NCO
46の出力は1/fx周期で値CH+αだけ増加する。従
って、この場合には、減算器47の出力は実線Aよりも短
い周期でオーバーフローすることになり、フロー制御回
路48からは実線Aよりも高い周波数の鋸歯状波が得られ
る。こうして、鋸歯状波の周波数は水平位相誤差信号に
よって制御される。
【0068】上述したように、ループフィルタ28からの
水平位相誤差信号にはディスパーサルの影響等による位
相誤差分が含まれている可能性がある。クロック位相制
御回路47の減算器47にはこの位相誤差分をフレーム間で
相殺するためのフレーム間位相誤差信号が与えられてい
る。減算器47はNCO46の出力からフレーム間位相誤差
信号の成分を除去してフロー制御回路48に出力する。
【0069】図4の一点鎖線Bはループフィルタ28から
の水平位相誤差信号が0の場合において、フレーム間位
相誤差信号の値がCであるときを示している。この場合
には、減算器47の出力は実線Aに対してCだけシフトし
(図4の一点鎖線B及び破線)、実線Aに対してC/
(2のn乗)[rad]だけ早くオーバーフローする。
即ち、フレーム間位相誤差信号によって、フロー制御回
路48からの鋸歯状波の位相を制御することができる。
【0070】減算器47にはディスパーサルの影響等によ
る位相誤差分に対応したフレーム間位相誤差信号が与え
られており、フロー制御回路48からはフレーム間でディ
スパーサルの影響等による位相誤差を除去した鋸歯状波
が得られる。
【0071】フロー制御回路48からの鋸歯状波はSIN
変換回路49に与えられて、SIN波に変換される。SI
N変換回路49からの周波数がnfH のサイン波はD/A
変換器50によってアナログ信号に変換され、BPF51に
よって高調波成分が除去された後、2値化回路52によっ
て2値化される。この2値化信号がnfH クロックとし
て端子44及び1/n分周器30に出力される。
【0072】他の作用は図2と同様である。
【0073】このように、本実施の形態においても、水
平同期再生回路14からのnfH クロックはディスパーサ
ルの影響等によるフレーム間の位相ずれが補正される。
これにより、A/D変換器12における1フレーム期間前
後のサンプリング位相が一致し、3次元Y/C分離回路
13からの輝度信号に妨害成分が付加されることを防止す
ることができる。
【0074】なお、上記各実施の形態においては、衛星
放送波に含まれるディスパーサルによる妨害を除去する
例を示したが、フレーム周波数の整数倍の周波数以外の
周波数成分を有する他の非映像信号が重畳されている信
号についても有効であることは明らかである。例えば、
電源ハム等の影響によって映像信号に15Hzの信号成
分が含まれることもあるが、このような妨害も低減する
ことができることは明らかである。
【0075】ところで、上記各実施の形態においては、
再生カラーサブキャリア信号を1フレーム期間遅延させ
るために、525H遅延器19を用いている。525H遅
延器19は例えばフレームメモリによって構成することが
できるが、フレームメモリを追加するとハード規模が著
しく増大してしまう。そこで、3次元Y/C分離回路13
において採用されている525H遅延器と共有すること
によって、ハード規模の増大を抑制することができる。
【0076】図5はこのように525H遅延器を共用化
することによってハード規模の増大を抑制することを可
能にした実施の形態を示すブロック図である。なお、図
5においては、525H遅延器、位相誤差検出回路及び
3次元Y/C分離回路の部分のみを示してあり、他の構
成は図1と同様である。
【0077】水平同期再生回路14(図1参照)は水平周
期で位相同期動作を行うので、nfH クロックの位相は
水平周期で変化する。また同様に、カラーサブキャリア
再生回路15(図1参照)も水平周期で位相同期動作を行
うので、再生カラーサブキャリア信号の位相も水平周期
で変化する。従って、1水平期間内では再生カラーサブ
キャリア信号のいずれのサンプル点においても、フレー
ム間位相誤差信号は同一誤差値となる。即ち、位相誤差
検出回路は常時動作する必要はなく、例えば、水平ブラ
ンキング期間等の非映像期間にはフレーム間位相誤差信
号の検出処理を行い、映像期間においては3次元Y/C
分離処理を行うように構成することで、525H遅延器
を共有化することができる。
【0078】端子61,62,3,64には夫々A/D変換器
12からのディジタルテレビジョン信号、カラーサブキャ
リア再生回路15からの再生カラーサブキャリア信号、水
平同期再生回路14からのnfH クロック及び水平同期再
生回路14からの再生水平同期信号が入力される。端子6
1,62を介して入力されるディジタルテレビジョン信号
及び再生カラーサブキャリア信号はセレクタ65を介して
3次元Y/C分離回路66に供給される。
【0079】端子64を介して入力された再生水平同期信
号は水平ブランキング発生回路67に与えられる。水平ブ
ランキング発生回路67は、端子3を介してnfH クロッ
クも与えられており、ディジタルテレビジョン信号の非
映像期間である水平ブランキング期間を示す水平ブラン
キング信号を発生してセレクタ65及びホールド回路69に
出力するようになっている。
【0080】セレクタ65は、水平ブランキング信号が与
えられ、映像期間にはディジタルテレビジョン信号を選
択し、水平ブランキング期間(非映像期間)には再生カ
ラーサブキャリア信号を選択して3次元Y/C分離回路
69に出力するようになっている。
【0081】3次元Y/C分離回路66は525H遅延器
2及び加算器4,5によって構成されている。セレクタ
65の出力は525H遅延器2及び加算器4,5に与えら
れる。525H遅延器2は入力された信号を525H期
間だけ遅延させて加算器4,5に与える。加算器4は、
セレクタ65の出力と525H遅延器2の出力との加算、
即ち、1フレーム期間前後のディジタルテレビジョン信
号を加算することにより輝度信号Yを得て出力端子17を
介して出力する。加算器5はセレクタ65の出力から52
5H遅延器の出力を減算することにより、色信号Cを得
て出力端子18を介して出力する。
【0082】本実施の形態においては、525H遅延器
2は、水平ブランキング期間にはセレクタ65からの再生
カラーサブキャリア信号を525H期間遅延させて位相
誤差検出回路68に出力するようになっている。位相誤差
検出回路68には端子62からの再生カラーサブキャリア信
号も入力されるようになっている。位相誤差検出回路68
は、水平ブランキング期間には1フレーム期間前後の再
生カラーサブキャリア信号が与えられることになり、両
者の位相差からディスパーサルの影響等によるnfH ク
ロックのフレーム間の位相ずれを検出してフレーム間位
相誤差信号をホールド回路69に出力するようになってい
る。
【0083】なお、映像期間においては、ディジタルテ
レビジョン信号と再生カラーサブキャリア信号とが位相
誤差検出回路68に入力されるので、この期間には位相誤
差検出処理を停止する必要がある。
【0084】ホールド回路69は、位相誤差検出回路68か
らのフレーム間位相誤差信号を保持し、水平ブランキン
グ信号によって保持しているフレーム間位相誤差信号を
更新する。ホールド回路69からのフレーム間位相誤差信
号は端子75を介してクロック位相制御回路16(図1参
照)に供給されるようになっている。
【0085】次に、このように構成された実施の形態の
動作について説明する。
【0086】水平同期再生回路14からのnfH クロック
及び再生水平同期信号は夫々端子3,64を介して水平ブ
ランキング発生回路47に入力される。水平ブランキング
発生回路47は非映像期間である水平ブランキング期間を
示す水平ブランキング信号を発生してセレクタ65に供給
する。
【0087】A/D変換器12からのディジタルテレビジ
ョン信号及びカラーサブキャリア再生回路15からの再生
カラーサブキャリア信号は夫々端子61,62を介してセレ
クタ65に入力される。非映像期間である水平ブランキン
グ期間になると、セレクタ65は再生カラーサブキャリア
信号を選択して3次元Y/C分離回路66の525H遅延
器2に出力する。525H遅延器2は再生カラーサブキ
ャリア信号を1フレーム期間遅延させて位相誤差検出回
路68に出力する。
【0088】位相誤差検出回路68には端子62を介して再
生カラーサブキャリア信号も入力されており、位相誤差
検出回路68は、1フレーム期間前後の再生カラーサブキ
ャリア信号同士の位相差に基づいて、ディスパーサルの
影響等によってnfH クロックに含まれるフレーム間の
位相誤差分を検出して、フレーム間位相誤差信号をホー
ルド回路69に出力する。ホールド回路69は位相誤差検出
回路68からのフレーム間位相誤差信号を次の水平ブラン
キング期間まで保持する。
【0089】フレーム間位相誤差信号はクロック位相制
御回路16に供給され、水平同期再生回路14からのnfH
クロックの位相が補正される。これにより、A/D変換
器12等に供給されるnfH クロックはディスパーサルの
影響等による位相ずれが除去される。こうして、端子61
にはフレーム間でサンプリング位相が一致したディジタ
ルテレビジョン信号が入力される。
【0090】映像期間になると、セレクタ65は端子61か
らのディジタルテレビジョン信号を選択して3次元Y/
C分離回路66に供給する。3次元Y/C分離回路66の5
25H遅延器2はディジタルテレビジョン信号を1フレ
ーム期間遅延させて加算器4,5に与える。加算器4,
5は1フレーム期間前後のディジタルテレビジョン信号
の加算又は減算によって、夫々輝度信号Y及び色信号C
を得る。これらの輝度信号及び色信号は夫々出力端子1
7,18を介して出力される。
【0091】このように、本実施の形態においては、3
次元Y/C分離回路に用いる525H遅延器とフレーム
間位相誤差信号を得るために用いる525H遅延器とを
共有化することができ、ハード規模を削減することがで
きる。
【0092】
【発明の効果】以上説明したように本発明によれば、輝
度信号に付加された妨害成分を除去することにより画面
品位を向上させることができるという効果を有する。
【図面の簡単な説明】
【図1】本発明に係るクロック発生回路が組込まれたY
/C分離回路の一実施の形態を示すブロック図。
【図2】本発明の他の実施の形態を示すブロック図。
【図3】本発明の他の実施の形態を示すブロック図。
【図4】図3の実施の形態の動作を説明するためのグラ
フ。
【図5】本発明の他の実施の形態を示すブロック図。
【図6】3次元Y/C分離回路を示すブロック図。
【図7】ディスパーサルを説明するための説明図。
【図8】従来例の問題点を説明するための波形図。
【図9】従来例の問題点を説明するための波形図。
【符号の説明】
12…A/D変換器、13…3次元Y/C分離回路、14…水
平同期再生回路、15…カラーサブキャリア再生回路、16
…クロック位相制御回路、19…525H遅延器、20…位
相誤差検出回路

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 テレビジョン信号が入力され、前記テレ
    ビジョン信号に対するフレーム間又はフィールド間演算
    を行う所定のシステムに用いるクロックとして前記テレ
    ビジョン信号の水平同期信号に位相同期したシステムク
    ロックを発生するクロック再生手段と、 前記システムクロックを用いてサンプリングされたテレ
    ビジョン信号が与えられカラーサブキャリアを再生する
    カラーサブキャリア再生手段と、 前記カラーサブキャリア再生手段の出力を所定期間遅延
    させて出力する遅延手段と、 この遅延手段の入出力から前記所定期間前後のカラーサ
    ブキャリアの位相誤差を検出することにより前記システ
    ムクロックの位相誤差を検出する位相誤差検出手段と、 この位相誤差検出手段の検出結果に基づいて前記クロッ
    ク再生手段を制御して前記システムクロックのフレーム
    間の位相誤差を補正するクロック位相制御手段とを具備
    したことを特徴とするクロック発生回路。
  2. 【請求項2】 前記位相誤差検出手段は、前記システム
    クロックのフレーム間の位相誤差を検出することを特徴
    とする請求項1に記載のクロック発生回路。
  3. 【請求項3】 前記クロック再生手段は、前記テレビジ
    ョン信号の水平同期信号を分離し、所定の位相同期ルー
    プによって分離した水平同期信号に位相同期したシステ
    ムクロックを発生するものであって、 前記クロック位相制御手段は、前記位相同期ループ内の
    信号の値を前記位相誤差検出手段の検出結果に基づいて
    補正することにより、前記システムクロックのフレーム
    間の位相誤差を補正することを特徴とする請求項1に記
    載のクロック発生回路。
  4. 【請求項4】 前記位相同期ループは、発生した前記シ
    ステムクロックに基づく再生水平同期信号と前記テレビ
    ジョン信号から分離した水平同期信号との水平位相誤差
    を検出する位相誤差検出手段を具備し、 前記クロック位相制御手段は、前記水平位相誤差を前記
    位相誤差検出手段の検出結果に基づいて補正することに
    より、前記システムクロックのフレーム間の位相誤差を
    補正することを特徴とする請求項3に記載のクロック発
    生回路。
  5. 【請求項5】 前記位相同期ループは、発生した前記シ
    ステムクロックに基づく再生水平同期信号と前記テレビ
    ジョン信号から分離した水平同期信号との水平位相誤差
    に基づく周波数の鋸歯状波信号を発生する数値制御発振
    手段を具備し、 前記クロック位相制御手段は、前記数値制御発振手段の
    出力位相を前記位相誤差検出手段の検出結果に基づいて
    補正することにより、前記システムクロックのフレーム
    間の位相誤差を補正することを特徴とする請求項3に記
    載のクロック発生回路。
  6. 【請求項6】 テレビジョン信号が入力され、前記テレ
    ビジョン信号に対するフレーム間演算によって輝度信号
    と色信号とを分離する輝度信号色信号分離手段と、 この輝度信号色信号分離手段に用いるクロックとして前
    記テレビジョン信号の水平同期信号に位相同期したシス
    テムクロックを発生するクロック再生手段と、 前記システムクロックを用いてサンプリングされたテレ
    ビジョン信号が与えられカラーサブキャリアを再生する
    カラーサブキャリア再生手段と、 前記カラーサブキャリア再生手段の出力を所定期間遅延
    させて出力する遅延手段と、 この遅延手段の入出力から前記所定期間前後のカラーサ
    ブキャリアの位相誤差を検出することにより前記システ
    ムクロックの位相誤差を検出する位相誤差検出手段と、 この位相誤差検出手段の検出結果に基づいて前記クロッ
    ク再生手段を制御して前記システムクロックのフレーム
    間の位相誤差を補正するクロック位相制御手段とを具備
    したことを特徴とするY/C分離回路。
  7. 【請求項7】 前記輝度信号色信号分離手段は、前記テ
    レビジョン信号を1フレーム期間遅延させるフレーム遅
    延手段を有し、 前記遅延手段は、前記フレーム遅延手段と兼用すること
    を特徴とする請求項6に記載のY/C分離回路。
JP1141297A 1997-01-24 1997-01-24 クロック発生回路及びy/c分離回路 Pending JPH10210492A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1141297A JPH10210492A (ja) 1997-01-24 1997-01-24 クロック発生回路及びy/c分離回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1141297A JPH10210492A (ja) 1997-01-24 1997-01-24 クロック発生回路及びy/c分離回路

Publications (1)

Publication Number Publication Date
JPH10210492A true JPH10210492A (ja) 1998-08-07

Family

ID=11777326

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1141297A Pending JPH10210492A (ja) 1997-01-24 1997-01-24 クロック発生回路及びy/c分離回路

Country Status (1)

Country Link
JP (1) JPH10210492A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100477646B1 (ko) * 2002-05-29 2005-03-23 삼성전자주식회사 영상신호의 칼라 캐리어 보상장치 및 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100477646B1 (ko) * 2002-05-29 2005-03-23 삼성전자주식회사 영상신호의 칼라 캐리어 보상장치 및 방법
US7061541B2 (en) 2002-05-29 2006-06-13 Samsung Electronics Co., Ltd. Apparatus and method for compensating a color carrier of an image signal

Similar Documents

Publication Publication Date Title
US5333054A (en) Apparatus for reducing noise in a video signal by processing a luminance and chrominance component
KR920000299B1 (ko) 디지털 비디오 신호처리회로
JPH09289649A (ja) ディジタル映像処理装置のクロック発生回路
US5561473A (en) Contour correction signal generating circuit
KR100843682B1 (ko) 텔레비젼 신호를 처리하기 위한 장치 및 방법
JPH10210492A (ja) クロック発生回路及びy/c分離回路
KR20010033521A (ko) 2중루프pll회로 및 이 pll회로를 이용한색복조회로
JP4461521B2 (ja) サンプリングクロック生成回路
US8643783B2 (en) Vertical field detection for television receivers
KR930000484B1 (ko) 디지틀 영상신호 처리장치
JP2002300425A (ja) デジタル・ビデオ処理回路および方法
KR930009180B1 (ko) 텔레비젼 방식 변환기
JP2005080026A (ja) サンプリングクロック生成回路
JP3087354B2 (ja) 多重信号再生装置及び映像信号処理装置
JPH11355801A (ja) 映像信号処理装置
JP3253482B2 (ja) 色信号復調回路
JP4509407B2 (ja) Sch検出装置
JPH0918891A (ja) 映像信号処理装置
JP2550053B2 (ja) 副搬送波信号の再生回路
JPH05227546A (ja) デジタル映像信号処理装置
JPS61161092A (ja) デイジタルテレビジヨン受像機
JPH09154148A (ja) クロック再生回路
JPH04345375A (ja) 雑音除去回路
JPH09154149A (ja) クロック再生回路
JP2001352561A (ja) ビデオ信号処理装置