JPH10199859A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】 （修正有） 【課題】 工程を増加させることなくローディング効果
によるエッチングの形状異常を防止する。 【解決手段】 ウェハ１ａの素子形成領域２に被加工面
積が工程によって異なる複数のエッチング工程を複数行
なう場合に、少なくとも一部のエッチング工程にて、前
記ウェハの素子形成領域外にダミーパターン４を形成す
ることによってウェハ全体としての被加工面積を調整
し、各エッチング工程にて被加工面積を一定とする。 【効果】 ウェハ全体としての被加工面積を夫々のエッ
チング工程にて均一化することができるので、ローディ
ング効果による形状異常が防止することができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、特に、複数のエッチング工程を行なう半導
体装置の製造方法に適用して有効な技術に関するもので
ある。

【０００２】

【従来の技術】半導体装置の製造では、全面に材料膜を
堆積させてから所要の領域をマスクにて覆いそれ以外の
領域を除去して所定のパターンを形成する方法がよく用
いられており、そのような材料除去の方法の一つとして
エッチング加工が用いられている。

【０００３】半導体装置は、微細加工技術の進展による
素子の集積度の向上に伴って多機能化が進み、各素子を
接続する配線もその数を増すこととなり、同一基板に配
線層を複数積層した多層配線がよく用いられている。

【０００４】また、半導体装置の用途の拡大によって、
半導体装置に対する要求が多様化し、同一機能の半導体
装置であっても仕様の異なるものを要求される場合があ
り、このような場合には、製造工程の一部を変更するこ
とによって、多くの品種を少量ずつ製造する多品種少量
生産を行なう必要があり、具体的には基板上に形成する
素子を共通のものとして、それらの素子を接続する配線
層の形成を品種毎に必要に応じて変更することによって
対応している。

【０００５】

【発明が解決しようとする課題】このように複数のエッ
チング工程を行なう際に、マスクで覆われておらず実際
にエッチングが進行する領域の面積即ち被加工面積が工
程毎に異なる場合には、他のエッチング条件が同一であ
ってもエッチングの進行が異なるローディング効果が現
われる。例えば、被加工面積が広い場合にはエッチング
の進行に伴い余分にエッチングが行なわれてしまい、形
成されるパターンの断面形状が逆テーパ状の形状異常が
生じる。このような形状異常が生じエッチングパターン
の精度が低下すると、配線抵抗に誤差が生じる或は配線
の切断の原因となり、半導体装置の品質を低下させるこ
ととなる。

【０００６】このため、前述した多層の配線層を形成す
る際にも、各層の配線パターンの相違によって被加工面
積が層毎に異なるものとなり、この違いによって被エッ
チング材料の膜厚、膜質等の他の条件を同一にしてエッ
チングを行なっても、エッチング材料の加工形状が各層
毎に異なるものとなってしまう。このために、各層毎に
エッチングの条件を変えてやらなければならず、生産性
が低下する。

【０００７】また、前述した多品種少量生産が行なう際
にも、各品種の配線層を形成する際に、各品種毎の配線
パターンの相違によって被加工面積も異なるものとな
り、この違いによって同一の条件でエッチングを行なっ
ても、エッチング材料の加工形状が各品種毎に異なるも
のとなってしまう。このために、各品種毎にエッチング
の条件を変えてやらなければならず、生産性が低下す
る。

【０００８】これまでに、このようなローディング効果
を防止するためのいくつかの方法が考えられており、例
えばレジストとして仮パターンと本パターンとを用いる
方法（特開平３‐２５３０３０号）、配線側面に側壁保
護膜を形成する方法（特開平４‐１２９２２４号、特開
平４‐２９４５３４号、特開平５‐５５１７７号）等が
考えられているが、工程が増加する等の問題があり充分
な解決策とはなっていない。

【０００９】本発明の課題は、工程を増加させることな
くローディング効果を防止することが可能な技術を提供
することにある。

【００１０】本発明の前記ならびにその他の課題と新規
な特徴は、本明細書の記述及び添付図面によって明らか
になるであろう。

【００１１】

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。

【００１２】ウェハの素子形成領域に被加工面積が工程
によって異なる複数のエッチング工程を複数行なう場合
に、少なくとも一部のエッチング工程にて、前記ウェハ
の素子形成領域外にダミーパターンを形成することによ
ってウェハ全体としての被加工面積を調整し、各エッチ
ング工程にて被加工面積を一定とする。

【００１３】上述した手段によれば、ウェハ全体として
の被加工面積を夫々のエッチング工程にて均一化するこ
とができる。このため、ローディング効果による形状異
常が防止することができる。

【００１４】以下、本発明の実施の形態を説明する。

【００１５】なお、実施の形態を説明するための全図に
おいて、同一機能を有するものは同一符号を付け、その
繰り返しの説明は省略する。

【００１６】

【発明の実施の形態】

（実施の形態１）図１乃至図４に示すのは本発明の一実
施の形態である半導体装置の製造方法を説明する図であ
り、図１に示すのは被加工面積の小さなウェハを示す平
面図、図２に示すのは図１中のａ‐ａ線に沿った部分縦
断面図であり（ａ）はエッチング加工前を（ｂ）はエッ
チング加工後を示している。図３に示すのは被加工面積
の大きなウェハを示す平面図、図４に示すのは図３中の
ａ‐ａ線に沿った部分縦断面図であり（ａ）はエッチン
グ加工前を（ｂ）はエッチング加工後を示している。

【００１７】図中、１ａ，１ｂは単結晶シリコン等の薄
板であるウェハ、２は各種の素子が形成されウェハプロ
セス終了後に、個々に切分けられて半導体チップとなる
複数の素子形成領域、３はウェハ１の主面上に形成され
前記各種の素子を接続する配線層、４は素子形成領域外
に設けられたダミーパターンであり、配線層３と同一の
工程によって形成されている。５は配線層３及びダミー
パターン４をパターニングするためのマスクであり、マ
スク５はウェハ１の全面に塗布したホトレジストをホト
リソグラフィによってパターニングして形成する。

【００１８】図２及び図４に示すように半導体基板１主
面に配線層３となる導電性の材料を全面に堆積させて、
その上に配線層３及びダミーパターン４となる所定領域
を選択的に覆うマスク５を形成した状態が図２及び図４
中の（ａ）に相当する。次に、このドライエッチングを
行ない、マスク５で覆われた所定領域以外の前記材料を
除去した状態が図２及び図４中の（ｂ）に相当する。こ
の後、マスク５を除去してパターニングが完了する。

【００１９】本実施の形態では、ローディング効果を防
止するために、マスク５で覆われておらず実際にエッチ
ングが進行する面積即ち被加工面積を均一化するため
に、配線層３の面積が大きい即ち素子形成領域２内にて
被加工面積が小さなウェハ１ａでは、素子形成領域２外
に設けるダミーパターン４の面積を小さく、配線層３の
面積が大きい即ち素子形成領域２内にて被加工面積が大
きなウェハ１ａでは、素子形成領域２外に設けるダミー
パターンの面積を大きくする。

【００２０】この構成によって、ウェハ全体としての被
加工面積をウェハ１ａとウェハ１ｂとで均一化すること
ができる。このため、本発明のダミーパターンを設けな
い従来の方法にてエッチングを行なった場合には、図５
に示すようにウェハ１ｂの配線３がローディング効果に
よる形状異常が現われるが、本発明では被加工面積をウ
ェハ１ａ，１ｂにて均一化してあるのでローディング効
果による形状異常が生じない。

【００２１】なお、本実施の形態では被加工面積の少な
いウェハ１ａにもダミーパターン４を設けたが、ウェハ
１ａにダミーパターン４を設けることによってウェハ１
ａよりも更に被加工面積の小さな他のウェハも同一条件
にてエッチング加工することが可能となる。従ってウェ
ハ１ａ，１ｂに限定した場合には、ウェハ１ａのダミー
パターン４を設けず、ウェハ１ｂのダミーパターン４の
面積をその分だけ小さくしてもよい。

【００２２】（実施の形態２）図６に示すのは本発明の
他の実施の形態であり、多層配線の形成に本発明を適用
した半導体装置の製造方法を説明する部分縦断面図であ
る。

【００２３】図中、１は単結晶シリコン等の薄板である
ウェハ、３ａはウェハ１の主面上に形成され前記各種の
素子を接続する第１層目の配線層、４ａは第１層目の配
線層３ａのダミーパターンであり、配線層３ａと同一の
工程によって形成されるが配線層３ａとは異なり素子形
成領域外に設けられている。３ｂは層間絶縁膜６ａを介
して配線層３ａ上に形成された第２層目の配線層、４ｂ
は第２層目の配線層３ｂのダミーパターンであり、配線
層３ｂと同一の工程によって形成されるが配線層３ｂと
は異なり素子形成領域外に設けられている。６ｂは配線
層３ｂ及びダミーパターン４ｂを覆う層間絶縁膜であ
る。

【００２４】本実施の形態では、被加工面積を均一化し
てローディング効果を防止するために、素子形成領域内
にて被加工面積が小さな配線層３ａでは、素子形成領域
外に設けるダミーパターン４ａの面積を小さく、素子形
成領域内にて被加工面積が大きな配線層３ｂでは、素子
形成領域２外に設けるダミーパターン４ｂの面積を大き
くする。

【００２５】この構成によって、素子形成領域内での被
加工面積が異なる配線層３ａと配線層３ｂとのエッチン
グにおいて、ウェハ１面全体としての被加工領域を均一
化することができる。従って、本発明ではローディング
効果による形状異常が生じない。

【００２６】なお、本実施の形態では被加工面積の少な
い配線層３ａにもダミーパターン４ａを設けたが、配線
層３ａにダミーパターン４ａを設けることによって配線
層３ａよりも更に被加工面積の小さな他の配線層も同一
条件にてエッチング加工することが可能となる。従って
配線層３ａ，３ｂに限定した場合には、配線層３ａのダ
ミーパターン４ａを設けず、配線層３ｂのダミーパター
ン４ｂの面積をその分だけ小さくしてもよい。

【００２７】以上、本発明者によってなされた発明を、
前記実施の形態に基づき具体的に説明したが、本発明
は、前記実施の形態に限定されるものではなく、その要
旨を逸脱しない範囲において種々変更可能であることは
勿論である。

【００２８】例えば、前述した実施の形態では配線層の
エッチングに本願発明を適用したものを例として説明し
たが、他のエッチングにも同様に適用が可能である。

【００２９】

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。

【００３０】（１）本発明によれば、素子形成領域外に
ダミーパターンを形成することによってウェハ全体とし
ての被加工面積を調整することができるという効果があ
る。

【００３１】（２）本発明によれば、上記効果（１）に
より、ウェハ全体としての被加工面積を夫々のエッチン
グ工程にて均一化することができるという効果がある。

【００３２】（３）本発明によれば、上記効果（２）に
より、ローディング効果による形状異常が防止すること
ができるという効果がある。

【００３３】（４）本発明によれば、上記効果（３）に
より、エッチングパターンの精度の低下を防止すること
ができるという効果がある。

【００３４】（５）本発明によれば、上記効果（４）に
より、配線抵抗の誤差が低減するという効果がある。

【００３５】（６）本発明によれば、上記効果（４）に
より、配線の切断などの配線異常を低減することができ
るという効果がある。

【００３６】（７）本発明によれば、上記効果（５）
（６）により、半導体装置の品質を向上させることがで
きるという効果がある。

【図面の簡単な説明】

【図１】本発明の一実施の形態である半導体装置の製造
方法を説明するための、被加工面積の小さなウェハを示
す平面図である。

【図２】図１中の、ａ‐ａ線に沿った部分縦断面図であ
る。

【図３】本発明の一実施の形態である半導体装置の製造
方法を説明するための、被加工面積の大きなウェハを示
す平面図である。

【図４】図３中の、ａ‐ａ線に沿った部分縦断面図であ
る。

【図５】従来の方法による形状異常を説明するための部
分縦断面図である。

【図６】本発明の他の実施の形態である多層配線の形成
に本発明を適用した半導体装置の製造方法を説明するた
めの部分縦断面図である。

【符号の説明】

１，１ａ，１ｂ…ウェハ、２…素子形成領域、３，３
ａ，３ｂ…配線層、４，４ａ，４ｂ…ダミーパターン、
５…マスク、６ａ，６ｂ…層間絶縁膜。

Claims (5)

【特許請求の範囲】
1. 【請求項１】 ウェハの素子形成領域にパターン形成を
   施すエッチング工程を複数行なう半導体装置の製造方法
   において、 前記複数のエッチング工程では前記パターン形成を行な
   う被加工面積が工程によって異なっており、 前記複数のエッチング工程の内の少なくとも一部のエッ
   チング工程にて、前記ウェハの素子形成領域外にダミー
   パターンを形成することによってウェハ全体としての被
   加工面積を調整し、各エッチング工程にて被加工面積を
   一定とすることを特徴とする半導体装置の製造方法。
2. 【請求項２】 前記複数のエッチング工程が同一のウェ
   ハに対して行なわれることを特徴とする請求項１に記載
   の半導体装置の製造方法。
3. 【請求項３】 前記複数のエッチング工程によって、多
   層配線を形成することを特徴とする請求項２に記載の半
   導体装置の製造方法。
4. 【請求項４】 前記複数のエッチング工程が異なるウェ
   ハに対して行なわれることを特徴とする請求項１に記載
   の半導体装置の製造方法。
5. 【請求項５】 前記複数のエッチング工程によって、多
   品種生産を行なうことを特徴とする請求項２に記載の半
   導体装置の製造方法。