JPH10187437A - 命令コードのビット割り付け装置および方法 - Google Patents

Abstract

(57)【要約】 【課題】 プロセッサの命令コードのビット割り付けに
おいて、実際のＬＳＩ上でアプリケーションを動作させ
る際の消費電力を少なくすることを目的とする。 【解決手段】 ビット割り付け部１１により、命令解析
部１０により得られる命令コード遷移頻度数と２命令コ
ード間の変化ビット数との積の、すべての２命令コード
の組合せに関する総和が最小になるようにビット割り付
けを行なうことによって、命令コードの変化によるビッ
ト変化を抑えられるため、消費電力を少なくすることが
できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、マイクロプロセッ
サの命令コードのビット割り付けにおいて、命令実行時
の消費電力の低減を可能とする方法または装置に関す
る。

【０００２】

【従来の技術】従来、プロセッサの命令コードのビット
割り付けは、プロセッサのデコーダ面積削減のため、で
きるだけ少ないビット数で、段数が少なくなるようにビ
ット割り付けを行っていた。

【０００３】

【発明が解決しようとする課題】しかしながら、上記従
来の方法に係る命令コードのビット割り付けにおいて
は、命令セットの複雑化により使用する命令ビット数が
増大するにつれ、アプリケーションプログラムを実行す
る際の命令コードの変化によるビット変化から生じる消
費電力が増大するという問題点があった。

【０００４】上記問題点に鑑み、本発明は、命令コード
の変化によるビット変化を考慮してビット割り付けを行
なうことで、アプリケーションプログラム実行時の消費
電力を削減することを目的とする。

【０００５】

【課題を解決するための手段】上記目的を達成するた
め、本発明は、アプリケーションプログラムを実行する
際の命令コードの変化によるビット変化が少なくなるよ
うに、命令コードのビット割り付けを行なうことを特徴
とする。

【０００６】

【発明の実施の形態】

（実施の形態１）以下、本発明の実施形態を、図面を参
照しながら説明する。

【０００７】図１は、本実施形態のビット割り付け装置
の構成を示す図である。図１に示すように、本実施形態
のビット割り付け装置は、入力装置１、ディスプレイ
２、記憶装置３、エディタ部４、処理部５からなり、処
理部５はさらに、命令解析部１０とビット割り付け部１
１とから構成される。

【０００８】入力装置１は、キーボードまたはマウス等
で構成される。記憶装置３は、ハードディスクまたはＲ
ＡＭ等で構成され、エディタ部４または処理部５で取り
扱うデータを格納しておくことができる。

【０００９】エディタ部４では、入力装置１からの操作
によって、処理部５に入力するためデータを作成、編集
する。具体的には、ニーモニックで表記されたアプリケ
ーションプログラムと命令セットの種類、および命令セ
ットに割り付けるビット幅（以下、指定ビット数と呼
ぶ）を記述する。

【００１０】エディタ部４での編集作業は、ディスプレ
イ２上で内容を確認しながら行なうことができる。ま
た、エディタ部４での編集結果は、記憶装置３上に格納
しておき、処理部５から読み出して使用する。

【００１１】次に、本実施形態のビット割り付け装置に
おける処理の流れを、図２のフローチャートに沿って説
明する。

【００１２】まず、データ入力処理Ｓ１では、エディタ
部４によって、アプリケーションプログラムと命令セッ
トの種類、および指定ビット数の入力を行なう。入力作
業は、入力装置１を介して行い、ディスプレイ２上で入
力内容を確認しながら作業をおこなう。

【００１３】本実施形態で入力するアプリケーションプ
ログラムの一部を（表１）に示す。命令セットの種類と
しては、（表２）に示すように、ＡＮＤ，ＯＲ，ＮＯ
Ｔ，ＭＯＶ，ＢＲＮの５種類を入力する。また、指定ビ
ット数として、「３」を記述する。

【００１４】

【表１】

【００１５】

【表２】

【００１６】ここで入力したデータは、記憶装置３に格
納される。次に、エラーチェック処理Ｓ２では、記憶装
置３からデータ入力処理Ｓ１で記述されたアプリケーシ
ョンプログラムを読み出し、命令解析部によって記述上
のエラーの検出をおこなう。

【００１７】ステップＳ３では、エラーチェック処理Ｓ
２でのエラー検出の結果、エラーがあるか否かを判定す
る。エラーが無い場合には、命令コード遷移頻度測定処
理Ｓ４に移り、もしエラーがあれば、データ修正処理Ｓ
６に移る。

【００１８】データ修正処理Ｓ６では、エディタ部４に
おいて、入力装置１やディスプレイ２を用いながら入力
データのエラー修正を行ない、その後、再度エラーチェ
ック処理Ｓ２に進む。

【００１９】ここでは、特に記述エラーは発見されなか
ったものとし、命令コード遷移頻度測定処理Ｓ４に進
む。

【００２０】命令コード遷移頻度測定処理Ｓ４では、デ
ータ入力処理Ｓ１で入力された命令セットの種類に基づ
いてアプリケーションプログラムを解析する。具体的に
は、アプリケーションプログラムを実行した際に連続し
て実行される２命令コードの組み合わせの実行頻度（以
下、命令コード遷移頻度数と呼ぶ）を測定する。

【００２１】本実施形態では、（表３）で示すような測
定結果が得られたものとする。（表３）において、左欄
は２命令コードの組み合せを示し、右欄はその２命令コ
ードの命令コード遷移頻度数を示している。但し、同じ
命令が連続して実行される場合は、ビット変化が０であ
るため、記載を省略している。

【００２２】

【表３】

【００２３】次に、ビット割り付け処理Ｓ５では、ビッ
ト割り付け部１１によって、命令コードに対してビット
割り付けを行なう。この際、命令コード遷移頻度数と２
命令コード間の変化ビット数との積の、全ての２命令コ
ードの組み合せに関する総和が最小となるように、入力
処理Ｓ１で指定された指定ビット数で、命令コードのビ
ット割り付けを行なう。

【００２４】本実施形態では、（表４）に示すようなビ
ット割り付け結果が得られたものとする。

【００２５】

【表４】

【００２６】ここで、ＡＮＤとＯＲには、それぞれ（０
００）と（００１）が割り付けられており、両者の間の
ビット変化は１ビットである。ＡＮＤとＯＲの２命令コ
ードの組み合せについて（表５）を参照すると、命令コ
ード遷移頻度数は５となっている。従って、ＡＮＤとＯ
Ｒの組み合せについての、変化ビット数と命令コード遷
移頻度数との積の値として、「５」が得られる。

【００２７】これを全ての２命令コードの組み合せにつ
いて求めた結果を（表５）に示す。

【００２８】

【表５】

【００２９】（表５）から、全ての２命令コードの組み
合せについての、変化ビット数と命令コード遷移頻度数
との積の総和は、「２９」となることが分かる。

【００３０】以上説明したように、本実施形態によれ
ば、アプリケーションプログラム全体として命令コード
の変化によるビット変化を最小に抑えることができるた
め、ビット変化に伴う消費電力の増加を最小に抑えるこ
とが可能となる。

【００３１】（実施の形態２）実施の形態１では、全て
のビット割り付けパターンについて変化ビット数と命令
コード遷移頻度数との積の総和を求め、その中からビッ
ト変化が最小となる命令コードのビット割り付けを採用
している。

【００３２】しかし、必ずしもビット変化が最小となる
ビット割り付けでなくても、要求される消費電力の条件
を満たせば、他のビット割り付け方法を採ることも可能
である。

【００３３】本実施形態では、処理の高速化を目指し
た、別のビット割り付け方法について説明する。

【００３４】命令コード遷移頻度測定処理Ｓ４より前の
処理は、実施の形態１と同様であるので説明を省略す
る。

【００３５】ビット割り付け部１１におけるビット割り
付け処理Ｓ１では、命令コード遷移頻度数が大きな２命
令コードの組み合せから順に、変化ビット数が小さくな
るように命令コードのビット割り付けを行なう。

【００３６】２命令コードの組み合せと、命令コード遷
移頻度数の関係は、実施の形態１と同じ（表３）を用い
る。

【００３７】まず、（表３）を参照すると、命令コード
遷移頻度数が最大である２命令コード組み合せは、ＡＮ
ＤとＯＲの組み合せであって、その値は「５」であるこ
とが分かる。そこで、ＡＮＤには（０００）、ＯＲには
ビット変化が最小となるように（００１）を割り付け
る。

【００３８】次に、ＮＯＴとＭＯＶの組み合せの命令コ
ード遷移頻度数が「４」であるので、ＮＯＴに（０１
０）、ＭＯＶにはＮＯＴとのビット変化が１となるよう
に、（１１０）を割り付ける。

【００３９】次に命令コード遷移頻度数が大きいのは、
ＡＮＤとＭＯＶ、ＡＮＤとＢＲＮの組み合せの「３」で
ある。ＡＮＤとＭＯＶついては既にビット割り付けが完
了しているので、ＢＲＮの割り付けを考える。ＢＲＮに
は、ＡＮＤとのビット変化が１となるように（１００）
を割り付ける。

【００４０】以上の割り付け結果を（表６）に示す。

【００４１】

【表６】

【００４２】（表６）の割り付け結果に基づいて、命令
コード遷移頻度数と変化ビット数の積の総和を求める
と、（表７）に示すように「３２」となる。

【００４３】

【表７】

【００４４】本実施形態では、実施の形態１における最
適な割り付け結果である「２９」と比べて若干劣るもの
の、ビット変化による消費電力の増加を抑えことが可能
である。

【００４５】さらに、１つの割り付けパターンについて
の処理だけで済むため、最適に近いビット割り付けを高
速に行なうことができるという顕著な効果がある。

【００４６】なお、上記各実施の形態では、データ入力
処理Ｓ１において指定ビット数を入力することとしてい
たが、指定ビット数を自動的に設定することも可能であ
る。

【００４７】この場合、２を底とする使用命令数の対数
より大きい最小の整数を指定ビット数として用いる。例
えば、使用命令数が５の場合、２を底とする５の対数は
約２．３２であるので、これより大きい最小の整数であ
る３を指定ビット数とする。

【００４８】

【発明の効果】以上のように、本発明によれば、アプリ
ケーションプログラムの命令遷移頻度の高い関係にある
命令どうしは、ビット変化が少なくなるように各命令ビ
ットを割り付けることで、実際のＬＳＩ上でアプリケー
ションを動作させた場合に、命令コードの変化によるビ
ット変化を少なくできるため、消費電力を低く抑えるこ
とが可能となる。

【図面の簡単な説明】

【図１】本発明の実施形態のビット割り付け装置の構成
を示す図

【図２】本発明の実施形態における処理の流れを示すフ
ローチャート

【符号の説明】

１ 入力装置 ２ ディスプレイ ３ 記憶装置 ４ エディタ ５ 処理部 １０ 命令解析部 １１ ビット割り付け部

Claims (5)

【特許請求の範囲】
1. 【請求項１】 マイクロプロセッサの命令コードのビッ
   ト割り付けを行なう装置であって、 連続して実行される２命令コードの組合せの実行頻度
   （以下、命令コード遷移頻度数と呼ぶ）を測定する命令
   解析部と、 ２命令コード間の変化ビット数と、前記命令解析部で測
   定された前記命令コード遷移頻度数とに基づいて命令コ
   ードのビット割り付けを行なうビット割り付け部とを備
   えた命令コードのビット割り付け装置。
2. 【請求項２】 ビット割り付け部は、 全ての２命令コードの組み合せに関する、２命令コード
   間の変化ビット数と命令コード遷移頻度数との積の総和
   が最小または所定の値より小さくなるように、指定され
   たビット数で命令コードの割り付けを行なうことを特徴
   とする請求項１記載の命令コードのビット割り付け装
   置。
3. 【請求項３】 ビット数を指定する代わりに、 ２を底とする使用命令数の対数より大きい最小の整数に
   相当するビット数で命令コードの割り付けを行なうこと
   を特徴とする請求項２記載の命令コードのビット割り付
   け装置。
4. 【請求項４】 ビット割り付け部は、 命令コード遷移頻度数が大きな２命令コードの組み合せ
   から順に、２命令コード間の変化ビット数が小さくなる
   ように、命令コードのビット割り付けを行なうことを特
   徴とする請求項１記載の命令コードのビット割り付け装
   置。
5. 【請求項５】 マイクロプロセッサの命令コードのビッ
   ト割り付けを行なう方法であって、 連続して実行される２命令コードの組合せの実行頻度
   （以下、命令コード遷移頻度数と呼ぶ）を測定する処理
   と、 全ての２命令コードの組み合せに関する、２命令コード
   間の変化ビット数と前記命令コード遷移頻度数との積の
   総和が、最小または所定の値より小さくなるように、命
   令コードのビット割り付けを行なうビット割り付け処理
   とを備えた命令コードのビット割り付け方法。