JP3470256B2 - 命令コードのビット割付装置 - Google Patents
命令コードのビット割付装置Info
- Publication number
- JP3470256B2 JP3470256B2 JP14031397A JP14031397A JP3470256B2 JP 3470256 B2 JP3470256 B2 JP 3470256B2 JP 14031397 A JP14031397 A JP 14031397A JP 14031397 A JP14031397 A JP 14031397A JP 3470256 B2 JP3470256 B2 JP 3470256B2
- Authority
- JP
- Japan
- Prior art keywords
- bit
- instruction code
- allocation
- instruction
- processing unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Executing Machine-Instructions (AREA)
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はマイクロプロセッサ
の命令コードのビット割り付けにおける命令実行時の消
費電力の低減を図った命令コードのビット割付装置に関
する。
の命令コードのビット割り付けにおける命令実行時の消
費電力の低減を図った命令コードのビット割付装置に関
する。
【０００２】
【従来の技術】従来、プロセッサの命令コードのビット
割り付けは、プロセッサのデコーダ面積削減のため、１
つの命令コードに対して１つの命令ビット列を割り当て
るのが普通であった。
割り付けは、プロセッサのデコーダ面積削減のため、１
つの命令コードに対して１つの命令ビット列を割り当て
るのが普通であった。
【０００３】
【発明が解決しようとする課題】しかしながら、上記従
来の命令コードビット割り付けにおいては、命令セット
の複雑化により使用する命令ビット数が増大するにつ
れ、アプリケーションプログラムを実行する際の命令コ
ードの変化によるビット変化から生じる消費電力が増大
することと、未使用の命令コードビット領域が増大する
という問題点があった。
来の命令コードビット割り付けにおいては、命令セット
の複雑化により使用する命令ビット数が増大するにつ
れ、アプリケーションプログラムを実行する際の命令コ
ードの変化によるビット変化から生じる消費電力が増大
することと、未使用の命令コードビット領域が増大する
という問題点があった。
【０００４】本発明は上記従来の問題点を解決するもの
であり、未使用の命令コードビット領域を削減し、アプ
リケーションプログラム実行時の消費電力を削減するこ
とができる命令コードのビット割付装置を提供すること
を目的とする。
であり、未使用の命令コードビット領域を削減し、アプ
リケーションプログラム実行時の消費電力を削減するこ
とができる命令コードのビット割付装置を提供すること
を目的とする。
【０００５】
本発明の命令コードのビット割付装置は、マイクロプロ
セッサの命令コードのビット割り付けを行う装置であっ
て、１命令コードに対して１種類のビット列を用意し、
ビット割り付けを行う第一割り付け処理部と、前記第一
割り付け処理部における未使用のビット領域を用いて、
１命令コードに対して、複数種類のビット列を用意して
ビット割り付けを行う第二割り付け処理部を備えたもの
である。
セッサの命令コードのビット割り付けを行う装置であっ
て、１命令コードに対して１種類のビット列を用意し、
ビット割り付けを行う第一割り付け処理部と、前記第一
割り付け処理部における未使用のビット領域を用いて、
１命令コードに対して、複数種類のビット列を用意して
ビット割り付けを行う第二割り付け処理部を備えたもの
である。
【０００６】この発明によれば、未使用の命令コードビ
ット領域を削減し、アプリケーションプログラム実行時
の消費電力を削減することができる。
ット領域を削減し、アプリケーションプログラム実行時
の消費電力を削減することができる。
【０００７】
【発明の実施の形態】以下、本発明の一実施の形態につ
いて図面を参照しながら説明する。
いて図面を参照しながら説明する。
【０００８】図１は本発明の命令コードのビット割付装
置の一実施の形態における構成を示すブロック図であ
る。図中、１は入力装置、２はディスプレイ、３は記憶
装置、４はエディタ、５は処理部であり、処理部５はさ
らに第一割り付け処理部10と第二割り付け処理部11とか
ら構成される。
置の一実施の形態における構成を示すブロック図であ
る。図中、１は入力装置、２はディスプレイ、３は記憶
装置、４はエディタ、５は処理部であり、処理部５はさ
らに第一割り付け処理部10と第二割り付け処理部11とか
ら構成される。
【０００９】入力装置１は、キーボードまたはマウス等
で構成される。記憶装置３は、ハードディスクまたはＲ
ＡＭ等で構成され、エディタ４または処理部５で取り扱
うデータを格納しておくことができる。エディタ４で
は、入力装置１からの操作によって、処理部５に入力す
るためのデータを作成、編集する。具体的には、ニーモ
ニックで表記されたアプリケーションプログラムと命令
セットの種類、および命令セットに割り付けるビット幅
(以下、指定ビット数という)を記述する。
で構成される。記憶装置３は、ハードディスクまたはＲ
ＡＭ等で構成され、エディタ４または処理部５で取り扱
うデータを格納しておくことができる。エディタ４で
は、入力装置１からの操作によって、処理部５に入力す
るためのデータを作成、編集する。具体的には、ニーモ
ニックで表記されたアプリケーションプログラムと命令
セットの種類、および命令セットに割り付けるビット幅
(以下、指定ビット数という)を記述する。
【００１０】エディタ４での編集作業は、ディスプレイ
２上で内容を確認しながら行うことができる。また、エ
ディタ４での編集結果は、記憶装置３上に格納してお
き、処理部５から読み出して使用する。
２上で内容を確認しながら行うことができる。また、エ
ディタ４での編集結果は、記憶装置３上に格納してお
き、処理部５から読み出して使用する。
【００１１】図２は本発明の命令コードのビット割付装
置の一実施の形態における処理の流れを示すフローチャ
ート、図３は本発明の命令コードのビット割付装置の一
実施の形態において用いられるデータを示す図であり、
以下この図２および図３に沿ってビット割り付け処理の
流れを説明する。まず、データ入力処理Ｓ１では、エデ
ィタ４によって、アプリケーションプログラムと命令セ
ットの種類、および指定ビット数の入力を行う。入力作
業は入力装置１を介して行い、ディスプレイ２上で入力
内容を確認しながら作業を行う。本実施の形態で入力す
るアプリケーションプログラムが実行される命令コード
の順序を図３に110として示す。命令セットの種類とし
ては、図３に100として示すようにＡＮＤ，ＯＲ，ＮＯ
Ｔ，ＭＯＶ，ＢＲＮの５種類を入力する。また、指定ビ
ット数として、「３」を記述し、これらの入力したデー
タは記憶装置３に格納される。
置の一実施の形態における処理の流れを示すフローチャ
ート、図３は本発明の命令コードのビット割付装置の一
実施の形態において用いられるデータを示す図であり、
以下この図２および図３に沿ってビット割り付け処理の
流れを説明する。まず、データ入力処理Ｓ１では、エデ
ィタ４によって、アプリケーションプログラムと命令セ
ットの種類、および指定ビット数の入力を行う。入力作
業は入力装置１を介して行い、ディスプレイ２上で入力
内容を確認しながら作業を行う。本実施の形態で入力す
るアプリケーションプログラムが実行される命令コード
の順序を図３に110として示す。命令セットの種類とし
ては、図３に100として示すようにＡＮＤ，ＯＲ，ＮＯ
Ｔ，ＭＯＶ，ＢＲＮの５種類を入力する。また、指定ビ
ット数として、「３」を記述し、これらの入力したデー
タは記憶装置３に格納される。
【００１２】次に、エラーチェック処理Ｓ２では、記憶
装置３からデータ入力処理Ｓ１で記述されたアプリケー
ションプログラムを読み出し、命令解析によって記述上
のエラーの検出を行う。ステップＳ３では、エラーチェ
ック処理Ｓ２でのエラー検出の結果、エラーがあるか否
かを判定する。エラーがない場合には、第一割り付け処
理Ｓ４に移り、もしエラーがあれば、データ修正処理Ｓ
６に移り、このデータ修正処理Ｓ６では、エディタ４に
おいて、入力装置１やディスプレイ２を用いながら入力
データのエラー修正を行い、その後、再度エラーチェッ
ク処理Ｓ２に進むことになるが、ここでは、特に記述エ
ラーは発見されなかったものとし、第一割り付け処理Ｓ
４に進む。
装置３からデータ入力処理Ｓ１で記述されたアプリケー
ションプログラムを読み出し、命令解析によって記述上
のエラーの検出を行う。ステップＳ３では、エラーチェ
ック処理Ｓ２でのエラー検出の結果、エラーがあるか否
かを判定する。エラーがない場合には、第一割り付け処
理Ｓ４に移り、もしエラーがあれば、データ修正処理Ｓ
６に移り、このデータ修正処理Ｓ６では、エディタ４に
おいて、入力装置１やディスプレイ２を用いながら入力
データのエラー修正を行い、その後、再度エラーチェッ
ク処理Ｓ２に進むことになるが、ここでは、特に記述エ
ラーは発見されなかったものとし、第一割り付け処理Ｓ
４に進む。
【００１３】第一割り付け処理Ｓ４では、データ入力処
理Ｓ１で入力された命令セットの種類に基づいてアプリ
ケーションプログラムを解析し、命令コードのビット割
り付けを行う。具体的には、アプリケーションプログラ
ムを実行した際に命令コードの変化が最小になるよう
に、１命令コードに対し１種類のビット列を用意して、
ビット割り付けを行う。本実施の形態では、図３の120
で示すようなビット割り付け結果が得られたものとす
る。この120はアプリケーションのビット割り付けを行
った結果であり、変化ビット数は28で、１命令コードに
対して１種類のビット列を割り付けた場合での、最小値
である。また、グリッチ発生の原因となる連続する命令
間で２ビット以上の変化の回数は７回である。
理Ｓ１で入力された命令セットの種類に基づいてアプリ
ケーションプログラムを解析し、命令コードのビット割
り付けを行う。具体的には、アプリケーションプログラ
ムを実行した際に命令コードの変化が最小になるよう
に、１命令コードに対し１種類のビット列を用意して、
ビット割り付けを行う。本実施の形態では、図３の120
で示すようなビット割り付け結果が得られたものとす
る。この120はアプリケーションのビット割り付けを行
った結果であり、変化ビット数は28で、１命令コードに
対して１種類のビット列を割り付けた場合での、最小値
である。また、グリッチ発生の原因となる連続する命令
間で２ビット以上の変化の回数は７回である。
【００１４】第二割り付け処理Ｓ５では、第一割り付け
処理Ｓ４での割り付け処理においての未使用のビット領
域を用い、１命令コードに対して、複数のビット列を用
意して、アプリケーション中では最適なビット列を選択
し、ビット変化が最小になるようにビット割り付けを行
う。本実施の形態では、図３の130に示すようなビット
割り付け結果が得られたものとする。その結果、ＭＯＶ
は第一割り付け処理Ｓ４で割り付けられた010の他に101
が、ＢＲＮは第一割り付け処理Ｓ４で割り付けられた01
1の他に111が用意され、アプリケーション中では、最適
なビットを選択して、ビット割り付けが行われた。その
結果、変化ビット数の総和は23に減少し、２ビット以上
の変化回数も２回と大幅に減少する。
処理Ｓ４での割り付け処理においての未使用のビット領
域を用い、１命令コードに対して、複数のビット列を用
意して、アプリケーション中では最適なビット列を選択
し、ビット変化が最小になるようにビット割り付けを行
う。本実施の形態では、図３の130に示すようなビット
割り付け結果が得られたものとする。その結果、ＭＯＶ
は第一割り付け処理Ｓ４で割り付けられた010の他に101
が、ＢＲＮは第一割り付け処理Ｓ４で割り付けられた01
1の他に111が用意され、アプリケーション中では、最適
なビットを選択して、ビット割り付けが行われた。その
結果、変化ビット数の総和は23に減少し、２ビット以上
の変化回数も２回と大幅に減少する。
【００１５】以上のように本実施の形態によれば、１つ
の命令コードに複数の命令ビット列を割り当て、命令コ
ードの変化によるビット変化を考慮してビット割り付け
を行うことにより、未使用の命令コードビット領域を削
減し、また、アプリケーションプログラム全体として命
令コードの変化によるビット変化を最小に抑えることが
でき、ビット変化に伴う消費電力の増加を最小に抑える
ことが可能となる。
の命令コードに複数の命令ビット列を割り当て、命令コ
ードの変化によるビット変化を考慮してビット割り付け
を行うことにより、未使用の命令コードビット領域を削
減し、また、アプリケーションプログラム全体として命
令コードの変化によるビット変化を最小に抑えることが
でき、ビット変化に伴う消費電力の増加を最小に抑える
ことが可能となる。
【００１６】
【発明の効果】以上のように本発明によれば、各命令コ
ードに複数の種類のビット列を用意して、アプリケーシ
ョンプログラム中で、ビット変化が小さくなるよう各命
令に対するビット列を選択して割り付けることにより、
未使用のビット領域を削減することが可能となり、ま
た、実際のＬＳＩ上でアプリケーションを動作させた場
合の命令コードの変化によるビット変化を少なくできる
ため、消費電力を低く抑えることが可能となるという有
利な効果が得られる。
ードに複数の種類のビット列を用意して、アプリケーシ
ョンプログラム中で、ビット変化が小さくなるよう各命
令に対するビット列を選択して割り付けることにより、
未使用のビット領域を削減することが可能となり、ま
た、実際のＬＳＩ上でアプリケーションを動作させた場
合の命令コードの変化によるビット変化を少なくできる
ため、消費電力を低く抑えることが可能となるという有
利な効果が得られる。
【図１】本発明の命令コードのビット割付装置の一実施
の形態における構成を示すブロック図。
の形態における構成を示すブロック図。
【図２】本発明の命令コードのビット割付装置の一実施
の形態における処理の流れを示すフローチャート。
の形態における処理の流れを示すフローチャート。
【図３】本発明の命令コードのビット割付装置の一実施
の形態において用いられるデータを示す図。
の形態において用いられるデータを示す図。
１…入力装置、 ２…ディスプレイ、 ３…記憶装置、
４…エディタ、 ５…処理部、 10…第一割り付け処
理部、 11…第二割り付け処理部。
４…エディタ、 ５…処理部、 10…第一割り付け処
理部、 11…第二割り付け処理部。
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 平８−101773（ＪＰ，Ａ)
特開 平８−101777（ＪＰ，Ａ)
特開 平７−113848（ＪＰ，Ａ)
特開 昭63−19040（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
G06F 9/30 - 9/36
G06F 9/40 - 9/42
G06F 17/50
Claims (2)
- 【請求項１】 マイクロプロセッサの命令コードのビッ
ト割り付けを行う装置であって、１命令コードに対して
１種類のビット列を用意し、ビット割り付けを行う第一
割り付け処理部と、前記第一割り付け処理部における未
使用のビット領域を用いて、１命令コードに対して、複
数種類のビット列を用意してビット割り付けを行う第二
割り付け処理部を備えたことを特徴とする命令コードの
ビット割付装置。 - 【請求項２】 第二割り付け処理部は、アプリケーショ
ン実行時の全命令コード間の変化ビット数が最小または
所定の値より小さくなるように、命令コードのビット割
り付けを行うことを特徴とする請求項１記載の命令コー
ドのビット割付装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14031397A JP3470256B2 (ja) | 1997-05-29 | 1997-05-29 | 命令コードのビット割付装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14031397A JP3470256B2 (ja) | 1997-05-29 | 1997-05-29 | 命令コードのビット割付装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10333904A JPH10333904A (ja) | 1998-12-18 |
| JP3470256B2 true JP3470256B2 (ja) | 2003-11-25 |
Family
ID=15265906
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14031397A Expired - Fee Related JP3470256B2 (ja) | 1997-05-29 | 1997-05-29 | 命令コードのビット割付装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3470256B2 (ja) |
-
1997
- 1997-05-29 JP JP14031397A patent/JP3470256B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10333904A (ja) | 1998-12-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6725448B1 (en) | System to optimally create parallel processes and recording medium | |
| US8566810B2 (en) | Using database knowledge to optimize a computer program | |
| US6308323B1 (en) | Apparatus and method for compiling a plurality of instruction sets for a processor and a media for recording the compiling method | |
| US20080222198A1 (en) | Data processing apparatus, method and computer program product for reducing memory usage of an object oriented program | |
| JPH0883193A (ja) | インサーキットエミュレータ | |
| CN109460237A (zh) | 代码的编译方法及装置 | |
| US20220114512A1 (en) | Method and apparatus for creating workflow based on log | |
| US7831964B2 (en) | Program automatic converting method and program automatic converting device | |
| JP3470256B2 (ja) | 命令コードのビット割付装置 | |
| US8032876B2 (en) | Method and apparatus for restructuring a software program hierarchy | |
| JP3049814B2 (ja) | マイクロコンピュータの言語処理装置 | |
| JPH01118931A (ja) | プログラム変換方式 | |
| US20050257096A1 (en) | Modification of array access checking in AIX | |
| JP2007080049A (ja) | 組み込み用プログラム生成方法、組み込み用プログラム開発システム、及び情報テーブル部 | |
| JP2008176364A (ja) | プログラム部品化支援装置 | |
| JPH1011271A (ja) | バージョンダウン入力方式 | |
| JPH10187437A (ja) | 命令コードのビット割り付け装置および方法 | |
| JPH11175351A (ja) | プログラム変換装置、高級言語プログラム内アセンブラ表現方法および記録媒体 | |
| JP2669387B2 (ja) | データベース駆動によるプログラム自動生成システム | |
| JPH0371233A (ja) | コンパイラにおける最適データ割付け方式 | |
| JPH07219747A (ja) | ソフトウェアのインストール方式 | |
| JP2000112767A (ja) | コンパイラ及びその変数割り付け方法及びそのプログラ ム記録媒体 | |
| JP2004139369A (ja) | 定数アドレス領域を指示するポインタ解析方法 | |
| JP3263999B2 (ja) | プログラム内容解析装置 | |
| JPH02171830A (ja) | コンパイラにおける最適データ割付け方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |