JPH10173167A

JPH10173167A - 電界効果トランジスタ及び電界効果トランジスタの製造方法

Info

Publication number: JPH10173167A
Application number: JP33563196A
Authority: JP
Inventors: Yutaka Uneme; 豊采女; Akio Hayafuji; 紀生早藤
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1996-12-16
Filing date: 1996-12-16
Publication date: 1998-06-26

Abstract

(57)【要約】【課題】良好なデバイス特性を備えた電界効果トラン
ジスタ及び電界効果トランジスタの製造方法を提供する
こと。【解決手段】半絶縁性ＧａＡｓ基板１上にＧａＡｓバ
ッファ層２とｎ⁺−ＧａＡｓオーミックコンタクト層６
とを結晶成長させた後、オーミックコンタクト層６にエ
ッチングによりバッファ層２に達する深さの開口部を設
け、この開口部内にｎ−ＧａＡｓチャネル層１１とｎ−
ＡｌＧａＡｓショットキコンタクト層１２とを選択再成
長させるようにした。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は高周波の通信機器
などに使用される電界効果トランジスタ及び電界効果ト
ランジスタの製造方法に関し、特に出力特性，動作効
率，歪み特性，及び雑音特性を向上させることができる
電界効果トランジスタ及び電界効果トランジスタの製造
方法に関するものである。

【０００２】

【従来の技術】図９はＧａＡｓとＡｌＧａＡｓとの２つ
の材料で構成される従来のヘテロ接合電界効果トランジ
スタ（Heterojunction Field Effect Transistor：ＨＦ
ＥＴ）の構造を示す断面図である。図において、１は半
絶縁性ＧａＡｓ基板、２は上部からの電流が基板１へ流
れるのを防止する高抵抗バッファ層で、材料はアンドー
プＧａＡｓ，アンドープＡｌＧａＡｓあるいはそれらを
多層に組み合わせたものが用いられる。３はｎ型不純物
を含有するＧａＡｓからなるチャネル層、４はチャネル
層３と比較して低濃度のｎ型不純物を含有するＡｌＧａ
Ａｓからなり、後述のゲート電極とショットキ接触を取
るためのショットキ形成層、５は低濃度のｎ型不純物を
含有するＧａＡｓからなる電界緩和層、６は後述のソー
ス，ドレイン電極と良好なオーミックコンタクトを取る
ためのｎ型不純物を高濃度に含むＧａＡｓからなるオー
ミックコンタクト層、１０及び９はオーミックコンタク
ト層６を合金化して電気的にコンタクトを取るソース電
極及びドレイン電極、８はショットキ形成層５とショッ
トキ接触し、ドレイン電流の制御を行うゲート電極であ
る。

【０００３】次に動作について説明する。ソース電極１
０を接地し、ドレイン電極９に正の電圧を印加すると、
ｎ−ＧａＡｓチャンネル層３を介してソース・ドレイン
間に電流が流れる。ここで、ゲート電圧を負側に増大さ
せるとゲート電極８下の空乏層が広がることによりドレ
イン電流は減少し、正側に増大させるとゲート電極８下
の空乏層が狭まることによりドレイン電流は増加し、電
界効果トランジスタとして動作を行わせることができ
る。

【０００４】しかし、このようなＨＦＥＴあるいは高電
子移動度トランジスタ（High Electron Mobility Trans
istor ：ＨＥＭＴ）などヘテロ接合を有する電界効果ト
ランジスタ（Field Effect Transistor ：ＦＥＴ）で
は、各層の材料の違いや、不純物濃度の違いにより発生
するヘテロ障壁によってソース抵抗が増大し、高出力向
け素子としての出力特性・動作効率及び歪み特性、ある
いは低雑音向け素子としての雑音特性等のデバイス特性
の劣化を招くという問題がある。

【０００５】そのためソース抵抗の低減を目的として、
有機金属気相成長法（Metal Organic Vapor Phase Epit
axy ：ＭＯＶＰＥ）やケミカル・ビーム・エピタキシ法
（Chemical Beam Epitaxy ：ＣＢＥ）を用いて、ソース
電極、及びドレイン電極下部領域に埋め込み再成長によ
ってオーミックコンタクト層を形成することが試みられ
ている。

【０００６】図１０はこのような埋込み再成長により形
成されたオーミックコンタクト層を有する従来の他のＨ
ＦＥＴの構造を示す断面図であり、図において、図９と
同一符号は同一又は相当する部分を示しており、７はド
レイン電極９，ソース電極１０と良好なオーミックコン
タクトを取るためのｎ型不純物を高濃度に含む、再結晶
成長により形成されたＧａＡｓからなる再成長オーミッ
クコンタクト層である。

【０００７】次に製造方法について説明する。まず、半
絶縁性ＧａＡｓ基板１上に、高抵抗バッファ層２、ｎ型
（以下、ｎ−と称す）ＧａＡｓチャネル層３、低濃度ｎ
型（以下、ｎ^-−と称す）ＡｌＧａＡｓショットキ形成
層４、低濃度ｎ型ＧａＡｓ電界緩和層５、高濃度ｎ型
（以下、ｎ⁺−と称す）ＧａＡｓオーミックコンタクト
層６を順次結晶成長させて半導体積層構造を形成する。
続いて、オーミックコンタクト層６上にスパッタ法等に
より誘電体膜（図示せず）を形成し、さらにこれをパタ
ーニングしたレジスト（図示せず）をマスクとして選択
的にエッチングして、ソース電極，及びドレイン電極を
形成する領域近傍に開口部を形成する。

【０００８】つぎに、この開口部を有する誘電体膜をマ
スクとして、上記半導体積層構造をオーミックコンタク
ト層６の表面からｎ型ＧａＡｓチャネル層３に達する深
さまでドライエッチング等によりエッチングする。さら
に、このエッチングにより露出したｎ型ＧａＡｓチャネ
ル層３上にＣＢＥ法(Chemical Beam Epitaxy) によりｎ
型不純物を高濃度に含むＧａＡｓからなる再成長オーミ
ックコンタクト層７をオーミックコンタクト層６の表面
とほぼ同じ高さとなるよう、上記誘電体膜をマスクとし
て選択的に再結晶成長させる。

【０００９】続いて、上記誘電体膜を除去した後、再成
長オーミックコンタクト層７上にパターニングしたレジ
スト（図示せず）を用いてソース電極１０，及びドレイ
ン電極９を形成し、さらに誘電体膜（図示せず）等をマ
スクとして用いて、オーミックコンタクト層６のソース
電極１０とドレイン電極９とに挟まれた領域部分をエッ
チングにより除去して、電界緩和層５が底面に露出した
開口部を形成した後、パターニングしたレジスト（図示
せず）をマスクとしてこのオーミックコンタクト層６の
開口部の底面の中央部分の電界緩和層５を酒石酸と過酸
化水素とからなるエッチング液等によりエッチング除去
した後、このエッチング除去した部分に、蒸着とリフト
オフとの組み合わせによりゲート電極８を形成して、図
２に示すようなＨＦＥＴを得る。

【００１０】このＨＦＥＴは、上記図９に示したＨＦＥ
Ｔと同様に動作するとともに、高濃度なｎ型の１層から
なる再成長オーミックコンタクト層がｎ型ＧａＡｓチャ
ネル層３と接するよう設けられているため、ドレイン電
極１０及びソース電極９と、チャネル層３との間にヘテ
ロ障壁がなくなるため、上記図９に示したＨＦＥＴに比
べてソース・ドレイン抵抗は低減される。

【００１１】ここで、実際にｎ⁺−ＧａＡｓオーミック
コンタクト層６／ｎ^-−ＧａＡｓ電界緩和層５／ｎ−Ａ
ｌＧａＡｓショットキコンタクト層４／ｎ−ＧａＡｓチ
ャネル層３からなる典型的なＨＦＥＴ構造に対して、Ｃ
ＢＥ法によるｎ⁺−ＧａＡｓ再成長オーミックコンタク
ト層７の埋め込み再成長を行った場合の再成長オーミッ
クコンタクト層７の近傍の構造を断面写真をもとに描い
た図を図１１に、また、この図をさらに模式的に描いた
図をそれぞれ図１２に示す。図１２において、図１０と
同一符号は同一または相当する部分を示している。な
お、図１１(a),図１２(a) は（０１／１）断面、つまり
ドレイン電極９とソース電極１０とが配列される方向の
断面を、また、図１１(b),図１２(b) は（０１１）断面
を示している。このとき、（０１／１）と表示した場
合、本明細書中においては／１はバー１を示しているも
のとする。ここでは、ＳｉＯＮ膜をマスクとしてドライ
エッチングでｎ⁺−ＧａＡｓオーミックコンタクト層
６，ｎ^-−ＧａＡｓ電界緩和層５およびｎ−ＡｌＧａＡ
ｓショットキコンタクト層４を除去し、その後ＣＢＥ法
によるオーミックコンタクト層７の埋め込み再成長を行
っている。

【００１２】図１１をみると、再成長オーミックコンタ
クト層７の側面として、成長速度の遅い（１１１）Ｂ面
からなるファセット面が現れてしまい、ｎ⁺−ＧａＡｓ
オーミックコンタクト層６，ｎ^-−ＧａＡｓ電界緩和層
５およびｎ−ＡｌＧａＡｓショットキコンタクト層４
と、オーミックコンタクト層７との間に隙間ができ、完
全にｎ⁺−ＧａＡｓ再成長オーミックコンタクト層７で
埋め込むことができていないことがわかる。これは、エ
ッチングにより再成長オーミックコンタクト層７を埋め
込むために形成された開口部の側壁面にＡｌＧａＡｓシ
ョットキコンタクト層４が露呈するため、エッチング
後、半導体積層構造を大気中に一旦取り出した際に、Ａ
ｌＧａＡｓショットキコンタクト層４の表面に自然酸化
膜が形成されてしまい、埋め込み再成長を行う時、Ａｌ
ＧａＡｓショットキコンタクト層４の側壁面に露出した
部分に形成された酸化膜が除去されずに残り、これが成
長阻害マスクとして働くためと考えられる。つまり、こ
の酸化膜が形成された部分にはｎ⁺−ＧａＡｓが成長さ
れずにショットキコンタクト層４と再成長オーミックコ
ンタクト層７との間に隙間が生じ、さらに、この後ｎ⁺
−ＧａＡｓの（１１１）Ｂ面における成長速度が遅いた
めに、結果的に上記のように（１１１）Ｂ面からなるフ
ァセット面が生じる。また、ここでは、ｎ⁺−ＧａＡｓ
オーミックコンタクト層６の側壁面も斜面状に傾いたも
のとなっているが、これは再成長オーミックコンタクト
層７の不純物濃度を高濃度とするためにドーパントとし
て用いるＳｉＩ₄が、上記再成長オーミックコンタクト
層７の（１１１）Ｂ面からなるファセット面とオーミッ
クコンタクト層６との側壁面との隙間にたまり、エッチ
ャントとして機能して、オーミックコンタクト層６の側
壁面をエッチングするためと考えられる。

【００１３】

【発明が解決しようとする課題】上記のように、再成長
オーミックコンタクト層７に（１１１）Ｂ面からなるフ
ァセット面が生じ、埋め込み再成長が不完全となり、ｎ
⁺−ＧａＡｓオーミックコンタクト層６，ｎ^-−ＧａＡ
ｓ電界緩和層５およびｎ−ＡｌＧａＡｓショットキコン
タクト層４との間に隙間が生じると、埋め込み再成長が
不完全な部分、即ちオーミックコンタクト層７のファセ
ットとショットキコンタクト層４とが接する部分では表
面空乏層がチャネル層３側に伸びてしまい、ドレイン電
流が流れないようになるか、あるいは最大ドレイン電流
が制限されてしまうため、良好なデバイス特性が得られ
ない、という問題があった。

【００１４】この発明は、上記のような問題点を解消す
るためになされたものであり、良好なデバイス特性を備
えた電界効果トランジスタ及び電界効果トランジスタの
製造方法を提供することを目的とする。

【００１５】

【課題を解決するための手段】この発明に係る電界効果
トランジスタの製造方法は、Ａｌを含まない半絶縁性の
半導体基板上にＡｌを含有しない材料からなるオーミッ
クコンタクト層を形成する工程と、該オーミックコンタ
クト層の所定の領域に、エッチングにより該オーミック
コンタクト層の厚さよりも深い深さの開口部を形成する
工程と、該開口部内に、チャネル層とショットキコンタ
クト層とを結晶成長させる工程と、上記ショットキコン
タクト層上にショットキ接触するゲート電極と、上記オ
ーミックコンタクト層上の上記開口部の両側にオーミッ
ク接触するソース電極及びドレイン電極とを形成する工
程とを備えたものである。

【００１６】また、この発明に係る電界効果トランジス
タの製造方法は、Ａｌを含まない半絶縁性の半導体基板
上にＡｌを含有しない材料からなるチャネル層及びＡｌ
を含有しない材料からなるオーミックコンタクト層を形
成する工程と、該オーミックコンタクト層の所定の領域
に、エッチングにより該オーミックコンタクト層の厚さ
よりも深い深さの開口部を形成する工程と、該開口部内
に、ショットキコンタクト層を結晶成長させる工程と、
上記ショットキコンタクト層上にショットキ接触するゲ
ート電極と、上記オーミックコンタクト層上の上記開口
部の両側にオーミック接触するソース電極及びドレイン
電極とを形成する工程とを備えたものである。

【００１７】また、この発明に係る電界効果トランジス
タの製造方法は、上記基板の成長面を｛１００｝面と
し、上記オーミックコンタクト層に形成される開口部
を、その平面形状が〈０１／１〉方向に伸びる所定幅の
ストライプ形状となるようドライエッチングにより形成
するようにし、上記ソース電極とドレイン電極とを〈０
／１／１〉方向に配列するようにしたものである。

【００１８】また、この発明に係る電界効果トランジス
タの製造方法は、上記オーミックコンタクト層を基板と
格子整合しない材料とし、上記オーミックコンタクト層
の下に、該オーミックコンタクト層よりもエッチングレ
ートの低いエッチングストッパ層を備えるようにしたも
のである。

【００１９】また、この発明に係る電界効果トランジス
タは、Ａｌを含まない半絶縁性の半導体基板と、該基板
上に配置されたＡｌを含有しない材料からなるオーミッ
クコンタクト層と、該オーミックコンタクト層の所定の
領域にエッチングにより形成されてなる，該オーミック
コンタクト層の厚さよりも深い深さを有する開口部と、
該開口部内に順次結晶成長されてなるチャネル層とショ
ットキコンタクト層と、上記ショットキコンタクト層上
にショットキ接触するよう配置されたゲート電極と、上
記オーミックコンタクト層上の上記開口部の両側にオー
ミック接触するよう配置されたソース電極及びドレイン
電極とを備えたものである。

【００２０】また、この発明に係る電界効果トランジス
タは、Ａｌを含まない半絶縁性の半導体基板と、該基板
上に順次配置されたＡｌを含有しない材料からなるチャ
ネル層及びＡｌを含有しない材料からなるオーミックコ
ンタクト層と、該オーミックコンタクト層の所定の領域
にエッチングにより形成されてなる，該オーミックコン
タクト層の厚さよりも深い深さを有する開口部と、該開
口部内に結晶成長されてなるショットキコンタクト層
と、上記ショットキコンタクト層上にショットキ接触す
るよう配置されたゲート電極と、上記オーミックコンタ
クト層上の上記開口部の両側にオーミック接触するよう
配置されたソース電極及びドレイン電極とを備えたもの
である。

【００２１】

【発明の実施の形態】

実施の形態１．図１は本発明の実施の形態１に係るＨＦ
ＥＴの構造を示す断面図であり、図において、１は半絶
縁性ＧａＡｓ基板、２は上部からの電流が基板へ流れる
のを防止する高抵抗なアンドープＧａＡｓバッファ層
で、ｐ型不純物が２×１０¹⁴ｃｍ^-3程度含まれている。
１１はＳｉ等のｎ型不純物の濃度が約６×１０¹⁷ｃｍ^-3
である厚さ約５０ｎｍのｎ型（以下、ｎ−と称す）Ｇａ
Ａｓチャネル層、１２は厚さが約５０ｎｍで、ｎ型不純
物を１×１０¹⁷ｃｍ^-3程度含むＡｌＧａＡｓからなるシ
ョットキコンタクト層、１３は厚さが約２００ｎｍでｎ
型不純物を１×１０¹⁷ｃｍ^-3程度含有する低濃度ｎ型
（以下、ｎ−と称す）ＧａＡｓからなる電界緩和層、６
はソース，ドレイン電極と良好なオーミックコンタクト
を取るためのｎ型不純物を３×１０¹⁸ｃｍ^-3程度含む高
濃度ｎ型（以下、ｎ⁺−と称す）ＧａＡｓからなる厚さ
約１００ｎｍのオーミックコンタクト層、１０及び９は
オーミックコンタクト層６を合金化して電気的にコンタ
クトを取るソース電極及びドレイン電極で、オーミック
コンタクト層６側から、厚さ約６０ｎｍのＡｕＧｅ，厚
さ約２０ｎｍのＮｉ，厚さ約４００ｎｍのＡｕが積層さ
れた構成となっている。８はショットキコンタクト層１
２とショットキ接触し、ドレイン電流の制御を行う厚さ
約２００ｎｍのＷＳｉＮ上に厚さ約４００ｎｍのＡｕが
積層されてなるゲート電極である。

【００２２】また、図２は本発明の実施の形態１に係る
ＨＦＥＴの製造方法を示す断面工程図であり、図におい
て、図１と同一符号は同一又は相当する部分を示してお
り、１６は誘電体膜、１７はフォトレジストである。

【００２３】次に製造方法について説明する。まず、図
２(a) に示すように、基板１上にＧａＡｓバッファ層
２、ｎ⁺−ＧａＡｓオーミックコンタクト層６をエピタ
キシャル成長させる。この結晶成長方法としては分子線
エピタキシ法（Molecular Beam Epitaxy；ＭＢＥ），Ｍ
ＯＶＰＥ，ＣＢＥなどいずれの成長方法を用いるように
してもよい。次に、図２(b) に示すように、オーミック
コンタクト層６上にＳｉＯ₂，Ｓｉ₃Ｎ₄，ＳｉＯＮ等
の誘電体膜１６を形成した後、図２(c) に示すように、
誘電体膜１６上にフォトレジスト１７を塗布し、これに
対してフォトリソグラフィによってパターン形成を行
い、レジスト１７の所定の領域に開口部を形成する。次
に、フォトレジスト１７の開口部内に露出した誘電体膜
１６を、図２(d) に示すように、フォトレジスト１７を
マスクとして選択的にエッチングして開口部を設け、そ
の後フォトレジスト１７を除去する。続いて、図２(e)
に示すように、誘電体膜１６をマスクとして、このオー
ミックコンタクト層６をドライエッチングにより選択的
に除去して、オーミックコンタクト層６に開口部を設
け、この開口部の底面にバッファ層２を露出させる。

【００２４】さらに、図２(f) に示すように、誘電体膜
１６をマスクとして、誘電体膜１６の開口部内に露出し
たバッファ層２上にＣＢＥ(Chemical Beam Epitaxy) 法
によりｎ−ＧａＡｓチャネル層１１，ｎ−ＡｌＧａＡｓ
ショットキコンタクト層１２，及びｎ^-−ＧａＡｓ電界
緩和層１３からなる能動層の埋め込み成長を行う。な
お、図２(a) においてあらかじめオーミックコンタクト
層６の厚さをしきい値電圧等から決まる能動層の厚さよ
り厚く形成するようにすることにより、図に示すように
リセス構造の形成が可能となり、リセス構造によって各
電極間の耐圧が向上し、高出力向け素子の出力特性・動
作効率を向上させることができる。

【００２５】続いて、誘電体膜１６を除去した後、この
誘電体膜１６の開口部の両側にフォトレジスト（図示せ
ず）等をマスクとして用いて蒸着等によりドレイン電極
９及びソース電極１０を形成し、さらに、フォトレジス
ト（図示せず）をマスクとして用いて、このドレイン電
極９及びソース電極１０から等距離にある領域の電界緩
和層１３のみを酒石酸と過酸化水素からなるエッチャン
ト等を用いて除去した後、蒸着およびリフトオフとを組
み合わせてゲート電極８を形成し、図１に示すようなＨ
ＦＥＴを得る。

【００２６】次に動作について説明する。ソース電極１
０を接地し、ドレイン電極９に正の電圧を印加すると、
ｎ−ＧａＡｓチャネル層１１を介してソース・ドレイン
間に電流が流れる。ここで、ゲート電圧を負側に増大さ
せるとゲート電極８下の空乏層が広がることによりドレ
イン電流は減少し、正側に増大させるとゲート電極８下
の空乏層が狭まることによりドレイン電流は増加し、電
界効果トランジスタとして動作を行わせることができ
る。

【００２７】本実施の形態１のＨＦＥＴにおいては、図
１に示すように、チャネル層１１とオーミックコンタク
ト層６とがヘテロ障壁を介さずに接続されているため、
ソース抵抗を低く押さえることができる。また、図２
(f) に示した能動層を埋込み成長させる際に、埋め込む
部分の側壁部にＡｌを含有する材料がないため、Ａｌを
含む材料の表面酸化による成長阻害マスクの形成も起こ
らず、この結果、能動層とオーミックコンタクト層６と
の間，特にＡｌを含むショットキコンタクト層１２とオ
ーミックコンタクト層６との間に隙間が発生せず、良好
な埋め込み形状が得られる。

【００２８】ここで、上記製造方法においては、基板１
として（１００）基板，あるいはこれと等価の面方位の
基板を用いる場合、ゲート電極８の伸びる方位、即ちド
レイン電極９とソース電極１０とが配列される方位に対
して垂直な方位が〔０１／１〕，あるいはこれと等価の
方位となるように、ドライエッチングによりオーミック
コンタクト層６に平面形状が〔０１／１〕方向に伸びる
所定幅のストライプ形状である開口部を形成するととも
に、この開口部内への能動層の埋込み成長をＣＢＥで行
うことにより、開口部の側面への埋め込み成長速度が十
分に遅くなるため、図３(a) に示すように、埋め込み再
成長時に、能動層の各層の表面が基板１の表面に対して
平行となり、良好な埋め込み形状が得られ、チャネル層
１１とオーミックコンタクト層６との接続不良が減少
し、高い歩留まりが得られる利点がある。

【００２９】また、ゲート電極の方位を〔０１１〕と
し、オーミックコンタクト層６に開口部を形成するため
のウェットエッチングとして、例えばＢｒ：ＣＨ₃ＯＨ
＝１：１００のエッチャントを用いたエッチング後にＨ
₂ＳＯ₄：Ｈ₂Ｏ₂：Ｈ₂Ｏ＝１：８：４０のエッチャ
ントを用いたエッチングを行うようにし、埋め込み成長
をＭＯＶＰＥで行うようにしても、図３(b) に示すよう
に良好な埋め込み形状となり、高い歩留まりが得られ
る。

【００３０】さらに、基板１の（１１１）Ａ面上に上記
各半導体層を形成する場合に、ゲート電極の方位が〔２
／１／１〕となるように、オーミックコンタクト層６に
開口部を形成し、能動層を埋め込み成長させるようにし
ても図３(c) に示すような良好な埋め込み形状を得るこ
とができ、高い歩留まりが得られる。

【００３１】なお、図６(a) 〜(c) は、基板１の面方位
とゲート電極８の伸びる方位とを変化させた場合の、本
実施の形態１のＨＦＥＴの構造をそれぞれ示す図であ
り、図において、図１と同一符号は同一又は相当する部
分を示している。

【００３２】このように本実施の形態１によれば、ｎ⁺
−ＧａＡｓオーミックコンタクト層６を結晶成長させた
後、該オーミックコンタクト層６に開口部を設け、この
開口部内にチャネル層１１とショットキコンタクト層１
２とを形成するようにしたから、オーミックコンタクト
層６とショットキコンタクト層１２との間に隙間を発生
させることなくチャネル層１１とオーミックコンタクト
層６とを接触させて、チャネル層１１とオーミックコン
タクト層６との間のヘテロ接触を無くすことができ、高
出力向け素子としての出力特性，動作効率および歪み特
性や、低雑音向け素子としての雑音特性等のデバイス特
性を向上させたＨＦＥＴが得られる効果を奏する。

【００３３】なお、上記実施の形態１において、図２
(c) に示したレジスト１７を除去した後のプロセスは、
エッチング，再成長を行うための各プロセスチャンバー
間を、高真空に保った搬送系で連結した，いわゆる真空
一貫プロセスで行うようにすると、エッチング後に一度
大気に晒す場合と比較して、エッチングにより露呈した
面の清浄度を保つことができるので，能動層の再成長時
の設定として表面を高温によりクリーニングする等の設
定を不要とすることができ、再成長条件などの許容範囲
が広くなり、より良好な結果が得られる。なお、各プロ
セスチャンバー間を連結する搬送系は必ずしも高真空状
態である必要はなく、超高純度不活性ガス雰囲気中、例
えばＨ₂，Ｎ₂，Ａｒなどのガス雰囲気中であれば，同
様に表面の清浄度を保つことが可能である。また、エッ
チング，再成長を同一プロセスチャンバー内で行っても
同様の効果が得られる。

【００３４】また、上記実施の形態１においては、能動
層であるチャネル層１１及びショットキコンタクト層１
２の埋め込み再成長をＣＢＥで行う場合について説明し
たが、本発明においては、埋め込み再成長に用いる結晶
成長法としては、ＭＯＶＰＥ法あるいは活性水素を添加
したＭＢＥ法などの、選択成長が可能な結晶成長方法で
あればどのような方法を用いるようにしてもよく、この
ような場合においても上記実施の形態１と同様の効果を
奏する。

【００３５】なお、上記実施の形態１においてはオーミ
ックコンタクト層６及びバッファ層２の材料としてＧａ
Ａｓを用いた場合について説明したが、本発明において
は、オーミックコンタクト層やバッファ層等のエッチン
グにより露出する層の材料としては、Ａｌを含まない材
料であれば他の半導体材料を用いるようにしてもよく、
このような場合においても、上記実施の形態１と同様の
効果を奏する。

【００３６】また、上記実施の形態１においては、オー
ミックコンタクト層６の材料としてＧａＡｓ基板１に格
子整合するＧａＡｓを用いるようにしたが、本発明にお
いては、図４に示すように、ＧａＡｓからなるオーミッ
クコンタクト層の代わりに、基板１と格子定数が異なる
格子不整合材料であるｎ⁺−ＩｎＧａＡｓ層等のオーミ
ックコンタクト層２６を用いるようにしてもよく、この
ような基板１に対して格子整合しないｎ⁺−ＩｎＧａＡ
ｓ層等をオーミックコンタクト層として用いることによ
り、ｎ⁺−ＧａＡｓの場合よりもソース電極１０やドレ
イン電極９とのコンタクト抵抗を小さくすることがで
き、より一層のソース抵抗の低減が可能となり、さらに
デバイス特性を向上させることができる効果を奏する。
なお、図４において図１と同一符号は同一又は相当する
部分を示している。

【００３７】実施の形態２．図５は本発明の実施の形態
２に係るＨＦＥＴの構造を示す断面図であり、図におい
て、図１と同一符号は同一又は相当する部分を示してお
り、１４は厚さ約１０ｎｍのエッチングストッパ層であ
る。

【００３８】本実施の形態２は、上記実施の形態１に係
るＨＦＥＴの製造方法において、バッファ層２とオーミ
ックコンタクト層６との間にエッチングストッパ層１４
を設けるようにしたものであり、エッチングストッパ層
の材料としては、Ａｌを含有せずかつオーミックコンタ
クト層６の材料に対して選択エッチングが可能な材料，
例えばＧａＡｓ基板１を用いるとともに、オーミックコ
ンタクト層としてｎ⁺−ＧａＡｓオーミックコンタクト
層６を用いる場合には、ＩｎＧａＰを用いる。ＨＦＥＴ
のチャネル層１１はその厚さが約１００ｎｍと非常に薄
いため、チャネル層１１とオーミックコンタクト層６と
を互いに側面同士で確実に接続させるためにはオーミッ
クコンタクト層６のエッチング時に高精度のエッチング
深さ制御性が必要となる。エッチングストッパ層１４を
導入することによってエッチング深さ制御性を向上させ
ることができ、容易にオーミックコンタクト層とチャネ
ル層の接続が可能となり、製品の歩留まりを改善できる
効果を奏する。

【００３９】また、特に、上記実施の形態１に係るＨＦ
ＥＴにおいて図４を用いて説明したように、オーミック
コンタクト層の材料として、格子不整合材料であるｎ⁺
−ＩｎＧａＡｓを用いた場合、オーミックコンタクト層
の表面は格子不整合により荒れているため、オーミック
コンタクト層に対してエッチングを行っても、格子不整
合による表面の荒れをそのままひきずってしまうため、
エッチングにより露出したエッチング底面のモフォロジ
が悪くなり、その後の再成長工程において良好な品質の
能動層が得られなかったり、微細ゲート電極等の形成が
困難になる。しかし、本実施の形態２のようにエッチン
グストッパ層１４を挿入することで、エッチングストッ
パ層１４の存在する部分において選択エッチングとなる
ため、エッチング底面のモフォロジが改善され、良好な
品質の能動層が得られるとともに、より微細なゲート形
成が可能となるという効果を奏する。

【００４０】実施の形態３．図６は本発明の実施の形態
３に係るＨＦＥＴの構造を示す断面図であり、図におい
て、図１と同一符号は同一または相当する部分を示して
いる。

【００４１】本実施の形態３に係るＨＦＥＴは、上記実
施の形態１において説明したＨＦＥＴの製造方法におい
て、基板上にオーミックコンタクト層を形成し、これを
エッチングして開口部を設けた後、この開口部内にチャ
ネル層とショットキコンタクト層とを再結晶成長させる
代わりに、基板１上にチャネル層１１とオーミックコン
タクト層６とを順次結晶成長させた後、オーミックコン
タクト層６に、チャネル層１１が底面に露出した開口部
を設け、該開口部内にショットキコンタクト層１２と、
電界緩和層１３とを埋め込み再成長により形成するよう
にしたものであり、このような実施の形態４において
も、オーミックコンタクト層６とショットキコンタクト
層１２との間に隙間を発生させることなくチャネル層１
１とオーミックコンタクト層６とを接触させて、チャネ
ル層１１とオーミックコンタクト層６との間のヘテロ接
触を無くすことができ、高出力向け素子としての出力特
性，動作効率および歪み特性や、低雑音向け素子として
の雑音特性等のデバイス特性を向上させたＨＦＥＴが得
られる効果を奏する。

【００４２】なお、本実施の形態３においても、上記実
施の形態３と同様に、チャネル層２とオーミックコンタ
クト層６との間にあらかじめエッチングストッパ層を設
けるようにして、図７に示すような構造としてもよい。
図７において、図６と同一符号は同一又は相当する部分
を示しており、１４は上記実施の形態２において説明し
たエッチングストッパ層と同様のエッチングストッパ層
である。このようなエッチングストッパ層１４を、予め
形成しておくことにより、オーミックコンタクト層６を
エッチングする際のエッチングをオーミックコンタクト
層６が除去された時点で制御性よく停止させることがで
き、チャネル層３をオーバーエッチングすることがな
く、製品の歩留まりを改善できるという効果がある。な
お、エッチングストッパ層１４の厚さは約５ｎｍ程度の
極薄層としておくことで、エッチングストッパ層１４を
挿入することによるソース抵抗の上昇は無視できる。

【００４３】実施の形態４．図８は本発明の実施の形態
４に係る高電子移動度トランジスタ（以下、ＨＥＭＴと
称す）の構造を示す断面図であり、図において、図１と
同一符号は同一又は相当する部分を示しており、１８は
電子走行層、即ちチャネル層で、厚さ約１７ｎｍのアン
ドープＩｎ_xＧａ_1-xＡｓ(x=0.2) からなっている。１
９は厚さが約３５ｎｍで、ｎ型不純物濃度が２×１０¹⁸
ｃｍ^-3であるｎ−Ａｌ_yＧａ_1-yＡｓ(y=0.2) 電子供給
層で、ここでは、ショットキコンタクト層としても機能
している。

【００４４】本実施の形態４に係るＨＥＭＴは、上記実
施の形態１に係るＨＦＥＴのｎ−ＧａＡｓチャネル層と
ｎ−ＡｌＧａＡｓショットキコンタクト層とからなる能
動層の代わりに、電子走行層１８と電子供給層１９とを
順次結晶再成長させてなる能動層を設けてＨＥＭＴとし
たものであり、上記実施の形態１と同様の製造方法によ
り形成される。このＨＥＭＴにおいては、ゲート電極８
に印加する電圧を制御することにより、電子走行層１８
の電子供給層１９側に形成される２次元電子チャネルの
電子濃度を変化させ、この２次元電子チャネルを流れる
ソース・ドレイン電流を制御するものである。なお、本
実施の形態４においては、電子供給層１９がゲート電極
８に対してショットキコンタクト層としても機能してい
る構造のＨＥＭＴについて説明しているが、電子供給層
１９の上に電子供給層とは別のショットキコンタクト層
を設けるような構造としてもよい。

【００４５】このような本実施の形態４に係るＨＥＭＴ
においても、上記実施の形態１のＨＦＥＴと同様に、電
子走行層１８とオーミックコンタクト層６とがヘテロ障
壁を介さずに接続されているため、ソース抵抗を低く押
さえることができる。また、オーミックコンタクト層６
の開口部内に電子走行層１８と電子供給層１９とを順次
結晶再成長させる際に、オーミックコンタクト層６がＡ
ｌを含まないＧａＡｓであるため、電子走行層１８と電
子供給層１９とを埋め込む部分の側壁部にＡｌを含有す
る材料がないため、Ａｌを含む材料の表面酸化による埋
め込み成長を阻害するマスクの形成も起こらず、この結
果、能動層である電子走行層１８及び電子供給層１９
と、オーミックコンタクト層１１との間に隙間が発生せ
ず、良好な埋め込み成長を行うことができる。

【００４６】したがって、この実施の形態４によれば、
オーミックコンタクト層６と、ショットキコンタクト層
としても機能する電子供給層１９との間に隙間を発生さ
せることなく、チャネル層である電子走行層１８と、オ
ーミックコンタクト層６とを接触させて、電子走行層１
８とオーミックコンタクト層６との間のヘテロ接触を無
くすことができ、高出力向け素子としての出力特性，動
作効率および歪み特性や、低雑音向け素子としての雑音
特性等のデバイス特性を向上させたＨＥＭＴが得られる
効果を奏する。

【００４７】なお、本実施の形態４においては、上記実
施の形態１に係るＨＦＥＴのチャネル層とショットキコ
ンタクト層とを、それぞれチャネル層として機能する電
子走行層１８と、ショットキコンタクト層としても機能
する電子供給層１９とに置き換えた構造のＨＥＭＴにつ
いて説明したが、本発明においては、上記実施の形態
２，３において説明したＨＦＥＴのチャネル層とショッ
トキコンタクト層とを、それぞれ電子走行層１８と、電
子供給層１９とに置き換えた場合においても適用できる
ものであり、このような場合においても上記各実施の形
態と同様の効果を奏する。

【００４８】また、上記実施の形態４においては、能動
層としてアンドープの電子走行層１８とｎ型の電子供給
層１９とを積層した構造を備えたＨＥＭＴについて説明
したが、本発明においては、アンドープの電子走行層の
上下にｎ型の電子供給層を備えたダブルドープ型のＨＥ
ＭＴや、電子供給層の代わりにアンドープのＡｌＧａＡ
ｓ層の所定の高さ位置にプレーナドーピング層を設けた
構造のＨＥＭＴについても適用できるものであり、この
ような場合においても上記実施の形態４と同様の効果を
奏する。

【００４９】また、上記各実施の形態においては、ＨＦ
ＥＴ又はＨＥＭＴについて説明したが、本発明はその他
のヘテロ障壁を有する電界効果トランジスタにおいても
適用できるものであり、このような場合においても上記
各実施の形態と同様の効果を奏する。

【００５０】

【発明の効果】以上のように、この発明によれば、Ａｌ
を含まない半絶縁性の半導体基板上にＡｌを含有しない
材料からなるオーミックコンタクト層を形成する工程
と、該オーミックコンタクト層の所定の領域に、エッチ
ングにより該オーミックコンタクト層の厚さよりも深い
深さの開口部を形成する工程と、該開口部内に、チャネ
ル層とショットキコンタクト層とを結晶成長させる工程
と、上記ショットキコンタクト層上にショットキ接触す
るゲート電極と、上記オーミックコンタクト層上の上記
開口部の両側にオーミック接触するソース電極及びドレ
イン電極とを形成する工程とを備えるようにしたから、
オーミックコンタクト層とショットキコンタクト層との
間に隙間を発生させることなく、チャネル層とオーミッ
クコンタクト層とを接触させてチャネル層とオーミック
コンタクト層との間のヘテロ接触を無くすことができ、
良好なデバイス特性を備えた電界効果トランジスタが得
られる効果がある。

【００５１】また、この発明によれば、Ａｌを含まない
半絶縁性の半導体基板上にＡｌを含有しない材料からな
るチャネル層及びＡｌを含有しない材料からなるオーミ
ックコンタクト層を形成する工程と、該オーミックコン
タクト層の所定の領域に、エッチングにより該オーミッ
クコンタクト層の厚さよりも深い深さの開口部を形成す
る工程と、該開口部内に、ショットキコンタクト層を結
晶成長させる工程と、上記ショットキコンタクト層上に
ショットキ接触するゲート電極と、上記オーミックコン
タクト層上の上記開口部の両側にオーミック接触するソ
ース電極及びドレイン電極とを形成する工程とを備える
ようにしたから、オーミックコンタクト層とショットキ
コンタクト層との間に隙間を発生させることなく、チャ
ネル層とオーミックコンタクト層とを接触させてチャネ
ル層とオーミックコンタクト層との間のヘテロ接触を無
くすことができ、良好なデバイス特性を備えた電界効果
トランジスタが得られる効果がある。

【００５２】また、この発明によれば、上記基板の成長
面を｛１００｝面とし、上記オーミックコンタクト層に
形成される開口部を、その平面形状が〈０１／１〉方向
に伸びる所定幅のストライプ形状となるようドライエッ
チングにより形成するようにし、上記ソース電極とドレ
イン電極とを〈０／１／１〉方向に配列するようにした
から、オーミックコンタクト層の開口部内に良好な形状
の再成長層を形成することができ、より良好なデバイス
特性を備えた電界効果トランジスタが得られる効果があ
る。

【００５３】また、この発明によれば、上記オーミック
コンタクト層を基板と格子整合しない材料とし、上記オ
ーミックコンタクト層の下に、該オーミックコンタクト
層よりもエッチングレートの低いエッチングストッパ層
を備えるようにしたから、オーミックコンタクト層のエ
ッチングにより形成された開口部の底面のモフォロジを
向上させ、この開口部内に良好な品質の再成長層を形成
することができるとともに、より微細なゲート形成がで
きる効果がある。

【００５４】また、この発明によれば、Ａｌを含まない
半絶縁性の半導体基板と、該基板上に配置されたＡｌを
含有しない材料からなるオーミックコンタクト層と、該
オーミックコンタクト層の所定の領域にエッチングによ
り形成されてなる，該オーミックコンタクト層の厚さよ
りも深い深さを有する開口部と、該開口部内に順次結晶
成長されてなるチャネル層とショットキコンタクト層
と、上記ショットキコンタクト層上にショットキ接触す
るよう配置されたゲート電極と、上記オーミックコンタ
クト層上の上記開口部の両側にオーミック接触するよう
配置されたソース電極及びドレイン電極とを備えるよう
にしたから、オーミックコンタクト層とショットキコン
タクト層との間に隙間を発生させることなく、チャネル
層とオーミックコンタクト層とを接触させてチャネル層
とオーミックコンタクト層との間のヘテロ接触を無くす
ことができ、良好なデバイス特性を備えた電界効果トラ
ンジスタが得られる効果がある。

【００５５】また、この発明によれば、Ａｌを含まない
半絶縁性の半導体基板と、該基板上に順次配置されたＡ
ｌを含有しない材料からなるチャネル層及びＡｌを含有
しない材料からなるオーミックコンタクト層と、該オー
ミックコンタクト層の所定の領域にエッチングにより形
成されてなる，該オーミックコンタクト層の厚さよりも
深い深さを有する開口部と、該開口部内に結晶成長され
てなるショットキコンタクト層と、上記ショットキコン
タクト層上にショットキ接触するよう配置されたゲート
電極と、上記オーミックコンタクト層上の上記開口部の
両側にオーミック接触するよう配置されたソース電極及
びドレイン電極とを備えるようにしたから、オーミック
コンタクト層とショットキコンタクト層との間に隙間を
発生させることなく、チャネル層とオーミックコンタク
ト層とを接触させてチャネル層とオーミックコンタクト
層との間のヘテロ接触を無くすことができ、良好なデバ
イス特性を備えた電界効果トランジスタが得られる効果
がある。

【図面の簡単な説明】

【図１】この発明の実施の形態１に係るＨＦＥＴの構
造を示す断面図である。

【図２】この発明の実施の形態１に係るＨＦＥＴの製
造方法を説明するための断面工程図である。

【図３】この発明の実施の形態１の係るＨＦＥＴの構
造を示す斜視図である。

【図４】この発明の実施の形態１に係るＨＦＥＴの変
形例の構造を示す断面図である。

【図５】この発明の実施の形態２に係るＨＦＥＴの構
造を示す断面図である。

【図６】この発明の実施の形態３に係るＨＦＥＴの構
造を示す断面図である。

【図７】この発明の実施の形態３に係るＨＦＥＴの変
形例の構造を示す断面図である。

【図８】この発明の実施の形態４に係るＨＥＭＴの構
造を示す断面図である。

【図９】従来のＨＦＥＴの構造を示す断面図である。

【図１０】従来の他のＨＦＥＴの構造を示す断面図で
ある。

【図１１】従来の他のＨＦＥＴの主要部の断面構造を
示す図である。

【図１２】従来の他のＨＦＥＴの主要部の断面構造を
模式的に示した図である。

【符号の説明】

１半絶縁性ＧａＡｓ基板、２アンドープＧａＡｓバ
ッファ層、３，１１ｎ−ＧａＡｓチャネル層、４，１２
ｎ−ＡｌＧａＡｓショットキコンタクト層、５，１３
ｎ^-−ＧａＡｓ電界緩和層、６ｎ⁺−ＧａＡｓオー
ミックコンタクト層、７ｎ⁺−ＧａＡｓ再成長オーミ
ックコンタクト層、８ゲート電極、９ドレイン電
極、１０ソース電極、１６誘電体膜、１７フォト
レジスト、２６ｎ⁺−ＩｎＧａＡｓオーミックコンタ
クト層、１４ＩｎＧａＰエッチングストッパ層、１８
アンドープＩｎＧａＡｓ電子走行層、１９ｎ−Ａｌ
ＧａＡｓ電子供給層。

Claims

【特許請求の範囲】

【請求項１】Ａｌを含まない半絶縁性の半導体基板上
にＡｌを含有しない材料からなるオーミックコンタクト
層を形成する工程と、該オーミックコンタクト層の所定の領域に、エッチング
により該オーミックコンタクト層の厚さよりも深い深さ
の開口部を形成する工程と、該開口部内に、チャネル層とショットキコンタクト層と
を結晶成長させる工程と、上記ショットキコンタクト層上にショットキ接触するゲ
ート電極と、上記オーミックコンタクト層上の上記開口
部の両側にオーミック接触するソース電極及びドレイン
電極とを形成する工程とを備えたことを特徴とする電界
効果トランジスタの製造方法。
【請求項２】Ａｌを含まない半絶縁性の半導体基板上
にＡｌを含有しない材料からなるチャネル層及びＡｌを
含有しない材料からなるオーミックコンタクト層を形成
する工程と、該オーミックコンタクト層の所定の領域に、エッチング
により該オーミックコンタクト層の厚さよりも深い深さ
の開口部を形成する工程と、該開口部内に、ショットキコンタクト層を結晶成長させ
る工程と、上記ショットキコンタクト層上にショットキ接触するゲ
ート電極と、上記オーミックコンタクト層上の上記開口
部の両側にオーミック接触するソース電極及びドレイン
電極とを形成する工程とを備えたことを特徴とする電界
効果トランジスタの製造方法。
【請求項３】請求項１または請求項２のいずれかに記
載の電界効果トランジスタの製造方法において、上記基板の成長面を｛１００｝面とし、上記オーミックコンタクト層に形成される開口部を、そ
の平面形状が〈０１／１〉方向に伸びる所定幅のストラ
イプ形状となるようドライエッチングにより形成するよ
うにし、上記ソース電極とドレイン電極とを〈０／１／１〉方向
に配列したことを特徴とする電界効果トランジスタの製
造方法。
【請求項４】請求項１または請求項２のいずれかに記
載の電界効果トランジスタの製造方法において、上記オーミックコンタクト層は基板と格子整合しない材
料からなり、上記オーミックコンタクト層の下に、該オーミックコン
タクト層よりもエッチングレートの低いエッチングスト
ッパ層を備えたことを特徴とする電界効果トランジスタ
の製造方法。
【請求項５】Ａｌを含まない半絶縁性の半導体基板
と、該基板上に配置されたＡｌを含有しない材料からなるオ
ーミックコンタクト層と、該オーミックコンタクト層の所定の領域にエッチングに
より形成されてなる，該オーミックコンタクト層の厚さ
よりも深い深さを有する開口部と、該開口部内に順次結晶成長されてなるチャネル層とショ
ットキコンタクト層と、上記ショットキコンタクト層上にショットキ接触するよ
う配置されたゲート電極と、上記オーミックコンタクト層上の上記開口部の両側にオ
ーミック接触するよう配置されたソース電極及びドレイ
ン電極とを備えたことを特徴とする電界効果トランジス
タ。
【請求項６】Ａｌを含まない半絶縁性の半導体基板
と、該基板上に順次配置されたＡｌを含有しない材料からな
るチャネル層及びＡｌを含有しない材料からなるオーミ
ックコンタクト層と、該オーミックコンタクト層の所定の領域にエッチングに
より形成されてなる，該オーミックコンタクト層の厚さ
よりも深い深さを有する開口部と、該開口部内に結晶成長されてなるショットキコンタクト
層と、上記ショットキコンタクト層上にショットキ接触するよ
う配置されたゲート電極と、上記オーミックコンタクト層上の上記開口部の両側にオ
ーミック接触するよう配置されたソース電極及びドレイ
ン電極とを備えたことを特徴とする電界効果トランジス
タ。