JPH10163784A - 電力分配合成回路 - Google Patents
電力分配合成回路Info
- Publication number
- JPH10163784A JPH10163784A JP33771696A JP33771696A JPH10163784A JP H10163784 A JPH10163784 A JP H10163784A JP 33771696 A JP33771696 A JP 33771696A JP 33771696 A JP33771696 A JP 33771696A JP H10163784 A JPH10163784 A JP H10163784A
- Authority
- JP
- Japan
- Prior art keywords
- power distribution
- frequency
- circuit
- terminal
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Waveguide Switches, Polarizers, And Phase Shifters (AREA)
Abstract
(57)【要約】
【課題】 与えられた位相差で高周波信号を分配合成す
る場合に、この位相差の変化を広帯域にわたって小さく
抑えることを課題とする。 【解決手段】 第１の入出力端子と、前記第１の入出力
端子に接続された同相電力分配合成回路と、前記同相電
力分配合成回路の第１の同相電力分配合成端子に一端が
接続された周波数ｆ0 での電気長がθ°である高周波伝
送線路と、前記高周波伝送線路の他端に接続された第２
の入出力端子と、前記同相電力分配合成回路の第２の同
相電力分配合成端子に一端が接続され、かつ他端が接地
された共振周波数ｆ0 の並列共振回路と、前記第２の同
相電力分配合成端子に接続された第３の入出力端子とを
設けて構成する。
る場合に、この位相差の変化を広帯域にわたって小さく
抑えることを課題とする。 【解決手段】 第１の入出力端子と、前記第１の入出力
端子に接続された同相電力分配合成回路と、前記同相電
力分配合成回路の第１の同相電力分配合成端子に一端が
接続された周波数ｆ0 での電気長がθ°である高周波伝
送線路と、前記高周波伝送線路の他端に接続された第２
の入出力端子と、前記同相電力分配合成回路の第２の同
相電力分配合成端子に一端が接続され、かつ他端が接地
された共振周波数ｆ0 の並列共振回路と、前記第２の同
相電力分配合成端子に接続された第３の入出力端子とを
設けて構成する。
Description
【０００１】
【発明の属する技術分野】本発明は無線周波数帯におい
て周波数ｆ0 の高周波信号を位相差θ°で分配合成する
とともに、広帯域にわたって位相差を一定に保つ電力分
配合成回路に関するものである。
て周波数ｆ0 の高周波信号を位相差θ°で分配合成する
とともに、広帯域にわたって位相差を一定に保つ電力分
配合成回路に関するものである。
【０００２】
【従来の技術】従来、高周波信号を位相差θ°で分配合
成するために、ウィルキンソン型デバイダ／コンバイナ
などの同相電力分配合成回路に周波数ｆ0 での電気長が
θ°となる高周波伝送線路を遅延素子として接続した回
路が多く用いられている。図１３に回路構成を示す。
１、２、３は電力分配合成回路の入出力端子、４、５は
同相電力分配合成端子、６は同相電力分配合成回路、７
は周波数ｆ0 での電気長がθ°となる高周波伝送線路で
ある。例えば、端子１から入力された信号は同相電力分
配合成回路６によって等振幅同相に分配され、端子４、
５から出力される。端子４からの信号は高周波伝送線路
７でθ°遅延され、端子２より出力される。一方、端子
５からの信号はそのまま端子３から出力されるので、端
子２と端子３の出力信号の位相差は周波数ｆ0 でθ°に
なる。
成するために、ウィルキンソン型デバイダ／コンバイナ
などの同相電力分配合成回路に周波数ｆ0 での電気長が
θ°となる高周波伝送線路を遅延素子として接続した回
路が多く用いられている。図１３に回路構成を示す。
１、２、３は電力分配合成回路の入出力端子、４、５は
同相電力分配合成端子、６は同相電力分配合成回路、７
は周波数ｆ0 での電気長がθ°となる高周波伝送線路で
ある。例えば、端子１から入力された信号は同相電力分
配合成回路６によって等振幅同相に分配され、端子４、
５から出力される。端子４からの信号は高周波伝送線路
７でθ°遅延され、端子２より出力される。一方、端子
５からの信号はそのまま端子３から出力されるので、端
子２と端子３の出力信号の位相差は周波数ｆ0 でθ°に
なる。
【０００３】周波数ｆ0 での電気長が４５°の高周波伝
送線路を遅延素子として用いた４５°電力分配合成回路
をシングルサイドバンド（ＳＳＢ）偶高調波変調器へ適
用した例が文献Ｊ．Ｃｈｒａｍｉｅｃ ｅｔ．ａｌ，
“Ｓｕｂｈａｒｍｏｎｉｃａｌｌｙ Ｐｕｍｐｅｄ Ｓ
ｈｏｔｔｋｙ Ｄｉｏｄｅ Ｓｉｎｇｌｅ Ｓｉｄｅｂ
ａｎｄ Ｍｏｄｕｌａｔｏｒ”，ＩＥＥＥ Ｔｒａｎｓ
ａｃｔｉｏｎｓ ｏｎＭＴＴ，ｐｐ．６３５−６３８，
Ｓｅｐ．１９７８に示されており、これを図１４に示
す。１１は変調信号入力端子、１２はキャリア入力端
子、１３は出力端子、１４は９０°電力分配合成回路、
１５、１６は同相電力分配合成回路、１７、１８はダブ
ルサイドバンド（ＤＳＢ）偶高調波変調器、１９は周波
数ｆ0 での電気長が４５°の高周波伝送線路である。変
調信号入力端子１１より入力された周波数ｆｍの変調信
号は、９０°電力分配合成回路１４によって位相差が９
０°の信号に分配され、それぞれＤＳＢ偶高調波変調器
１７、１８に入力される。一方、キャリア入力端子１２
より入力された周波数ｆｐのキャリアは同相電力分配合
成回路１５で同相分配され、一方のキャリア（ここでは
ＤＳＢ偶高調波変調器１８に入力されるキャリア）のみ
が周波数ｆｐでの電気長が４５°の高周波伝送線路１９
によって４５°の位相遅れを与えられた後、それぞれＤ
ＳＢ偶高調波変調器１７、１８に入力される。ＤＳＢ偶
高調波変調器１７、１８では、周波数ｆｐのキャリアの
２倍波と周波数ｆｍの変調信号とで周波数混合が行わ
れ、２ｆｐ＋ｆｍおよび２ｆｐ−ｆｍの側帯波が同相電
力分配合成回路１６に出力される。２ｆｐ＋ｆｍは同相
で合成されるが、２ｆｐ−ｆｍは逆相で合成されて打ち
消し合うため、出力端子１３からは２ｆｐ＋ｆｍの信号
のみが出力される。
送線路を遅延素子として用いた４５°電力分配合成回路
をシングルサイドバンド（ＳＳＢ）偶高調波変調器へ適
用した例が文献Ｊ．Ｃｈｒａｍｉｅｃ ｅｔ．ａｌ，
“Ｓｕｂｈａｒｍｏｎｉｃａｌｌｙ Ｐｕｍｐｅｄ Ｓ
ｈｏｔｔｋｙ Ｄｉｏｄｅ Ｓｉｎｇｌｅ Ｓｉｄｅｂ
ａｎｄ Ｍｏｄｕｌａｔｏｒ”，ＩＥＥＥ Ｔｒａｎｓ
ａｃｔｉｏｎｓ ｏｎＭＴＴ，ｐｐ．６３５−６３８，
Ｓｅｐ．１９７８に示されており、これを図１４に示
す。１１は変調信号入力端子、１２はキャリア入力端
子、１３は出力端子、１４は９０°電力分配合成回路、
１５、１６は同相電力分配合成回路、１７、１８はダブ
ルサイドバンド（ＤＳＢ）偶高調波変調器、１９は周波
数ｆ0 での電気長が４５°の高周波伝送線路である。変
調信号入力端子１１より入力された周波数ｆｍの変調信
号は、９０°電力分配合成回路１４によって位相差が９
０°の信号に分配され、それぞれＤＳＢ偶高調波変調器
１７、１８に入力される。一方、キャリア入力端子１２
より入力された周波数ｆｐのキャリアは同相電力分配合
成回路１５で同相分配され、一方のキャリア（ここでは
ＤＳＢ偶高調波変調器１８に入力されるキャリア）のみ
が周波数ｆｐでの電気長が４５°の高周波伝送線路１９
によって４５°の位相遅れを与えられた後、それぞれＤ
ＳＢ偶高調波変調器１７、１８に入力される。ＤＳＢ偶
高調波変調器１７、１８では、周波数ｆｐのキャリアの
２倍波と周波数ｆｍの変調信号とで周波数混合が行わ
れ、２ｆｐ＋ｆｍおよび２ｆｐ−ｆｍの側帯波が同相電
力分配合成回路１６に出力される。２ｆｐ＋ｆｍは同相
で合成されるが、２ｆｐ−ｆｍは逆相で合成されて打ち
消し合うため、出力端子１３からは２ｆｐ＋ｆｍの信号
のみが出力される。
【０００４】
【発明が解決しようとする課題】このように、ウィルキ
ンソン型デバイダ／コンバイナなどの同相電力分配合成
回路に周波数ｆ0 での電気長がθ°となる高周波伝送線
路を遅延素子として接続した電力分配合成回路は、構成
が非常に簡単で、製作が容易であるという特徴を有して
いる。
ンソン型デバイダ／コンバイナなどの同相電力分配合成
回路に周波数ｆ0 での電気長がθ°となる高周波伝送線
路を遅延素子として接続した電力分配合成回路は、構成
が非常に簡単で、製作が容易であるという特徴を有して
いる。
【０００５】しかしながら、周波数ｆ0 での電気長がθ
°となる高周波伝送線路を遅延素子として用いているた
め、電気長が周波数に比例すると仮定すると、例えば周
波数ｆ0 ＝１０ＧＨｚ，θ＝４５°の場合には周波数ｆ
＝８ＧＨｚから１２ＧＨｚの範囲では位相差が３６°〜
５４°となる。このため従来の技術には、広帯域にわた
って位相差を一定に保つ電力分配合成ができないという
問題点があった。
°となる高周波伝送線路を遅延素子として用いているた
め、電気長が周波数に比例すると仮定すると、例えば周
波数ｆ0 ＝１０ＧＨｚ，θ＝４５°の場合には周波数ｆ
＝８ＧＨｚから１２ＧＨｚの範囲では位相差が３６°〜
５４°となる。このため従来の技術には、広帯域にわた
って位相差を一定に保つ電力分配合成ができないという
問題点があった。
【０００６】本発明の目的は、従来の電力分配合成回路
において、狭帯域な位相差特性を改善し、広帯域な電力
分配合成回路を提供することにある。
において、狭帯域な位相差特性を改善し、広帯域な電力
分配合成回路を提供することにある。
【０００７】
【課題を解決するための手段】本発明の特徴は、第１の
入出力端子の信号を、第１及び第２の同相電力分配合成
端子にほぼ同相で分配合成する同相電力分配合成回路
と、前記第１の同相電力分配合成端子と第２の入出力端
子の間に挿入される、所定周波数で所定電気長となる高
周波伝送線路と、前記第２の同相電力分配合成端子と第
３の入出力端子とを結合する手段とを有する電力分配合
成回路において、共振回路が、前記同相電力分配合成端
子の一方に結合され、前記第２及び第３の入出力端子に
おける分配合成電力の位相差を広帯域にわたって所望の
値とする電力分配合成回路にある。
入出力端子の信号を、第１及び第２の同相電力分配合成
端子にほぼ同相で分配合成する同相電力分配合成回路
と、前記第１の同相電力分配合成端子と第２の入出力端
子の間に挿入される、所定周波数で所定電気長となる高
周波伝送線路と、前記第２の同相電力分配合成端子と第
３の入出力端子とを結合する手段とを有する電力分配合
成回路において、共振回路が、前記同相電力分配合成端
子の一方に結合され、前記第２及び第３の入出力端子に
おける分配合成電力の位相差を広帯域にわたって所望の
値とする電力分配合成回路にある。
【０００８】つまり、従来の電力分配合成回路において
周波数ｆ0 での電気長がθ°となる高周波伝送線路を挿
入していない前記第２の同相電力分配合成端子に、共振
周波数がｆ0 の並列共振回路の一端を接続している点が
回路構成上異なる。
周波数ｆ0 での電気長がθ°となる高周波伝送線路を挿
入していない前記第２の同相電力分配合成端子に、共振
周波数がｆ0 の並列共振回路の一端を接続している点が
回路構成上異なる。
【０００９】
【発明の実施の形態】図１は本発明の電力分配合成回路
の基本構成を示す図である。１、２、３は電力分配合成
回路の入出力端子、４、５は同相電力分配合成端子、６
は同相電力分配合成回路、７は周波数ｆ0 での電気長が
θ°となる高周波伝送線路、２０は一端が接地された、
共振周波数がｆ0 の並列共振回路である。並列共振回路
２０は、周波数ｆ0 では並列共振するため入力インピー
ダンスが無限大になる。従って、並列共振回路を挿入し
ても周波数ｆ0 での電力分配合成特性には何等影響を与
えない。従って、遅延素子として挿入した高周波伝送線
路の遅延特性と同一の周波数特性を周波数ｆ0 の付近で
有するように並列共振回路のパラメータを決定すること
により、端子１から端子２への通過位相ｐｈａｓｅ（Ｓ
21）と端子１から端子３への通過位相ｐｈａｓｅ
（Ｓ31）の位相差の変化を補償することができる。
の基本構成を示す図である。１、２、３は電力分配合成
回路の入出力端子、４、５は同相電力分配合成端子、６
は同相電力分配合成回路、７は周波数ｆ0 での電気長が
θ°となる高周波伝送線路、２０は一端が接地された、
共振周波数がｆ0 の並列共振回路である。並列共振回路
２０は、周波数ｆ0 では並列共振するため入力インピー
ダンスが無限大になる。従って、並列共振回路を挿入し
ても周波数ｆ0 での電力分配合成特性には何等影響を与
えない。従って、遅延素子として挿入した高周波伝送線
路の遅延特性と同一の周波数特性を周波数ｆ0 の付近で
有するように並列共振回路のパラメータを決定すること
により、端子１から端子２への通過位相ｐｈａｓｅ（Ｓ
21）と端子１から端子３への通過位相ｐｈａｓｅ
（Ｓ31）の位相差の変化を補償することができる。
【００１０】図２は並列共振回路による位相補償の原理
を説明する図であって、並列共振回路が挿入されない場
合には位相差が周波数によって大きく変化するが、並列
共振回路を挿入することにより広い周波数帯域にわたっ
て位相差の変化を小さくできることを示す。
を説明する図であって、並列共振回路が挿入されない場
合には位相差が周波数によって大きく変化するが、並列
共振回路を挿入することにより広い周波数帯域にわたっ
て位相差の変化を小さくできることを示す。
【００１１】（実施例１）図３は、本発明に関わる第１
の実施例の電力分配合成回路の構成を示す図であって、
請求項４の発明に対応する。１、２、３は電力分配合成
回路の入出力端子、４、５は同相電力分配合成端子、６
は同相電力分配合成回路、７は周波数ｆ0での電気長が
θ°となる高周波伝送線路、８はキャパシタンス値Ｃの
キャパシタ、９はインダクタンス値Ｌのインダクタであ
る。端子１、端子２、端子３の特性インピーダンスはそ
れぞれＺ0 とする。周波数ｆ0 の近傍でｐｈａｓｅ（Ｓ
21）とｐｈａｓｅ（Ｓ31）の位相差の変化が最小となる
条件は、上述したように、高周波伝送線路の遅延特性と
同一の特性を有するように並列共振回路のパラメータを
決定することから導かれる。
の実施例の電力分配合成回路の構成を示す図であって、
請求項４の発明に対応する。１、２、３は電力分配合成
回路の入出力端子、４、５は同相電力分配合成端子、６
は同相電力分配合成回路、７は周波数ｆ0での電気長が
θ°となる高周波伝送線路、８はキャパシタンス値Ｃの
キャパシタ、９はインダクタンス値Ｌのインダクタであ
る。端子１、端子２、端子３の特性インピーダンスはそ
れぞれＺ0 とする。周波数ｆ0 の近傍でｐｈａｓｅ（Ｓ
21）とｐｈａｓｅ（Ｓ31）の位相差の変化が最小となる
条件は、上述したように、高周波伝送線路の遅延特性と
同一の特性を有するように並列共振回路のパラメータを
決定することから導かれる。
【００１２】まず、図４のように長さｄ、特性インピー
ダンスＺ0 の高周波伝送線路２３の散乱行列を求める。
図中、２１は端子１、２２は端子２である。角周波数を
ω、位相定数をβ（ω）とすると、散乱行列Ｓは次式で
表わされる。
ダンスＺ0 の高周波伝送線路２３の散乱行列を求める。
図中、２１は端子１、２２は端子２である。角周波数を
ω、位相定数をβ（ω）とすると、散乱行列Ｓは次式で
表わされる。
【００１３】
【数１】
【００１４】次に、図５のように、キャパシタンス値Ｃ
のキャパシタ８、インダクタンス値Ｌのインダクタ９を
並列に構成した並列共振回路の散乱行列を求める。図
中、２４は端子１、２５は端子２である。この場合の散
乱行列Ｓは次式のように求められる。
のキャパシタ８、インダクタンス値Ｌのインダクタ９を
並列に構成した並列共振回路の散乱行列を求める。図
中、２４は端子１、２５は端子２である。この場合の散
乱行列Ｓは次式のように求められる。
【００１５】
【数２】
【００１６】図６（ａ）に、第１の実施例に基づく４５
°電力分配合成回路の具体例を示す。伝送線路は無損失
であると仮定し、また、電気長は周波数に比例するもの
とする。ここでは、同相電力分配合成回路としてウィル
キンソン型デバイダ／コンバイナを用いている。特性イ
ンピーダンスＺ0 ＝５０Ω、周波数ｆ0 ＝１０ＧＨｚ、
周波数ｆ0 での高周波伝送線路の電気長θ＝４５°（β
（ω0 ）ｄ＝π／４に相当する）の場合を考えると、式
（８）と式（１１）より回路パラメータＣ＝０．２５ｐ
Ｆ、Ｌ＝１．０１ｎＨが得られる。図６（ｂ）と（ｃ）
に、周波数ｆ＝８ＧＨｚから１２ＧＨｚにおけるシミュ
レーション結果を示す。図６（ｂ）より、ｄＢ（Ｓ21）
とｄＢ（Ｓ31）の振幅偏差は０．３ｄＢ以内であること
がわかる。また、図６（ｃ）より、ｐｈａｓｅ（Ｓ21）
とｐｈａｓｅ（Ｓ31）の位相差は４５〜４６．１°であ
り、周波数ｆ0 の近傍での位相差の変化はたかだか１°
程度に抑制されていることがわかる。
°電力分配合成回路の具体例を示す。伝送線路は無損失
であると仮定し、また、電気長は周波数に比例するもの
とする。ここでは、同相電力分配合成回路としてウィル
キンソン型デバイダ／コンバイナを用いている。特性イ
ンピーダンスＺ0 ＝５０Ω、周波数ｆ0 ＝１０ＧＨｚ、
周波数ｆ0 での高周波伝送線路の電気長θ＝４５°（β
（ω0 ）ｄ＝π／４に相当する）の場合を考えると、式
（８）と式（１１）より回路パラメータＣ＝０．２５ｐ
Ｆ、Ｌ＝１．０１ｎＨが得られる。図６（ｂ）と（ｃ）
に、周波数ｆ＝８ＧＨｚから１２ＧＨｚにおけるシミュ
レーション結果を示す。図６（ｂ）より、ｄＢ（Ｓ21）
とｄＢ（Ｓ31）の振幅偏差は０．３ｄＢ以内であること
がわかる。また、図６（ｃ）より、ｐｈａｓｅ（Ｓ21）
とｐｈａｓｅ（Ｓ31）の位相差は４５〜４６．１°であ
り、周波数ｆ0 の近傍での位相差の変化はたかだか１°
程度に抑制されていることがわかる。
【００１７】図６（ｂ）において、曲線Ａ、Ｂ、Ｃのた
て軸の目盛は、左側の目盛Ａ、Ｂ、Ｃに対応し、図６
（ｃ）において、曲線Ｆ、Ｂのたて軸の目盛は、左側の
目盛Ｆ、Ｂに対応する。
て軸の目盛は、左側の目盛Ａ、Ｂ、Ｃに対応し、図６
（ｃ）において、曲線Ｆ、Ｂのたて軸の目盛は、左側の
目盛Ｆ、Ｂに対応する。
【００１８】（実施例２）図７は、本発明に関わる第２
の実施例の電力分配合成回路の構成を示す図であって、
請求項５の発明に対応する。１、２、３は電力分配合成
回路の入出力端子、４、５は同相電力分配合成端子、６
は同相電力分配合成回路、７は周波数ｆ0での電気長が
θ°となる高周波伝送線路、１０は一端が接地された、
周波数ｆ0での電気長が９０°、特性インピーダンスが
Ｚ1 となるショートスタブである。端子１、端子２、端
子３の特性インピーダンスはそれぞれＺ0 とする。周波
数ｆ0 の近傍でｐｈａｓｅ（Ｓ21）とｐｈａｓｅ
（Ｓ31）の位相差の変化が最小となる条件を以下に求め
る。
の実施例の電力分配合成回路の構成を示す図であって、
請求項５の発明に対応する。１、２、３は電力分配合成
回路の入出力端子、４、５は同相電力分配合成端子、６
は同相電力分配合成回路、７は周波数ｆ0での電気長が
θ°となる高周波伝送線路、１０は一端が接地された、
周波数ｆ0での電気長が９０°、特性インピーダンスが
Ｚ1 となるショートスタブである。端子１、端子２、端
子３の特性インピーダンスはそれぞれＺ0 とする。周波
数ｆ0 の近傍でｐｈａｓｅ（Ｓ21）とｐｈａｓｅ
（Ｓ31）の位相差の変化が最小となる条件を以下に求め
る。
【００１９】図８のように長さｄ1 、特性インピーダン
スＺ1 の高周波伝送線路２８が並列に配置された回路の
散乱行列は次式のように求められる。図中、２６は端子
１、２７は端子２である。
スＺ1 の高周波伝送線路２８が並列に配置された回路の
散乱行列は次式のように求められる。図中、２６は端子
１、２７は端子２である。
【００２０】
【数３】
【００２１】図９（ａ）に、第２の実施例に基づく４５
°電力分配合成回路の具体例を示す。伝送線路は無損失
であると仮定し、電気長は周波数に比例するものとす
る。ここでは、同相電力分配合成回路としてウィルキン
ソン型デバイダ／コンバイナを用いている。特性インピ
ーダンスＺ0 ＝５０Ω、周波数ｆ0 ＝１０ＧＨｚ、周波
数ｆ0 での高周波伝送線路の電気長θ＝４５°（β（ω
0 ）ｄ＝π／４に相当する）の場合を考えると、式（１
７）より特性インピーダンスの設定値Ｚ1 ＝５０Ωが得
られる。図９（ｂ）と（ｃ）に、周波数ｆ＝８ＧＨｚか
ら１２ＧＨｚにおけるシミュレーション結果を示す。図
９（ｂ）より、ｄＢ（Ｓ21）とｄＢ（Ｓ31）の振幅偏差
は０．２７ｄＢ以内であることがわかる。また、図９
（ｃ）より、ｐｈａｓｅ（Ｓ21）とｐｈａｓｅ（Ｓ31）
の位相差は４４．９〜４５．１°で、周波数ｆ0 の近傍
での位相差の変化が０．２°程度と非常に小さく抑制さ
れていることがわかる。
°電力分配合成回路の具体例を示す。伝送線路は無損失
であると仮定し、電気長は周波数に比例するものとす
る。ここでは、同相電力分配合成回路としてウィルキン
ソン型デバイダ／コンバイナを用いている。特性インピ
ーダンスＺ0 ＝５０Ω、周波数ｆ0 ＝１０ＧＨｚ、周波
数ｆ0 での高周波伝送線路の電気長θ＝４５°（β（ω
0 ）ｄ＝π／４に相当する）の場合を考えると、式（１
７）より特性インピーダンスの設定値Ｚ1 ＝５０Ωが得
られる。図９（ｂ）と（ｃ）に、周波数ｆ＝８ＧＨｚか
ら１２ＧＨｚにおけるシミュレーション結果を示す。図
９（ｂ）より、ｄＢ（Ｓ21）とｄＢ（Ｓ31）の振幅偏差
は０．２７ｄＢ以内であることがわかる。また、図９
（ｃ）より、ｐｈａｓｅ（Ｓ21）とｐｈａｓｅ（Ｓ31）
の位相差は４４．９〜４５．１°で、周波数ｆ0 の近傍
での位相差の変化が０．２°程度と非常に小さく抑制さ
れていることがわかる。
【００２２】（実施例３）図１０は、本発明に関わる第
３の実施例の電力分配合成回路の構成を示す図であっ
て、請求項６の発明に対応する。１、２、３は電力分配
合成回路の入出力端子、４、５は同相電力分配合成端
子、６は同相電力分配合成回路、７は周波数ｆ0 での電
気長がθ°となる高周波伝送線路、８はキャパシタンス
値Ｃのキャパシタ、２９は周波数ｆ0 での電気長がθ1
°、特性インピーダンスがＺ1 となる高周波伝送線路で
ある。端子１、端子２、端子３の特性インピーダンスは
それぞれＺ0 とする。周波数ｆ0 の近傍でｐｈａｓｅ
（Ｓ21）とｐｈａｓｅ（Ｓ31）の位相差の変化が最小と
なる条件を以下に求める。
３の実施例の電力分配合成回路の構成を示す図であっ
て、請求項６の発明に対応する。１、２、３は電力分配
合成回路の入出力端子、４、５は同相電力分配合成端
子、６は同相電力分配合成回路、７は周波数ｆ0 での電
気長がθ°となる高周波伝送線路、８はキャパシタンス
値Ｃのキャパシタ、２９は周波数ｆ0 での電気長がθ1
°、特性インピーダンスがＺ1 となる高周波伝送線路で
ある。端子１、端子２、端子３の特性インピーダンスは
それぞれＺ0 とする。周波数ｆ0 の近傍でｐｈａｓｅ
（Ｓ21）とｐｈａｓｅ（Ｓ31）の位相差の変化が最小と
なる条件を以下に求める。
【００２３】図１１のように長さｄ1 、特性インピーダ
ンスＺ1 の伝送線路３２とキャパシタンス値Ｃのキャパ
シタ８が並列に配置された回路の散乱行列は次式にな
る。図中、３０は端子１、３１は端子２である。
ンスＺ1 の伝送線路３２とキャパシタンス値Ｃのキャパ
シタ８が並列に配置された回路の散乱行列は次式にな
る。図中、３０は端子１、３１は端子２である。
【００２４】
【数４】
【００２５】図１２（ａ）に、第３の実施例に基づく４
５°電力分配合成回路の具体例を示す。伝送線路は無損
失であると仮定し、電気長は周波数に比例するものとす
る。ここでは、同相電力分配合成回路としてウィルキン
ソン型デバイダ／コンバイナを用いている。特性インピ
ーダンスＺ0 ＝５０Ω、周波数ｆ0 ＝１０ＧＨｚ、周波
数ｆ0 での高周波伝送線路の電気長θ＝４５°（このと
き、β（ω0 ）ｄ＝π／４に相当する）、θ1 ＝４５°
（β（ω0 ）ｄ1 ＝π／４に相当する）の場合を考える
と、式（２０）と（２３）式より、Ｃ＝０．１９４ｐ
Ｆ、Ｚ1 ＝８１．８Ωが設定値として得られる。図１２
（ｂ）と（ｃ）に、周波数ｆ＝８ＧＨｚから１２ＧＨｚ
におけるシミュレーション結果を示す。図１２（ｂ）よ
り、ｄＢ（Ｓ21）とｄＢ（Ｓ31）の振幅偏差は０．３ｄ
Ｂ以内であることがわかる。また、図１２（ｃ）より、
ｐｈａｓｅ（Ｓ21）とｐｈａｓｅ（Ｓ31）の位相差は４
５〜４６．１°であり、周波数ｆ0 の近傍での位相差の
変化が１°程度に抑制されていることがわかる。
５°電力分配合成回路の具体例を示す。伝送線路は無損
失であると仮定し、電気長は周波数に比例するものとす
る。ここでは、同相電力分配合成回路としてウィルキン
ソン型デバイダ／コンバイナを用いている。特性インピ
ーダンスＺ0 ＝５０Ω、周波数ｆ0 ＝１０ＧＨｚ、周波
数ｆ0 での高周波伝送線路の電気長θ＝４５°（このと
き、β（ω0 ）ｄ＝π／４に相当する）、θ1 ＝４５°
（β（ω0 ）ｄ1 ＝π／４に相当する）の場合を考える
と、式（２０）と（２３）式より、Ｃ＝０．１９４ｐ
Ｆ、Ｚ1 ＝８１．８Ωが設定値として得られる。図１２
（ｂ）と（ｃ）に、周波数ｆ＝８ＧＨｚから１２ＧＨｚ
におけるシミュレーション結果を示す。図１２（ｂ）よ
り、ｄＢ（Ｓ21）とｄＢ（Ｓ31）の振幅偏差は０．３ｄ
Ｂ以内であることがわかる。また、図１２（ｃ）より、
ｐｈａｓｅ（Ｓ21）とｐｈａｓｅ（Ｓ31）の位相差は４
５〜４６．１°であり、周波数ｆ0 の近傍での位相差の
変化が１°程度に抑制されていることがわかる。
【００２６】（実施例４）図１５は本発明の別の実施例
で請求項３に対応し、並列共振回路の代りに直列共振回
路３３が、第２の同相電力分配合成端子５と第３の入出
力端子３との間に挿入される。直列共振回路は例えばイ
ンダクタ９とキャパシタ８の直列回路により構成され
る。
で請求項３に対応し、並列共振回路の代りに直列共振回
路３３が、第２の同相電力分配合成端子５と第３の入出
力端子３との間に挿入される。直列共振回路は例えばイ
ンダクタ９とキャパシタ８の直列回路により構成され
る。
【００２７】図４に関して式（１）〜（５）で示した解
析は並列共振回路の場合と同じである。
析は並列共振回路の場合と同じである。
【００２８】直列共振回路の場合に、キャパシタンス値
Ｃのキャパシタ８とインダクタンス値Ｌのインダクタ９
を図１６のように直列に構成した直列共振回路の散乱行
列は次式となる。図中２４は端子１、２５は端子２であ
る。
Ｃのキャパシタ８とインダクタンス値Ｌのインダクタ９
を図１６のように直列に構成した直列共振回路の散乱行
列は次式となる。図中２４は端子１、２５は端子２であ
る。
【００２９】
【数５】
【００３０】
【発明の効果】以上記したように、同相電力分配合成回
路の一つの端子に接続した高周波伝送線路と、他の端子
に接続した共振周波数ｆ0 の共振回路の遅延特性が周波
数ｆ0の付近で同一となるように共振回路の回路パラメ
ータを決定することにより、周波数ｆ0 付近での端子間
の位相差の変化を補償することができる。この結果、従
来の技術に比べて、広い周波数帯域にわたって位相差の
変化が小さい電力分配合成回路を実現できる。
路の一つの端子に接続した高周波伝送線路と、他の端子
に接続した共振周波数ｆ0 の共振回路の遅延特性が周波
数ｆ0の付近で同一となるように共振回路の回路パラメ
ータを決定することにより、周波数ｆ0 付近での端子間
の位相差の変化を補償することができる。この結果、従
来の技術に比べて、広い周波数帯域にわたって位相差の
変化が小さい電力分配合成回路を実現できる。
【図１】本発明の基本構成を示す図である。
【図２】並列共振回路による位相補償の原理を説明する
図である。
図である。
【図３】本発明の実施の形態の第１の例を示す図であ
る。
る。
【図４】高周波伝送線路の回路図を示す図である。
【図５】本発明の第１の実施例の並列共振回路の回路図
を示す図である。
を示す図である。
【図６】本発明の第１の実施例に基づく４５°分配合成
回路の具体例を示す図である。
回路の具体例を示す図である。
【図７】本発明の実施の形態の第２の例を示す図であ
る。
る。
【図８】本発明の第２の実施例の並列共振回路の回路図
を示す図である。
を示す図である。
【図９】本発明の第２の実施例に基づく４５°分配合成
回路の具体例を示す図である。
回路の具体例を示す図である。
【図１０】本発明の実施の形態の第３の例を示す図であ
る。
る。
【図１１】本発明の第３の実施例の並列共振回路の回路
図を示す図である。
図を示す図である。
【図１２】本発明の第３の実施例に基づく４５°分配合
成回路の具体例を示す図である。
成回路の具体例を示す図である。
【図１３】従来の電力分配合成回路を示す図である。
【図１４】従来の４５°電力分配合成回路をＳＳＢ偶高
調波変調器に適用した例を示す図である。
調波変調器に適用した例を示す図である。
【図１５】本発明の第４の実施例を示す図である。
【図１６】直列共振回路の回路図を示す図である。
１〜３ 入出力端子 ４、５ 同相電力分配合成端子 ６ 同相電力分配合成回路 ７ 高周波伝送線路 ８ キャパシタ ９ インダクタ １０ ショートスタブ １１ 変調信号入力端子 １２ キャリア入力端子 １３ 出力端子 １４ ９０°電力分配回路 １５、１６ 同相電力分配回路 １７、１８ ＤＳＢ偶高調波変調器 １９ 高周波伝送線路 ２０ 並列共振回路 ２１、２２、２４〜２７、３０、３１ 端子 ２３ 高周波伝送線路 ２８ 高周波伝送線路 ２９ 高周波伝送線路 ３２ 高周波伝送線路 ３３ 直列共振回路
Claims (6)
- 【請求項１】 第１の入出力端子の信号を、第１及び第
２の同相電力分配合成端子にほぼ同相で分配合成する同
相電力分配合成回路と、 前記第１の同相電力分配合成端子と第２の入出力端子の
間に挿入される、所定周波数で所定電気長となる高周波
伝送線路と、 前記第２の同相電力分配合成端子と第３の入出力端子と
を結合する手段とを有する電力分配合成回路において、 共振回路が、前記同相電力分配合成端子の一方に結合さ
れ、 前記第２及び第３の入出力端子における分配合成電力の
位相差を広帯域にわたって所望の値とすることを特徴と
する、電力分配合成回路。 - 【請求項２】 前記共振回路が、前記第２の同相電力分
配合成端子と接地との間に挿入される並列共振回路であ
る請求項１記載の電力分配合成回路。 - 【請求項３】 前記共振回路が、前記第２の同相電力分
配合成端子と第３の入出力端子との間に接続される直列
共振回路である請求項１記載の電力分配合成回路。 - 【請求項４】 並列共振回路がインダクタとキャパシタ
からなる請求項２記載の電力分配合成回路。 - 【請求項５】 並列共振回路が周波数ｆ0 で電気長θ＝
９０°のショートスタブからなる請求項２記載の電力分
配合成回路。 - 【請求項６】 並列共振回路が周波数ｆ0 で電気長θ＝
θ1 °の伝送線路と、キャパシタからなる請求項２記載
の電力分配合成回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33771696A JPH10163784A (ja) | 1996-12-04 | 1996-12-04 | 電力分配合成回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33771696A JPH10163784A (ja) | 1996-12-04 | 1996-12-04 | 電力分配合成回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10163784A true JPH10163784A (ja) | 1998-06-19 |
Family
ID=18311299
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33771696A Pending JPH10163784A (ja) | 1996-12-04 | 1996-12-04 | 電力分配合成回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10163784A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006042394A (ja) * | 2002-03-15 | 2006-02-09 | Matsushita Electric Ind Co Ltd | 平衡型高周波回路 |
| JP2015173306A (ja) * | 2014-03-11 | 2015-10-01 | 三菱電機株式会社 | 電子回路 |
-
1996
- 1996-12-04 JP JP33771696A patent/JPH10163784A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006042394A (ja) * | 2002-03-15 | 2006-02-09 | Matsushita Electric Ind Co Ltd | 平衡型高周波回路 |
| JP2015173306A (ja) * | 2014-03-11 | 2015-10-01 | 三菱電機株式会社 | 電子回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11251849A (ja) | 高周波電力増幅器 | |
| US5886595A (en) | Odd order MESFET frequency multiplier | |
| JP2625431B2 (ja) | 極超短波の周波数で作動する周波数倍増発振器 | |
| US4187471A (en) | Bias circuit | |
| JPWO2003038992A1 (ja) | フィルタ一体型偶高調波ミキサおよびそれを用いた高周波無線通信装置 | |
| JPH01157103A (ja) | 同調発振器 | |
| JPH10163784A (ja) | 電力分配合成回路 | |
| JP2002064353A (ja) | 電力分配合成回路 | |
| JPH07183744A (ja) | 高効率電力増幅器 | |
| JP3414057B2 (ja) | 周波数混合器、送信装置、受信装置及び送受信装置 | |
| JP3188734B2 (ja) | 変調器および混合器装置 | |
| JP3267176B2 (ja) | 逓倍発振器 | |
| JP3201358B2 (ja) | 高調波ミキサ | |
| JPH0656959B2 (ja) | アンテナの帯域補正回路 | |
| KR100572691B1 (ko) | 브랜치라인 및 링 하이브리드를 이용한 더블밸런스드 믹서 | |
| JPS6288402A (ja) | モノリシツクマイクロ波発振器 | |
| JPH0583032A (ja) | 水晶発振回路 | |
| JPH08509341A (ja) | 任意のインピーダンス変換比を有する共振バラン回路 | |
| JP2001223534A (ja) | 偶高調波ミクサ | |
| JP2598522B2 (ja) | マイクロ波帯周波数変換器 | |
| JPH0720966Y2 (ja) | マイクロ波帯ミキサ | |
| JP3213089B2 (ja) | 振幅変調回路 | |
| JPS63114305A (ja) | 周波数逓倍器 | |
| JP2002176329A (ja) | ハイパスフィルタ | |
| JPH0654851B2 (ja) | 合成回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20030902 |