JPH10150184A - 電荷転送装置およびその製造方法 - Google Patents
電荷転送装置およびその製造方法Info
- Publication number
- JPH10150184A JPH10150184A JP8305392A JP30539296A JPH10150184A JP H10150184 A JPH10150184 A JP H10150184A JP 8305392 A JP8305392 A JP 8305392A JP 30539296 A JP30539296 A JP 30539296A JP H10150184 A JPH10150184 A JP H10150184A
- Authority
- JP
- Japan
- Prior art keywords
- charge transfer
- charge
- type semiconductor
- transfer device
- electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 22
- 238000000034 method Methods 0.000 claims abstract description 34
- 150000004767 nitrides Chemical class 0.000 claims abstract description 21
- 239000004065 semiconductor Substances 0.000 claims description 53
- 239000010410 layer Substances 0.000 claims description 41
- 239000011229 interlayer Substances 0.000 claims description 13
- 239000000758 substrate Substances 0.000 claims description 13
- 239000002184 metal Substances 0.000 claims description 9
- 238000012986 modification Methods 0.000 abstract 1
- 230000004048 modification Effects 0.000 abstract 1
- 239000002356 single layer Substances 0.000 description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 238000009825 accumulation Methods 0.000 description 6
- 239000007772 electrode material Substances 0.000 description 6
- 230000003647 oxidation Effects 0.000 description 6
- 238000007254 oxidation reaction Methods 0.000 description 6
- 239000012535 impurity Substances 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/762—Charge transfer devices
- H01L29/765—Charge-coupled devices
- H01L29/768—Charge-coupled devices with field effect produced by an insulated gate
- H01L29/76833—Buried channel CCD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66946—Charge transfer devices
- H01L29/66954—Charge transfer devices with an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】
【課題】 駆動電圧の変更に自由度を有する電荷転送装
置およびその製造方法を提供すること、特に、電荷転送
電極の駆動電圧の低減のため、パルス電圧の大きさを変
更しても、「Ｌ」レべル電圧の印加時には、電荷転送電
極がピンニング状態となるようにする電荷転送装置およ
びその製造方法を提供すること。 【解決手段】 すべての電荷転送電極下の絶縁手段中に
同一の固定的な電荷を蓄積することにより、所望の電位
ポテンシャル特性を得ることができる電荷転送装置およ
びその製造方法。具体的には、図１に示すように、第１
の酸化膜103−窒化膜104−第２の酸化膜105よりなる３
層構造の絶縁膜上に、電荷転送電極106，108が形成さ
れ、すべての電荷転送電極106，108下の第１の酸化膜10
3−窒化膜104の界面、あるいは、窒化膜104−第２の酸
化膜105の界面のトラップ準位に、同一の固定的な電荷
が蓄積されている。
置およびその製造方法を提供すること、特に、電荷転送
電極の駆動電圧の低減のため、パルス電圧の大きさを変
更しても、「Ｌ」レべル電圧の印加時には、電荷転送電
極がピンニング状態となるようにする電荷転送装置およ
びその製造方法を提供すること。 【解決手段】 すべての電荷転送電極下の絶縁手段中に
同一の固定的な電荷を蓄積することにより、所望の電位
ポテンシャル特性を得ることができる電荷転送装置およ
びその製造方法。具体的には、図１に示すように、第１
の酸化膜103−窒化膜104−第２の酸化膜105よりなる３
層構造の絶縁膜上に、電荷転送電極106，108が形成さ
れ、すべての電荷転送電極106，108下の第１の酸化膜10
3−窒化膜104の界面、あるいは、窒化膜104−第２の酸
化膜105の界面のトラップ準位に、同一の固定的な電荷
が蓄積されている。
Description
【０００１】
【発明の属する技術分野】本発明は、３相以上のクロッ
クパルスにより駆動される電荷転送装置に関し、特に、
すべての電荷転送電極下の絶縁手段中に同一の固定的な
電荷を蓄積することにより、所望の電位ポテンシャル特
性を得ることができる電荷転送装置およびその製造方法
に関する。
クパルスにより駆動される電荷転送装置に関し、特に、
すべての電荷転送電極下の絶縁手段中に同一の固定的な
電荷を蓄積することにより、所望の電位ポテンシャル特
性を得ることができる電荷転送装置およびその製造方法
に関する。
【０００２】
【従来の技術】図１０(ａ)は、従来の埋め込みチャンネ
ル４相駆動２層電極構造の電荷転送装置の断面図であ
り、図１０(ｂ)は、電位ポテンシャルと信号電荷の関係
を示す図である。また、図１１は、電荷転送電極に印加
する電圧と電荷転送電極下に形成される電位ポテンシャ
ルの関係を示す図であり、図１２(ａ)〜(ｃ)は、電荷転
送装置の製造工程ごとの断面図である。
ル４相駆動２層電極構造の電荷転送装置の断面図であ
り、図１０(ｂ)は、電位ポテンシャルと信号電荷の関係
を示す図である。また、図１１は、電荷転送電極に印加
する電圧と電荷転送電極下に形成される電位ポテンシャ
ルの関係を示す図であり、図１２(ａ)〜(ｃ)は、電荷転
送装置の製造工程ごとの断面図である。
【０００３】図１０(ａ)の電荷転送装置を得るには、ま
ず、図１２(ａ)に示すように、Ｐ型半導体基板401内に
反対導伝型のＮ型半導体領域402を形成し、熱酸化を施
すことにより、Ｎ型半導体領域402の表面に、絶縁膜403
を介して、周知の技術により第１の電荷転送電極406を
形成する。続いて、第１の電荷転送電極406に、熱酸化
を施すことにより、層間絶縁膜407を形成する。
ず、図１２(ａ)に示すように、Ｐ型半導体基板401内に
反対導伝型のＮ型半導体領域402を形成し、熱酸化を施
すことにより、Ｎ型半導体領域402の表面に、絶縁膜403
を介して、周知の技術により第１の電荷転送電極406を
形成する。続いて、第１の電荷転送電極406に、熱酸化
を施すことにより、層間絶縁膜407を形成する。
【０００４】次に、図１２(ｂ)に示すように、Ｎ型半導
体領域402の表面および前記第１の電荷転送電極406の一
端と重なり合うように、前記層間絶縁膜407を介して、
周知の技術により第２の電荷転送電極408を形成する。
その後、図１２(ｃ)に示すように、周知の技術により、
各電荷転送電極を層間絶縁膜(図示せず)を介して金属配
線409に接続し、前記図１０(ａ)に示す“４相駆動２層
電極構造の電荷転送装置”を得る。
体領域402の表面および前記第１の電荷転送電極406の一
端と重なり合うように、前記層間絶縁膜407を介して、
周知の技術により第２の電荷転送電極408を形成する。
その後、図１２(ｃ)に示すように、周知の技術により、
各電荷転送電極を層間絶縁膜(図示せず)を介して金属配
線409に接続し、前記図１０(ａ)に示す“４相駆動２層
電極構造の電荷転送装置”を得る。
【０００５】通常、この種の電荷転送装置では、各電荷
転送電極に図１３に示すような９０度ずつ位相の異なる
パルス電圧を印加することにより、図１０(ｂ)に示すよ
うに、各電荷転送電極下の電位ポテンシャルを順次変動
させて信号電荷を転送している。
転送電極に図１３に示すような９０度ずつ位相の異なる
パルス電圧を印加することにより、図１０(ｂ)に示すよ
うに、各電荷転送電極下の電位ポテンシャルを順次変動
させて信号電荷を転送している。
【０００６】例えば、４相駆動２層電極構造の電荷転送
装置を駆動する場合、各電荷転送電極には、図１３に示
すように、High(以下「Ｈ」と略記する)とLow(以下
「Ｌ」と略記する)の２値のパルス電圧を印加するが、
通常、電荷転送装置の駆動回路の電源電圧を削減するた
め、パルス電圧の「Ｈ」レベル電圧ＶHとしては、基準
電圧となる０Ｖを用いる。また、パルス電圧の「Ｌ」レ
ベル電圧ＶLとしては、シリコン−酸化膜の界面で発生
する不要電荷が、電荷転送電極下に形成された空乏層内
に蓄積されて“暗電流”となるのを防ぐため、電荷転送
電極下のシリコン表面に正孔蓄積層が形成され、空乏化
しない(ピンニング)状態となる電圧ＶP(たとえば、本例
の場合は−9Ｖ)より低い電圧であるピンニング領域の電
圧ＶP1（たとえば、本例の場合は−9.5Ｖ）を用いる。
装置を駆動する場合、各電荷転送電極には、図１３に示
すように、High(以下「Ｈ」と略記する)とLow(以下
「Ｌ」と略記する)の２値のパルス電圧を印加するが、
通常、電荷転送装置の駆動回路の電源電圧を削減するた
め、パルス電圧の「Ｈ」レベル電圧ＶHとしては、基準
電圧となる０Ｖを用いる。また、パルス電圧の「Ｌ」レ
ベル電圧ＶLとしては、シリコン−酸化膜の界面で発生
する不要電荷が、電荷転送電極下に形成された空乏層内
に蓄積されて“暗電流”となるのを防ぐため、電荷転送
電極下のシリコン表面に正孔蓄積層が形成され、空乏化
しない(ピンニング)状態となる電圧ＶP(たとえば、本例
の場合は−9Ｖ)より低い電圧であるピンニング領域の電
圧ＶP1（たとえば、本例の場合は−9.5Ｖ）を用いる。
【０００７】この場合、信号電荷は「Ｈ」レベル電圧Ｖ
Hが印加され、蓄積領域として機能する電荷転送電極下
に蓄積され、電荷障壁領域として機能するその他の電荷
転送電極には「Ｌ」レベル電圧ＶLが印加される。
Hが印加され、蓄積領域として機能する電荷転送電極下
に蓄積され、電荷障壁領域として機能するその他の電荷
転送電極には「Ｌ」レベル電圧ＶLが印加される。
【０００８】以上の内容の参考文献は次のものである。 ・「テレビジョン学会誌」vol.37,No.10(1983)，P.782
〜787 標題“縦型オーバフロー構造ＣＣＤイメージセンサー” 著者 石原 ほか７名
〜787 標題“縦型オーバフロー構造ＣＣＤイメージセンサー” 著者 石原 ほか７名
【０００９】
【発明が解決しようとする課題】ところで、近年、カメ
ラの消費電力の低減の要求から、上述したような電荷転
送装置を用いた固体撮像装置の低電圧駆動化が要求され
ている。
ラの消費電力の低減の要求から、上述したような電荷転
送装置を用いた固体撮像装置の低電圧駆動化が要求され
ている。
【００１０】従来の電荷転送装置の駆動電圧は、上述し
たように電荷転送電極に印加するパルス電圧の「Ｈ」レ
ベル電圧ＶHと「Ｌ」レベル電圧ＶLの差分によって定義
されるため、低電圧駆動化という場合には、すなわち、
「Ｈ」レベル電圧ＶHと「Ｌ」レベル電圧ＶLとの電圧差
を小さくすることを意味している。したがって、これを
実現するためには、「Ｈ」レべル電圧ＶHまたは「Ｌ」
レベル電圧ＶLを変更する必要がある。
たように電荷転送電極に印加するパルス電圧の「Ｈ」レ
ベル電圧ＶHと「Ｌ」レベル電圧ＶLの差分によって定義
されるため、低電圧駆動化という場合には、すなわち、
「Ｈ」レベル電圧ＶHと「Ｌ」レベル電圧ＶLとの電圧差
を小さくすることを意味している。したがって、これを
実現するためには、「Ｈ」レべル電圧ＶHまたは「Ｌ」
レベル電圧ＶLを変更する必要がある。
【００１１】しかしなから、「Ｌ」レベル電圧ＶLを変
更する場合には、上述した従来の電荷転送装置の電位ポ
テンシャル特性の電荷転送電極に印加される電圧依存性
が、埋め込みチャンネルを構成するＰ型半導体基板の不
純物濃度、Ｎ型半導体領域不純物濃度と接合の深さ、お
よび、ゲート絶縁膜の容量によって一意に決定されるた
め、低電圧駆動(例えば5Ｖ振幅駆動)で使用する場合、
「Ｌ」レベル電圧ＶLの印加時に、電荷転送電極下がピ
ンニング状態になるように、Ｐ型半導体層の不純物濃
度、Ｎ型半導体領域不純物濃度と接合の深さ及びゲート
絶縁膜の膜厚を、その都度変更しなければならないとい
う欠点がある。
更する場合には、上述した従来の電荷転送装置の電位ポ
テンシャル特性の電荷転送電極に印加される電圧依存性
が、埋め込みチャンネルを構成するＰ型半導体基板の不
純物濃度、Ｎ型半導体領域不純物濃度と接合の深さ、お
よび、ゲート絶縁膜の容量によって一意に決定されるた
め、低電圧駆動(例えば5Ｖ振幅駆動)で使用する場合、
「Ｌ」レベル電圧ＶLの印加時に、電荷転送電極下がピ
ンニング状態になるように、Ｐ型半導体層の不純物濃
度、Ｎ型半導体領域不純物濃度と接合の深さ及びゲート
絶縁膜の膜厚を、その都度変更しなければならないとい
う欠点がある。
【００１２】また、「Ｈ」レベル電圧ＶHを変更する場
合には、カメラの駆動回路の電源電圧を余分に用意する
必要があるという欠点があり、駆動電圧の変更に自由度
がなく、制限があるという欠点があった。
合には、カメラの駆動回路の電源電圧を余分に用意する
必要があるという欠点があり、駆動電圧の変更に自由度
がなく、制限があるという欠点があった。
【００１３】本発明の目的は、上述したような従来の電
荷転送装置の問題点に対して、駆動電圧の変更に自由度
を有する電荷転送装置およびその製造方法を提供するこ
とにある。
荷転送装置の問題点に対して、駆動電圧の変更に自由度
を有する電荷転送装置およびその製造方法を提供するこ
とにある。
【００１４】
【課題を解決するための手段】請求項１の発明に係る電
荷転送装置は、第１導電型半導体層の一主表面上に形成
され、かつ相互に近接配置された第１の酸化膜−窒化膜
−第２の酸化膜よりなる３層構造の絶縁手段と、電荷転
送電極を備え、該電極すべての電荷転送電極下の前記絶
縁手段中の“第１の酸化膜−窒化膜の界面”もしくは
“窒化膜−第２の酸化膜の界面”に同一の固定的な電荷
を蓄積することにより、電荷転送電極下に所望の深さの
電位井戸を形成する手段とを備えていることを特徴とす
る。
荷転送装置は、第１導電型半導体層の一主表面上に形成
され、かつ相互に近接配置された第１の酸化膜−窒化膜
−第２の酸化膜よりなる３層構造の絶縁手段と、電荷転
送電極を備え、該電極すべての電荷転送電極下の前記絶
縁手段中の“第１の酸化膜−窒化膜の界面”もしくは
“窒化膜−第２の酸化膜の界面”に同一の固定的な電荷
を蓄積することにより、電荷転送電極下に所望の深さの
電位井戸を形成する手段とを備えていることを特徴とす
る。
【００１５】請求項２の発明に係る電荷転送装置は、第
１導電型半導体層の一主表面上に形成され、かつ相互に
近接配置された絶縁膜−浮遊電極−絶縁膜よりなる３層
構造の絶縁手段と、電荷転送電極を備え、該電極すベて
の電荷転送電極下の前記絶縁手段中の“浮遊電極”に同
一の固定的な電荷を蓄積することにより、電荷転送電極
下に所望の深さの電位井戸を形成する手段とを備えてい
ることを特徴とする。
１導電型半導体層の一主表面上に形成され、かつ相互に
近接配置された絶縁膜−浮遊電極−絶縁膜よりなる３層
構造の絶縁手段と、電荷転送電極を備え、該電極すベて
の電荷転送電極下の前記絶縁手段中の“浮遊電極”に同
一の固定的な電荷を蓄積することにより、電荷転送電極
下に所望の深さの電位井戸を形成する手段とを備えてい
ることを特徴とする。
【００１６】請求項３の発明に係る電荷転送装置は、請
求項１または２において、前記第１導電型半導体層の一
主表面内に第２導電型半導体領域が形成されていること
を特徴とする。
求項１または２において、前記第１導電型半導体層の一
主表面内に第２導電型半導体領域が形成されていること
を特徴とする。
【００１７】請求項４の発明に係る電荷転送装置は、請
求項１〜３のいずれかにおいて、前記すべての電荷転送
電極下の絶縁手段中に、半導体基板側から前記電荷転送
電極方向へ電荷を注入することで同一の固定的な電荷を
蓄積することを特徴とする。
求項１〜３のいずれかにおいて、前記すべての電荷転送
電極下の絶縁手段中に、半導体基板側から前記電荷転送
電極方向へ電荷を注入することで同一の固定的な電荷を
蓄積することを特徴とする。
【００１８】請求項５の発明に係る電荷転送装置は、請
求項１〜３のいずれかにおいて、前記すべての電荷転送
電極下の絶縁手段中に、電荷転送電極側から半導体基板
方向へ電荷を注入することで同一の固定的な電荷を蓄積
することを特徴とする。
求項１〜３のいずれかにおいて、前記すべての電荷転送
電極下の絶縁手段中に、電荷転送電極側から半導体基板
方向へ電荷を注入することで同一の固定的な電荷を蓄積
することを特徴とする。
【００１９】請求項６の発明に係る電荷転送装置は、請
求項３〜５のいずれかにおいて、前記第１導電型半導体
層の一主表面内に形成された埋め込みチャンネルとなる
反対導電型半導体層を蓄積状態としたうえで、前記すべ
ての電荷転送電極下の絶縁手段中に電荷を注入すること
で同一の固定的な電荷を蓄積することを特徴とする。
求項３〜５のいずれかにおいて、前記第１導電型半導体
層の一主表面内に形成された埋め込みチャンネルとなる
反対導電型半導体層を蓄積状態としたうえで、前記すべ
ての電荷転送電極下の絶縁手段中に電荷を注入すること
で同一の固定的な電荷を蓄積することを特徴とする。
【００２０】請求項７の発明に係る電荷転送装置の製造
方法は、(1)第１導電型半導体層の表面に酸化膜，窒化
膜，酸化膜を順次積層して絶縁手段を形成する第１の工
程と、(2)該絶縁手段の表面に、相互に近接する電荷転
送電極を形成する第２の工程と、(3)該電荷転送電極
を、層間絶縁膜を介して、金属配線により接続する第３
の工程と、(4)前記すべての電荷転送電極下の第１の酸
化膜−窒化膜の界面もしくは窒化膜−第２の酸化膜の界
面に同一の固定的な電荷を蓄積する第４の工程と、を含
むことを特徴とする。
方法は、(1)第１導電型半導体層の表面に酸化膜，窒化
膜，酸化膜を順次積層して絶縁手段を形成する第１の工
程と、(2)該絶縁手段の表面に、相互に近接する電荷転
送電極を形成する第２の工程と、(3)該電荷転送電極
を、層間絶縁膜を介して、金属配線により接続する第３
の工程と、(4)前記すべての電荷転送電極下の第１の酸
化膜−窒化膜の界面もしくは窒化膜−第２の酸化膜の界
面に同一の固定的な電荷を蓄積する第４の工程と、を含
むことを特徴とする。
【００２１】請求項８の発明に係る電荷転送装置の製造
方法は、(1)第１導電型半導体層の表面に第１の絶縁
膜，浮遊電極，第２の絶縁膜を順次積層して絶縁手段を
形成する第１の工程と、(2)該絶縁手段の表面に、相互
に近接する電荷転送電極を形成する第２の工程と、(3)
該電荷転送電極を、層間絶縁膜を介して、金属配線によ
り接続する第３の工程と、(4)前記すべての電荷転送電
極下の浮遊電極に同一の固定的な電荷を蓄積する第４の
工程と、を含むことを特徴とする。
方法は、(1)第１導電型半導体層の表面に第１の絶縁
膜，浮遊電極，第２の絶縁膜を順次積層して絶縁手段を
形成する第１の工程と、(2)該絶縁手段の表面に、相互
に近接する電荷転送電極を形成する第２の工程と、(3)
該電荷転送電極を、層間絶縁膜を介して、金属配線によ
り接続する第３の工程と、(4)前記すべての電荷転送電
極下の浮遊電極に同一の固定的な電荷を蓄積する第４の
工程と、を含むことを特徴とする。
【００２２】請求項９の発明に係る電荷転送装置の製造
方法は、請求項７または８において、前記第１導電型半
導体層の表面に第２導電型半導体領域を形成する工程を
有することを特徴とする。
方法は、請求項７または８において、前記第１導電型半
導体層の表面に第２導電型半導体領域を形成する工程を
有することを特徴とする。
【００２３】請求項１０の発明に係る電荷転送装置の製
造方法は、請求項７〜９のいずれかにおいて、前記第１
導電型半導体層を、反対導電型半導体基板の一主表面に
形成することを特徴とする。
造方法は、請求項７〜９のいずれかにおいて、前記第１
導電型半導体層を、反対導電型半導体基板の一主表面に
形成することを特徴とする。
【００２４】
【発明の実施の形態】以下、本発明の実施形態を図面に
基づいて説明する。
基づいて説明する。
【００２５】（第１実施形態）図１(ａ)は、本発明の第
１実施形態の埋め込みチャンネル４相駆動２層電極構造
の電荷転送装置の断面図であり、図１(ｂ)は、電位ポテ
ンシャルと信号電荷の関係を示す図である。また、図２
は、本発明の第１実施形態の電荷転送装置のチャンネル
電位特性を示す図である。
１実施形態の埋め込みチャンネル４相駆動２層電極構造
の電荷転送装置の断面図であり、図１(ｂ)は、電位ポテ
ンシャルと信号電荷の関係を示す図である。また、図２
は、本発明の第１実施形態の電荷転送装置のチャンネル
電位特性を示す図である。
【００２６】本発明の第１実施形態の電荷転送装置にお
いては、図１(ａ)に示すように、第１の酸化膜103−窒
化膜104−第２の酸化膜105よりなる３層構造の絶縁膜
(絶縁手段)上に、第１，第２の電荷転送電極106，108が
形成され、すベての電荷転送電極106，108下の絶縁膜中
の第１の酸化膜103−窒化膜104の界面あるいは窒化膜10
4−第２の酸化膜105の界面のトラップ準位に、同一の固
定的な電荷が蓄積されている。
いては、図１(ａ)に示すように、第１の酸化膜103−窒
化膜104−第２の酸化膜105よりなる３層構造の絶縁膜
(絶縁手段)上に、第１，第２の電荷転送電極106，108が
形成され、すベての電荷転送電極106，108下の絶縁膜中
の第１の酸化膜103−窒化膜104の界面あるいは窒化膜10
4−第２の酸化膜105の界面のトラップ準位に、同一の固
定的な電荷が蓄積されている。
【００２７】図２に示すように、本電荷転送装置では、
電子が注入された絶縁膜上の第１，第２の電荷転送電極
106，108に電圧をかけた場合、その電圧によって生じる
電界は、注入された電子で打ち消されてしまい、影響が
シリコン基板表面まで到達し難くなる。したがって、電
荷転送電極に、ある電圧をかけた場合にできるポテンシ
ャル井戸の大きさは、実効的により低い電圧をかけた場
合のそれと同じになる。
電子が注入された絶縁膜上の第１，第２の電荷転送電極
106，108に電圧をかけた場合、その電圧によって生じる
電界は、注入された電子で打ち消されてしまい、影響が
シリコン基板表面まで到達し難くなる。したがって、電
荷転送電極に、ある電圧をかけた場合にできるポテンシ
ャル井戸の大きさは、実効的により低い電圧をかけた場
合のそれと同じになる。
【００２８】その結果、図２に示されるとおり、電荷転
送電極にかけるゲート電圧に対するチャンネル電位特性
は、ゲート電圧の正の方向に平行移動した格好になる。
この移動量は、絶縁膜中に注入する電荷の量によつて自
由に変えることができる。
送電極にかけるゲート電圧に対するチャンネル電位特性
は、ゲート電圧の正の方向に平行移動した格好になる。
この移動量は、絶縁膜中に注入する電荷の量によつて自
由に変えることができる。
【００２９】本電荷転送装置における信号電荷の転送
は、従来例の電荷転送装置の場合と同様に、各電荷転送
電極に９０度ずつ位相の異なるパルスを印加することに
より、各電極下の電位ポテンシャルを変動させて行う。
このとき、信号電荷は「Ｈ」レベル電圧ＶHが印加され
た電荷転送電極下に蓄積され、その他の電荷転送電極に
は「Ｌ」レベル電圧ＶLが印加される。
は、従来例の電荷転送装置の場合と同様に、各電荷転送
電極に９０度ずつ位相の異なるパルスを印加することに
より、各電極下の電位ポテンシャルを変動させて行う。
このとき、信号電荷は「Ｈ」レベル電圧ＶHが印加され
た電荷転送電極下に蓄積され、その他の電荷転送電極に
は「Ｌ」レベル電圧ＶLが印加される。
【００３０】電荷転送電極に印加するパルスの「Ｈ」レ
ベル電圧ＶHとしては、基準電圧となる０Ｖを用い、こ
の点は従来例の電荷転送装置と同じである。しかし、パ
ルスの「Ｌ」レベル電圧ＶLとしては、従来の「Ｌ」レ
ベル電圧ＶLより高い負の電圧ＶP1'(本実施形態の場合
は−5Ｖ)を用いる点が従来の電荷転送装置とは異なる。
ベル電圧ＶHとしては、基準電圧となる０Ｖを用い、こ
の点は従来例の電荷転送装置と同じである。しかし、パ
ルスの「Ｌ」レベル電圧ＶLとしては、従来の「Ｌ」レ
ベル電圧ＶLより高い負の電圧ＶP1'(本実施形態の場合
は−5Ｖ)を用いる点が従来の電荷転送装置とは異なる。
【００３１】通常、パルスの「Ｌ」レベル電圧ＶLは、
ピンニング状態となる最高電位より0.5Ｖ程度低い値に
設定し、「Ｌ」レベル電圧ＶLとして−5Ｖを用いる場合
には、−4.5Ｖ以下の電圧でピンニング状態となるよう
絶縁膜中に注入する電荷量を調整する。
ピンニング状態となる最高電位より0.5Ｖ程度低い値に
設定し、「Ｌ」レベル電圧ＶLとして−5Ｖを用いる場合
には、−4.5Ｖ以下の電圧でピンニング状態となるよう
絶縁膜中に注入する電荷量を調整する。
【００３２】本第１実施形態においては、絶縁膜中に注
入する電荷量によりピンニング電圧を自由に設定するこ
とができ、パルス電圧の「Ｌ」レベル電圧ＶLの電荷転
送電極下のシリコン表面に正孔蓄積層が形成され、空乏
化しない(ピンニング)状態とすることができるため、シ
リコン−酸化膜の界面で発生する不要電荷が、電荷転送
電極下に形成された空乏層内に蓄積され、暗電流となる
のを防ぐことができる。
入する電荷量によりピンニング電圧を自由に設定するこ
とができ、パルス電圧の「Ｌ」レベル電圧ＶLの電荷転
送電極下のシリコン表面に正孔蓄積層が形成され、空乏
化しない(ピンニング)状態とすることができるため、シ
リコン−酸化膜の界面で発生する不要電荷が、電荷転送
電極下に形成された空乏層内に蓄積され、暗電流となる
のを防ぐことができる。
【００３３】次に、本発明の第１実施形態の電荷転送装
置の製造方法を図３(ａ)〜(ｄ)を参照して説明する。な
お、図３(ａ)〜(ｄ)は、本発明の第１実施形態の電荷転
送装置(埋め込みチャンネル４相駆動２層電極構造の電
荷転送装置)を製造する場合の各工程ごとの製造工程順
断面図である。
置の製造方法を図３(ａ)〜(ｄ)を参照して説明する。な
お、図３(ａ)〜(ｄ)は、本発明の第１実施形態の電荷転
送装置(埋め込みチャンネル４相駆動２層電極構造の電
荷転送装置)を製造する場合の各工程ごとの製造工程順
断面図である。
【００３４】本第１実施形態の電荷転送装置を得るに
は、図３(ａ)に示すように、まず、Ｐ型半導体基板101
内に反対導電型のＮ型半導体領域102を形成し、熱酸化
を施すことにより、Ｎ型半導体領域102の表面に第１の
酸化膜103を形成する。次いで、ＣＶＤ法により、第１
の酸化膜103上に、窒化膜104，第２の酸化膜105を順次
被着する。続いて、周知の技術により第１の電荷転送電
極106を形成した後、前記第１の電荷転送電極106に、熱
酸化を施すことにより、層間絶縁膜107を形成する。
は、図３(ａ)に示すように、まず、Ｐ型半導体基板101
内に反対導電型のＮ型半導体領域102を形成し、熱酸化
を施すことにより、Ｎ型半導体領域102の表面に第１の
酸化膜103を形成する。次いで、ＣＶＤ法により、第１
の酸化膜103上に、窒化膜104，第２の酸化膜105を順次
被着する。続いて、周知の技術により第１の電荷転送電
極106を形成した後、前記第１の電荷転送電極106に、熱
酸化を施すことにより、層間絶縁膜107を形成する。
【００３５】次に、図３(ｂ)に示すように、Ｎ型半導体
領域102の表面および前記第１の電荷転送電極106の一端
と重なり合うように、前記層間絶縁膜107を介して、周
知の技術により第２の電荷転送電極108を形成する。次
いで、図３(ｃ)に示すように、周知の技術により層間絶
縁膜(図示せず)を介して、各電荷転送電極106，108を金
属配線109にて接続する。
領域102の表面および前記第１の電荷転送電極106の一端
と重なり合うように、前記層間絶縁膜107を介して、周
知の技術により第２の電荷転送電極108を形成する。次
いで、図３(ｃ)に示すように、周知の技術により層間絶
縁膜(図示せず)を介して、各電荷転送電極106，108を金
属配線109にて接続する。
【００３６】その後、図３(ｄ)に示すように、すべての
電荷転送電極下の絶縁膜中に電荷を蓄積することにより
(後記参照)、前掲の図１(ａ)に示す本発明の第１実施形
態の「４相駆動２層電極電荷転送装置」が得られる。
電荷転送電極下の絶縁膜中に電荷を蓄積することにより
(後記参照)、前掲の図１(ａ)に示す本発明の第１実施形
態の「４相駆動２層電極電荷転送装置」が得られる。
【００３７】ここで、電荷転送電極下の絶縁膜中に電荷
を蓄積する方法について、図４を参照して説明する。な
お、図４は、本第１実施形態の電荷転送装置に固定的な
電荷を蓄積する“第１の方法”を示したものである。
を蓄積する方法について、図４を参照して説明する。な
お、図４は、本第１実施形態の電荷転送装置に固定的な
電荷を蓄積する“第１の方法”を示したものである。
【００３８】本方法においては、通常Ｐ型半導体基板10
1に対して逆バイアス電圧ＶDを印加することにより、空
乏化されているＮ型半導体領域102を接地し、蓄積状態
にし、すべての電荷転送電極に正の電圧ＶW(例えば、第
１の酸化膜103が200Å，窒化膜104が200Å，第２の酸化
膜105が500Åの場合、＋40Ｖ程度の電圧)を印加するこ
とで、Ｎ型半導体領域102から電荷転送電極へ向けて、
第１の酸化膜103中を電子をトンネルリングさせ、第１
の酸化膜103と窒化膜104の界面に存在するトラップ準位
に電子を捕獲させる。
1に対して逆バイアス電圧ＶDを印加することにより、空
乏化されているＮ型半導体領域102を接地し、蓄積状態
にし、すべての電荷転送電極に正の電圧ＶW(例えば、第
１の酸化膜103が200Å，窒化膜104が200Å，第２の酸化
膜105が500Åの場合、＋40Ｖ程度の電圧)を印加するこ
とで、Ｎ型半導体領域102から電荷転送電極へ向けて、
第１の酸化膜103中を電子をトンネルリングさせ、第１
の酸化膜103と窒化膜104の界面に存在するトラップ準位
に電子を捕獲させる。
【００３９】この捕獲量は、各電荷転送電極に印加され
るパルス電圧の波高値および印加時間で制御することが
できるため、電位ポテンシャル特性を、電荷が蓄積され
ない状態に比して、所望の量だけシフトさせることがで
きる。
るパルス電圧の波高値および印加時間で制御することが
できるため、電位ポテンシャル特性を、電荷が蓄積され
ない状態に比して、所望の量だけシフトさせることがで
きる。
【００４０】図５は、本第１実施形態の電荷転送装置に
固定的な電荷を蓄積する“第２の方法”を示したもので
ある。本方法においては、通常、Ｐ型半導体基板101に
対して逆バイアス電圧ＶDを印加することにより、空乏
化されているＮ型半導体領域102を接地し、蓄積状態に
し、すべての電荷転送電極に負の電圧ＶW(例えば、第１
の酸化膜103が200Å，窒化膜104が200Å，第２の酸化膜
105が500Åの場合、−40Ｖ程度の電圧)を印加すること
で、電荷転送電極からＮ型半導体領域102へ向けて、第
２の酸化膜105中を電子をトンネルリングさせ、第２の
酸化膜105と窒化膜104の界面に存在するトラップ準位に
電子を捕獲させる。
固定的な電荷を蓄積する“第２の方法”を示したもので
ある。本方法においては、通常、Ｐ型半導体基板101に
対して逆バイアス電圧ＶDを印加することにより、空乏
化されているＮ型半導体領域102を接地し、蓄積状態に
し、すべての電荷転送電極に負の電圧ＶW(例えば、第１
の酸化膜103が200Å，窒化膜104が200Å，第２の酸化膜
105が500Åの場合、−40Ｖ程度の電圧)を印加すること
で、電荷転送電極からＮ型半導体領域102へ向けて、第
２の酸化膜105中を電子をトンネルリングさせ、第２の
酸化膜105と窒化膜104の界面に存在するトラップ準位に
電子を捕獲させる。
【００４１】この捕獲量は、各電荷転送電極に印加され
るパルス電圧の波高値および印加時間で制御することか
できるため、電位ポテンシャル特性を、電荷が蓄積され
ない状態に比して、所望の量だけシフトさせることがで
きる。
るパルス電圧の波高値および印加時間で制御することか
できるため、電位ポテンシャル特性を、電荷が蓄積され
ない状態に比して、所望の量だけシフトさせることがで
きる。
【００４２】（第２実施形態）図６は、本発明の第２実
施形態の埋め込みチャンネル単層電極４相駆動構造の電
荷転送装置の断面図である。
施形態の埋め込みチャンネル単層電極４相駆動構造の電
荷転送装置の断面図である。
【００４３】この第２実施形態の電荷転送装置において
は、電荷転送電極206は、第１の酸化膜203−窒化膜204
−第２の酸化膜205よりなる３層構造の絶縁膜上に、単
層の導電性電極材料により形成されており、すべての電
荷転送電極下の第１の酸化膜203−窒化膜204の界面、あ
るいは、窒化膜204−第２の酸化膜205の界面のトラップ
準位に同一の固定的な電荷が蓄積されている。
は、電荷転送電極206は、第１の酸化膜203−窒化膜204
−第２の酸化膜205よりなる３層構造の絶縁膜上に、単
層の導電性電極材料により形成されており、すべての電
荷転送電極下の第１の酸化膜203−窒化膜204の界面、あ
るいは、窒化膜204−第２の酸化膜205の界面のトラップ
準位に同一の固定的な電荷が蓄積されている。
【００４４】本第２実施形態における電荷転送装置の電
位ポテンシャル特性も、前掲の図２に示した第１実施形
態の場合と同様であり、絶縁膜中に注入する電荷量によ
りピンニング電圧を自由に設定することができ、パルス
電圧の「Ｌ」レベル電圧ＶLの電荷転送電極下のシリコ
ン表面に正孔蓄積層が形成され、空乏化しない(ピンニ
ング)状態とすることかできるため、シリコン−酸化膜
の界面で発生する不要電荷が、電荷転送電極下に形成さ
れた空乏層内に蓄積され、暗電流となるのを防ぐことが
できる。
位ポテンシャル特性も、前掲の図２に示した第１実施形
態の場合と同様であり、絶縁膜中に注入する電荷量によ
りピンニング電圧を自由に設定することができ、パルス
電圧の「Ｌ」レベル電圧ＶLの電荷転送電極下のシリコ
ン表面に正孔蓄積層が形成され、空乏化しない(ピンニ
ング)状態とすることかできるため、シリコン−酸化膜
の界面で発生する不要電荷が、電荷転送電極下に形成さ
れた空乏層内に蓄積され、暗電流となるのを防ぐことが
できる。
【００４５】次に、本発明の第２実施形態の電荷転送装
置の製造方法を図７(ａ)〜(ｃ)を参照して説明する。な
お、図７(ａ)〜(ｃ)は、本発明の第２実施形態の電荷転
送装置(埋め込みチャンネル４相駆動単層電極構造の電
荷転送装置)の各製造工程ごとの製造工程順断面図であ
る。
置の製造方法を図７(ａ)〜(ｃ)を参照して説明する。な
お、図７(ａ)〜(ｃ)は、本発明の第２実施形態の電荷転
送装置(埋め込みチャンネル４相駆動単層電極構造の電
荷転送装置)の各製造工程ごとの製造工程順断面図であ
る。
【００４６】本第２実施態様の電荷転送装置を得るに
は、図７(ａ)に示すように、まず、Ｐ型半導体基板201
内に反対導電型のＮ型半導体領域202を形成し、熱酸化
を施すことにより、Ｎ型半導体領域202の表面に第１の
酸化膜203を形成する。次いで、ＣＶＤ法により、第１
の酸化膜203上に、窒化膜204，第２の酸化膜205を順次
被着する。続いて、単層の導電性電極材料を用い、これ
をエッチング加工することで0.2〜0.3μｍの電極間距離
を有する単層電極構造の電荷転送電極206を形成する。
このとき、窒化膜204も、電荷転送電極206を離間形成す
るためのエッチングマスクを用いて同時に分離加工す
る。
は、図７(ａ)に示すように、まず、Ｐ型半導体基板201
内に反対導電型のＮ型半導体領域202を形成し、熱酸化
を施すことにより、Ｎ型半導体領域202の表面に第１の
酸化膜203を形成する。次いで、ＣＶＤ法により、第１
の酸化膜203上に、窒化膜204，第２の酸化膜205を順次
被着する。続いて、単層の導電性電極材料を用い、これ
をエッチング加工することで0.2〜0.3μｍの電極間距離
を有する単層電極構造の電荷転送電極206を形成する。
このとき、窒化膜204も、電荷転送電極206を離間形成す
るためのエッチングマスクを用いて同時に分離加工す
る。
【００４７】次に、図７(ｂ)に示すように、周知の技術
により層間絶縁膜(図示せず)を介して各電荷転送電極を
金属配線209に接続する。その後、図７(ｃ)に示すよう
に、すべての電荷転送電極下の絶縁膜中に電荷を蓄積す
ることにより、前掲の図６に示す本第２実施形態の「４
相駆動単層電極電荷転送装置」が得られる。なお、電荷
転送電極下の絶縁膜中に電荷を蓄積する方法は、前掲の
図４，図５に示した本発明の第１実施形態の場合と同じ
であるので、その説明を省略する。
により層間絶縁膜(図示せず)を介して各電荷転送電極を
金属配線209に接続する。その後、図７(ｃ)に示すよう
に、すべての電荷転送電極下の絶縁膜中に電荷を蓄積す
ることにより、前掲の図６に示す本第２実施形態の「４
相駆動単層電極電荷転送装置」が得られる。なお、電荷
転送電極下の絶縁膜中に電荷を蓄積する方法は、前掲の
図４，図５に示した本発明の第１実施形態の場合と同じ
であるので、その説明を省略する。
【００４８】本第２実施形態においては、前記第１実施
形態に比べて、各電荷転送電極とそれらの下の絶縁膜が
全く同一のプロセス条件で形成されるため、絶縁膜中に
電荷を蓄積する際の均一性に優れている利点を有してい
る。
形態に比べて、各電荷転送電極とそれらの下の絶縁膜が
全く同一のプロセス条件で形成されるため、絶縁膜中に
電荷を蓄積する際の均一性に優れている利点を有してい
る。
【００４９】（第３実施形態）図８(ａ)は、本発明の第
３実施形態の埋め込みチャンネル単層電極４相駆動構造
の電荷転送装置の断面図であり、図８(ｂ)は、電位ポテ
ンシャルと信号電荷の関係を示す図である。
３実施形態の埋め込みチャンネル単層電極４相駆動構造
の電荷転送装置の断面図であり、図８(ｂ)は、電位ポテ
ンシャルと信号電荷の関係を示す図である。
【００５０】本第３実施形態の電荷転送装置において
は、図８(ａ)に示すように、電荷転送電極306は、第１
の絶縁膜303−浮遊電極304−第２の絶縁膜305の上に、
単層の導電性電極材料により形成されており、そして、
すべての電荷転送電極306下の浮遊電極304中に、同一の
固定的な電荷が蓄積されている。
は、図８(ａ)に示すように、電荷転送電極306は、第１
の絶縁膜303−浮遊電極304−第２の絶縁膜305の上に、
単層の導電性電極材料により形成されており、そして、
すべての電荷転送電極306下の浮遊電極304中に、同一の
固定的な電荷が蓄積されている。
【００５１】本第３実施形態における電荷転送装置の電
位ポテンシャル特性も、前掲の図２に示した第１実施形
態の場合と同様であり、浮遊電極304中に注入する電荷
量により、ピンニング電圧を自由に設定することがで
き、パルス電圧の「Ｌ」レベル電圧ＶLの電荷転送電極
下のシリコン表面に正孔蓄積層が形成され、空乏化しな
い(ピンニング)状態とすることができるため、シリコン
−酸化膜の界面で発生する不要電荷が、電荷転送電極下
に形成された空乏層内に蓄積され、暗電流となるのを防
ぐことができる。
位ポテンシャル特性も、前掲の図２に示した第１実施形
態の場合と同様であり、浮遊電極304中に注入する電荷
量により、ピンニング電圧を自由に設定することがで
き、パルス電圧の「Ｌ」レベル電圧ＶLの電荷転送電極
下のシリコン表面に正孔蓄積層が形成され、空乏化しな
い(ピンニング)状態とすることができるため、シリコン
−酸化膜の界面で発生する不要電荷が、電荷転送電極下
に形成された空乏層内に蓄積され、暗電流となるのを防
ぐことができる。
【００５２】次に、本第３実施形態の電荷転送装置の製
造方法を図９(ａ)〜(ｃ)を参照して説明する。なお、図
９(ａ)〜(ｃ)は、本発明の第３実施形態の電荷転送装置
(埋め込みチャンネル４相駆動単層電極構造の電荷転送
装置)の各製造工程ごとの製造工程順断面図である。
造方法を図９(ａ)〜(ｃ)を参照して説明する。なお、図
９(ａ)〜(ｃ)は、本発明の第３実施形態の電荷転送装置
(埋め込みチャンネル４相駆動単層電極構造の電荷転送
装置)の各製造工程ごとの製造工程順断面図である。
【００５３】本第３実施形態の電荷転送装置を得るに
は、図９(ａ)に示すように、まず、Ｐ型半導体基板301
内に、反対導電型のＮ型半導体領域302を形成し、熱酸
化を施すことにより、Ｎ型半導体領域302の表面に第１
の絶縁膜303を形成する。続いて、ＣＶＤ法により第１
の絶縁膜303上に、ポリシリコンからなる浮遊電極材
料、第２の絶縁膜305を順次被着する。
は、図９(ａ)に示すように、まず、Ｐ型半導体基板301
内に、反対導電型のＮ型半導体領域302を形成し、熱酸
化を施すことにより、Ｎ型半導体領域302の表面に第１
の絶縁膜303を形成する。続いて、ＣＶＤ法により第１
の絶縁膜303上に、ポリシリコンからなる浮遊電極材
料、第２の絶縁膜305を順次被着する。
【００５４】次に、単層の導電性電極材料を用い、これ
をエッチング加工することで、0.2〜0.3μｍの電極間距
離を有する単層電極構造の電荷転送電極306を形成す
る。このとき、第２の絶縁膜305および浮遊電極材料
も、電荷転送電極306を離間形成するためのエッチング
マスクを用いて、同時に分離加工する。
をエッチング加工することで、0.2〜0.3μｍの電極間距
離を有する単層電極構造の電荷転送電極306を形成す
る。このとき、第２の絶縁膜305および浮遊電極材料
も、電荷転送電極306を離間形成するためのエッチング
マスクを用いて、同時に分離加工する。
【００５５】次に、図９(ｂ)に示すように、周知の技術
により層間絶縁膜(図示せず)を介して各電荷転送電極を
金属配線309に接続する。その後、図９(ｃ)に示すよう
に、すべての電荷転送電極下の浮遊電極中に電荷を蓄積
することにより、前掲の図８に示す本第３実施形態の
「４相駆動単層電極電荷転送装置」が得られる。なお、
本第３実施形態においも、電荷転送電極下の浮遊電極30
4に電荷を蓄積 する方法は、前掲の図４，図５に示した
前記第１実施形態の場合と同じであるので、その説明を
省略する。
により層間絶縁膜(図示せず)を介して各電荷転送電極を
金属配線309に接続する。その後、図９(ｃ)に示すよう
に、すべての電荷転送電極下の浮遊電極中に電荷を蓄積
することにより、前掲の図８に示す本第３実施形態の
「４相駆動単層電極電荷転送装置」が得られる。なお、
本第３実施形態においも、電荷転送電極下の浮遊電極30
4に電荷を蓄積 する方法は、前掲の図４，図５に示した
前記第１実施形態の場合と同じであるので、その説明を
省略する。
【００５６】本第３実施形態においては、前記第１実施
形態および第２実施形態に比べて、各電荷転送電極とそ
れらの下の絶縁膜および浮遊電極が全く同一のプロセス
条件で形成され、浮遊電極中に電荷を蓄積するため、電
荷を蓄積する際の均一性がより優れている利点を有す
る。さらに、導電体中に電荷を蓄積するため、電荷の蓄
積容量が大きく、電位ポテンシャル特性のシフト量を、
より大きく設定することができる利点を有する。
形態および第２実施形態に比べて、各電荷転送電極とそ
れらの下の絶縁膜および浮遊電極が全く同一のプロセス
条件で形成され、浮遊電極中に電荷を蓄積するため、電
荷を蓄積する際の均一性がより優れている利点を有す
る。さらに、導電体中に電荷を蓄積するため、電荷の蓄
積容量が大きく、電位ポテンシャル特性のシフト量を、
より大きく設定することができる利点を有する。
【００５７】なお、前述した本発明の第１〜第３実施形
態では、埋め込み型の電荷転送装置について記述した
が、表面型の電荷転送装置においても同様に適用するこ
とができ、この電荷転送装置も本発明に包含されるもの
である。また、前述した本発明の第１〜第３実施形態で
は、４相駆動の電荷転送装置について記述したか、３相
駆動以上の駆動方式を用いた電荷転送装置においても同
様に適用することができ、この電荷転送装置も本発明に
包含されるものである。
態では、埋め込み型の電荷転送装置について記述した
が、表面型の電荷転送装置においても同様に適用するこ
とができ、この電荷転送装置も本発明に包含されるもの
である。また、前述した本発明の第１〜第３実施形態で
は、４相駆動の電荷転送装置について記述したか、３相
駆動以上の駆動方式を用いた電荷転送装置においても同
様に適用することができ、この電荷転送装置も本発明に
包含されるものである。
【００５８】さらに、前述した本発明の第１〜第３実施
形態では、注入される電荷が電子の場合について記述し
たが、第１の絶縁膜厚と第２の絶縁膜厚との相対関係に
より、注入される電荷が正孔である場合においても同様
に適用することができ、この場合も本発明に包含される
ものである。更にまた、Ｎ型半導体基板内に形成された
“Ｐ型ウエル層内に形成された電荷転送装置”において
も、本発明は同様に適用することができ、これもまた、
本発明に包含されるものである。
形態では、注入される電荷が電子の場合について記述し
たが、第１の絶縁膜厚と第２の絶縁膜厚との相対関係に
より、注入される電荷が正孔である場合においても同様
に適用することができ、この場合も本発明に包含される
ものである。更にまた、Ｎ型半導体基板内に形成された
“Ｐ型ウエル層内に形成された電荷転送装置”において
も、本発明は同様に適用することができ、これもまた、
本発明に包含されるものである。
【００５９】
【発明の効果】以上説明したように、本発明によれば、
各電荷転送電極下の絶縁手段中に同一の電荷を蓄積し、
電位ポテンシャル特性を変動させるため、電荷転送時
に、電荷転送電極に印加するパルス電圧の「Ｌ」レベル
電圧を、転送電極下がピンニング状態となる領域で、自
由に設定することができ、駆動電圧の選択の自由度を増
すことができるという効果が生じる。
各電荷転送電極下の絶縁手段中に同一の電荷を蓄積し、
電位ポテンシャル特性を変動させるため、電荷転送時
に、電荷転送電極に印加するパルス電圧の「Ｌ」レベル
電圧を、転送電極下がピンニング状態となる領域で、自
由に設定することができ、駆動電圧の選択の自由度を増
すことができるという効果が生じる。
【００６０】また、本発明によれば、各電荷転送電極と
それらの下の絶縁膜が全く同一のプロセス条件で形成さ
れるため、絶縁膜中に電荷を蓄積する際の均一性が良く
なるという効果が生じる。更に、本発明によれば、導電
体中に電荷を蓄積するため、電荷を蓄積する際の均一性
が更に良くなるという効果も生じ、また、電荷の蓄積容
量が大きく、電位ポテンシャル特性の変動量をより大き
くすることができるため、電荷転送電極に印加されるパ
ルス電圧の選択の自由度が大きくなるという効果も生じ
る。
それらの下の絶縁膜が全く同一のプロセス条件で形成さ
れるため、絶縁膜中に電荷を蓄積する際の均一性が良く
なるという効果が生じる。更に、本発明によれば、導電
体中に電荷を蓄積するため、電荷を蓄積する際の均一性
が更に良くなるという効果も生じ、また、電荷の蓄積容
量が大きく、電位ポテンシャル特性の変動量をより大き
くすることができるため、電荷転送電極に印加されるパ
ルス電圧の選択の自由度が大きくなるという効果も生じ
る。
【図１】本発明の第１実施形態の電荷転送装置の断面
図。
図。
【図２】本発明の第１実施形態の電荷転送装置のチャン
ネル電位特性を示す図。
ネル電位特性を示す図。
【図３】本発明の第１実施形態の電荷転送装置の製造方
法を示す断面図。
法を示す断面図。
【図４】本発明の電荷転送装置への第１の固定電荷注入
方法を示す断面図。
方法を示す断面図。
【図５】本発明の電荷転送装置への第２の固定電荷注入
方法を示す断面図。
方法を示す断面図。
【図６】本発明の第２実施形態の電荷転送装置の断面
図。
図。
【図７】本発明の第２実施形態の電荷転送装置の製造方
法を示す断面図。
法を示す断面図。
【図８】本発明の第３実施形態の電荷転送装置の断面
図。
図。
【図９】本発明の第３実施形態の電荷転送装置の製造方
法を示す断面図。
法を示す断面図。
【図１０】従来の電荷転送装置の断面図。
【図１１】従来の電荷転送装置のチャンネル電位特性を
示す図。
示す図。
【図１２】従来の電荷転送装置の製造方法を示す断面
図。
図。
【図１３】電荷転送電極への印加パルスを示す波形図。
１０１，２０１，３０１，４０１ Ｐ型半導体基板 １０２，２０２，３０２，４０２ Ｎ型半導体領域 １０３，２０３，３０３ − 第１の酸化膜 − − − ４０３ 絶縁膜 １０４，２０４， − − 窒化膜 − − ３０４ − 浮遊電極 １０５，２０５，３０５ − 第２の酸化膜 １０６， − − ４０６ 第１の電荷転送電極 − ２０６，３０６ − 電荷転送電極 １０７， − − ４０７ 層間絶縁膜 １０８， − − ４０８ 第２の電荷転送電極 １０９，２０９，３０９，４０９ 金属配線 １１０，２１０，３１０ − 固定電荷
Claims (10)
- 【請求項１】 第１導電型半導体層の一主表面上に形成
され、かつ相互に近接配置された“第１の酸化膜−窒化
膜−第２の酸化膜”よりなる３層構造の絶縁手段と、 電荷転送電極を備え、該電極すべての電荷転送電極下の
前記“第１の酸化膜−窒化膜”の界面、もしくは、前記
“窒化膜−第２の酸化膜”の界面に、同一の固定的な電
荷を蓄積することにより、前記電荷転送電極下に所望の
深さの電位井戸を形成する手段と、を備えていることを
特徴とする電荷転送装置。 - 【請求項２】 第１導電型半導体層の一主表面上に形成
され、かつ相互に近接配置された“第１の絶縁膜−浮遊
電極−第２の絶縁膜”よりなる３層構造の絶縁手段と、 電荷転送電極を備え、該電極すベての電荷転送電極下の
前記“浮遊電極”に、同一の固定的な電荷を蓄積するこ
とにより、前記電荷転送電極下に所望の深さの電位井戸
を形成する手段と、を備えていることを特徴とする電荷
転送装置。 - 【請求項３】 前記第１導電型半導体層の一主表面内に
第２導電型半導体領域が形成されていることを特徴とす
る請求項１または２記載の電荷転送装置。 - 【請求項４】 前記すべての電荷転送電極下の絶縁手段
中に、半導体基板側から前記電荷転送電極方向へ電荷を
注入することで同一の固定的な電荷を蓄積することを特
徴とする請求項１〜３のいずれかに記載の電荷転送装
置。 - 【請求項５】 前記すべての電荷転送電極下の絶縁手段
中に、電荷転送電極側から半導体基板方向へ電荷を注入
することで同一の固定的な電荷を蓄積することを特徴と
する請求項１〜３のいずれかに記載の電荷転送装置。 - 【請求項６】 前記第１導電型半導体層の一主表面内に
形成された埋め込みチャンネルとなる反対導電型半導体
層を蓄積状態としたうえで、前記すべての電荷転送電極
下の絶縁手段中に電荷を注入することで同一の固定的な
電荷を蓄積することを特徴とする請求項３〜５のいずれ
かに記載の電荷転送装置。 - 【請求項７】 (1) 第１導電型半導体層の表面に、第１
の酸化膜，窒化膜，第２の酸化膜を順次積層して絶縁手
段を形成する第１の工程と、(2) 該絶縁手段の表面に、
相互に近接する電荷転送電極を形成する第２の工程と、
(3) 該電荷転送電極を、層間絶縁膜を介して、金属配線
により接続する第３の工程と、(4) 前記すべての電荷転
送電極下の“第１の酸化膜−窒化膜”の界面、もしく
は、“窒化膜−第２の酸化膜”の界面に、同一の固定的
な電荷を蓄積する第４の工程と、を含むことを特徴とす
る電荷転送装置の製造方法。 - 【請求項８】 (1) 第１導電型半導体層の表面に、第１
の絶縁膜，浮遊電極，第２の絶縁膜を順次積層して絶縁
手段を形成する第１の工程と、(2) 該絶縁手段の表面
に、相互に近接する電荷転送電極を形成する第２の工程
と、(3) 該電荷転送電極を、層間絶縁膜を介して、金属
配線により接続する第３の工程と、(4) 前記すべての電
荷転送電極下の浮遊電極に、同一の固定的な電荷を蓄積
する第４の工程と、を含むことを特徴とする電荷転送装
置の製造方法。 - 【請求項９】 前記第１導電型半導体層の表面に第２導
電型半導体領域を形成する工程を有することを特徴とす
る請求項７または８記載の電荷転送装置の製造方法。 - 【請求項１０】 前記第１導電型半導体層を、反対導電
型半導体基板の一主表面に形成することを特徴とする請
求項７〜９のいずれかに記載の電荷転送装置の製造方
法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08305392A JP3077608B2 (ja) | 1996-11-15 | 1996-11-15 | 電荷転送装置およびその製造方法 |
| KR1019970060207A KR100265265B1 (ko) | 1996-11-15 | 1997-11-15 | 반도체 전하 전송 장치 및 그 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08305392A JP3077608B2 (ja) | 1996-11-15 | 1996-11-15 | 電荷転送装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10150184A true JPH10150184A (ja) | 1998-06-02 |
| JP3077608B2 JP3077608B2 (ja) | 2000-08-14 |
Family
ID=17944577
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08305392A Expired - Fee Related JP3077608B2 (ja) | 1996-11-15 | 1996-11-15 | 電荷転送装置およびその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP3077608B2 (ja) |
| KR (1) | KR100265265B1 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006054263A (ja) * | 2004-08-10 | 2006-02-23 | Sony Corp | 固体撮像装置およびその製造方法 |
| JP2009278129A (ja) * | 2009-08-17 | 2009-11-26 | Sony Corp | 固体撮像装置およびその製造方法 |
| US7863076B2 (en) | 2007-05-29 | 2011-01-04 | Sony Corporation | Solid-state image pickup device, method for making same, and image pickup apparatus |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102609993B1 (ko) * | 2017-01-19 | 2023-12-06 | 에스케이하이닉스 주식회사 | 이미지 센서 및 그 제조방법 |
-
1996
- 1996-11-15 JP JP08305392A patent/JP3077608B2/ja not_active Expired - Fee Related
-
1997
- 1997-11-15 KR KR1019970060207A patent/KR100265265B1/ko not_active IP Right Cessation
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006054263A (ja) * | 2004-08-10 | 2006-02-23 | Sony Corp | 固体撮像装置およびその製造方法 |
| US7737520B2 (en) | 2004-08-10 | 2010-06-15 | Sony Corporation | Solid-state imaging device and camera implementing the same |
| US7998778B2 (en) | 2004-08-10 | 2011-08-16 | Sony Corporation | Method of producing a solid-state imaging device |
| US8008108B2 (en) | 2004-08-10 | 2011-08-30 | Sony Corporation | Solid-state imaging device, method of producing the same, and camera |
| US8349638B2 (en) | 2004-08-10 | 2013-01-08 | Sony Corporation | Method of manufacturing back illuminated solid-state imaging device with improved transmittance of visible light |
| US8669634B2 (en) | 2004-08-10 | 2014-03-11 | Sony Corporation | Solid-state imaging device with a hole storage layer |
| US7863076B2 (en) | 2007-05-29 | 2011-01-04 | Sony Corporation | Solid-state image pickup device, method for making same, and image pickup apparatus |
| JP2009278129A (ja) * | 2009-08-17 | 2009-11-26 | Sony Corp | 固体撮像装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3077608B2 (ja) | 2000-08-14 |
| KR100265265B1 (ko) | 2000-10-02 |
| KR19980042462A (ko) | 1998-08-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5289022A (en) | CCD shift register having a plurality of storage regions and transfer regions therein | |
| JPH08181300A (ja) | 撮像デバイス | |
| JP3119586B2 (ja) | 電荷転送装置及びその製造方法 | |
| JP3077608B2 (ja) | 電荷転送装置およびその製造方法 | |
| US5019884A (en) | Charge transfer device | |
| JPH0730102A (ja) | 電荷結合装置 | |
| JPH06120262A (ja) | 電荷転送装置 | |
| US6891243B2 (en) | Solid-state image pick-up device | |
| JPS6318344B2 (ja) | ||
| JPH06140442A (ja) | 電荷転送装置 | |
| CA1101548A (en) | Two phase charge coupled devices employing fixed charge for creating asymmetrical potential wells | |
| JPH0661469A (ja) | Ｃｃｄ映像素子 | |
| JPS62126671A (ja) | 電荷転送装置 | |
| JP2877183B2 (ja) | 電荷転送装置 | |
| JP2911146B2 (ja) | 半導体装置 | |
| JP3075348B2 (ja) | 半導体素子とその製造方法 | |
| JP3206009B2 (ja) | 電荷結合素子及びその製造方法並びに駆動方法 | |
| JPH09312390A (ja) | 電荷転送装置とその製造方法 | |
| KR920001398B1 (ko) | Ccd형 이미지 센서 | |
| JP2747328B2 (ja) | 電荷転送素子 | |
| JPH0417341A (ja) | 半導体装置 | |
| JP2723063B2 (ja) | 電荷転送装置 | |
| JPH036838A (ja) | 電荷転送素子 | |
| JPS61294864A (ja) | 電荷転送装置 | |
| JPH0697207A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080616 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090616 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |