JPH10149691A - マイクロプロセッサシステム及びその通信方法 - Google Patents
マイクロプロセッサシステム及びその通信方法Info
- Publication number
- JPH10149691A JPH10149691A JP30465496A JP30465496A JPH10149691A JP H10149691 A JPH10149691 A JP H10149691A JP 30465496 A JP30465496 A JP 30465496A JP 30465496 A JP30465496 A JP 30465496A JP H10149691 A JPH10149691 A JP H10149691A
- Authority
- JP
- Japan
- Prior art keywords
- communication
- communication protocol
- microprocessor
- storage
- contents
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Memory System (AREA)
- Read Only Memory (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】
【課題】 この発明は、記憶装置の書き込み作業の簡略
化ならびに書き込み時間の短縮化を図ったマイクロプロ
セッサシステム及びその通信方法を提供することを課題
とする。 【解決手段】 この発明は、ＥＥＰＲＯＭ２とマイクロ
プロセッサ５との間で第１の通信プロトコルをサポート
するマイクロプロセッサ５のシリアルインターフェース
７を介してＥＥＰＲＯＭ２又はＲＡＭ４の記憶内容が通
信され、マイクロプロセッサ５と外部通信装置６との間
で第２の通信プロトコルをサポートするマイクロプロセ
ッサ５のシリアルインターフェース７を介してＲＡＭ４
又は外部通信装置６の通信データが通信されてなる。
化ならびに書き込み時間の短縮化を図ったマイクロプロ
セッサシステム及びその通信方法を提供することを課題
とする。 【解決手段】 この発明は、ＥＥＰＲＯＭ２とマイクロ
プロセッサ５との間で第１の通信プロトコルをサポート
するマイクロプロセッサ５のシリアルインターフェース
７を介してＥＥＰＲＯＭ２又はＲＡＭ４の記憶内容が通
信され、マイクロプロセッサ５と外部通信装置６との間
で第２の通信プロトコルをサポートするマイクロプロセ
ッサ５のシリアルインターフェース７を介してＲＡＭ４
又は外部通信装置６の通信データが通信されてなる。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、複数の通信プロ
トコルをサポートするマイクロプロセッサシステム及び
その通信方法に関する。
トコルをサポートするマイクロプロセッサシステム及び
その通信方法に関する。
【０００２】
【従来の技術】従来、この種のシステムの通信方法とし
ては、例えば図２に示すものある。
ては、例えば図２に示すものある。
【０００３】図２はマイクロコンピュータ（図示せず）
に接続されたモニターシステムの概略構成を示す図であ
り、モニターシステム１１は制御中枢となるマイクロプ
ロセッサ１２と、モニターの画面表示に必要となる情報
を不揮発に記憶する第１のＥＥＰＲＯＭ（電気的消去書
込み可能リード・オンリー・メモリ）１３と、モニター
の表示可能な表示モードに関する情報を不揮発に記憶す
る第２のＥＥＰＲＯＭ１４を備えて構成されている。
に接続されたモニターシステムの概略構成を示す図であ
り、モニターシステム１１は制御中枢となるマイクロプ
ロセッサ１２と、モニターの画面表示に必要となる情報
を不揮発に記憶する第１のＥＥＰＲＯＭ（電気的消去書
込み可能リード・オンリー・メモリ）１３と、モニター
の表示可能な表示モードに関する情報を不揮発に記憶す
る第２のＥＥＰＲＯＭ１４を備えて構成されている。
【０００４】このような構成において、マイクロプロセ
ッサ１２と第１のＥＥＰＲＯＭ１３との間では、マイク
ロプロセッサ１２がサポートする例えばＩ２ＣＢＵＳや
８ビット同期式ＳＩＯといった第１の通信プロトコルの
シルアルインターフェースを介して通信が行われる。一
方、第２のＥＥＰＲＯＭ１４とマイクロコンピュータの
例えばＶＧＡカード等の外部通信装置１５との間では、
マイクロプロセッサ１２とＥＥＰＲＯＭ１３との間の第
１の通信プロトコルとは異なる例えばＩ２ＣＢＵＳや８
ビット同期式ＳＩＯといった第２のＥＥＰＲＯＭ１４が
サポートする第２の通信プロトコルのシルアルインター
フェースを介して通信が行われる。
ッサ１２と第１のＥＥＰＲＯＭ１３との間では、マイク
ロプロセッサ１２がサポートする例えばＩ２ＣＢＵＳや
８ビット同期式ＳＩＯといった第１の通信プロトコルの
シルアルインターフェースを介して通信が行われる。一
方、第２のＥＥＰＲＯＭ１４とマイクロコンピュータの
例えばＶＧＡカード等の外部通信装置１５との間では、
マイクロプロセッサ１２とＥＥＰＲＯＭ１３との間の第
１の通信プロトコルとは異なる例えばＩ２ＣＢＵＳや８
ビット同期式ＳＩＯといった第２のＥＥＰＲＯＭ１４が
サポートする第２の通信プロトコルのシルアルインター
フェースを介して通信が行われる。
【０００５】第１のＥＥＰＲＯＭ１３及び第２のＥＥＰ
ＲＯＭ１４の初期記憶内容は、外部のＥＥＰＲＯＭの書
込み装置１６により送信され、ここで第１のＥＥＰＲＯ
Ｍ１３に対する書込みは第１の通信プロトコルにより行
われ、第２のＥＥＰＲＯＭ１４に対する書込みは第２の
通信プロトコルにより行われる。このため、書込み装置
１６は２つのそれぞれ異なる通信プロトコルをサポート
しなければならなかった。また、転送スピードが１００
ＫＨｚのＩ２ＣＢＵＳの通信プロトコルと転送スピード
が２５０ＫＨｚのＳＩＯの通信プロトコルを第１又は第
２の通信プロトコルとすると、一方の通信プロトコルの
転送スピードが他方に比べて遅いため、ＥＥＰＲＯＭの
書き込みに時間がかかっていた。
ＲＯＭ１４の初期記憶内容は、外部のＥＥＰＲＯＭの書
込み装置１６により送信され、ここで第１のＥＥＰＲＯ
Ｍ１３に対する書込みは第１の通信プロトコルにより行
われ、第２のＥＥＰＲＯＭ１４に対する書込みは第２の
通信プロトコルにより行われる。このため、書込み装置
１６は２つのそれぞれ異なる通信プロトコルをサポート
しなければならなかった。また、転送スピードが１００
ＫＨｚのＩ２ＣＢＵＳの通信プロトコルと転送スピード
が２５０ＫＨｚのＳＩＯの通信プロトコルを第１又は第
２の通信プロトコルとすると、一方の通信プロトコルの
転送スピードが他方に比べて遅いため、ＥＥＰＲＯＭの
書き込みに時間がかかっていた。
【０００６】図３は上記と同様なシステムの他の従来例
を示す図である。
を示す図である。
【０００７】図３に示す従来例は、図２に示す構成に対
して、図２に示す第２のＥＥＰＲＯＭ１４をマイクロプ
ロセッサ１２に内蔵するようにしたものであり、他の構
成は図２と同様である。
して、図２に示す第２のＥＥＰＲＯＭ１４をマイクロプ
ロセッサ１２に内蔵するようにしたものであり、他の構
成は図２と同様である。
【０００８】このような構成では、上記不具合に加え
て、マイクロプロセッサ１２に第２のＥＥＰＲＯＭ１４
を作り込むためマイクロプロセッサ１２の生産工程が長
くなり、図２に示すようにマイクロプロセッサ１２と第
１のＥＥＰＲＯＭ１３が搭載されたボードに第２のＥＥ
ＰＲＯＭ１４を取り付ける構成に比べて、製造に日数が
かかっていた。
て、マイクロプロセッサ１２に第２のＥＥＰＲＯＭ１４
を作り込むためマイクロプロセッサ１２の生産工程が長
くなり、図２に示すようにマイクロプロセッサ１２と第
１のＥＥＰＲＯＭ１３が搭載されたボードに第２のＥＥ
ＰＲＯＭ１４を取り付ける構成に比べて、製造に日数が
かかっていた。
【０００９】
【発明が解決しようとする課題】以上説明したように、
従来のマイクロプロセッサシステム及びその通信方法に
あっては、複数の異なる通信プロトコルにより記憶内容
を不揮発に記憶し、マイクロプロセッサが一部の通信プ
ロトコルだけをサポートしているため、記憶内容をそれ
ぞれ対応した通信プロトコルによってＥＥＰＲＯＭに書
き込まなければならなかった。
従来のマイクロプロセッサシステム及びその通信方法に
あっては、複数の異なる通信プロトコルにより記憶内容
を不揮発に記憶し、マイクロプロセッサが一部の通信プ
ロトコルだけをサポートしているため、記憶内容をそれ
ぞれ対応した通信プロトコルによってＥＥＰＲＯＭに書
き込まなければならなかった。
【００１０】このため、ＥＥＰＲＯＭに記憶内容を書き
込むためには、それぞれの通信プロトコルをサポートし
た書き込み装置が必要になっていた。また、それぞれの
通信プロトコルで記憶内容を書き込まなければならない
ため、書き込みに手間と時間がかかり、生産工程が長く
なるとともに繁雑になるといった不具合を招いていた。
込むためには、それぞれの通信プロトコルをサポートし
た書き込み装置が必要になっていた。また、それぞれの
通信プロトコルで記憶内容を書き込まなければならない
ため、書き込みに手間と時間がかかり、生産工程が長く
なるとともに繁雑になるといった不具合を招いていた。
【００１１】そこで、この発明は、上記に鑑みてなされ
たものであり、その目的とするところは、不揮発性記憶
装置の書き込み作業の簡略化ならびに書き込み時間の短
縮化を図ったマイクロプロセッサシステム及びその通信
方法を提供することにある。
たものであり、その目的とするところは、不揮発性記憶
装置の書き込み作業の簡略化ならびに書き込み時間の短
縮化を図ったマイクロプロセッサシステム及びその通信
方法を提供することにある。
【００１２】
【課題を解決するための手段】上記目的を達成するため
に、請求項１記載の発明は、第１の通信プロトコルによ
って外部から消去又は書き込みが電気的方法で選択的に
行われる記憶内容を保持し、第１の通信プロトコルによ
って記憶内容が通信される第１の記憶装置と、第１の通
信プロトコルならびに第１の通信プロトコルとは異なる
外部通信装置の通信プロトコルを含む複数の異なる通信
プロトコルをサポートするシリアルインターフェース
と、前記第１の記憶装置の記憶内容又は外部通信装置と
の間で通信される通信データを記憶する第２の記憶装置
を備えたマイクロプロセッサを有することを特徴とす
る。
に、請求項１記載の発明は、第１の通信プロトコルによ
って外部から消去又は書き込みが電気的方法で選択的に
行われる記憶内容を保持し、第１の通信プロトコルによ
って記憶内容が通信される第１の記憶装置と、第１の通
信プロトコルならびに第１の通信プロトコルとは異なる
外部通信装置の通信プロトコルを含む複数の異なる通信
プロトコルをサポートするシリアルインターフェース
と、前記第１の記憶装置の記憶内容又は外部通信装置と
の間で通信される通信データを記憶する第２の記憶装置
を備えたマイクロプロセッサを有することを特徴とす
る。
【００１３】請求項２記載の発明は、第１の記憶装置と
マイクロプロセッサとの間で第１の通信プロトコルをサ
ポートするシリアルインターフェースを介して前記第１
の記憶装置の記憶内容又は前記マイクロプロセッサの第
２の記憶装置の記憶内容を第１の通信プロトコルによっ
て通信し、前記マイクロプロセッサと外部通信装置との
間で前記外部通信装置の通信プロトコルをサポートする
前記シリアルインターフェースを介して前記マイクロプ
ロセッサの第２の記憶装置の記憶内容又は前記外部通信
装置の通信データを前記外部通信装置の通信プロトコル
により通信することを特徴とする。
マイクロプロセッサとの間で第１の通信プロトコルをサ
ポートするシリアルインターフェースを介して前記第１
の記憶装置の記憶内容又は前記マイクロプロセッサの第
２の記憶装置の記憶内容を第１の通信プロトコルによっ
て通信し、前記マイクロプロセッサと外部通信装置との
間で前記外部通信装置の通信プロトコルをサポートする
前記シリアルインターフェースを介して前記マイクロプ
ロセッサの第２の記憶装置の記憶内容又は前記外部通信
装置の通信データを前記外部通信装置の通信プロトコル
により通信することを特徴とする。
【００１４】請求項３記載の発明は、マイクロコンピュ
ータに接続されてマイクロコンピュータの操作により画
面表示されるモニターシステムの画面表示に必要となる
情報を不揮発に記憶し、第１の通信プロトコルによって
外部から記憶内容の消去又は書き込みが電気的方法で選
択的に行われ、第１の通信プロトコルによって記憶内容
が通信されるＥＥＰＲＯＭ（電気的消去書込み可能リー
ド・オンリー・メモリ）と、第１の通信プロトコルなら
びに前記マイクロコンピュータに含まれる外部通信装置
の第２の通信プロトコルを含む複数の異なる通信プロト
コルをサポートするシリアルインターフェースと、前記
外部通信装置との間で通信される前記モニターシステム
が表示可能な表示モードを表わす通信データ又は前記Ｅ
ＥＰＲＯＭの記憶内容を記憶するＲＡＭ（ランダム・ア
クセス・メモリ）を備えたマイクロプロセッサを有する
ことを特徴とする。
ータに接続されてマイクロコンピュータの操作により画
面表示されるモニターシステムの画面表示に必要となる
情報を不揮発に記憶し、第１の通信プロトコルによって
外部から記憶内容の消去又は書き込みが電気的方法で選
択的に行われ、第１の通信プロトコルによって記憶内容
が通信されるＥＥＰＲＯＭ（電気的消去書込み可能リー
ド・オンリー・メモリ）と、第１の通信プロトコルなら
びに前記マイクロコンピュータに含まれる外部通信装置
の第２の通信プロトコルを含む複数の異なる通信プロト
コルをサポートするシリアルインターフェースと、前記
外部通信装置との間で通信される前記モニターシステム
が表示可能な表示モードを表わす通信データ又は前記Ｅ
ＥＰＲＯＭの記憶内容を記憶するＲＡＭ（ランダム・ア
クセス・メモリ）を備えたマイクロプロセッサを有する
ことを特徴とする。
【００１５】請求項４記載の発明は、ＥＥＰＲＯＭとマ
イクロプロセッサとの間で第１の通信プロトコルをサポ
ートするシリアルインターフェースを介して前記ＥＥＰ
ＲＯＭの記憶内容又はＲＡＭの記憶内容を第１の通信プ
ロトコルで通信し、前記マイクロプロセッサと外部通信
装置との間で第２の通信プロトコルをサポートする前記
シリアルインターフェースを介して前記ＲＡＭの記憶内
容又は前記外部通信装置の通信データを第２の通信プロ
トコルにより通信することを特徴とする。
イクロプロセッサとの間で第１の通信プロトコルをサポ
ートするシリアルインターフェースを介して前記ＥＥＰ
ＲＯＭの記憶内容又はＲＡＭの記憶内容を第１の通信プ
ロトコルで通信し、前記マイクロプロセッサと外部通信
装置との間で第２の通信プロトコルをサポートする前記
シリアルインターフェースを介して前記ＲＡＭの記憶内
容又は前記外部通信装置の通信データを第２の通信プロ
トコルにより通信することを特徴とする。
【００１６】
【発明の実施の形態】以下、図面を用いてこの発明の実
施の形態を説明する。
施の形態を説明する。
【００１７】図１は請求項１，２，３又は４記載の発明
の一実施形態に係わるマイクロプロセッサシステム及び
その通信方法を実現する構成を示す図である。
の一実施形態に係わるマイクロプロセッサシステム及び
その通信方法を実現する構成を示す図である。
【００１８】図１において、この実施形態は、マイクロ
コンピュータ（図示せず）に接続されてマイクロコンピ
ュータの操作により画面表示されるモニターシステム１
の画面表示に必要となる情報を不揮発に記憶し、第１の
通信プロトコルによって外部から記憶内容の消去又は書
き込みが電気的方法で選択的に行われ、第１の通信プロ
トコルによって記憶内容が通信されるＥＥＰＲＯＭ（電
気的消去書込み可能リード・オンリー・メモリ）２と、
第１の通信プロトコルならびにマイクロコンピュータに
含まれるＶＧＡカード等の外部通信装置３の第２の通信
プロトコルを含む複数の異なる通信プロトロルをサポー
トするシリアルインターフェース７と、外部通信装置３
との間で通信されるモニターシステム１が表示可能な表
示モードを表わす通信データ又はＥＥＰＲＯＭ２の記憶
内容を記憶するＲＡＭ（ランダム・アクセス・メモリ）
４を備えたマイクロプロセッサ５を有している。
コンピュータ（図示せず）に接続されてマイクロコンピ
ュータの操作により画面表示されるモニターシステム１
の画面表示に必要となる情報を不揮発に記憶し、第１の
通信プロトコルによって外部から記憶内容の消去又は書
き込みが電気的方法で選択的に行われ、第１の通信プロ
トコルによって記憶内容が通信されるＥＥＰＲＯＭ（電
気的消去書込み可能リード・オンリー・メモリ）２と、
第１の通信プロトコルならびにマイクロコンピュータに
含まれるＶＧＡカード等の外部通信装置３の第２の通信
プロトコルを含む複数の異なる通信プロトロルをサポー
トするシリアルインターフェース７と、外部通信装置３
との間で通信されるモニターシステム１が表示可能な表
示モードを表わす通信データ又はＥＥＰＲＯＭ２の記憶
内容を記憶するＲＡＭ（ランダム・アクセス・メモリ）
４を備えたマイクロプロセッサ５を有している。
【００１９】このような構成において、ＥＥＰＲＯＭ２
とマイクロプロセッサ５との間で第１の通信プロトコル
をサポートするマイクロプロセッサ５のシリアルインタ
ーフェース７を介してＥＥＰＲＯＭ２の記憶内容又はＲ
ＡＭ４の記憶内容が第１の通信プロトコルで通信され、
マイクロプロセッサ５と外部通信装置３との間で第２の
通信プロトコルをサポートするマイクロプロセッサ５の
シリアルインターフェース７を介してＲＡＭ４の記憶内
容又は外部通信装置３の通信データが第２の通信プロト
コルにより通信される。
とマイクロプロセッサ５との間で第１の通信プロトコル
をサポートするマイクロプロセッサ５のシリアルインタ
ーフェース７を介してＥＥＰＲＯＭ２の記憶内容又はＲ
ＡＭ４の記憶内容が第１の通信プロトコルで通信され、
マイクロプロセッサ５と外部通信装置３との間で第２の
通信プロトコルをサポートするマイクロプロセッサ５の
シリアルインターフェース７を介してＲＡＭ４の記憶内
容又は外部通信装置３の通信データが第２の通信プロト
コルにより通信される。
【００２０】このようなマイクロプロセッサシステム及
びその通信方法において、ＥＥＰＲＯＭ２の初期記憶内
容は、ＥＥＰＲＯＭの書き込み装置６又はマイクロプロ
セッサ５により書き込まれる。このため、書き込み装置
６は、ＥＥＰＲＯＭ２の第１の通信プロトコルだけをサ
ポートすればよく、書き込み装置６の簡単化を図ること
ができる。また、製造段階において第１の通信プロトコ
ルでＥＥＰＲＯＭ２の初期記憶内容を書き込めばよいの
で、書き込み作業が簡略化され、書き込み時間も短縮さ
れる。さらに、例えばＩ２ＣＢＵＳやＳＩＯといった通
信プロトコルの内、Ｉ２ＣＢＵＳよりも転送速度が速い
ＳＩＯの通信プロトコルを用いれば、書き込み時間をよ
り一層短縮することができる。また、従来のように、通
信プロトコルのそれぞれ異なるインターフェースを備え
たＥＥＰＲＯＭを用意する必要がなく、ＥＥＰＲＯＭを
１つ用意すればよい。
びその通信方法において、ＥＥＰＲＯＭ２の初期記憶内
容は、ＥＥＰＲＯＭの書き込み装置６又はマイクロプロ
セッサ５により書き込まれる。このため、書き込み装置
６は、ＥＥＰＲＯＭ２の第１の通信プロトコルだけをサ
ポートすればよく、書き込み装置６の簡単化を図ること
ができる。また、製造段階において第１の通信プロトコ
ルでＥＥＰＲＯＭ２の初期記憶内容を書き込めばよいの
で、書き込み作業が簡略化され、書き込み時間も短縮さ
れる。さらに、例えばＩ２ＣＢＵＳやＳＩＯといった通
信プロトコルの内、Ｉ２ＣＢＵＳよりも転送速度が速い
ＳＩＯの通信プロトコルを用いれば、書き込み時間をよ
り一層短縮することができる。また、従来のように、通
信プロトコルのそれぞれ異なるインターフェースを備え
たＥＥＰＲＯＭを用意する必要がなく、ＥＥＰＲＯＭを
１つ用意すればよい。
【００２１】
【発明の効果】以上説明したように、この発明によれ
ば、記憶装置の書き込み作業を簡略化し、かつ書き込み
時間の短縮化を図り、生産工程の省力化を達成すること
ができる。
ば、記憶装置の書き込み作業を簡略化し、かつ書き込み
時間の短縮化を図り、生産工程の省力化を達成すること
ができる。
【図１】請求項１，２，３又は４記載の発明の一実施形
態に係わるマイクロプロセッサシステム及びその通信方
法の構成を示す図である。
態に係わるマイクロプロセッサシステム及びその通信方
法の構成を示す図である。
【図２】従来のマイクロプロセッサシステムの通信方法
を実現する構成を示す図である。
を実現する構成を示す図である。
【図３】従来のマイクロプロセッサシステムの通信方法
を実現する他の構成を示す図である。
を実現する他の構成を示す図である。
１，１１ モニターシステム ２，１３，１４ ＥＥＰＲＯＭ ３，１５ 外部通信装置 ４ ＲＡＭ ５，１２ マイクロプロセッサ ６，１６ 書き込み装置 ７ シルアルインターフェース
Claims (4)
- 【請求項１】 第１の通信プロトコルによって外部から
消去又は書き込みが電気的方法で選択的に行われる記憶
内容を保持し、第１の通信プロトコルによって記憶内容
が通信される第１の記憶装置と、 第１の通信プロトコルならびに第１の通信プロトコルと
は異なる外部通信装置の通信プロトコルを含む複数の異
なる通信プロトコルをサポートするシリアルインターフ
ェースと、前記第１の記憶装置の記憶内容又は前記外部
通信装置との間で通信される通信データを記憶する第２
の記憶装置を備えたマイクロプロセッサを有することを
特徴とするマイクロプロセッサシステム。 - 【請求項２】 第１の記憶装置とマイクロプロセッサと
の間で第１の通信プロトコルをサポートするシリアルイ
ンターフェースを介して前記第１の記憶装置の記憶内容
又は前記マイクロプロセッサの第２の記憶装置の記憶内
容を第１の通信プロトコルによって通信し、前記マイク
ロプロセッサと外部通信装置との間で前記外部通信装置
の通信プロトコルをサポートする前記シリアルインター
フェースを介して前記マイクロプロセッサの第２の記憶
装置の記憶内容又は前記外部通信装置の通信データを前
記外部通信装置の通信プロトコルにより通信することを
特徴とするマイクロプロセッサシステムの通信方法。 - 【請求項３】 マイクロコンピュータに接続されてマイ
クロコンピュータの操作により画面表示されるモニター
システムの画面表示に必要となる情報を不揮発に記憶
し、第１の通信プロトコルによって外部から記憶内容の
消去又は書き込みが電気的方法で選択的に行われ、第１
の通信プロトコルによって記憶内容が通信されるＥＥＰ
ＲＯＭ（電気的消去書込み可能リード・オンリー・メモ
リ）と、第１の通信プロトコルならびに前記マイクロコ
ンピュータに含まれる外部通信装置の第２の通信プロト
コルを含む複数の異なる通信プロトコルをサポートする
シリアルインターフェースと、前記外部通信装置との間
で通信される前記モニターシステムが表示可能な表示モ
ードを表わす通信データ又は前記ＥＥＰＲＯＭの記憶内
容を記憶するＲＡＭ（ランダム・アクセス・メモリ）を
備えたマイクロプロセッサを有することを特徴とするマ
イクロプロセッサシステム。 - 【請求項４】 ＥＥＰＲＯＭとマイクロプロセッサとの
間で第１の通信プロトコルをサポートするシリアルイン
ターフェースを介して前記ＥＥＰＲＯＭの記憶内容又は
ＲＡＭの記憶内容を第１の通信プロトコルで通信し、前
記マイクロプロセッサと外部通信装置との間で第２の通
信プロトコルをサポートする前記シリアルインターフェ
ースを介して前記ＲＡＭの記憶内容又は前記外部通信装
置の通信データを第２の通信プロトコルにより通信する
ことを特徴とするマイクロプロセッサシステムの通信方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30465496A JPH10149691A (ja) | 1996-11-15 | 1996-11-15 | マイクロプロセッサシステム及びその通信方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30465496A JPH10149691A (ja) | 1996-11-15 | 1996-11-15 | マイクロプロセッサシステム及びその通信方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10149691A true JPH10149691A (ja) | 1998-06-02 |
Family
ID=17935634
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30465496A Pending JPH10149691A (ja) | 1996-11-15 | 1996-11-15 | マイクロプロセッサシステム及びその通信方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10149691A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002149491A (ja) * | 2000-08-17 | 2002-05-24 | Koninkl Philips Electronics Nv | プロセッサメモリシステム |
-
1996
- 1996-11-15 JP JP30465496A patent/JPH10149691A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002149491A (ja) * | 2000-08-17 | 2002-05-24 | Koninkl Philips Electronics Nv | プロセッサメモリシステム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05327582A (ja) | 携帯電話機のプログラムメモリ書き替え方式 | |
| KR100408021B1 (ko) | 엘씨디 시스템의 인터페이스 장치 및 방법 | |
| JPS63223901A (ja) | 車載制御装置 | |
| JPH09282862A (ja) | メモリカード | |
| JP2001344148A (ja) | ブートブロックフラッシュメモリ制御回路、およびそれを備えたｉｃメモリカードと半導体記憶装置、並びにブートブロックフラッシュメモリの消去方法 | |
| JPH10149691A (ja) | マイクロプロセッサシステム及びその通信方法 | |
| US5987534A (en) | Radio selective paging receiver provided with an I/O memory card which can be easily upgraded to include new attributes | |
| JPH06348504A (ja) | マイクロプロセッサシステム | |
| JP2002007221A (ja) | フラッシュメモリの書込み保証回数の増加方法 | |
| JPH1074072A (ja) | 表示装置及びその制御方法 | |
| JPH11328089A (ja) | Ｐｃｉバスインタフェース用デバイスにおけるｉｄ情報書き込み回路 | |
| JPH10283172A (ja) | フラッシュｒｏｍデータ書き換え方式 | |
| JPH1050086A (ja) | Ｅｅｐｒｏｍを有するマイクロコンピュータ及びその書換方法 | |
| JPH0548884B2 (ja) | ||
| JPH11353153A (ja) | レジスタ設定回路 | |
| JP2968636B2 (ja) | マイクロコンピュータ | |
| JP2000285686A (ja) | 不揮発性メモリの書き込み回路 | |
| JPH03256128A (ja) | プログラムロード方法 | |
| JPH0227677B2 (ja) | ||
| JP2000250747A (ja) | マイクロコンピュータのプログラム書き換え方法とマイクロコンピュータとそれを用いたオーディオ装置 | |
| JPH11175499A (ja) | マイクロプロセッサ | |
| JPH11119739A (ja) | 表示データの記憶装置 | |
| JP2000339212A (ja) | 不揮発性メモリのデータ変更方法 | |
| JPH11301067A (ja) | プリンタ | |
| JPH11175498A (ja) | マイクロプロセッサ |