JPH10143115A - アクティブマトリクス型画像表示装置 - Google Patents

アクティブマトリクス型画像表示装置

Info

Publication number
JPH10143115A
JPH10143115A JP29911096A JP29911096A JPH10143115A JP H10143115 A JPH10143115 A JP H10143115A JP 29911096 A JP29911096 A JP 29911096A JP 29911096 A JP29911096 A JP 29911096A JP H10143115 A JPH10143115 A JP H10143115A
Authority
JP
Japan
Prior art keywords
pixel data
sampling
period
video signal
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP29911096A
Other languages
English (en)
Inventor
Osamu Sasaki
修 佐々木
Yutaka Yoneda
裕 米田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP29911096A priority Critical patent/JPH10143115A/ja
Publication of JPH10143115A publication Critical patent/JPH10143115A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

(57)【要約】 【課題】 各サンプリング信号間の時間間隔を調整する
ことができ、表示画面の両側で、画像の濃度や解像度が
同一となるアクティブマトリクス型画像表示装置を提供
する。 【解決手段】 複数の画素をマトリクス状に配列し、映
像信号を各バスライン3,4に振り分けて伝送し、各バ
スライン3,4上の映像信号を各スイッチング素子10
5を通じて順次読み出し、この映像信号の各画素データ
を各画素に割り当てる。各オン期間は、各スイッチング
素子105によって映像信号が読み出されるそれぞれの
期間である。映像信号の各画素データのうちの各バスラ
イン3,4上で伝送する距離が長いもの程、オン期間を
長くして、各画素データのサンプリングを確実に行う。
また、各オン期間の間に、各時間間隔を挿入し、各バス
ライン3,4上での伝送距離が長いもの程、時間間隔を
長くすれば、その伝送距離にかかわらず、クロストーク
が低減される。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、複数の画素をマ
トリクス状に配列し、これらの画素に映像信号を割り当
て伝送して、これらの画素を駆動し、これにより画像を
表示するアクティブマトリクス型画像表示装置に関す
る。
【0002】
【従来の技術】この種のアクティブマトリクス型画像表
装置は、例えば図7に示す様なものであって、データバ
スライン駆動回路101、走査信号駆動回路102、及
び表示部103等を備えている。
【0003】データバスライン駆動回路101は、シフ
トレジスタ104、各サンプリングスイッチング素子1
05、及び各サンプリングコンデンサ106等からな
る。シフトレジスタ104は、クロック信号CK等を入力
し、このクロック信号CKに同期して、図8に示す様な各
サンプリング信号Sam1,Sam2, ……を各サンプリングス
イッチング素子105に順次加える。また、共通バスラ
イン107には、各走査毎に、図8に示す様な一走査分
の映像信号が伝送される。各サンプリングスイッチング
素子105は、各サンプリング信号Sam1,Sam2, ……を
順次入力してオンとなり、共通バスライン107上の映
像信号を順次取り込んで、この映像信号の各画素データ
D1,D2,……を各データバスライン108に割り当てて
送り出し、この映像信号の各画素データD1,D2,……を
各サンプリングコンデンサ106に書き込む。
【0004】一方、走査信号駆動回路102は、主にシ
フトレジスタから構成されており、各走査の度に、各ゲ
ートバスライン109を順次選択し、選択したゲートバ
スライン109に走査信号を送出する。
【0005】表示部103では、各データバスライン1
08と各ゲートバスライン109が交差しており、それ
ぞれの交差部位に、各画素111を設けて、これらの画
素111をマトリクス状に配し、これらの画素111毎
に、薄膜トランジスタ(以下TFTと称する)112を
設けている。これらの画素111のTFT112は、水
平方向の各列に分けられ、各列毎に、一列の各TFT1
12のゲートを1つのゲートバスライン109に接続し
ている。また、これらのTFT112のドレインには、
画素電極と対向電極(図示せず)間の画素容量113、
及び補助容量114を接続している。
【0006】走査信号駆動回路102は、1つのゲート
バスライン109を介して水平方向1列の各TFT11
2をオンにし、各サンプリングコンデンサ106に先に
書き込まれた映像信号の各画素データD1,D2,……を各
TFT112の各容量113,114に順次転送して書
き込む。
【0007】以上の動作は、各走査の度に繰り返され、
これによってマトリクス状の全ての画素111に映像信
号が割り当てられ、一画像が表示される。
【0008】この様に映像信号の各画素データを各画素
に順次転送する方法を点順次方式と称しており、一走査
の最初の方と最後の方では、画素の容量への書き込み時
間が異なると言う欠点がある。
【0009】図9は、従来のアクティブマトリクス型画
像表示装置の他の例を示している。ここでは、図7に示
す各サンプリングスイッチング素子105と表示部10
3の間に、各転送スイッチング素子121、各保持送コ
ンデンサ122、及び各バッファ123を挿入してい
る。
【0010】映像信号の各画素データD1,D2,……が各
サンプリングコンデンサ106に書き込まれると、各転
送スイッチング素子121は、転送信号Stを入力して、
一斉にオンとなり、これによって各サンプリングコンデ
ンサ106から各保持コンデンサ122へと映像信号の
各画素データD1,D2,……が転送される。この映像信号
の各画素データD1,D2,……は、各保持コンデンサ12
2から各バッファ123を介して水平方向1列の各画素
に伝送される。
【0011】また、映像信号の各画素データD1,D2,…
…を各保持コンデンサ122から水平方向1列の各画素
に伝送している間に、次の1走査線分の映像信号の各画
素データを各サンプリングコンデンサ106に順次書き
込んでいく。
【0012】この様に映像信号の各画素データD1,D2,
……を各保持コンデンサ122に一旦蓄え、これらの保
持コンデンサ122から各画素へと一斉に転送する方法
を線順次方式と称しており、一走査の最初の方と最後の
方のいずれでも、画素の容量への書き込み時間が同一と
なる。
【0013】ところで、近年、ハイビジョンやコンピュ
ータ等の画像表示においては、画像の高解像度並びに高
精度化が求められている。このためには、例えば上記各
従来例における各データバスライン108を増加させ
て、水平解像度を向上させる必要があるものの、これら
のデータバスライン108の増加に伴って、各データバ
スライン108への各画素データの転送期間が不足する
と言う問題点を生じた。
【0014】ここで、各データバスライン108の数
(表示部の水平解像度)をLとし、1走査の時間をHと
すると、各サンプリングスイッチング素子105がオン
となるそれぞれのオン期間Tonは、Ton=H/Lとな
る。例えば、VGA表示を想定して、1走査を30μS
とし、各データバスラインの108の数を640本とす
ると、オン期間Tonは、Ton=H/L=30μS/64
0=46nSとなる。なお、実際には、1走査の間、映
像信号が間断無く存在しないので、オン期間Tonは、更
に短くなる。
【0015】一方、サンプリングコンデンサ106の容
量Cを15pFとし、オンとなったサンプリングスイッ
チング素子105の抵抗Rを1KΩとすると、映像信号
をサンプリングコンデンサ106に書き込むための時間
Ts1は、時定数CR(15pF*1KΩ=15nS)の
5倍を少なくとも必要とするから、75nS以上とな
る。
【0016】先に求めたサンプリングスイッチング素子
105がオンとなるオン期間Ton=46nSと、映像信
号をサンプリングコンデンサ106に書き込むのに要す
る時間Ts1=75nSを比較すると明らかな様に、Ts1
>Tonであるから、映像信号をサンプリングコンデンサ
106に書き込むための時間Ts1が不足し、この映像信
号の正確な転送が不可能となる。
【0017】この様な問題点を解決するために、例えば
図10に示す様な表示装置が提案されている。ここで
は、図7に示す共通バスライン107の代わりに、第1
共通バスライン131と第2共通バスライン132を設
け、各サンプリングスイッチング素子105を奇数番目
と偶数番目で区別して、奇数番目の各サンプリングスイ
ッチング素子105を第1共通バスライン131に接続
すると共に、偶数番目の各サンプリングスイッチング素
子105を第2共通バスライン132に接続している。
また、隣接する奇数番目と偶数番目の2つのサンプリン
グスイッチング素子105を1組とし、各組毎に、奇数
番目と偶数番目の2つのサンプリングスイッチング素子
105にシフトレジスタ104からの同一のサンプリン
グ信号を加えている。
【0018】1走査分の映像信号は、図11に示す様に
奇数番目の各画素に割り当てられる各画素データD1’,
D3’,……と、偶数番目の各画素に割り当てられる各画
素データD2’,D4’,……に振り分けられて、第1及び
第2共通バスライン131,132に伝送される。
【0019】各組の2つのサンプリングスイッチング素
子105には、図11に示す様な各サンプリング信号Sa
m1’, Sam2’, ……を順次加え、各組毎に、2つのサン
プリングスイッチング素子105をオンにして、第1及
び第2共通バスライン131,132上の映像信号を2
つのサンプリングコンデンサ106に同時に書き込む。
【0020】この様に映像信号を第1及び第2共通バス
ライン131,132に振り分けているので、この映像
信号の各画素データD1’,D2’,D3’,……は、図8に
示す映像信号の各画素データD1,D2,……と比較する
と、2倍の期間だけ、共通バスラインを占有することが
できる。このため、図11に示す様に各組の2つのサン
プリングスイッチング素子105をオンとする各サンプ
リング信号Sam1’, Sam2’, ……の長さを図8に示す各
サンプリング信号Sam1,Sam2, ……の2倍としている。
【0021】したがって、サンプリングスイッチング素
子105をオンとするオン期間Tonは、46nS*2=
92nSとなって、映像信号をサンプリングコンデンサ
106に書き込むのに要する時間Ts1=75nSを越え
るので、この映像信号をサンプリングコンデンサ106
に確実に書き込むことができる。
【0022】また、各サンプリング信号Sam1’, Sam
2’, ……の周期が2倍であるから、出力端子の数が1
/2となり、シフトレジスタ104の負担が低減され、
その回路構成を簡単化することができ、消費電力が低減
する。
【0023】ところが、上記従来例のいずれにおいて
も、映像信号が各サンプリングコンデンサ106に正確
に割り当てられず、各サンプリングコンデンサ106の
隣同士で、クロストークを発生すると言う問題点があっ
た。
【0024】すなわち、サンプリングスイッチング素子
105のオン期間Tonを1画素に割り当てるべき画素デ
ータの期間TDに一致させて、この画素データをサンプ
リングコンデンサ106に残らず送り出し、無駄を生じ
させない様にしているが、実際には、配線抵抗や寄生容
量等によって、画素データを示す信号波形の変形や遅延
が発生し(以下映像信号のなまりと称す)、これらが原
因となって、期間Tonと期間TDにずれを生じ、このた
めに1つのサンプリングコンデンサ106に割り当てる
べき映像信号の画素データが隣接する他のサンプリング
コンデンサ106に漏れて、クロストークが発生した。
【0025】例えば、図10に示す回路において、第1
共通バスライン131に映像信号の画素データD1’
(図12に示す)を伝送すると共に、第2共通バスライ
ン132に映像信号(図12に示す)の画素データD
6’を伝送し、シフトレジスタ104から各サンプリン
グ信号Sam1’, Sam2’, ……を送出する場合、映像信号
の各画素データD1’,D6’は、実線で示す様な方形波
とはならず、各共通バスライン131,132の配線抵
抗、オンとなったサンプリングトランジスタ105の抵
抗、及びサンプリングコンデンサ106の容量等によっ
て、その波形が点線で示す様になまったものとなる。同
様に、各サンプリング信号Sam1’, Sam2’,……も、配
線抵抗や各種の寄生容量によって、その波形が点線で示
す様になまってしまう。
【0026】このため、サンプリング信号Sam1’に応答
して、映像信号の画素データD1’を1番目のサンプリ
ングスイッチング素子105を介して1番目のサンプリ
ングコンデンサ106に書き込んだ直後に、サンプリン
グ信号 Sam2’に応答して、3番目のサンプリングスイ
ッチング素子105がオンとなったときには、この映像
信号の画素データD1’の斜線部が該サンプリングスイ
ッチング素子105を介して3番目のサンプリングコン
デンサ106に書き込まれる。同様に、サンプリング信
号 Sam2’の後ろ側のなまりよって、4番目のサンプリ
ングスイッチング素子105のオンが引き延ばされてい
るときには、映像信号の画素データD6’の斜線部が該
サンプリングスイッチング素子105を介して4番目の
サンプリングコンデンサ106に書き込まれる。
【0027】この様に映像信号の各画素データD1’,D
2’,D3’,……は、それぞれが書き込まれるべき各サン
プリングコンデンサ106だけでなく、隣接する他のサ
ンプリングコンデンサ106にも漏れだして書き込ま
れ、クロストークとなる。このクロストークは、表示画
面上で2重映り(ゴースト)や画像の輪郭のぼけとして
現れる。
【0028】このクロストークを解決するには、各サン
プリング信号を相互に重ねなければ良く、このために例
えば図13に示す様な回路が提案されている(特開平5
−241536号公報を参照)。
【0029】ここでは、シフトレジスタ104と図7に
示す各サンプリングスイッチング素子105の間に、各
アンド回路141を配列し、これらのアンド回路141
毎に、2つのインバータからなる遅延回路142を設け
ている。各アンド回路141の一方の入力端子には、シ
フトレジスタ104からの各信号Sam1,Sam2, ……(図
14に示す)が入力され、他方の入力端子には、右隣の
アンド回路への信号を各遅延回路142を介して遅延し
てなる各遅延信号DSam1,DSam2, ……(図14に示す)
が入力され、これらのアンド回路141からは、両者の
各信号の論理積を示す各サンプリング信号SAM1,SAM2,
……(図14に示す)が出力される。これによって、各
サンプリング信号SAM1,SAM2, ……の間には、相互に時
間TDelayが介在することとなる。
【0030】これらのサンプリング信号SAM1,SAM2, …
…間の時間TDelayに、図12に示す映像信号の各画素
データの前後のなまりや、サンプリング信号の後ろ側の
なまりが入れば、クロストークが発生することはない。
【0031】
【発明が解決しようとする課題】ところが、図13に示
す回路構成では、各サンプリング信号間の時間TDelay
が遅延回路142によって決まるので、この遅延回路1
42を変更しない限り、これらの時間TDelayも変更す
ることができない。このため、アクティブマトリクス型
画像表示装置の設計段階で、この時間TDelayを決定せ
ざる得ず、この後の時間TDelayの調整は不可能とな
る。
【0032】また、図7、図9及び図10の回路のいず
れにおいても、共通バスライン上の映像信号の伝送距離
が長い程、つまり信号を入力する部位から離間する程、
映像信号の画素データのなまりの程度が大きくなるの
で、このなまりの最大の程度を見極めて、各サンプリン
グ信号間の時間TDelayを設定せねばならない。この場
合は、時間TDelayを長くせざる得ず、これに伴ってサ
ンプリングスイッチング素子105のオン期間Tonが短
くなるので、映像信号の各画素データを各サンプリング
コンデンサ106に確実に書き込むことが困難になる。
【0033】また、共通バスライン上の映像信号の伝送
距離が長い程、映像信号の各画素データのなまりの程度
が大きいと、表示画面の両側で、画像の濃度や解像度が
大きく変化する。
【0034】例えば、図10に示す回路において、第1
共通バスライン131に映像信号の画素データD1’
(図15に示す)を伝送すると共に、第2共通バスライ
ン132に映像信号(図15に示す)の画素データD
4’を伝送する場合、映像信号の画素データD1’は、第
1共通バスライン131の信号入力端子に近い部位から
読み出されるので、配線抵抗や寄生容量の影響を受け難
く、なまりの程度が小さいものの、映像信号の画素デー
タD4’は、第2共通バスライン132の信号入力端子
から離間した部位から読み出されるので、配線抵抗や寄
生容量の影響を強く受け、なまりの程度が大きくなる。
これによって、映像信号の画素データD1’のハイレベ
ルの期間TD1に比較して、映像信号の画素データD4’
のハイレベルの期間TD2が短くなり、この映像信号の画
素データD4’を書き込む期間が実質的に短くなって、
この映像信号の画素データD4’をサンプリングコンデ
ンサ106に正確に書き込めなくなり、画像の濃度が不
正確なものとなった。
【0035】また、映像信号の各画素データD1’,D
4’の斜線部を比較すると明らかな様に、映像信号の画
素データD1’がサンプリング信号Sam2’に応答して読
み出されるクロストークの量は、映像信号の画素データ
D4’がサンプリング信号Sam3’に応答して読み出され
るクロストークの量よりも大きくなる。つまり、映像信
号の画素データを読み出す部位が共通バスラインの信号
入力端子から離間する程、クロストークの量が大きくな
る。これによって、表示画面の両側で、画像の解像度が
大きく異なってくる。
【0036】この様に従来の各回路では、各サンプリン
グ信号間のオン期間を調整することができなかったり、
共通バスラインのいずれの部位から映像信号の画素デー
タを取り出すかによって、この映像信号の画素データの
なまりの程度が異なるので、表示画面の両側で、画像の
濃度や解像度が大きく変化すると言う問題点があった。
【0037】なお、この様な問題点は、図10に示す回
路だけでなく、図7や図9に示す回路等においても、同
様に発生する。
【0038】そこで、この発明は、この様な従来技術の
課題を解決するものであって、各サンプリング信号間の
オン期間を調整することができ、表示画面の両側で、画
像の濃度や解像度が同一となるアクティブマトリクス型
画像表示装置を提供することを目的とする。
【0039】
【課題を解決するための手段】上記課題を解決するため
に、第1発明は、映像信号の各画素データをサンプリン
グ信号に同期してサンプリングし、これらの画素データ
を各データバスラインに供給するアクティブマトリクス
型画像表示装置において、サンプリング信号の各オン期
間の間に時間間隔を設け、この時間間隔を外部からの制
御信号に応じて制御している。
【0040】この様な構成によれば、サンプリング信号
の各オン期間の間に時間間隔を設けているので、画素デ
ータの信号になまりが発生しても、この影響が各時間間
隔によって排除され、クロストークが低減される。
【0041】また、これらの時間間隔は、外部からの制
御信号によって調整することができ、これによって様々
な時間間隔を設定したり、連続的に変化させることが可
能となる。サンプリングされるまでの画素データの伝送
距離が映像信号を供給する配線上で長い程、画素データ
のなまりの程度が大きくなるので、画素データの伝送距
離が長い程、時間間隔を長くすれば、画素データの伝送
距離にかかわらず、画素データのなまりを排除すること
ができ、クロストークの低減を図ることができる。更
に、サンプリング信号のオン期間を映像信号の画素デー
タの期間よりも短くし、この画素データの期間の終了ま
でに終了させれば、画素データのなまりをより排除する
ことができる。
【0042】次に、第2発明は、映像信号の各画素デー
タをサンプリング信号に同期してサンプリングし、これ
らの画素データを各データバスラインに供給するアクテ
ィブマトリクス型画像表示装置において、映像信号の画
素データの期間が複数種存在している。
【0043】この様な構成によれば、映像信号の画素デ
ータの期間を長くしたり、短くすることができる。例え
ば、サンプリングされるまでの画素データの伝送距離が
映像信号を供給する配線上で長い程、画素データのなま
りの程度が大きくなるので、画素データの伝送距離が長
い程、画素データを長くすれば、画素データの伝送距離
にかかわらず、画素データのサンプリングの不確実性を
改善できる。
【0044】次に、第3発明は、映像信号の各画素デー
タをサンプリング信号に同期してサンプリングし、これ
らの画素データを各データバスラインに供給するアクテ
ィブマトリクス型画像表示装置において、サンプリング
信号のオン期間が複数種存在している。
【0045】この様な構成によれば、サンプリング信号
のオン期間を長くしたり、短くすることができる。例え
ば、サンプリングされるまでの画素データの伝送距離が
映像信号を供給する配線上で長い程、画素データのなま
りの程度が大きくなるので、画素データの伝送距離が長
い程、サンプリング信号のオン期間を長くすれば、画素
データの伝送距離にかかわらず、画素データのサンプリ
ングの不確実性を改善することができる。
【0046】
【発明の実施の形態】以下、この発明の実施形態を添付
図面を参照して説明する。
【0047】図1は、この発明のアクティブマトリクス
型画像表示装置の一実施形態を示している。この実施形
態の装置では、図7に示す従来の装置におけるシフトレ
ジスタ104と各サンプリングスイッチング素子105
の間に、各アンド回路1を挿入し、パルス幅制御ライン
2を増設している。また、共通バスライン107の代わ
りに、第1共通バスライン3及び第2共通バスライン4
を設け、奇数番目の各サンプリングスイッチング素子1
05を第1共通バスライン3に接続すると共に、偶数番
目の各サンプリングスイッチング素子105を第2共通
バスライン4に接続して、隣接する奇数番目と偶数番目
の2つのサンプリングスイッチング素子105を1組と
し、各組をそれぞれのアンド回路1に対応させ、奇数番
目と偶数番目の2つのサンプリングスイッチング素子1
05に同一のアンド回路1からの出力を加えている。
【0048】各サンプリングスイッチング素子105
は、電界効果型トランジスタであって、それぞれのソー
スが第1共通バスライン3又は第2共通バスライン4に
接続されると共に、それぞれのドレインが各データバス
ライン108及び各サンプリングコンデンサ106に接
続されている。
【0049】シフトレジスタ104は、図2に示す様な
スタートパルスSP、クロック信号CK、及び反転クロック
信号/CKを入力し、このスタートパルスSPをクロック信
号CK及び反転クロック信号/CKに同期して順次転送し、
これに伴って各信号Sam1,Sam2, ……を各アンド回路1
に順次送出する。
【0050】各アンド回路1は、図3に示す様な各信号
Sam1,Sam2, ……を順次入力すると共に、パルス幅制御
ライン2からのパルス幅制御信号CNTを入力し、各信号S
am1,Sam2, ……とパルス幅制御信号CNTの各論理積を順
次求めて、これらの論理積である各サンプリング信号SA
M1,SAM2, ……を順次出力する。
【0051】1番目のアンド回路1は、信号Sam1とパル
ス幅制御信号CNTの論理積を求め、この論理積であるサ
ンプリング信号SAM1を1組目の奇数番目と偶数番目の2
つのサンプリングスイッチング素子105に加える。こ
の後、2番目のアンド回路2は、信号Sam2とパルス幅制
御信号CNTの論理積を求め、この論理積であるサンプリ
ング信号SAM2を2組目の奇数番目と偶数番目の2つのサ
ンプリングスイッチング素子105に加える。以降同様
に、3番目、4番目、……、n番目の各アンド回路2
は、各サンプリング信号SAM3,SAM4,……,SAMnを3組
目、4組目、……、n組目の2つのサンプリングスイッ
チング素子105に順次加える。
【0052】図3から明らかな様に、パルス幅制御信号
CNTは、ハイレベルの各オン期間Tonと、これらのオン
期間Tonの間に設けられたローレベルの各時間間隔Tof
fを有し、間欠的にハイレベルとなるので、このパルス
幅制御信号CNTと各信号Sam1,Sam2, ……の論理積である
各サンプリング信号SAM1,SAM2, ……も、ハイレベルの
各オン期間Tonと、ローレベルの各時間間隔Toffを有
する。
【0053】一方、第1及び第2共通バスライン3,4
には、図11に示す第1及び第2共通バスライン13
1,132に伝送されるものと同様に、映像信号の各画
素データD1’,D2’,D3’,……を振り分けて伝送す
る。
【0054】例えば、第1共通バスライン3には、図3
に示す様な映像信号の画素データD1'を伝送すると共
に、第2共通バスライン4には、映像信号の画素データ
D6'を伝送する。
【0055】パルス幅制御ライン2のパルス幅制御信号
CNTのオン期間Tonは、第1及び第2共通バスライン3,
4の映像信号の各画素データD1',D6'のものよりも狭
く、これらの画素データD1',D6'の略中央に位置し、
これらの画素データD1',D6'の期間内に入る。したが
って、各サンプリング信号SAM1,SAM2, ……も、各画素
データD1',D6'の略中央に位置し、これらの画素デー
タD1',D6'の期間内に入る。各サンプリングスイッチ
ング素子105は、これらのサンプリング信号SAM1,SAM
2, ……を入力してオンとなり、オンとなっている期間
に各画素データをサンプリングするので、これらの画素
データの中央付近のみをサンプリングすることになる。
【0056】ここで、図4に示す様に映像信号の画素デ
ータD1'に点線で示すなまりが発生したとする。この場
合、画素データD1'のなまりの長さがパルス幅制御信号
CNTの時間間隔Toffの1/2未満であれば、この画素デ
ータD1'のなまりが時間間隔Toffに発生するので、1
組目の2つのサンプリングスイッチング素子105は、
この時間間隔Toffのときの画素データD1'のなまりを
サンプリングせず、パルス幅制御信号CNTのオン期間To
nのときに、この画素データD1'の略中央付近のみ(こ
の付近は画素データの正確な値を示す)をサンプリング
して、この画素データD1'をサンプリングコンデンサ1
06に書き込む。勿論、映像信号の他の画素データにつ
いても、画素データD1'と同様のことが言える。
【0057】また、図4に示す様にサンプリング信号SA
M2点線で示すなまりが発生したとする。この場合は、サ
ンプリング信号SAM2のなまりの長さがパルス幅制御信号
CNTの時間間隔Toffの1/2未満であれば、このなまり
によって2組目の2つのサンプリングスイッチング素子
105がオンとなっていても、このなまりが発生してい
るときには、映像信号の画素データD6'がローレベルで
あるため、この画素データD3'がサンプリングされるこ
とはない。
【0058】勿論、他の各サンプリング信号について
も、サンプリング信号SAM2と同様のことが言える。
【0059】すなわち、配線抵抗や寄生容量によって、
映像信号やサンプリング信号になまりが発生したとして
も、このなまりの長さがパルス幅制御信号CNTの時間間
隔Toffの1/2未満であれば、映像信号の各画素デー
タを正確にサンプリングすることができ、クロストーク
を抑制して、表示画面上のゴーストや画像の輪郭のぼけ
を生じる不具合がなくなる。
【0060】また、パルス幅制御ライン2のパルス幅制
御信号CNTは、このアクティブマトリクス型画像表示装
置の外部から供給されるものなので、このパルス幅制御
信号CNTの時間間隔Toffの長さを自在に変更することが
できる。このため、映像信号やサンプリング信号のなま
りの程度に応じて、この時間間隔Toffを増減し、クロ
ストークを抑制することと、映像信号の各画素データを
確実にサンプリングすることとの間で、均衡を図ること
ができる。
【0061】更に、各走査の周期の度に、パルス幅制御
信号CNTの時間間隔Toffの長さを変更しても構わない。
つまり、第1及び第2共通バスライン3,4上の映像信
号の各画素データの伝送距離が長い程、この映像信号の
各画素データのなまりが大きくなるので、各走査毎に、
この映像信号の各画素データの伝送距離が長い程、パル
ス幅制御信号CNTの時間間隔Toffを徐々に長くして、映
像信号の各画素データのなまりをサンプリングしない様
にする。
【0062】また、パルス幅制御信号CNTの時間間隔To
ffの長さの変更だけでなく、映像信号の各画素データに
対する該パルス幅制御信号CNTのオン期間Tonの位置、
つまり発生タイミングや、オン期間Tonの長さを変更し
ても良い。
【0063】なお、ここでは、図7に示す従来の装置と
同様に、点順次方式の装置を例示しているが、線順次方
式であっても、この実施形態を適用することができる。
また、共通バスラインの数は、1本であっても、3本以
上であっても良く、この共通バスラインの数に応じて、
シフトレジスタの出力数と各アンド回路の数を増減する
と共に、1つのアンド回路に対する各サンプリングスイ
ッチング素子の数を増減し、クロック信号CKやパルス幅
制御信号CNTの周期を変更すれば良い。
【0064】また、シフトレジスタ、各アンド回路を組
み合わせて、各サンプリング信号SAM1,SAM2, ……を形
成しているが、他の回路構成によって、これらのサンプ
リング信号を形成しても構わない。
【0065】図5及び図6は、上記実施形態の変形例を
示すタイミングチャートである。ここでは、映像信号の
各画素データD1’,D2’,……の長さを変更し、クロッ
ク信号CKの周期を変更し、かつパルス幅制御信号CNTの
周期を変更している。
【0066】第1共通バスライン3上の奇数番目の各画
素データD1’,D3’,……は、その周期(1画素に割り
当てられる映像信号の期間)が徐々に長くなっており、
後方の画素データ程、つまり伝送距離が長い程、画素デ
ータの期間を長くしている。同様に、第2共通バスライ
ン4上の偶数番目の各画素データD2’,D4’,……も、
その周期が徐々に長くなり、その伝送距離が長い程、画
素データの期間を長くしている。
【0067】また、映像信号の奇数番目及び偶数番目の
全ての各画素データD1’,D2’,D3’,……の周期は、
連続的に徐々に長くなっている。
【0068】クロック信号CKは、第1及び第2共通バス
ライン3,4上の各画素データD1’,D2’,D3’,……
と同様に、その周期が徐々に長くなっている。ただし、
このクロック信号CKのデューティ比は、変化していな
い。
【0069】シフトレジスタ104は、このクロック信
号CKに同期して、各信号Sam1,Sam2,……を形成するの
で、これらの信号Sam1,Sam2, ……の周期も、徐々に長
くなっている。
【0070】パルス幅制御信号CNTは、第1及び第2共
通バスライン3,4上の各画素データD1’,D3’,……
と同様に、その周期が徐々に長くなっている。また、こ
のパルス幅制御信号CNTの各オン期間Tonは、全く代わ
らず、各時間間隔Toffのみが徐々に長くなっている。
したがって、このパルス幅制御信号CNTの場合は、その
デューティ比が徐々に変化している。
【0071】各アンド回路1は、各信号Sam1,Sam2, …
…を順次入力すると共に、パルス幅制御ライン2からの
パルス幅制御信号CNTを入力し、各信号Sam1,Sam2, ……
とパルス幅制御信号CNTの各論理積を順次求めて、これ
らの論理積である各サンプリング信号SAM1,SAM2, ……
を各組の2つのサンプリングスイッチング素子105に
順次加える。
【0072】ここで、パルス幅制御信号CNTの各オン期
間Tonは、第1及び第2共通バスライン3,4の映像信
号の各画素データD1’,D2’,D3’,……のものよりも
短く、これらの画素データD1’,D2’,D3’,……の所
定の位置、つまり画素データの立上時点からオン期間T
onまでの時間と、オン期間Tonから立ち下がり時点まで
の時間の比が常に一定となる位置を占める。したがっ
て、伝送距離が長く、画素データの期間が長くなる程、
画素データの立上時点からオン期間Tonまでの時間が長
くなっている。同様に、画素データの期間が長い程、オ
ン期間Tonから画素データの立ち下がり時点までの時間
も長くなっている。
【0073】この様なパルス幅制御信号CNTの各オン期
間Tonと同一タイミングの各サンプリング信号SAM1,SAM
2, ……によって、画素データをサンプリングすれば、
伝送距離が長くなるにつれて、画素データの前側のなま
りが大きくなっても、この画素データの前側のなまりを
排除することができる。
【0074】また、伝送距離が長くなるにつれて、画素
データのなまりが大きくなっても、各サンプリング信号
SAM1,SAM2, ……によって、画素データの最も高い値、
つまり正確な値をサンプリングすることができる。しか
も、各サンプリング信号SAM1,SAM2, ……によるサンプ
リングの期間は、全く変わらないので、サンプリングを
むらなく行うことができる。
【0075】これによって、表示画面上の画像の濃度が
正確なものとなる。
【0076】また、映像信号の画素データD1’に点線
で示す後ろ側のなまりが発生した場合、画素データD
1’の後ろ側のなまりの長さがパルス幅制御信号CNTの時
間間隔Toffに入るので、この後ろ側のなまりがサンプ
リングされることはない。
【0077】更に、サンプリング信号SAM2に点線で示す
後ろ側のなまりが発生しているときには、映像信号の画
素データD6’がローレベルであるため、この画素デー
タD6’がサンプリングされることはない。
【0078】これによって、クロストークを抑制し、表
示画面の両側における画像の解像度を一様なものとする
ことができる。
【0079】すなわち、伝送距離が長くなる程、映像信
号の各画素データを長くすると共に、パルス幅制御信号
CNTの各時間間隔Toffを徐々に長くし、かつパルス幅制
御信号CNTの各オン期間Tonを一定に維持して、これら
のオン期間Tonを映像信号の各画素データの所定の位置
に置くことにより、画像の濃度を正確なものとし、また
クロストークを抑制して、画像の解像度を一様なものと
し、高品位の表示画面を実現している。
【0080】なお、ここでは、各サンプリング信号SAM
1,SAM2, ……のオン期間Tonが全く代わらず、時間間隔
Toffのみが徐々に長くなっているが、この時間間隔To
ffが徐々に長くなっていく割合を低減し、その分だけ、
オン期間Tonを徐々に長くしても良い。この様に各サン
プリング信号SAM1,SAM2, ……のオン期間Tonを徐々に
長くすれば、画素データの伝送距離にかかわらず、画素
データのサンプリングの不確実性を改善することができ
る。勿論、各サンプリング信号SAM1,SAM2, ……のオン
期間Tonの制御は、パルス幅制御信号CNTによって行わ
れる。
【0081】
【発明の効果】以上説明した様に、この発明によれば、
サンプリング信号の各オン期間の間に時間間隔を設け、
この時間間隔を外部からの制御信号に応じて制御してい
る。
【0082】また、映像信号の画素データの期間が複数
種存在している。更に、サンプリング信号のオン期間が
複数種存在している。
【0083】これらのサンプリング信号のオン期間や時
間間隔、及び画素データの期間を画素データのなまりの
程度に応じて適宜に設定すれば、これによって、画像の
濃度を正確なものとし、またクロストークを抑制して、
画像の解像度を一様なものとし、高品位の表示画面を実
現することができる。
【図面の簡単な説明】
【図1】この発明のアクティブマトリクス型画像表示装
置の一実施形態を部分的に示す回路図
【図2】図1の装置におけるシフトレジスタの入出力を
示すタイミングチャート
【図3】図1の装置における映像信号、パルス幅制御信
号及び各サンプリング信号を示すタイミングチャート
【図4】図1の装置の作用を説明するために用いたタイ
ミングチャート
【図5】図1の装置における映像信号、パルス幅制御信
号及び各サンプリング信号の他の例を示すタイミングチ
ャート
【図6】図5の例の場合の作用を説明するために用いた
タイミングチャート
【図7】従来のアクティブマトリクス型画像表示装置の
一例を示す回路図
【図8】図7の装置における映像信号、及び各サンプリ
ング信号を示すタイミングチャート
【図9】従来のアクティブマトリクス型画像表示装置の
他の例を示す回路図
【図10】従来のアクティブマトリクス型画像表示装置
の別の例を示す回路図
【図11】図10の装置における映像信号、及び各サン
プリング信号を示すタイミングチャート
【図12】図10の装置の作用を説明するために用いた
タイミングチャート
【図13】従来のアクティブマトリクス型画像表示装置
の更に他の例を示す回路図
【図14】図13の装置におけるシフトレジスタの出
力、各遅延回路の出力及び各アンド回路の出力を示すタ
イミングチャート
【図15】図14の装置の作用を説明するために用いた
タイミングチャート
【符号の説明】
1 アンド回路 2 パルス幅制御ライン 3 第1共通バスライン 4 第2共通バスライン 101 データバスライン駆動回路 102 走査信号駆動回路 103 表示部 104 シフトレジスタ 105 サンプリングスイッチング素子 106 サンプリングコンデンサ 107 共通バスライン 108 データバスライン 109 ゲートバスライン 111 画素 112 薄膜トランジスタ 113 画素容量 114 補助容量

Claims (15)

    【特許請求の範囲】
  1. 【請求項1】 映像信号の各画素データをサンプリング
    信号に同期してサンプリングし、これらの画素データを
    各データバスラインに供給するアクティブマトリクス型
    画像表示装置において、 サンプリング信号の各オン期間の間に時間間隔を設け、
    この時間間隔を外部からの制御信号に応じて制御するア
    クティブマトリクス型画像表示装置。
  2. 【請求項2】 サンプリング信号のオン期間は、複数種
    存在する請求項1に記載のアクティブマトリクス型画像
    表示装置。
  3. 【請求項3】 サンプリング信号のオン期間は、連続的
    に変化する請求項1又は2に記載のアクティブマトリク
    ス型画像表示装置。
  4. 【請求項4】 サンプリング信号の各オン期間の間の時
    間間隔は、サンプリングされるまでの画素データの伝送
    距離が映像信号を供給する配線上で長かったもの程長く
    する請求項1乃至3のうちのいずれかに記載のアクティ
    ブマトリクス型画像表示装置。
  5. 【請求項5】 サンプリング信号のオン期間は、映像信
    号の画素データの期間よりも短く、この画素データの期
    間の終了までに終了する請求項1乃至4のうちのいずれ
    かに記載のアクティブマトリクス型画像表示装置。
  6. 【請求項6】 映像信号の各画素データをサンプリング
    信号に同期してサンプリングし、これらの画素データを
    各データバスラインに供給するアクティブマトリクス型
    画像表示装置において、 映像信号の画素データの期間が複数種存在するアクティ
    ブマトリクス型画像表示装置。
  7. 【請求項7】 映像信号の画素データの期間は、連続的
    に変化する請求項6に記載のアクティブマトリクス型画
    像表示装置。
  8. 【請求項8】 映像信号の画素データの期間は、サンプ
    リングされるまでの画素データの伝送距離が該映像信号
    を供給する配線上で長かったもの程長くする請求項6又
    は7に記載のアクティブマトリクス型画像表示装置。
  9. 【請求項9】 サンプリング信号の各オン期間の間に時
    間間隔を設け、この時間間隔を外部からの制御信号に応
    じて制御する請求項6乃至8のうちのいずれかに記載の
    アクティブマトリクス型画像表示装置。
  10. 【請求項10】 サンプリング信号のオン期間は、映像
    信号の画素データの期間よりも短く、この画素データの
    終了までに終了する請求項6乃至9のうちのいずれかに
    記載のアクティブマトリクス型画像表示装置。
  11. 【請求項11】 映像信号の各画素データをサンプリン
    グ信号に同期してサンプリングし、これらの画素データ
    を各データバスラインに供給するアクティブマトリクス
    型画像表示装置において、 サンプリング信号のオン期間は、複数種存在するアクテ
    ィブマトリクス型画像表示装置。
  12. 【請求項12】 サンプリング信号のオン期間は、連続
    的に変化する請求項11に記載のアクティブマトリクス
    型画像表示装置。
  13. 【請求項13】 サンプリング信号のオン期間は、サン
    プリングされるまでの画素データの伝送距離が映像信号
    を供給する配線上で長かったもの程長くする請求項11
    又は12に記載のアクティブマトリクス型画像表示装
    置。
  14. 【請求項14】 サンプリング信号のオン期間は、映像
    信号の画素データの期間よりも短く、この画素データの
    終了までに終了する請求項11乃至13のうちのいずれ
    かに記載のアクティブマトリクス型画像表示装置。
  15. 【請求項15】 サンプリング信号の各オン期間の間に
    時間間隔を設け、この時間間隔を外部からの制御信号に
    応じて制御する請求項11乃至14のうちのいずれかに
    記載のアクティブマトリクス型画像表示装置。
JP29911096A 1996-11-11 1996-11-11 アクティブマトリクス型画像表示装置 Withdrawn JPH10143115A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29911096A JPH10143115A (ja) 1996-11-11 1996-11-11 アクティブマトリクス型画像表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29911096A JPH10143115A (ja) 1996-11-11 1996-11-11 アクティブマトリクス型画像表示装置

Publications (1)

Publication Number Publication Date
JPH10143115A true JPH10143115A (ja) 1998-05-29

Family

ID=17868262

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29911096A Withdrawn JPH10143115A (ja) 1996-11-11 1996-11-11 アクティブマトリクス型画像表示装置

Country Status (1)

Country Link
JP (1) JPH10143115A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000267616A (ja) * 1999-03-19 2000-09-29 Sony Corp 液晶表示装置およびその駆動方法
WO2001097205A1 (fr) * 2000-06-14 2001-12-20 Sony Corporation Dispositif d'affichage et procede de commande de ce dispositif et dispositif d'affichage a projection
JP2003066914A (ja) * 2001-08-24 2003-03-05 Sony Corp 表示装置
KR20040010360A (ko) * 2002-07-25 2004-01-31 세이코 엡슨 가부시키가이샤 전기 광학 장치, 전기 광학 장치용 구동 회로, 전기 광학장치를 구동하는 구동 방법 및 전자 기기
US6806862B1 (en) 1998-10-27 2004-10-19 Fujitsu Display Technologies Corporation Liquid crystal display device
JP2009109707A (ja) * 2007-10-30 2009-05-21 Seiko Epson Corp 電気光学装置及び電子機器
KR100954012B1 (ko) 2002-05-21 2010-04-20 소니 주식회사 표시 장치

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6806862B1 (en) 1998-10-27 2004-10-19 Fujitsu Display Technologies Corporation Liquid crystal display device
US7259738B2 (en) 1998-10-27 2007-08-21 Sharp Kabushiki Kaisha Liquid crystal display device
JP2000267616A (ja) * 1999-03-19 2000-09-29 Sony Corp 液晶表示装置およびその駆動方法
WO2001097205A1 (fr) * 2000-06-14 2001-12-20 Sony Corporation Dispositif d'affichage et procede de commande de ce dispositif et dispositif d'affichage a projection
JP2003066914A (ja) * 2001-08-24 2003-03-05 Sony Corp 表示装置
KR100893966B1 (ko) * 2001-08-24 2009-04-20 소니 가부시끼 가이샤 표시장치
KR100954012B1 (ko) 2002-05-21 2010-04-20 소니 주식회사 표시 장치
KR20040010360A (ko) * 2002-07-25 2004-01-31 세이코 엡슨 가부시키가이샤 전기 광학 장치, 전기 광학 장치용 구동 회로, 전기 광학장치를 구동하는 구동 방법 및 전자 기기
JP2009109707A (ja) * 2007-10-30 2009-05-21 Seiko Epson Corp 電気光学装置及び電子機器

Similar Documents

Publication Publication Date Title
US7369124B2 (en) Display device and method for driving the same
US7154464B2 (en) Liquid crystal display and driving method thereof
JP4547047B2 (ja) 画素予備充電を用いてフラットスクリーンをアドレス指定する方法、その方法を実施するドライバ及びその方法の大型スクリーンへの応用
JP5064373B2 (ja) 表示装置およびその駆動方法
US8358292B2 (en) Display device, its drive circuit, and drive method
US7969399B2 (en) Liquid crystal display device, driving circuit for the same and driving method for the same
EP0767449B1 (en) Method and circuit for driving active matrix liquid crystal panel with control of the average driving voltage
US20030227428A1 (en) Display device and method for driving the same
EP0863498A2 (en) Data signal line structure in an active matrix liquid crystal display
US20070132698A1 (en) Display apparatus
JP2003022054A (ja) 画像表示装置
JP4496738B2 (ja) 画像表示装置
KR19980056458A (ko) 박막트랜지스터 액정표시장치
KR100549983B1 (ko) 액정표시장치 및 그 구동방법
KR20100032183A (ko) 표시장치 및 이의 구동방법
JP2004325808A (ja) 液晶表示装置およびその駆動方法
KR100427994B1 (ko) 행전극 구동장치 및 이를 구비한 화상표시장치
KR100205259B1 (ko) 액티브매트릭스 액정디스플레이의 구동회로
US8115716B2 (en) Liquid crystal display device and its drive method
US8284146B2 (en) Display device, its driving circuit, and driving method
JPH10143115A (ja) アクティブマトリクス型画像表示装置
US8823691B2 (en) Display device
JP2002082659A (ja) 液晶表示装置
JP4433784B2 (ja) 液晶パネル駆動装置
JP3805467B2 (ja) 表示位置制御装置

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20040203