JPH10142573A - アクティブマトリクス表示装置 - Google Patents
アクティブマトリクス表示装置Info
- Publication number
- JPH10142573A JPH10142573A JP8296045A JP29604596A JPH10142573A JP H10142573 A JPH10142573 A JP H10142573A JP 8296045 A JP8296045 A JP 8296045A JP 29604596 A JP29604596 A JP 29604596A JP H10142573 A JPH10142573 A JP H10142573A
- Authority
- JP
- Japan
- Prior art keywords
- primary
- sampling pulse
- phase adjustment
- clock signal
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2011—Display of intermediate tones by amplitude modulation
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【課題】 水平スイッチＨＳＷをドライブするサンプリ
ングパルスのばらつきを抑制するアクティブマトリクス
表示装置を提供することを目的とする。 【解決手段】 シフトレジスタ２ａは、外部から入力さ
れた一次クロック信号に応じて動作し、順次一次サンプ
リングパルスを出力する。位相調整部３は、一次クロッ
ク信号と同一または別の二次クロック信号に対する一次
サンプリングパルスの位相調整を行い、位相調整後の一
次サンプリングパルスである位相調整パルスを出力す
る。一次スイッチ群４は、位相調整部３の各出力段に接
続され位相調整パルスに応じて開閉動作し、一次クロッ
ク信号または二次クロック信号をサンプリングして順次
二次サンプリングパルスを生成する。二次スイッチ群５
は、信号線の一端に接続された二次サンプリングパルス
に応じて開閉動作をし、外部入力された映像信号を信号
線に供給する。
ングパルスのばらつきを抑制するアクティブマトリクス
表示装置を提供することを目的とする。 【解決手段】 シフトレジスタ２ａは、外部から入力さ
れた一次クロック信号に応じて動作し、順次一次サンプ
リングパルスを出力する。位相調整部３は、一次クロッ
ク信号と同一または別の二次クロック信号に対する一次
サンプリングパルスの位相調整を行い、位相調整後の一
次サンプリングパルスである位相調整パルスを出力す
る。一次スイッチ群４は、位相調整部３の各出力段に接
続され位相調整パルスに応じて開閉動作し、一次クロッ
ク信号または二次クロック信号をサンプリングして順次
二次サンプリングパルスを生成する。二次スイッチ群５
は、信号線の一端に接続された二次サンプリングパルス
に応じて開閉動作をし、外部入力された映像信号を信号
線に供給する。
Description
【０００１】
【発明の属する技術分野】本発明はアクティブマトリク
ス表示装置に関し、特に行状のゲート線と、列状の信号
線と、両者の各交差部に配された行列状の画素と、ゲー
ト線を線順次走査して一水平期間毎に一行分の画素を選
択する垂直走査回路と、一水平期間内で映像信号を信号
線に供給して選択された一行分の画素に点順次で映像信
号の書き込みを行う水平走査回路と、を備えたアクティ
ブマトリクス表示装置に関する。
ス表示装置に関し、特に行状のゲート線と、列状の信号
線と、両者の各交差部に配された行列状の画素と、ゲー
ト線を線順次走査して一水平期間毎に一行分の画素を選
択する垂直走査回路と、一水平期間内で映像信号を信号
線に供給して選択された一行分の画素に点順次で映像信
号の書き込みを行う水平走査回路と、を備えたアクティ
ブマトリクス表示装置に関する。
【０００２】
【従来の技術】液晶ディスプレイは、薄型化が容易で消
費電力が小さく、カラー化しやすいといった特徴を持
ち、ＯＡ機器等の表示画面に幅広く用いられている。ま
た、近年はアクティブマトリクス液晶ディスプレイ（Ａ
Ｍ−ＬＣＤ：Active Matrix-Liquid Crystal Display)
が主流になっている。これは表示のドット１つひとつに
トランジスタやダイオードなど、電圧を加えるためのス
イッチが配置してあるもので、コントラストや応答速
度、色純度などが優れている。
費電力が小さく、カラー化しやすいといった特徴を持
ち、ＯＡ機器等の表示画面に幅広く用いられている。ま
た、近年はアクティブマトリクス液晶ディスプレイ（Ａ
Ｍ−ＬＣＤ：Active Matrix-Liquid Crystal Display)
が主流になっている。これは表示のドット１つひとつに
トランジスタやダイオードなど、電圧を加えるためのス
イッチが配置してあるもので、コントラストや応答速
度、色純度などが優れている。
【０００３】図６は、アクティブマトリクス液晶ディス
プレイの構成図である。アクティブマトリクス液晶ディ
スプレイは、行状のゲート線Ｇと、列状の信号線Ｓ１、
Ｓ２、Ｓ３、…と両者の各交差部に配された行列状の画
素ＰＸＬとを備えている。
プレイの構成図である。アクティブマトリクス液晶ディ
スプレイは、行状のゲート線Ｇと、列状の信号線Ｓ１、
Ｓ２、Ｓ３、…と両者の各交差部に配された行列状の画
素ＰＸＬとを備えている。
【０００４】個々の画素ＰＸＬは、薄膜トランジスタＴ
ｒ等からなるスイッチング素子により駆動される。薄膜
トランジスタＴｒのゲート電極は対応するゲート線Ｇに
接続され、ソース電極は対応する信号線Ｓに接続され、
ドレイン電極は対応する画素ＰＸＬに接続されている。
ｒ等からなるスイッチング素子により駆動される。薄膜
トランジスタＴｒのゲート電極は対応するゲート線Ｇに
接続され、ソース電極は対応する信号線Ｓに接続され、
ドレイン電極は対応する画素ＰＸＬに接続されている。
【０００５】アクティブマトリクス液晶ディスプレイ
は、画素ＰＸＬ等に加え、垂直走査回路１０及び水平走
査回路２０を内蔵している。垂直走査回路１０は各ゲー
ト線Ｇを線順次走査し、一水平期間毎に１行分の画素Ｐ
ＸＬを選択する。すなわち垂直走査回路１０は、一水平
期間毎に選択パルスを各ゲート線Ｇに出力し、同一ライ
ン上の薄膜トランジスタＴｒを導通状態にする。
は、画素ＰＸＬ等に加え、垂直走査回路１０及び水平走
査回路２０を内蔵している。垂直走査回路１０は各ゲー
ト線Ｇを線順次走査し、一水平期間毎に１行分の画素Ｐ
ＸＬを選択する。すなわち垂直走査回路１０は、一水平
期間毎に選択パルスを各ゲート線Ｇに出力し、同一ライ
ン上の薄膜トランジスタＴｒを導通状態にする。
【０００６】また、水平走査回路２０は一水平期間内で
ビデオラインから映像信号を各信号線Ｓ１、Ｓ２、Ｓ
３、…に順次サンプリングし、選択された一行分の画素
ＰＸＬに点順次で映像信号の書き込みを行う。この水平
走査回路２０は、フリップフロップＦＦを多段接続した
シフトレジスタ２０ａを有している。
ビデオラインから映像信号を各信号線Ｓ１、Ｓ２、Ｓ
３、…に順次サンプリングし、選択された一行分の画素
ＰＸＬに点順次で映像信号の書き込みを行う。この水平
走査回路２０は、フリップフロップＦＦを多段接続した
シフトレジスタ２０ａを有している。
【０００７】シフトレジスタ２０ａは外部から供給され
る一対の互いに逆相な水平クロックＨＣＫ、ＨＣＫＸに
応じて動作し、同じく外部から供給される水平スタート
信号ＨＳＴを順次転送して、各段毎にサンプリングパル
スＡ１、Ａ２、Ａ３、…を出力する。サンプリングパル
スＡ１、Ａ２、Ａ３、…は、波形整形用の論路回路７０
ａ、７０ｂ、７０ｃ、…を介して最終的なサンプリング
パルスＢ１、Ｂ２、Ｂ３…、が得られる。
る一対の互いに逆相な水平クロックＨＣＫ、ＨＣＫＸに
応じて動作し、同じく外部から供給される水平スタート
信号ＨＳＴを順次転送して、各段毎にサンプリングパル
スＡ１、Ａ２、Ａ３、…を出力する。サンプリングパル
スＡ１、Ａ２、Ａ３、…は、波形整形用の論路回路７０
ａ、７０ｂ、７０ｃ、…を介して最終的なサンプリング
パルスＢ１、Ｂ２、Ｂ３…、が得られる。
【０００８】各信号線Ｓ１、Ｓ２、Ｓ３、…には水平ス
イッチＨＳＷ１、ＨＳＷ２、ＨＳＷ３、…が各々接続さ
れており、共通のビデオラインを介して外部から映像信
号の供給を受ける。そして、各水平スイッチＨＳＷ１、
ＨＳＷ２、ＨＳＷ３、…は各々対応するサンプリングパ
ルスＢ１、Ｂ２、Ｂ３、…により順次開閉動作し、映像
信号を対応する信号線Ｓ１、Ｓ２、Ｓ３、…に順次サン
プリングする。
イッチＨＳＷ１、ＨＳＷ２、ＨＳＷ３、…が各々接続さ
れており、共通のビデオラインを介して外部から映像信
号の供給を受ける。そして、各水平スイッチＨＳＷ１、
ＨＳＷ２、ＨＳＷ３、…は各々対応するサンプリングパ
ルスＢ１、Ｂ２、Ｂ３、…により順次開閉動作し、映像
信号を対応する信号線Ｓ１、Ｓ２、Ｓ３、…に順次サン
プリングする。
【０００９】図７は、アクティブマトリクス液晶ディス
プレイの動作を説明するタイミングチャートである。水
平スタート信号ＨＳＴは単発のパルスである。これに対
し水平クロック信号ＨＣＫ、ＨＣＫＸは互いに逆相の矩
形波であり、シフトレジスタ２０ａはこれに応じて動作
し、ＨＳＴを順次転送してサンプリングパルスＡ１、Ａ
２、Ａ３、…を順次出力する。
プレイの動作を説明するタイミングチャートである。水
平スタート信号ＨＳＴは単発のパルスである。これに対
し水平クロック信号ＨＣＫ、ＨＣＫＸは互いに逆相の矩
形波であり、シフトレジスタ２０ａはこれに応じて動作
し、ＨＳＴを順次転送してサンプリングパルスＡ１、Ａ
２、Ａ３、…を順次出力する。
【００１０】これらのサンプリングパルスＡ１、Ａ２、
Ａ３、…は、シフトレジスタ２０ａの各段毎に設けた論
理回路７０ａ、７０ｂ、７０ｃ、…により波形整形さ
れ、互いに時間的に分離した最終的なサンプリングパル
スＢ１、Ｂ２、Ｂ３、…が得られる。
Ａ３、…は、シフトレジスタ２０ａの各段毎に設けた論
理回路７０ａ、７０ｂ、７０ｃ、…により波形整形さ
れ、互いに時間的に分離した最終的なサンプリングパル
スＢ１、Ｂ２、Ｂ３、…が得られる。
【００１１】そして、水平スイッチＨＳＷ１、ＨＳＷ
２、ＨＳＷ３、…は、サンプリングパルスＢ１、Ｂ２、
Ｂ３、…に応じて順次開閉し、映像信号を対応する信号
線にサンプリングする。
２、ＨＳＷ３、…は、サンプリングパルスＢ１、Ｂ２、
Ｂ３、…に応じて順次開閉し、映像信号を対応する信号
線にサンプリングする。
【００１２】したがって、画素ＰＸＬに映像信号の電圧
レベルを設定するためには、サンプリングパルスＢ１、
Ｂ２、Ｂ３、…とビデオラインからの映像信号とのそれ
ぞれの位相が整合する必要がある。
レベルを設定するためには、サンプリングパルスＢ１、
Ｂ２、Ｂ３、…とビデオラインからの映像信号とのそれ
ぞれの位相が整合する必要がある。
【００１３】ところが、アクティブマトリクス液晶ディ
スプレイには製造プロセス上で素子間にばらつきがあ
り、また、サンプリングパルスＢ１、Ｂ２、Ｂ３、…が
生成する過程では、ＨＣＫとＨＣＫＸの立ち上がり及び
立ち下がりのエッジからシフトレジスタ２０ａがサンプ
リングパルスＡ１、Ａ２、Ａ３、…を出力するまでの間
と、さらに論理回路７０ａ、７０ｂ、７０ｃ、…を通過
するまでの間とに遅延が生じる。したがって、サンプリ
ングパルスＢ１、Ｂ２、Ｂ３…の位相がそれぞればらつ
いてしまう。
スプレイには製造プロセス上で素子間にばらつきがあ
り、また、サンプリングパルスＢ１、Ｂ２、Ｂ３、…が
生成する過程では、ＨＣＫとＨＣＫＸの立ち上がり及び
立ち下がりのエッジからシフトレジスタ２０ａがサンプ
リングパルスＡ１、Ａ２、Ａ３、…を出力するまでの間
と、さらに論理回路７０ａ、７０ｂ、７０ｃ、…を通過
するまでの間とに遅延が生じる。したがって、サンプリ
ングパルスＢ１、Ｂ２、Ｂ３…の位相がそれぞればらつ
いてしまう。
【００１４】このため、サンプリングしなければならな
い本来の時間からずれた時間でサンプリングしてしまい
解像度劣化やゴースト等を引き起こしてしまう。よっ
て、サンプリングパルスの位相ばらつきを抑制する必要
がある。
い本来の時間からずれた時間でサンプリングしてしまい
解像度劣化やゴースト等を引き起こしてしまう。よっ
て、サンプリングパルスの位相ばらつきを抑制する必要
がある。
【００１５】図８は、従来のサンプリングパルスの位相
ばらつきを除去するアクティブマトリクス液晶ディスプ
レイの簡略構成図である。基本的な構成は図６で説明し
たアクティブマトリクス液晶ディスプレイと同じであ
り、行状のゲート線Ｇと列状の信号線Ｓと、両者の各交
差部に配された行列状の画素ＰＸＬと、を備えている。
また、垂直走査回路１０を内蔵しており、各ゲート線Ｇ
を線順次走査し、１水平期間毎に１行分の画素ＰＸＬを
選択する。さらに、水平走査回路２０を内蔵しており１
水平期間内で映像信号を各信号線に供給し、選択された
１行分の画素ＰＸＬに点順次で映像信号の書き込みを行
う。
ばらつきを除去するアクティブマトリクス液晶ディスプ
レイの簡略構成図である。基本的な構成は図６で説明し
たアクティブマトリクス液晶ディスプレイと同じであ
り、行状のゲート線Ｇと列状の信号線Ｓと、両者の各交
差部に配された行列状の画素ＰＸＬと、を備えている。
また、垂直走査回路１０を内蔵しており、各ゲート線Ｇ
を線順次走査し、１水平期間毎に１行分の画素ＰＸＬを
選択する。さらに、水平走査回路２０を内蔵しており１
水平期間内で映像信号を各信号線に供給し、選択された
１行分の画素ＰＸＬに点順次で映像信号の書き込みを行
う。
【００１６】また、特徴的な構成としてシフトレジスタ
２０ａの出力にＣＫＳＷを設けている。ＣＫＳＷは、シ
フトレジスタ２０ａに接続されサンプリングパルスＡに
応じて開閉動作し、ＨＣＫ、ＨＣＫＸと同一または別の
クロックであるＣＫ、ＣＫＸをサンプリングしてサンプ
リングパルスＢを生成する。
２０ａの出力にＣＫＳＷを設けている。ＣＫＳＷは、シ
フトレジスタ２０ａに接続されサンプリングパルスＡに
応じて開閉動作し、ＨＣＫ、ＨＣＫＸと同一または別の
クロックであるＣＫ、ＣＫＸをサンプリングしてサンプ
リングパルスＢを生成する。
【００１７】水平スイッチＨＳＷは信号線Ｓの一端に接
続され、サンプリングパルスＢに応じて開閉動作し、外
部入力された映像信号を信号線に順次サンプリングす
る。図９は、サンプリングパルスの位相ばらつきを除去
するアクティブマトリクス液晶ディスプレイの動作を説
明するタイミングチャートである。水平スタート信号Ｈ
ＳＴは単発のパルスである。これに対し水平クロック信
号ＨＣＫ、ＨＣＫＸは互いに逆相の矩形波であり、シフ
トレジスタ２０ａはこれに応じて動作し、ＨＳＴを順次
転送してサンプリングパルスＡを出力する。
続され、サンプリングパルスＢに応じて開閉動作し、外
部入力された映像信号を信号線に順次サンプリングす
る。図９は、サンプリングパルスの位相ばらつきを除去
するアクティブマトリクス液晶ディスプレイの動作を説
明するタイミングチャートである。水平スタート信号Ｈ
ＳＴは単発のパルスである。これに対し水平クロック信
号ＨＣＫ、ＨＣＫＸは互いに逆相の矩形波であり、シフ
トレジスタ２０ａはこれに応じて動作し、ＨＳＴを順次
転送してサンプリングパルスＡを出力する。
【００１８】ＣＫとＣＫＸは、互いに逆相の矩形波から
なる。なお、ＨＣＫとＣＫ及びＨＣＫＸとＣＫＸは、そ
れぞれ同一の波形を有しており共用してもよい。ＣＫＳ
ＷはサンプリングパルスＡに応じて開閉動作し、サンプ
リングパルスＡ内に含まれる１個または複数個のＣＫＸ
パルスまたはＣＫパルスを取り出す。図では、サンプリ
ングパルスＡ内に含まれる１個のＣＫＸパルスを取り出
してサンプリングパルスＢを生成している。
なる。なお、ＨＣＫとＣＫ及びＨＣＫＸとＣＫＸは、そ
れぞれ同一の波形を有しており共用してもよい。ＣＫＳ
ＷはサンプリングパルスＡに応じて開閉動作し、サンプ
リングパルスＡ内に含まれる１個または複数個のＣＫＸ
パルスまたはＣＫパルスを取り出す。図では、サンプリ
ングパルスＡ内に含まれる１個のＣＫＸパルスを取り出
してサンプリングパルスＢを生成している。
【００１９】このようにＨＳＷをドライブするためのサ
ンプリングパルスＢは、もとのクロック信号ＣＫまたは
ＣＫＸから取り出すため、サンプリングパルスＡに比べ
てばらつきは少なくなる。
ンプリングパルスＢは、もとのクロック信号ＣＫまたは
ＣＫＸから取り出すため、サンプリングパルスＡに比べ
てばらつきは少なくなる。
【００２０】
【発明が解決しようとする課題】しかし、上記のような
従来技術では、シフトレジスタ２０ａの出力であるサン
プリングパルスＡとＣＫＸとのそれぞれの位相がずれる
と、サンプリングパルスＢの位相ばらつきが発生してし
まう。
従来技術では、シフトレジスタ２０ａの出力であるサン
プリングパルスＡとＣＫＸとのそれぞれの位相がずれる
と、サンプリングパルスＢの位相ばらつきが発生してし
まう。
【００２１】図１０は、サンプリングパルスＢの位相ば
らつき発生を説明するタイミングチャートである。サン
プリングパルスＡとＣＫＸとの位相がｔずれている。サ
ンプリングパルスＢは、サンプリングパルスＡ内に含ま
れるＣＫＸパルスとして取り出されるから、サンプリン
グパルスＡが図のようにオフした場合には、サンプリン
グパルスＢもオフしてしまう。
らつき発生を説明するタイミングチャートである。サン
プリングパルスＡとＣＫＸとの位相がｔずれている。サ
ンプリングパルスＢは、サンプリングパルスＡ内に含ま
れるＣＫＸパルスとして取り出されるから、サンプリン
グパルスＡが図のようにオフした場合には、サンプリン
グパルスＢもオフしてしまう。
【００２２】したがって、サンプリングパルスＡがばら
つくとサンプリングパルスＢの位相もばらついてしま
う。このような位相ばらつきは、解像度劣化やゴースト
等を引き起こす原因となっていた。
つくとサンプリングパルスＢの位相もばらついてしま
う。このような位相ばらつきは、解像度劣化やゴースト
等を引き起こす原因となっていた。
【００２３】本発明はこのような点に鑑みてなされたも
のであり、水平スイッチをドライブするサンプリングパ
ルスの位相ばらつきを抑制するアクティブマトリクス表
示装置を提供することを目的とする。
のであり、水平スイッチをドライブするサンプリングパ
ルスの位相ばらつきを抑制するアクティブマトリクス表
示装置を提供することを目的とする。
【００２４】
【課題を解決するための手段】本発明では上記課題を解
決するために、行状のゲート線と、列状の信号線と、両
者の各交差部に配された行列状の画素と、前記ゲート線
を線順次走査して一水平期間毎に一行分の前記画素を選
択する垂直走査回路と、一水平期間内で映像信号を前記
信号線に供給し、選択された一行分の前記画素に点順次
で前記映像信号の書き込みを行う水平走査回路と、を備
えたアクティブマトリクス表示装置において、前記水平
走査回路内部にあって、外部から入力された一次クロッ
ク信号に応じて動作し、順次一次サンプリングパルスを
出力するシフトレジスタと、前記一次クロック信号と同
一または別の二次クロック信号に対する前記一次サンプ
リングパルスの位相調整を行い、前記位相調整後の一次
サンプリングパルスである位相調整パルスを出力する位
相調整部と、前記位相調整部の各出力段に接続され前記
位相調整パルスに応じて開閉動作をし、前記一次クロッ
ク信号または前記二次クロック信号をサンプリングして
順次二次サンプリングパルスを生成する一次スイッチ群
と、前記信号線の一端に接続された前記二次サンプリン
グパルスに応じて開閉動作をし、外部入力された前記映
像信号を前記信号線に供給する二次スイッチ群と、を有
することを特徴とするアクティブマトリクス表示装置が
提供される。
決するために、行状のゲート線と、列状の信号線と、両
者の各交差部に配された行列状の画素と、前記ゲート線
を線順次走査して一水平期間毎に一行分の前記画素を選
択する垂直走査回路と、一水平期間内で映像信号を前記
信号線に供給し、選択された一行分の前記画素に点順次
で前記映像信号の書き込みを行う水平走査回路と、を備
えたアクティブマトリクス表示装置において、前記水平
走査回路内部にあって、外部から入力された一次クロッ
ク信号に応じて動作し、順次一次サンプリングパルスを
出力するシフトレジスタと、前記一次クロック信号と同
一または別の二次クロック信号に対する前記一次サンプ
リングパルスの位相調整を行い、前記位相調整後の一次
サンプリングパルスである位相調整パルスを出力する位
相調整部と、前記位相調整部の各出力段に接続され前記
位相調整パルスに応じて開閉動作をし、前記一次クロッ
ク信号または前記二次クロック信号をサンプリングして
順次二次サンプリングパルスを生成する一次スイッチ群
と、前記信号線の一端に接続された前記二次サンプリン
グパルスに応じて開閉動作をし、外部入力された前記映
像信号を前記信号線に供給する二次スイッチ群と、を有
することを特徴とするアクティブマトリクス表示装置が
提供される。
【００２５】ここで、シフトレジスタは、外部から入力
された一次クロック信号に応じて動作し、順次一次サン
プリングパルスを出力する。位相調整部は、一次クロッ
ク信号と同一または別の二次クロック信号に対する一次
サンプリングパルスの位相調整を行い、位相調整後の一
次サンプリングパルスである位相調整パルスを出力す
る。一次スイッチ群は、位相調整部の各出力段に接続さ
れ位相調整パルスに応じて開閉動作をし、一次クロック
信号または二次クロック信号をサンプリングして順次二
次サンプリングパルスを生成する。二次スイッチ群は、
信号線の一端に接続された二次サンプリングパルスに応
じて開閉動作をし、外部入力された映像信号を信号線に
供給する。
された一次クロック信号に応じて動作し、順次一次サン
プリングパルスを出力する。位相調整部は、一次クロッ
ク信号と同一または別の二次クロック信号に対する一次
サンプリングパルスの位相調整を行い、位相調整後の一
次サンプリングパルスである位相調整パルスを出力す
る。一次スイッチ群は、位相調整部の各出力段に接続さ
れ位相調整パルスに応じて開閉動作をし、一次クロック
信号または二次クロック信号をサンプリングして順次二
次サンプリングパルスを生成する。二次スイッチ群は、
信号線の一端に接続された二次サンプリングパルスに応
じて開閉動作をし、外部入力された映像信号を信号線に
供給する。
【００２６】
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。図１は、本発明のアクティブマト
リクス表示装置の原理図である。アクティブマトリクス
表示装置は、行状のゲート線Ｇと、列状の信号線Ｓと、
両者の各交差部に配された行列状の画素６ａ、６ｂ、…
と、を有している。また、垂直走査回路１は、ゲート線
Ｇを線順次走査して一水平期間毎に一行分の画素６ａ、
６ｂ、…を選択する。水平走査回路２は、一水平期間内
で映像信号を信号線Ｓに供給し、選択された一行分の画
素６ａ、６ｂ、…に点順次で映像信号の書き込みを行
う。
を参照して説明する。図１は、本発明のアクティブマト
リクス表示装置の原理図である。アクティブマトリクス
表示装置は、行状のゲート線Ｇと、列状の信号線Ｓと、
両者の各交差部に配された行列状の画素６ａ、６ｂ、…
と、を有している。また、垂直走査回路１は、ゲート線
Ｇを線順次走査して一水平期間毎に一行分の画素６ａ、
６ｂ、…を選択する。水平走査回路２は、一水平期間内
で映像信号を信号線Ｓに供給し、選択された一行分の画
素６ａ、６ｂ、…に点順次で映像信号の書き込みを行
う。
【００２７】シフトレジスタ２ａは、水平走査回路２内
部にあって、外部から入力された一次クロック信号に応
じて動作し、順次一次サンプリングパルスを出力する。
位相調整部３は、一次クロック信号と同一または別の二
次クロック信号に対する一次サンプリングパルスの位相
調整を行い、位相調整後の一次サンプリングパルスであ
る位相調整パルスを出力する。図では二次クロック信号
に対する一次サンプリングパルスの位相調整を行ってい
る。
部にあって、外部から入力された一次クロック信号に応
じて動作し、順次一次サンプリングパルスを出力する。
位相調整部３は、一次クロック信号と同一または別の二
次クロック信号に対する一次サンプリングパルスの位相
調整を行い、位相調整後の一次サンプリングパルスであ
る位相調整パルスを出力する。図では二次クロック信号
に対する一次サンプリングパルスの位相調整を行ってい
る。
【００２８】一次スイッチ群４は、位相調整部３の各出
力段に接続され位相調整パルスに応じて開閉動作をし、
一次クロック信号または二次クロック信号をサンプリン
グして順次二次サンプリングパルスを生成する。図では
二次クロック信号をサンプリングして二次サンプリング
パルスを生成している。二次スイッチ群５は、信号線Ｓ
の一端に接続された二次サンプリングパルスに応じて開
閉動作をし、外部入力された映像信号を信号線Ｓに供給
する。
力段に接続され位相調整パルスに応じて開閉動作をし、
一次クロック信号または二次クロック信号をサンプリン
グして順次二次サンプリングパルスを生成する。図では
二次クロック信号をサンプリングして二次サンプリング
パルスを生成している。二次スイッチ群５は、信号線Ｓ
の一端に接続された二次サンプリングパルスに応じて開
閉動作をし、外部入力された映像信号を信号線Ｓに供給
する。
【００２９】次に、動作について説明する。図２は、ア
クティブマトリクス表示装置の動作手順を示すフローチ
ャートである。 〔Ｓ１〕シフトレジスタ２ａは、外部から入力された一
次クロック信号に応じて動作し、一次サンプリングパル
スを順次出力する。 〔Ｓ２〕位相調整部３は、一次クロック信号と同一また
は別の二次クロック信号に対する一次サンプリングパル
スの位相調整を行い、位相調整後の一次サンプリングパ
ルスである位相調整パルスを出力する。 〔Ｓ３〕一次スイッチ群４は、位相調整部３の各出力段
に接続され一次サンプリングパルスに応じて、開閉動作
し、一次クロック信号と同一または別の二次クロック信
号をサンプリングして順次二次サンプリングパルスを生
成する。 〔Ｓ４〕二次スイッチ群５は、各信号線Ｓの一端に接続
され二次サンプリングパルスに応じて開閉動作し、外部
入力された映像信号を各信号線に順次サンプリングす
る。
クティブマトリクス表示装置の動作手順を示すフローチ
ャートである。 〔Ｓ１〕シフトレジスタ２ａは、外部から入力された一
次クロック信号に応じて動作し、一次サンプリングパル
スを順次出力する。 〔Ｓ２〕位相調整部３は、一次クロック信号と同一また
は別の二次クロック信号に対する一次サンプリングパル
スの位相調整を行い、位相調整後の一次サンプリングパ
ルスである位相調整パルスを出力する。 〔Ｓ３〕一次スイッチ群４は、位相調整部３の各出力段
に接続され一次サンプリングパルスに応じて、開閉動作
し、一次クロック信号と同一または別の二次クロック信
号をサンプリングして順次二次サンプリングパルスを生
成する。 〔Ｓ４〕二次スイッチ群５は、各信号線Ｓの一端に接続
され二次サンプリングパルスに応じて開閉動作し、外部
入力された映像信号を各信号線に順次サンプリングす
る。
【００３０】次に、本発明のアクティブマトリクス表示
装置の詳細構成について説明する。図３は、アクティブ
マトリクス表示装置の構成図である。アクティブマトリ
クス表示装置は、行状のゲート線Ｇと、列状の信号線Ｓ
１、Ｓ２、Ｓ３…、と両者の各交差部に配された行列状
の画素ＰＸＬ６ａ、６ｂ、６ｃ、…とを備えている。ま
た、各交差部にはスイッチング素子として薄膜トランジ
スタＴｒ１、Ｔｒ２、Ｔｒ３、…が形成されている。
装置の詳細構成について説明する。図３は、アクティブ
マトリクス表示装置の構成図である。アクティブマトリ
クス表示装置は、行状のゲート線Ｇと、列状の信号線Ｓ
１、Ｓ２、Ｓ３…、と両者の各交差部に配された行列状
の画素ＰＸＬ６ａ、６ｂ、６ｃ、…とを備えている。ま
た、各交差部にはスイッチング素子として薄膜トランジ
スタＴｒ１、Ｔｒ２、Ｔｒ３、…が形成されている。
【００３１】各薄膜トランジスタＴｒ１、Ｔｒ２、Ｔｒ
３、…のゲート電極は対応するゲート線Ｇに接続され、
ソース電極は対応する信号線Ｓ１、Ｓ２、Ｓ３…に接続
され、ドレイン電極は対応する画素ＰＸＬ６ａ、６ｂ、
６ｃ、…に接続されている。また、画素ＰＸＬ６ａ、６
ｂ、６ｃ、…は微細な液晶セルからなり、この液晶セル
は画素電極と対向電極と両電極の間に保持された液晶と
からなる。
３、…のゲート電極は対応するゲート線Ｇに接続され、
ソース電極は対応する信号線Ｓ１、Ｓ２、Ｓ３…に接続
され、ドレイン電極は対応する画素ＰＸＬ６ａ、６ｂ、
６ｃ、…に接続されている。また、画素ＰＸＬ６ａ、６
ｂ、６ｃ、…は微細な液晶セルからなり、この液晶セル
は画素電極と対向電極と両電極の間に保持された液晶と
からなる。
【００３２】さらに、アクティブマトリクス表示装置
は、垂直走査回路１及び水平走査回路２を含んでいる。
垂直走査回路１は各ゲート線Ｇを線順次走査し、一水平
期間毎に一行分の画素ＰＸＬ６ａ、６ｂ、６ｃ、…を選
択する。具体的には垂直走査回路１は外部から入力され
る互いに逆相の垂直クロック信号ＶＣＫ、ＶＣＫＸに応
じて動作し、同じく外部から供給される垂直スタート信
号ＶＳＴを順次転送して、一水平期間毎に選択パルスを
各ゲート線Ｇに出力し、同一ライン上の薄膜トランジス
タＴｒ１、Ｔｒ２、Ｔｒ３、…を導通状態にする。
は、垂直走査回路１及び水平走査回路２を含んでいる。
垂直走査回路１は各ゲート線Ｇを線順次走査し、一水平
期間毎に一行分の画素ＰＸＬ６ａ、６ｂ、６ｃ、…を選
択する。具体的には垂直走査回路１は外部から入力され
る互いに逆相の垂直クロック信号ＶＣＫ、ＶＣＫＸに応
じて動作し、同じく外部から供給される垂直スタート信
号ＶＳＴを順次転送して、一水平期間毎に選択パルスを
各ゲート線Ｇに出力し、同一ライン上の薄膜トランジス
タＴｒ１、Ｔｒ２、Ｔｒ３、…を導通状態にする。
【００３３】水平走査回路２は、一水平期間内でビデオ
ラインからの映像信号を各信号線Ｓ１、Ｓ２、Ｓ３、…
に順次サンプリングし、選択された一行分の画素ＰＸＬ
に点順次で映像信号の書き込みを行う。この水平走査回
路２はフリップフロップＦＦを多段接続したシフトレジ
スタ２ａを有している。
ラインからの映像信号を各信号線Ｓ１、Ｓ２、Ｓ３、…
に順次サンプリングし、選択された一行分の画素ＰＸＬ
に点順次で映像信号の書き込みを行う。この水平走査回
路２はフリップフロップＦＦを多段接続したシフトレジ
スタ２ａを有している。
【００３４】シフトレジスタ２ａは、外部から供給され
る一対の互いに逆相な水平クロックＨＣＫ、ＨＣＫＸ
（一次クロック信号）に応じて動作し、同じく外部から
供給される水平スタート信号ＨＳＴを順次転送して、各
段毎に一次サンプリングパルスＡ１、Ａ２、Ａ３、…を
順次出力する。
る一対の互いに逆相な水平クロックＨＣＫ、ＨＣＫＸ
（一次クロック信号）に応じて動作し、同じく外部から
供給される水平スタート信号ＨＳＴを順次転送して、各
段毎に一次サンプリングパルスＡ１、Ａ２、Ａ３、…を
順次出力する。
【００３５】位相調整部３ａ、３ｂ、３ｃ…は、ＨＣ
Ｋ、ＨＣＫＸと同一または別のＣＫ、ＣＫＸ（二次クロ
ック信号）に対する一次サンプリングパルスＡ１、Ａ
２、Ａ３、…の位相調整を行い、位相調整後の一次サン
プリングパルスである位相調整パルスを出力する。
Ｋ、ＨＣＫＸと同一または別のＣＫ、ＣＫＸ（二次クロ
ック信号）に対する一次サンプリングパルスＡ１、Ａ
２、Ａ３、…の位相調整を行い、位相調整後の一次サン
プリングパルスである位相調整パルスを出力する。
【００３６】複数のクロックスイッチＣＫＳＷ４ａ、４
ｂ、４ｃ、…（一次スイッチ群）は、位相調整部３の各
出力段に接続され、一次サンプリングパルスＡ１、Ａ
２、Ａ３、…に応じて開閉動作し、ＨＣＫ、ＨＣＫＸと
同一または別のＣＫ、ＣＫＸをサンプリングして、順次
二次サンプリングパルスＢ１、Ｂ２、Ｂ３、…を生成す
る。
ｂ、４ｃ、…（一次スイッチ群）は、位相調整部３の各
出力段に接続され、一次サンプリングパルスＡ１、Ａ
２、Ａ３、…に応じて開閉動作し、ＨＣＫ、ＨＣＫＸと
同一または別のＣＫ、ＣＫＸをサンプリングして、順次
二次サンプリングパルスＢ１、Ｂ２、Ｂ３、…を生成す
る。
【００３７】複数の水平スイッチＨＳＷ５ａ、５ｂ、５
ｃ、…（二次スイッチ群）は、各信号線Ｓ１、Ｓ２、Ｓ
３、…の一端に接続され、二次サンプリングパルスＢ
１、Ｂ２、Ｂ３、…に応じて開閉動作し、外部入力され
た映像信号を各信号線に順次サンプリングする。
ｃ、…（二次スイッチ群）は、各信号線Ｓ１、Ｓ２、Ｓ
３、…の一端に接続され、二次サンプリングパルスＢ
１、Ｂ２、Ｂ３、…に応じて開閉動作し、外部入力され
た映像信号を各信号線に順次サンプリングする。
【００３８】次に、位相調整部３について詳しく説明す
る。図４は、位相調整部３の内部構成図である。位相調
整部３は、Ｐ−ＭＯＳ薄膜トランジスタＴｒ３１、Ｔｒ
３２と、Ｎ−ＭＯＳ薄膜トランジスタＴｒ３３と、イン
バータＩＣ３４とから構成される。
る。図４は、位相調整部３の内部構成図である。位相調
整部３は、Ｐ−ＭＯＳ薄膜トランジスタＴｒ３１、Ｔｒ
３２と、Ｎ−ＭＯＳ薄膜トランジスタＴｒ３３と、イン
バータＩＣ３４とから構成される。
【００３９】Ｔｒ３１のソース電極はＶDDと接続し、ゲ
ート電極はＣＫＳＷ４の出力端子に接続する。ドレイン
電極はＴｒ３２のソース電極に接続する。Ｔｒ３２のゲ
ート電極はシフトレジスタ２ａの出力に接続し、ドレイ
ン電極はＴｒ３３のドレイン電極に接続する。
ート電極はＣＫＳＷ４の出力端子に接続する。ドレイン
電極はＴｒ３２のソース電極に接続する。Ｔｒ３２のゲ
ート電極はシフトレジスタ２ａの出力に接続し、ドレイ
ン電極はＴｒ３３のドレイン電極に接続する。
【００４０】Ｔｒ３３のゲート電極はシフトレジスタ２
ａの出力に接続し、ソース電極はＶSSに接続する。イン
バータＩＣ３４の入力端子は、Ｔｒ３２のドレイン電極
とＴｒ３３のドレイン電極に接続する。出力端子は、Ｃ
ＫＳＷスイッチ端子となる。
ａの出力に接続し、ソース電極はＶSSに接続する。イン
バータＩＣ３４の入力端子は、Ｔｒ３２のドレイン電極
とＴｒ３３のドレイン電極に接続する。出力端子は、Ｃ
ＫＳＷスイッチ端子となる。
【００４１】次に、動作について説明する。図５は、位
相調整部３の動作を説明するタイミングチャートであ
る。ＣＫに対してサンプリングパルスＡは、図のような
位相を持つパルスであるとする。まず、サンプリングパ
ルスＡの立ち上がりから立ち下がりまでは、Ｔｒ３３が
オンし、インバータＩＣ３４の入力はＬとなり、インバ
ータ３４の出力はＨとなる。また、ＣＫＳＷはＣＫ入力
端子にスイッチが接続するのでＴｒ３１のゲート電極に
はＣＫが入力される。
相調整部３の動作を説明するタイミングチャートであ
る。ＣＫに対してサンプリングパルスＡは、図のような
位相を持つパルスであるとする。まず、サンプリングパ
ルスＡの立ち上がりから立ち下がりまでは、Ｔｒ３３が
オンし、インバータＩＣ３４の入力はＬとなり、インバ
ータ３４の出力はＨとなる。また、ＣＫＳＷはＣＫ入力
端子にスイッチが接続するのでＴｒ３１のゲート電極に
はＣＫが入力される。
【００４２】サンプリングパルスＡの立ち下がりではＴ
ｒ３２がオン、Ｔｒ３３がオフするがＴｒ３１がオフの
ため、インバータＩＣ３４入力はＬの状態がサンプリン
グパルスＡの立ち下がり以降もつづく。
ｒ３２がオン、Ｔｒ３３がオフするがＴｒ３１がオフの
ため、インバータＩＣ３４入力はＬの状態がサンプリン
グパルスＡの立ち下がり以降もつづく。
【００４３】そして、Ｔｒ３１ゲート電極の立ち下がり
でＴｒ３１がオンになる。すでにＴｒ３２はオン、Ｔｒ
３３はオフのためインバータＩＣ３４の入力はＨとな
る。したがって、インバータＩＣ３４の出力、すなわち
位相調整パルスはサンプリングパルスＡ内に含まれるＣ
Ｋパルスを十分取り出せるＨのパルスとなり、この位相
調整パルスからサンプリングパルスＢ１、Ｂ２、Ｂ３…
が生成する。
でＴｒ３１がオンになる。すでにＴｒ３２はオン、Ｔｒ
３３はオフのためインバータＩＣ３４の入力はＨとな
る。したがって、インバータＩＣ３４の出力、すなわち
位相調整パルスはサンプリングパルスＡ内に含まれるＣ
Ｋパルスを十分取り出せるＨのパルスとなり、この位相
調整パルスからサンプリングパルスＢ１、Ｂ２、Ｂ３…
が生成する。
【００４４】以上説明したように、本発明のアクティブ
マトリクス表示装置は、一次サンプリングパルスＡ１、
Ａ２、Ａ３、…の位相調整を行う位相調整部３を設け
て、二次サンプリングパルスＢ１、Ｂ２、Ｂ３、…を生
成する構成とした。これにより、二次サンプリングパル
スＢ１、Ｂ２、Ｂ３、…のばらつきを抑制でき、解像度
劣化やゴースト等の不良を改善することが可能になる。
マトリクス表示装置は、一次サンプリングパルスＡ１、
Ａ２、Ａ３、…の位相調整を行う位相調整部３を設け
て、二次サンプリングパルスＢ１、Ｂ２、Ｂ３、…を生
成する構成とした。これにより、二次サンプリングパル
スＢ１、Ｂ２、Ｂ３、…のばらつきを抑制でき、解像度
劣化やゴースト等の不良を改善することが可能になる。
【００４５】
【発明の効果】以上説明したように、本発明のアクティ
ブマトリクス表示装置は、一次サンプリングパルスの位
相調整を行う位相調整部を設けて、二次サンプリングパ
ルスを生成する構成とした。これにより、二次サンプリ
ングパルスのばらつきを抑制し、解像度劣化やゴースト
等の不良を改善できるので高品位な画質の表示が可能に
なる。
ブマトリクス表示装置は、一次サンプリングパルスの位
相調整を行う位相調整部を設けて、二次サンプリングパ
ルスを生成する構成とした。これにより、二次サンプリ
ングパルスのばらつきを抑制し、解像度劣化やゴースト
等の不良を改善できるので高品位な画質の表示が可能に
なる。
【図１】本発明のアクティブマトリクス表示装置の原理
図である。
図である。
【図２】アクティブマトリクス表示装置の動作手順を示
すフローチャートである。
すフローチャートである。
【図３】アクティブマトリクス表示装置の構成図であ
る。
る。
【図４】位相調整部の構成図である。
【図５】位相調整部の動作を説明するタイミングチャー
トである。
トである。
【図６】アクティブマトリクス液晶ディスプレイの構成
図である。
図である。
【図７】アクティブマトリクス液晶ディスプレイの動作
を説明するタイミングチャートである。
を説明するタイミングチャートである。
【図８】従来のサンプリングパルスの位相ばらつきを除
去するアクティブマトリクス液晶ディスプレイの簡略構
成図である。
去するアクティブマトリクス液晶ディスプレイの簡略構
成図である。
【図９】サンプリングパルスの位相ばらつきを除去する
アクティブマトリクス液晶ディスプレイの動作を説明す
るタイミングチャートである。
アクティブマトリクス液晶ディスプレイの動作を説明す
るタイミングチャートである。
【図１０】サンプリングパルスＢの位相ばらつき発生を
説明するタイミングチャートである。
説明するタイミングチャートである。
１……垂直走査回路、２……水平走査回路、２ａ……シ
フトレジスタ、３……位相調整部、４……一次スイッチ
群、５……二次スイッチ群、６ａ、６ｂ……画素。
フトレジスタ、３……位相調整部、４……一次スイッチ
群、５……二次スイッチ群、６ａ、６ｂ……画素。
Claims (1)
- 【請求項１】 行状のゲート線と、列状の信号線と、両
者の各交差部に配された行列状の画素と、前記ゲート線
を線順次走査して一水平期間毎に一行分の前記画素を選
択する垂直走査回路と、一水平期間内で映像信号を前記
信号線に供給し、選択された一行分の前記画素に点順次
で前記映像信号の書き込みを行う水平走査回路と、を備
えたアクティブマトリクス表示装置において、 前記水平走査回路内部にあって、外部から入力された一
次クロック信号に応じて動作し、順次一次サンプリング
パルスを出力するシフトレジスタと、 前記一次クロック信号と同一または別の二次クロック信
号に対する前記一次サンプリングパルスの位相調整を行
い、前記位相調整後の一次サンプリングパルスである位
相調整パルスを出力する位相調整部と、 前記位相調整部の各出力段に接続され前記位相調整パル
スに応じて開閉動作をし、前記一次クロック信号または
前記二次クロック信号をサンプリングして順次二次サン
プリングパルスを生成する一次スイッチ群と、 前記信号線の一端に接続された前記二次サンプリングパ
ルスに応じて開閉動作をし、外部入力された前記映像信
号を前記信号線に供給する二次スイッチ群と、 を有することを特徴とするアクティブマトリクス表示装
置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29604596A JP3329212B2 (ja) | 1996-11-08 | 1996-11-08 | アクティブマトリクス表示装置 |
| KR1019970053040A KR100455883B1 (ko) | 1996-11-08 | 1997-10-16 | 액티브매트릭스 표시장치 |
| US08/964,012 US6040816A (en) | 1996-11-08 | 1997-11-04 | Active matrix display device with phase-adjusted sampling pulses |
| DE69738475T DE69738475T2 (de) | 1996-11-08 | 1997-11-07 | Aktiv-Matrix-Anzeigevorrichtung |
| EP97402679A EP0841653B1 (en) | 1996-11-08 | 1997-11-07 | Active matrix display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29604596A JP3329212B2 (ja) | 1996-11-08 | 1996-11-08 | アクティブマトリクス表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10142573A true JPH10142573A (ja) | 1998-05-29 |
| JP3329212B2 JP3329212B2 (ja) | 2002-09-30 |
Family
ID=17828394
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29604596A Expired - Lifetime JP3329212B2 (ja) | 1996-11-08 | 1996-11-08 | アクティブマトリクス表示装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6040816A (ja) |
| EP (1) | EP0841653B1 (ja) |
| JP (1) | JP3329212B2 (ja) |
| KR (1) | KR100455883B1 (ja) |
| DE (1) | DE69738475T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7592993B2 (en) | 2004-10-23 | 2009-09-22 | Samsung Electronics Co., Ltd. | Source driver capable of controlling source line driving signals in a liquid crystal display device |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4156075B2 (ja) * | 1998-04-23 | 2008-09-24 | 株式会社半導体エネルギー研究所 | 画像表示装置 |
| US6288699B1 (en) * | 1998-07-10 | 2001-09-11 | Sharp Kabushiki Kaisha | Image display device |
| KR100563826B1 (ko) * | 1999-08-21 | 2006-04-17 | 엘지.필립스 엘시디 주식회사 | 액정표시장치의 데이타구동회로 |
| JP3739663B2 (ja) * | 2000-06-01 | 2006-01-25 | シャープ株式会社 | 信号転送システム、信号転送装置、表示パネル駆動装置、および表示装置 |
| KR100769159B1 (ko) * | 2000-12-28 | 2007-10-23 | 엘지.필립스 엘시디 주식회사 | 액정 디스플레이 장치 및 그 구동방법 |
| GB0105148D0 (en) * | 2001-03-02 | 2001-04-18 | Koninkl Philips Electronics Nv | Active Matrix Display Device |
| TWI345693B (en) * | 2007-11-06 | 2011-07-21 | Novatek Microelectronics Corp | Circuit device and related method for mitigating emi |
| CN113626355B (zh) * | 2020-05-06 | 2023-11-14 | 华润微集成电路(无锡)有限公司 | 实现串行接口全双工通信的从机芯片的电路结构 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5841430A (en) * | 1992-01-30 | 1998-11-24 | Icl Personal Systems Oy | Digital video display having analog interface with clock and video signals synchronized to reduce image flicker |
| JP3277382B2 (ja) * | 1992-01-31 | 2002-04-22 | ソニー株式会社 | 固定重複パタン除去機能付水平走査回路 |
| JP2957799B2 (ja) * | 1992-03-31 | 1999-10-06 | シャープ株式会社 | 表示装置の表示駆動用サンプルホールド回路 |
| JP2586377B2 (ja) * | 1993-06-08 | 1997-02-26 | 日本電気株式会社 | 液晶表示パネル駆動回路 |
| JPH07129124A (ja) * | 1993-10-29 | 1995-05-19 | Sanyo Electric Co Ltd | 画素配列表示装置 |
| JPH07319420A (ja) * | 1994-05-19 | 1995-12-08 | Sanyo Electric Co Ltd | 画素同期装置 |
| JPH07325551A (ja) * | 1994-06-01 | 1995-12-12 | Sanyo Electric Co Ltd | 画素配列表示装置 |
| JPH08171363A (ja) * | 1994-10-19 | 1996-07-02 | Sony Corp | 表示装置 |
| JPH08234701A (ja) * | 1995-02-28 | 1996-09-13 | Sony Corp | 映像表示装置 |
| JP3329136B2 (ja) * | 1995-04-11 | 2002-09-30 | ソニー株式会社 | アクティブマトリクス表示装置 |
-
1996
- 1996-11-08 JP JP29604596A patent/JP3329212B2/ja not_active Expired - Lifetime
-
1997
- 1997-10-16 KR KR1019970053040A patent/KR100455883B1/ko not_active IP Right Cessation
- 1997-11-04 US US08/964,012 patent/US6040816A/en not_active Expired - Lifetime
- 1997-11-07 EP EP97402679A patent/EP0841653B1/en not_active Expired - Lifetime
- 1997-11-07 DE DE69738475T patent/DE69738475T2/de not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7592993B2 (en) | 2004-10-23 | 2009-09-22 | Samsung Electronics Co., Ltd. | Source driver capable of controlling source line driving signals in a liquid crystal display device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3329212B2 (ja) | 2002-09-30 |
| EP0841653A2 (en) | 1998-05-13 |
| EP0841653A3 (en) | 1998-07-29 |
| KR19980041942A (ko) | 1998-08-17 |
| DE69738475T2 (de) | 2009-01-22 |
| DE69738475D1 (de) | 2008-03-13 |
| US6040816A (en) | 2000-03-21 |
| EP0841653B1 (en) | 2008-01-23 |
| KR100455883B1 (ko) | 2005-01-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3482683B2 (ja) | アクティブマトリクス表示装置及びその駆動方法 | |
| US5712653A (en) | Image display scanning circuit with outputs from sequentially switched pulse signals | |
| JP4391128B2 (ja) | 表示装置のドライバ回路およびシフトレジスタならびに表示装置 | |
| JP3451717B2 (ja) | アクティブマトリクス表示装置及びその駆動方法 | |
| KR100381064B1 (ko) | 시프트 레지스터 및 화상표시장치 | |
| US6836269B2 (en) | Precharge circuit and image display device using the same | |
| US7432905B2 (en) | Driver circuit for display device | |
| JP3501939B2 (ja) | アクティブマトリクス型画像表示装置 | |
| JP2006285118A (ja) | 表示装置 | |
| US20070132698A1 (en) | Display apparatus | |
| US8098224B2 (en) | Driver circuit for display device and display device | |
| JP3329212B2 (ja) | アクティブマトリクス表示装置 | |
| JP2003173174A (ja) | 画像表示装置および表示駆動方法 | |
| TW495628B (en) | Flat-panel display device, array substrate, and method for driving flat-panel display device | |
| JP2005070298A (ja) | 画像表示装置、画像表示パネル、パネル駆動装置および画像表示パネルの駆動方法 | |
| JP3661324B2 (ja) | 画像表示装置、画像表示方法及び表示駆動装置並びにそれを用いた電子機器 | |
| JP2002169518A (ja) | 液晶表示装置 | |
| JPH09182004A (ja) | 走査回路および画像表示装置 | |
| JP3329136B2 (ja) | アクティブマトリクス表示装置 | |
| JP3341530B2 (ja) | アクティブマトリクス表示装置 | |
| JP3329211B2 (ja) | アクティブマトリクス表示装置 | |
| JP2835254B2 (ja) | 表示装置の駆動回路 | |
| JP2004152482A (ja) | シフトレジスタおよび画像表示装置 | |
| JPH0830242A (ja) | 液晶駆動装置 | |
| TW586107B (en) | Active matrix display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080719 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090719 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090719 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100719 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100719 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110719 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110719 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120719 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120719 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130719 Year of fee payment: 11 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |