JPH10135237A - 化合物半導体装置 - Google Patents
化合物半導体装置Info
- Publication number
- JPH10135237A JPH10135237A JP29071596A JP29071596A JPH10135237A JP H10135237 A JPH10135237 A JP H10135237A JP 29071596 A JP29071596 A JP 29071596A JP 29071596 A JP29071596 A JP 29071596A JP H10135237 A JPH10135237 A JP H10135237A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- base
- layer
- emitter
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Bipolar Transistors (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】
【課題】 信頼性が高く且つ超高周波領域で高出力特性
が安定に得られる化合物半導体装置を提供する。 【解決手段】 半絶縁性半導体基板11上に、ストライ
プ状に配置された多数の単位セル12からなるセル領域
13と、セル領域に平行に配置されると共に櫛の歯状に
形成されたベース配線電極16及びコレクタ配線電極1
5と、コレクタ配線電極を挟んでセル領域に平行に配置
された放熱用電極17と、放熱用電極とセル領域の各単
位セルのエミッタ領域に絶縁膜の開口を介してブリッジ
状に接続された厚い金メッキ層20と、半導体基板の一
辺の近傍に配置されたボンディングパッド16bと、半
導体基板の反対辺の近傍に配置されたボンディングパッ
ド15bとを備え、厚い金メッキ層20はベース配線電
極16上を被覆することなく、その他の部分を略全面的
に被覆した。
が安定に得られる化合物半導体装置を提供する。 【解決手段】 半絶縁性半導体基板11上に、ストライ
プ状に配置された多数の単位セル12からなるセル領域
13と、セル領域に平行に配置されると共に櫛の歯状に
形成されたベース配線電極16及びコレクタ配線電極1
5と、コレクタ配線電極を挟んでセル領域に平行に配置
された放熱用電極17と、放熱用電極とセル領域の各単
位セルのエミッタ領域に絶縁膜の開口を介してブリッジ
状に接続された厚い金メッキ層20と、半導体基板の一
辺の近傍に配置されたボンディングパッド16bと、半
導体基板の反対辺の近傍に配置されたボンディングパッ
ド15bとを備え、厚い金メッキ層20はベース配線電
極16上を被覆することなく、その他の部分を略全面的
に被覆した。
Description
【0001】
【発明の属する技術分野】本発明は、化合物半導体装置
に係り、特にヘテロ接合バイポーラトランジスタ(HB
T)を、半絶縁性化合物半導体基板上に搭載した半導体
チップの構造に関する。
に係り、特にヘテロ接合バイポーラトランジスタ(HB
T)を、半絶縁性化合物半導体基板上に搭載した半導体
チップの構造に関する。
【0002】
【従来の技術】近年、携帯電話等の超高周波帯で動作す
る機器の普及に伴い、GHz帯で動作する高出力素子の
開発が要請されている。ヘテロ接合バイポーラトランジ
スタ(HBT)は、例えばエミッタ/ベース接合に、A
lGaAs又はGaInP/GaAs等の異材質の接合
を用いることにより、電子の移動度が高く且つエミッタ
のバンドギャップがベースのバンドギャップより大きい
ことから電子の注入効率が高く取れる。このためGHz
帯で1〜2W程度の高出力特性が容易に得られ、上記要
請に適合するものとして注目されている。
る機器の普及に伴い、GHz帯で動作する高出力素子の
開発が要請されている。ヘテロ接合バイポーラトランジ
スタ(HBT)は、例えばエミッタ/ベース接合に、A
lGaAs又はGaInP/GaAs等の異材質の接合
を用いることにより、電子の移動度が高く且つエミッタ
のバンドギャップがベースのバンドギャップより大きい
ことから電子の注入効率が高く取れる。このためGHz
帯で1〜2W程度の高出力特性が容易に得られ、上記要
請に適合するものとして注目されている。
【0003】例えば、文献(IEEE ELECTRON DEVICE LET
TERS, Vol 14, No10, October 1990PP493〜495)、特許
第2522280号公報等によれば、化合物半導体材料
を用いたヘテロ接合バイポーラトランジスタの一例が開
示されている。これは半絶縁性GaAs基板上にn+-
GaAsサブコレクタ層、n−GaAsコレクタ層、p
+-GaAsベース層、n−AlGaAsエミッタ層、
n+-GaAsエミッタコンタクト層等がメサ型に積層
されて構成されている。
TERS, Vol 14, No10, October 1990PP493〜495)、特許
第2522280号公報等によれば、化合物半導体材料
を用いたヘテロ接合バイポーラトランジスタの一例が開
示されている。これは半絶縁性GaAs基板上にn+-
GaAsサブコレクタ層、n−GaAsコレクタ層、p
+-GaAsベース層、n−AlGaAsエミッタ層、
n+-GaAsエミッタコンタクト層等がメサ型に積層
されて構成されている。
【0004】ところで、このようなヘテロ接合バイポー
ラトランジスタは、極めて電流密度が高いため、その熱
放散が問題となる。このため上記文献によれば、半絶縁
性半導体基板上に予め放熱のための放熱用電極を固着す
る。そしてコレクタ層、ベース層、エミッタ層がメサ型
に構成されたセル領域部分及びベース配線電極とコレク
タ配線電極等を全て絶縁膜で被覆し、その絶縁膜にエミ
ッタ層と放熱用電極に連通する開口を形成し、絶縁膜上
に厚い金メッキ層を被着する。セル部分のエミッタ層か
ら発生する熱を、厚い金メッキ層から輻射放熱すると共
に、放熱用電極を通して半導体チップ、更に半導体チッ
プを固定したパッケージに伝熱して、発熱部を冷却する
技術が開示されている。
ラトランジスタは、極めて電流密度が高いため、その熱
放散が問題となる。このため上記文献によれば、半絶縁
性半導体基板上に予め放熱のための放熱用電極を固着す
る。そしてコレクタ層、ベース層、エミッタ層がメサ型
に構成されたセル領域部分及びベース配線電極とコレク
タ配線電極等を全て絶縁膜で被覆し、その絶縁膜にエミ
ッタ層と放熱用電極に連通する開口を形成し、絶縁膜上
に厚い金メッキ層を被着する。セル部分のエミッタ層か
ら発生する熱を、厚い金メッキ層から輻射放熱すると共
に、放熱用電極を通して半導体チップ、更に半導体チッ
プを固定したパッケージに伝熱して、発熱部を冷却する
技術が開示されている。
【0005】この上記文献に開示された熱放散構造は、
半導体チップ上にストライプ状にコレクタ層とベース層
とエミッタ層とからなるメサ型に形成されたセル領域を
複数本配置し、コレクタ層に接続するコレクタ配線電極
及びセルとなるベース層に接続するベース配線電極をそ
れぞれ配置する。そしてこれらのストライプ状のセル領
域及びコレクタ配線電極及びベース配線電極が配置され
たチップの外周に放熱用電極領域を設ける。そして、こ
れらのセル領域及び各種配線電極領域を絶縁膜で被覆し
て、その上に全面的に厚い金メッキ層を被着したもので
ある。
半導体チップ上にストライプ状にコレクタ層とベース層
とエミッタ層とからなるメサ型に形成されたセル領域を
複数本配置し、コレクタ層に接続するコレクタ配線電極
及びセルとなるベース層に接続するベース配線電極をそ
れぞれ配置する。そしてこれらのストライプ状のセル領
域及びコレクタ配線電極及びベース配線電極が配置され
たチップの外周に放熱用電極領域を設ける。そして、こ
れらのセル領域及び各種配線電極領域を絶縁膜で被覆し
て、その上に全面的に厚い金メッキ層を被着したもので
ある。
【0006】即ち、複数本のセル領域のエミッタ層と、
チップ両端に設けられた放熱用電極とをブリッジ状に厚
さ22μm程度の厚い放熱用金メッキ層で接続したもの
である。係る構造によれば、発熱の大きなべーす/コレ
クタ接合付近で生じた熱が、チップ表面の略全面に貼ら
れた厚い金メッキ層から空中に放散されると共に、チッ
プ両端に設けられた放熱用電極から半導体チップ部分を
通して、該半導体チップを固着するパッケージに熱を逃
すことができる。
チップ両端に設けられた放熱用電極とをブリッジ状に厚
さ22μm程度の厚い放熱用金メッキ層で接続したもの
である。係る構造によれば、発熱の大きなべーす/コレ
クタ接合付近で生じた熱が、チップ表面の略全面に貼ら
れた厚い金メッキ層から空中に放散されると共に、チッ
プ両端に設けられた放熱用電極から半導体チップ部分を
通して、該半導体チップを固着するパッケージに熱を逃
すことができる。
【0007】
【発明が解決しようとする課題】しかしながら、ヘテロ
接合バイポーラトランジスタは、超高周波領域で高出力
特性が得られるという反面、出力特性の温度によるポジ
ティブフィードバックという問題がある。一般に高出力
トランジスタはコレクタ領域中に単位となるエミッタ及
びベース領域からなる単位トランジスタセルが多数配置
されて、これらを配線接続して一個のトランジスタを構
成している。そして多数の単位セルの内の一つの単位セ
ルの温度が上昇すると、同じベースバイアス電圧に対し
てコレクタ電流が増加し、この電流の増加が更に温度の
上昇を招き、温度の上昇は更に電流の増加を招く。この
ようなポジティブフィードバックにより一個の単位セル
に電流の集中が起こり、高出力トランジスタを熱破壊に
至らしめるという問題がある。
接合バイポーラトランジスタは、超高周波領域で高出力
特性が得られるという反面、出力特性の温度によるポジ
ティブフィードバックという問題がある。一般に高出力
トランジスタはコレクタ領域中に単位となるエミッタ及
びベース領域からなる単位トランジスタセルが多数配置
されて、これらを配線接続して一個のトランジスタを構
成している。そして多数の単位セルの内の一つの単位セ
ルの温度が上昇すると、同じベースバイアス電圧に対し
てコレクタ電流が増加し、この電流の増加が更に温度の
上昇を招き、温度の上昇は更に電流の増加を招く。この
ようなポジティブフィードバックにより一個の単位セル
に電流の集中が起こり、高出力トランジスタを熱破壊に
至らしめるという問題がある。
【0008】係る問題点を解決するためには、チップ上
に広く分散する発熱体である各単位セルからの熱放散を
なるべく均等にし、チップ上の一部分に放熱の不均一に
伴う局部的な温度上昇を無くすことが重要である。
に広く分散する発熱体である各単位セルからの熱放散を
なるべく均等にし、チップ上の一部分に放熱の不均一に
伴う局部的な温度上昇を無くすことが重要である。
【0009】本発明は上述した事情に鑑みて為されたも
ので、ヘテロ接合バイポーラトランジスタを構成する各
単位セルからの熱放散の均一性を良好なものとすること
により、信頼性が高く且つ超高周波領域で高出力特性が
安定に得られる化合物半導体装置を提供することを目的
とする。
ので、ヘテロ接合バイポーラトランジスタを構成する各
単位セルからの熱放散の均一性を良好なものとすること
により、信頼性が高く且つ超高周波領域で高出力特性が
安定に得られる化合物半導体装置を提供することを目的
とする。
【0010】
【課題を解決するための手段】本発明の化合物半導体装
置は、半絶縁性半導体基板上に、ストライプ状に配置さ
れたヘテロ接合バイポーラトランジスタの多数の単位セ
ルからなるセル領域と、該セル領域に平行に配置される
と共に櫛の歯状に前記各単位セルのベース領域及びコレ
クタ領域に接続するベース配線電極及びコレクタ配線電
極と、該コレクタ配線電極を挟んで前記セル領域に平行
に配置された放熱用電極と、該放熱用電極と前記セル領
域の各単位セルのエミッタ領域に絶縁膜の開口を介して
ブリッジ状に接続された厚い金メッキ層と、前記半導体
基板の一辺の近傍に配置された前記ベース配線電極に接
続するボンディングパッドと、前記半導体基板の反対辺
の近傍に配置された前記コレクタ配線電極に接続するボ
ンディングパッドとを備え、前記厚い金メッキ層は前記
ベース配線電極上を被覆することなく、その他の部分を
略全面的に被覆したことを特徴とする。
置は、半絶縁性半導体基板上に、ストライプ状に配置さ
れたヘテロ接合バイポーラトランジスタの多数の単位セ
ルからなるセル領域と、該セル領域に平行に配置される
と共に櫛の歯状に前記各単位セルのベース領域及びコレ
クタ領域に接続するベース配線電極及びコレクタ配線電
極と、該コレクタ配線電極を挟んで前記セル領域に平行
に配置された放熱用電極と、該放熱用電極と前記セル領
域の各単位セルのエミッタ領域に絶縁膜の開口を介して
ブリッジ状に接続された厚い金メッキ層と、前記半導体
基板の一辺の近傍に配置された前記ベース配線電極に接
続するボンディングパッドと、前記半導体基板の反対辺
の近傍に配置された前記コレクタ配線電極に接続するボ
ンディングパッドとを備え、前記厚い金メッキ層は前記
ベース配線電極上を被覆することなく、その他の部分を
略全面的に被覆したことを特徴とする。
【0011】上述した本発明の構成によれば、半導体基
板に固着された放熱用電極がコレクタ配線電極を挟んで
ストライプ状のセル領域と平行に配置され、ブリッジ状
に厚い金メッキ層を介して接続されているので、発熱が
最も大きな各単位セルのエミッタからの発生熱を短い距
離で放熱用電極に接続して伝熱させることができる。そ
して、ストライプ状に形成された各単位セルから放熱用
電極までの距離がほとんど等しいため、各単位セルに対
して均等な放熱が可能となり、上述したポジティブフィ
ードバックによる電流の集中を防止することができ、こ
れによりトランジスタの熱破壊を防止することができ
る。
板に固着された放熱用電極がコレクタ配線電極を挟んで
ストライプ状のセル領域と平行に配置され、ブリッジ状
に厚い金メッキ層を介して接続されているので、発熱が
最も大きな各単位セルのエミッタからの発生熱を短い距
離で放熱用電極に接続して伝熱させることができる。そ
して、ストライプ状に形成された各単位セルから放熱用
電極までの距離がほとんど等しいため、各単位セルに対
して均等な放熱が可能となり、上述したポジティブフィ
ードバックによる電流の集中を防止することができ、こ
れによりトランジスタの熱破壊を防止することができ
る。
【0012】また、半導体基板上の略中央部分にストラ
イプ状に、セル領域、ベース配線電極、コレクタ配線電
極、放熱用電極等を平行に複数組配置して、半導体基板
(チップ)の一辺側にベース配線電極に接続するボンデ
ィングパッドを設け、他辺側にコレクタ配線電極に接続
するボンディングパッドを配置する。これにより、半導
体基板(チップ)の面積を有効に利用して、チップ全体
の面積に対して厚い金メッキ層及び放熱用電極の面積を
効率的に取ることができ、これにより放熱の良好なヘテ
ロ接合バイポーラトランジスタを提供することができ
る。
イプ状に、セル領域、ベース配線電極、コレクタ配線電
極、放熱用電極等を平行に複数組配置して、半導体基板
(チップ)の一辺側にベース配線電極に接続するボンデ
ィングパッドを設け、他辺側にコレクタ配線電極に接続
するボンディングパッドを配置する。これにより、半導
体基板(チップ)の面積を有効に利用して、チップ全体
の面積に対して厚い金メッキ層及び放熱用電極の面積を
効率的に取ることができ、これにより放熱の良好なヘテ
ロ接合バイポーラトランジスタを提供することができ
る。
【0013】更に、厚い金メッキ層はベース配線電極上
を被覆しないので、ベース・エミッタの配線電極間の浮
遊容量の増大を防止することができる。これにより、セ
ル領域と放熱用電極間をコレクタ配線電極を跨いでブリ
ッジ状に接続した厚い金メッキ層により良好な熱放散が
可能であると共に、浮遊容量の増大を防止でき、高周波
特性の劣化を防止できる。
を被覆しないので、ベース・エミッタの配線電極間の浮
遊容量の増大を防止することができる。これにより、セ
ル領域と放熱用電極間をコレクタ配線電極を跨いでブリ
ッジ状に接続した厚い金メッキ層により良好な熱放散が
可能であると共に、浮遊容量の増大を防止でき、高周波
特性の劣化を防止できる。
【0014】
【発明の実施の形態】以下、本発明の実施形態について
図面を参照しながら説明する。
図面を参照しながら説明する。
【0015】図1は、本発明の第1実施形態の化合物半
導体装置のパターン配置を示す。GaAsの半絶縁性基
板(チップ)11上に、多数の単位セル12からなるヘ
テロ接合バイポーラトランジスタのセル領域13が、複
数本、ストライプ状に配置されている。セル領域13
は、後に詳述するが、メサ型のコレクタ領域に、多数の
単位セル12であるベース領域及びエミッタ領域が同様
にメサ型に形成されている。
導体装置のパターン配置を示す。GaAsの半絶縁性基
板(チップ)11上に、多数の単位セル12からなるヘ
テロ接合バイポーラトランジスタのセル領域13が、複
数本、ストライプ状に配置されている。セル領域13
は、後に詳述するが、メサ型のコレクタ領域に、多数の
単位セル12であるベース領域及びエミッタ領域が同様
にメサ型に形成されている。
【0016】セル領域13に隣接して、その両側にコレ
クタ配線電極15及びベース配線電極16がそれぞれス
トライプ状に且つ平行に配置されている。ベース配線電
極16は、それぞれの単位セルのベース領域に隣接する
櫛の歯状の分岐接続部16aを備えている。同様にコレ
クタ配線電極15も、それぞれの単位セルに対応したコ
レクタ領域に接続する櫛の歯状の分岐接続部15aを備
えている。
クタ配線電極15及びベース配線電極16がそれぞれス
トライプ状に且つ平行に配置されている。ベース配線電
極16は、それぞれの単位セルのベース領域に隣接する
櫛の歯状の分岐接続部16aを備えている。同様にコレ
クタ配線電極15も、それぞれの単位セルに対応したコ
レクタ領域に接続する櫛の歯状の分岐接続部15aを備
えている。
【0017】ストライプ状のセル領域13に平行に、コ
レクタ配線電極15を挟んで放熱用エミッタ電極17が
同様に半絶縁性基板11上にストライプ状に配置されて
いる。従って、各単位セル12から、放熱用エミッタ電
極17迄の距離は、それぞれが等間隔に配置されてい
る。
レクタ配線電極15を挟んで放熱用エミッタ電極17が
同様に半絶縁性基板11上にストライプ状に配置されて
いる。従って、各単位セル12から、放熱用エミッタ電
極17迄の距離は、それぞれが等間隔に配置されてい
る。
【0018】各ストライプ状の配線電極の端部には、そ
れぞれ短形状のエミッタ電極のボンディングパッド部1
7b、ベース電極のボンディングパッド部16b、コレ
クタ電極のボンディングパッド部15bが配置されてい
る。即ち、矩形状の半導体チップ11の−辺側には、エ
ミッタ及びベース電極のボンディングパッド17b,1
6b,17b,16b,17bが一列に配置されてお
り、他辺側にはコレクタ電極のボンディングパッド15
bがストライプ状に配置されている。
れぞれ短形状のエミッタ電極のボンディングパッド部1
7b、ベース電極のボンディングパッド部16b、コレ
クタ電極のボンディングパッド部15bが配置されてい
る。即ち、矩形状の半導体チップ11の−辺側には、エ
ミッタ及びベース電極のボンディングパッド17b,1
6b,17b,16b,17bが一列に配置されてお
り、他辺側にはコレクタ電極のボンディングパッド15
bがストライプ状に配置されている。
【0019】半導体チップ11のボンディングパッド部
分を除く、略中央部分には、セル領域13及び各種配線
電極部15,16,17が絶縁膜で被覆され、これに各
単位セルのエミッタ部分と放熱用エミッタ配線電極部分
に開口が施され、放熱用の厚い金メッキ層20で被覆さ
れている。従って、各単位セルのエミッタ部分と放熱用
エミッタ電極とは、金メッキ層20によりコレクタ配線
電極15を跨いでブリッジ状に接続されることになる。
金メッキ層20は、図示するようにベース配線電極16
上を被覆せず、セル領域13及び放熱用電極を含めたそ
の他の部分を略全面的に被覆している。
分を除く、略中央部分には、セル領域13及び各種配線
電極部15,16,17が絶縁膜で被覆され、これに各
単位セルのエミッタ部分と放熱用エミッタ配線電極部分
に開口が施され、放熱用の厚い金メッキ層20で被覆さ
れている。従って、各単位セルのエミッタ部分と放熱用
エミッタ電極とは、金メッキ層20によりコレクタ配線
電極15を跨いでブリッジ状に接続されることになる。
金メッキ層20は、図示するようにベース配線電極16
上を被覆せず、セル領域13及び放熱用電極を含めたそ
の他の部分を略全面的に被覆している。
【0020】図3は、単位セル近傍のパターン構成を示
す拡大図であり、図4はそのDD線に沿った断面図であ
る。セル領域13には、メサ型に形成されたコレクタ層
13cに、メサ型に形成されたベース層12b及びエミ
ッタ層12eからなる単位セル12が形成されている。
ベース電極16の櫛の歯状の分岐接続部16aは、Si
N膜等の絶縁膜21に設けられた開口を介してメサ型の
ベース層12bに接続されている。コレクタ電極15の
櫛の歯状の分岐接続部15aは、メサ型の単位セル12
間の凹部の部分のサブコレクタ層13cに接続されてい
る。
す拡大図であり、図4はそのDD線に沿った断面図であ
る。セル領域13には、メサ型に形成されたコレクタ層
13cに、メサ型に形成されたベース層12b及びエミ
ッタ層12eからなる単位セル12が形成されている。
ベース電極16の櫛の歯状の分岐接続部16aは、Si
N膜等の絶縁膜21に設けられた開口を介してメサ型の
ベース層12bに接続されている。コレクタ電極15の
櫛の歯状の分岐接続部15aは、メサ型の単位セル12
間の凹部の部分のサブコレクタ層13cに接続されてい
る。
【0021】コレクタ配線電極15及びベース配線電極
16の上部空間は、ポリイミド等の絶縁膜22で被覆さ
れており、絶縁膜22上に20〜30μm程度の厚い金
メッキ層20が被着されている。金メッキ層20は、絶
縁膜22の開口部を介して、単位セル12のエミッタ層
12eと放熱用エミッタ配線電極17とをブリッジ状に
接続している。
16の上部空間は、ポリイミド等の絶縁膜22で被覆さ
れており、絶縁膜22上に20〜30μm程度の厚い金
メッキ層20が被着されている。金メッキ層20は、絶
縁膜22の開口部を介して、単位セル12のエミッタ層
12eと放熱用エミッタ配線電極17とをブリッジ状に
接続している。
【0022】次にこの化合物半導体装置の製造方法につ
いて説明する。まず半絶縁性基板上に各種化合物半導体
材料をエピタキシャル成長した基板を準備する。この基
板は、半絶縁性GaAs基板11上にサブコレクタ層と
なるGaAs層がエピ成長され、更にその上層にコレク
タ層となるn型GaAs層がエピ成長され、更にその上
層にベース層12bとなるp型GaAs層がエピ成長さ
れたものである。
いて説明する。まず半絶縁性基板上に各種化合物半導体
材料をエピタキシャル成長した基板を準備する。この基
板は、半絶縁性GaAs基板11上にサブコレクタ層と
なるGaAs層がエピ成長され、更にその上層にコレク
タ層となるn型GaAs層がエピ成長され、更にその上
層にベース層12bとなるp型GaAs層がエピ成長さ
れたものである。
【0023】更にベース層12bの上層にはGaAs層
からAlGaAs層への遷移層がエピ成長され、更にそ
の上層にはヘテロ接合バイポーラトランジスタの核心と
なるベース層と比較してバンドギャップの大きなn型A
lGaAs層がエピ成長され、その上層はGaAsへの
遷移層がエピ成長され、更にその上層にはキャップ層と
なるn+型GaAs層がエピ成長されている。
からAlGaAs層への遷移層がエピ成長され、更にそ
の上層にはヘテロ接合バイポーラトランジスタの核心と
なるベース層と比較してバンドギャップの大きなn型A
lGaAs層がエピ成長され、その上層はGaAsへの
遷移層がエピ成長され、更にその上層にはキャップ層と
なるn+型GaAs層がエピ成長されている。
【0024】次に、ホトリソグラフィでパターニングし
て、エミッタ領域を形成するための層12eのメサエッ
チを行う。次に、ベース層12b及びコレクタ層13c
を同様にホトリソグラフィでパターニングして、メサエ
ッチを行う。
て、エミッタ領域を形成するための層12eのメサエッ
チを行う。次に、ベース層12b及びコレクタ層13c
を同様にホトリソグラフィでパターニングして、メサエ
ッチを行う。
【0025】次に、放熱用エミッタ電極17、コレクタ
電極15等の電極付けを行う。これはホトレジストを塗
布後、ホトリソグラフィでパターニングを行い、AuG
e/Ni/Auを蒸着し、リフトオフにより所定パター
ンの電極15,17を形成する。そして、アロイにより
半導体層との接触を確実にする。更に、全面にCVDで
例えばSiN膜を2,000Å程度被着して、ホトリソ
グラフィによりコンタクト部分を開口するパターニング
を行う。
電極15等の電極付けを行う。これはホトレジストを塗
布後、ホトリソグラフィでパターニングを行い、AuG
e/Ni/Auを蒸着し、リフトオフにより所定パター
ンの電極15,17を形成する。そして、アロイにより
半導体層との接触を確実にする。更に、全面にCVDで
例えばSiN膜を2,000Å程度被着して、ホトリソ
グラフィによりコンタクト部分を開口するパターニング
を行う。
【0026】次にベース電極の電極付けを行う。SiN
をデポジションし、フォトリソグラフィにより、コンタ
クトホールを形成し、櫛歯状にTi/Pt/Auを蒸着
し、それら金属のパターン電極15、16、16を形成
する。
をデポジションし、フォトリソグラフィにより、コンタ
クトホールを形成し、櫛歯状にTi/Pt/Auを蒸着
し、それら金属のパターン電極15、16、16を形成
する。
【0027】次に基板全面に絶縁膜22となるポリイミ
ドを塗布してキュアを行う。ポリイミド膜は、メサ型の
各単位セル部分が十分に被覆される程度に十分厚く形成
される。次にホトリソグラフィにより、各単位セルのエ
ミッタ領域部分及び放熱用電極に金メッキ層を接続する
ための開口を形成する。
ドを塗布してキュアを行う。ポリイミド膜は、メサ型の
各単位セル部分が十分に被覆される程度に十分厚く形成
される。次にホトリソグラフィにより、各単位セルのエ
ミッタ領域部分及び放熱用電極に金メッキ層を接続する
ための開口を形成する。
【0028】次に全面にTi/Pt/Au膜を形成す
る。これはホトレジストを塗布後、ホトリソグラフィで
パターニングを行い、金メッキを行わない領域をレジス
トで被覆する。そして、電解メッキで、所定パターンの
Ti/Pt/Au膜上に20〜30μm程度の厚い金メ
ッキ層20を形成する。これにより、エミッタ層12e
が厚い金メッキ層20により、ブリッジ状にコレクタ配
線電極15を跨いで放熱用電極17に接続される。金メ
ッキ層20は、ベース配線電極16上を被覆することな
く、チップ上のその他の部分を略全面的に被覆する。次
にイオンミーリングで不要な金メッキの付着部分を除去
して、本発明のヘテロ接合バイボーラトランジスタが完
成する。
る。これはホトレジストを塗布後、ホトリソグラフィで
パターニングを行い、金メッキを行わない領域をレジス
トで被覆する。そして、電解メッキで、所定パターンの
Ti/Pt/Au膜上に20〜30μm程度の厚い金メ
ッキ層20を形成する。これにより、エミッタ層12e
が厚い金メッキ層20により、ブリッジ状にコレクタ配
線電極15を跨いで放熱用電極17に接続される。金メ
ッキ層20は、ベース配線電極16上を被覆することな
く、チップ上のその他の部分を略全面的に被覆する。次
にイオンミーリングで不要な金メッキの付着部分を除去
して、本発明のヘテロ接合バイボーラトランジスタが完
成する。
【0029】尚、厚い金メッキ層は放熱及び伝熱のため
に用いられるものであるが、金以外の、例えば、銅等の
材料を用いてもよいことも勿論のことである。
に用いられるものであるが、金以外の、例えば、銅等の
材料を用いてもよいことも勿論のことである。
【0030】
【発明の効果】以上に説明したように本発明によれば、
ヘテロ接合バイポーラトランジスタの最も発熱の大きい
各単位セルのエミッタ領域が、均等に且つ最短距離で放
熱用電極に厚い金メッキ層を介してブリッジ状に接続さ
れる。これにより、各単位セルの熱放散性を均一にする
ことができ、一部のセルへの電流の集中を防止すること
ができる。又、矩形状の半導体チップの−辺側にベース
電極のボンディングパッドを配置し、他辺側にコレクタ
電極のボンディングパッドを配置することで、効率的な
熱放散のためのパターン配置が可能となり、各単位セル
に対して、偏りなく均一な放熱が行える。
ヘテロ接合バイポーラトランジスタの最も発熱の大きい
各単位セルのエミッタ領域が、均等に且つ最短距離で放
熱用電極に厚い金メッキ層を介してブリッジ状に接続さ
れる。これにより、各単位セルの熱放散性を均一にする
ことができ、一部のセルへの電流の集中を防止すること
ができる。又、矩形状の半導体チップの−辺側にベース
電極のボンディングパッドを配置し、他辺側にコレクタ
電極のボンディングパッドを配置することで、効率的な
熱放散のためのパターン配置が可能となり、各単位セル
に対して、偏りなく均一な放熱が行える。
【0031】更に本発明によれば、厚い金メッキ層がベ
ース配線電極上を被覆することなく、その他のチップ上
を略全面的に被覆するので、エミッタ・ベース間の浮遊
容量の増大を防止でき、高周波。高出力特性に優れたヘ
テロ接合バイポーラトランジスタを提供することができ
る。
ース配線電極上を被覆することなく、その他のチップ上
を略全面的に被覆するので、エミッタ・ベース間の浮遊
容量の増大を防止でき、高周波。高出力特性に優れたヘ
テロ接合バイポーラトランジスタを提供することができ
る。
【図1】本発明の第1実施形態の化合物半導体装置のパ
ターンの配置構成を示す説明図。
ターンの配置構成を示す説明図。
【図2】各単位セル近傍の拡大図。
【図3】図2のD−D線に沿った断面図。
Claims (1)
- 【請求項1】 半絶縁性半導体基板上に、ストライプ状
に配置されたヘテロ接合バイポーラトランジスタの多数
の単位セルからなるセル領域と、該セル領域に平行に配
置されると共に櫛の歯状に前記各単位セルのベース領域
及びコレクタ領域に接続するベース配線電極及びコレク
タ配線電極と、該コレクタ配線電極を挟んで前記セル領
域に平行に配置された放熱用電極と、該放熱用電極と前
記セル領域の各単位セルのエミッタ領域に絶縁膜の開口
を介してブリッジ状に接続された厚い金メッキ層と、前
記半導体基板の一辺の近傍に配置された前記ベース配線
電極に接続するボンディングパッドと、前記半導体基板
の反対辺の近傍に配置された前記コレクタ配線電極に接
続するボンディングパッドとを備え、前記厚い金メッキ
層は前記ベース配線電極上を被覆することなく、その他
の部分を略全面的に被覆したことを特徴とする化合物半
導体装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29071596A JPH10135237A (ja) | 1996-10-31 | 1996-10-31 | 化合物半導体装置 |
US08/959,299 US5929468A (en) | 1996-10-31 | 1997-10-28 | Compound semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29071596A JPH10135237A (ja) | 1996-10-31 | 1996-10-31 | 化合物半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH10135237A true JPH10135237A (ja) | 1998-05-22 |
Family
ID=17759590
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP29071596A Pending JPH10135237A (ja) | 1996-10-31 | 1996-10-31 | 化合物半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH10135237A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100372127C (zh) * | 2003-12-01 | 2008-02-27 | 三洋电机株式会社 | 半导体装置 |
-
1996
- 1996-10-31 JP JP29071596A patent/JPH10135237A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100372127C (zh) * | 2003-12-01 | 2008-02-27 | 三洋电机株式会社 | 半导体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH08279562A (ja) | 半導体装置、及びその製造方法 | |
JPH06342803A (ja) | トランジスタ | |
US7566920B2 (en) | Bipolar transistor and power amplifier | |
JP3084541B2 (ja) | 縦型構造トランジスタ | |
US12009273B2 (en) | Semiconductor apparatus including different thermal resistance values for different heat transfer paths | |
US6686647B2 (en) | Gunn diode and method of manufacturing the same | |
JP2007027269A (ja) | バイポーラトランジスタ及び電力増幅器 | |
KR20030036102A (ko) | 베이스와 콜렉터 스트랩을 구비한 전력 증폭기 | |
US5929468A (en) | Compound semiconductor device | |
JPH10135237A (ja) | 化合物半導体装置 | |
JP2001512909A (ja) | パワートランジスタセル | |
JPH10135236A (ja) | 化合物半導体装置 | |
JPH11135517A (ja) | 化合物半導体装置 | |
JP3264517B2 (ja) | 縦型構造へテロ接合バイポーラトランジスタ | |
US20050127399A1 (en) | Non-uniform gate pitch semiconductor devices | |
JP4281229B2 (ja) | 平型半導体装置 | |
JPH10144801A (ja) | 半導体装置 | |
JPH09223703A (ja) | 電界効果トランジスタ | |
US5804867A (en) | Thermally balanced radio frequency power transistor | |
JP3243454B2 (ja) | 縦型構造トランジスタ | |
JP2858643B2 (ja) | 高出力半導体装置 | |
JPH11274381A (ja) | バイポーラトランジスタ装置の放熱構造 | |
JP2000114423A (ja) | 半導体素子の実装方法 | |
JP3719985B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
JP3072288B2 (ja) | 半導体装置 |