JPH1013260A - 信号処理回路 - Google Patents
信号処理回路Info
- Publication number
- JPH1013260A JPH1013260A JP8164588A JP16458896A JPH1013260A JP H1013260 A JPH1013260 A JP H1013260A JP 8164588 A JP8164588 A JP 8164588A JP 16458896 A JP16458896 A JP 16458896A JP H1013260 A JPH1013260 A JP H1013260A
- Authority
- JP
- Japan
- Prior art keywords
- signal processing
- harmonic component
- circuit
- processing circuit
- clock signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0635—Clock or time synchronisation in a network
- H04J3/0685—Clock or time synchronisation in a node; Intranode synchronisation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B15/00—Suppression or limitation of noise or interference
- H04B15/02—Reducing interference from electric apparatus by means located at or near the interfering apparatus
- H04B15/04—Reducing interference from electric apparatus by means located at or near the interfering apparatus the interference being caused by substantially sinusoidal oscillations, e.g. in a receiver or in a tape-recorder
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Noise Elimination (AREA)
- Transceivers (AREA)
- Circuits Of Receivers In General (AREA)
Abstract
(57)【要約】
【課題】 受信装置を含む移動無線機器端末の受信性能
を劣化させることのない信号処理回路を提供する。 【解決手段】 受信装置を含む移動無線機器端末に用い
られる信号処理回路であって、少なくとも基準となるク
ロック信号を発振する発振器１と、このクロック信号の
高調波成分のレベルを制限する高調波成分低減回路３
と、このクロック信号を基準として信号処理を行うＣＰ
Ｕコア部４を備えてなるものである。
を劣化させることのない信号処理回路を提供する。 【解決手段】 受信装置を含む移動無線機器端末に用い
られる信号処理回路であって、少なくとも基準となるク
ロック信号を発振する発振器１と、このクロック信号の
高調波成分のレベルを制限する高調波成分低減回路３
と、このクロック信号を基準として信号処理を行うＣＰ
Ｕコア部４を備えてなるものである。
Description
【０００１】
【発明の属する技術分野】本発明はページャー、携帯電
話等の移動無線機器端末に用いられる信号処理回路に関
するものである。
話等の移動無線機器端末に用いられる信号処理回路に関
するものである。
【０００２】
【従来の技術】図３は従来の移動無線機器端末に用いら
れている信号処理回路に搭載されるＣＰＵ部分の構成を
示すブロック図である。図中、１は発振器、２はゲイン
バッファ等よりなる波形整形器、４はＣＰＵコア部、５
はプログラムＲＯＭ、６はＲＡＭ、７はＩ／Ｏバッファ
である。その動作としては、まず、発振器１で発振され
たクロック信号を波形整形器２で波形整形した後、ＣＰ
Ｕコア部４に加え、ＣＰＵコア部４はこのクロック信号
を基準クロックとし、プログラムＲＯＭ５の内容に従っ
てＲＡＭ６及びＩ／Ｏバッファ７をアクセスして、所望
の信号処理を行うものである。
れている信号処理回路に搭載されるＣＰＵ部分の構成を
示すブロック図である。図中、１は発振器、２はゲイン
バッファ等よりなる波形整形器、４はＣＰＵコア部、５
はプログラムＲＯＭ、６はＲＡＭ、７はＩ／Ｏバッファ
である。その動作としては、まず、発振器１で発振され
たクロック信号を波形整形器２で波形整形した後、ＣＰ
Ｕコア部４に加え、ＣＰＵコア部４はこのクロック信号
を基準クロックとし、プログラムＲＯＭ５の内容に従っ
てＲＡＭ６及びＩ／Ｏバッファ７をアクセスして、所望
の信号処理を行うものである。
【０００３】
【発明が解決しようとする課題】しかしながら、近来の
信号処理回路では、信号処理の高速化，回路の小型縮小
化が追求され、これに伴って前記従来の信号処理回路に
おいても波形整形器２，ＣＰＵコア部４、プログラムＲ
ＯＭ５、ＲＡＭ６等の信号回路の浮遊容量は極力減少す
るように回路設計が行われ、その結果、動作中の信号回
路を通る信号の高調波成分の電力スペクトラムが非常に
高い周波数まで維持されることになり、その周波数帯域
は前記移動無線機器端末の受信周波数帯域にまで達し、
電波の輻射が起こる状態になっている。また、この信号
処理回路は、当然ながら移動無線機器端末に付属する受
信装置と組み合わせて使用されるため、両者は接近して
配置されることになり、前記の輻射を起こした高調波成
分の電力スペクトラムはノイズ成分となって前記受信装
置のＳＮ比を悪化させ、受信性能を著しく劣化させてし
まうという問題点があった。
信号処理回路では、信号処理の高速化，回路の小型縮小
化が追求され、これに伴って前記従来の信号処理回路に
おいても波形整形器２，ＣＰＵコア部４、プログラムＲ
ＯＭ５、ＲＡＭ６等の信号回路の浮遊容量は極力減少す
るように回路設計が行われ、その結果、動作中の信号回
路を通る信号の高調波成分の電力スペクトラムが非常に
高い周波数まで維持されることになり、その周波数帯域
は前記移動無線機器端末の受信周波数帯域にまで達し、
電波の輻射が起こる状態になっている。また、この信号
処理回路は、当然ながら移動無線機器端末に付属する受
信装置と組み合わせて使用されるため、両者は接近して
配置されることになり、前記の輻射を起こした高調波成
分の電力スペクトラムはノイズ成分となって前記受信装
置のＳＮ比を悪化させ、受信性能を著しく劣化させてし
まうという問題点があった。
【０００４】本発明は、上記従来の問題点を解決するも
のであり、受信装置を含む移動無線機器端末の受信性能
を劣化させることのない信号処理回路を提供することを
目的とする。
のであり、受信装置を含む移動無線機器端末の受信性能
を劣化させることのない信号処理回路を提供することを
目的とする。
【０００５】
【課題を解決するための手段】本発明の信号処理回路
は、受信装置を含む移動無線機器端末に用いられる信号
処理回路であって、少なくとも基準となるクロック信号
を発振する発振器と、このクロック信号の高調波成分の
レベルを制限する高調波成分低減回路と、このクロック
信号を基準として信号処理を行うＣＰＵコア部を含むよ
うにしたものである。
は、受信装置を含む移動無線機器端末に用いられる信号
処理回路であって、少なくとも基準となるクロック信号
を発振する発振器と、このクロック信号の高調波成分の
レベルを制限する高調波成分低減回路と、このクロック
信号を基準として信号処理を行うＣＰＵコア部を含むよ
うにしたものである。
【０００６】本発明によれば、信号処理回路に高調波成
分の電力スペクトラムは発生しないので、その輻射は起
こらず、受信装置を含む移動無線機器端末の受信性能を
劣化させることのない信号処理回路が得られる。
分の電力スペクトラムは発生しないので、その輻射は起
こらず、受信装置を含む移動無線機器端末の受信性能を
劣化させることのない信号処理回路が得られる。
【０００７】
【発明の実施の形態】以下、本発明の各実施の形態につ
いて図面を参照して説明する。なお、前記従来のものと
同一の部分は同一符号を用いるものとする。
いて図面を参照して説明する。なお、前記従来のものと
同一の部分は同一符号を用いるものとする。
【０００８】（実施の形態１）図１は本発明の信号処理
回路の実施の形態１においてこれに搭載されるＣＰＵの
構成を示すブロック図であり、図中、１は発振器、２は
波形整形器、４はＣＰＵコア部、５はプログラムＲＯ
Ｍ、６はＲＡＭ、７はＩ／Ｏバッファであって、ここま
での構成は前記従来のものと同一である。本発明はこの
従来構成にローパスフィルタ等よりなる高調波成分低減
回路３を加え、全体としてＣＰＵ11を構成したもので、
以下その動作を説明する。
回路の実施の形態１においてこれに搭載されるＣＰＵの
構成を示すブロック図であり、図中、１は発振器、２は
波形整形器、４はＣＰＵコア部、５はプログラムＲＯ
Ｍ、６はＲＡＭ、７はＩ／Ｏバッファであって、ここま
での構成は前記従来のものと同一である。本発明はこの
従来構成にローパスフィルタ等よりなる高調波成分低減
回路３を加え、全体としてＣＰＵ11を構成したもので、
以下その動作を説明する。
【０００９】まず、発振器１で発振されたクロック信号
を波形整形器２で波形整形した後、高調波成分低減回路
３でその高調波成分のレベルを制限する。この場合、高
調波成分低減回路３のカットオフ周波数はクロック信号
の周波数より十分高くして動作マージンを保つと共に、
前記受信装置を含む移動無線機器端末の受信周波数帯域
より十分低く設定し、更に、フィルタの段数を増加する
ことにより前記高調波成分の減衰量を確保する。このよ
うにして高調波成分のレベルが低減されたクロック信号
を基準としてＣＰＵコア部４はプログラムＲＯＭ５の内
容に従ってＲＡＭ６及びＩ／Ｏバッファ７をアクセス
し、所望の信号処理を行う。このようにすれば、波形整
形器２，ＣＰＵコア部４、プログラムＲＯＭ５、ＲＡＭ
６等の信号回路の浮遊容量が減少するような回路設計が
行われ、動作中の信号回路の利得が非常に高い周波数ま
で維持されていたとしても、前記の高調波成分低減回路
３でこのクロック信号の高調波成分のレベルが制限され
ているため、前記受信装置を含む移動無線機器端末の受
信性能に悪影響を及ぼすことはない。なお、前記高調波
成分低減回路３は、これを波形整形器２またはＣＰＵコ
ア部４に内蔵させても同様の効果がある。
を波形整形器２で波形整形した後、高調波成分低減回路
３でその高調波成分のレベルを制限する。この場合、高
調波成分低減回路３のカットオフ周波数はクロック信号
の周波数より十分高くして動作マージンを保つと共に、
前記受信装置を含む移動無線機器端末の受信周波数帯域
より十分低く設定し、更に、フィルタの段数を増加する
ことにより前記高調波成分の減衰量を確保する。このよ
うにして高調波成分のレベルが低減されたクロック信号
を基準としてＣＰＵコア部４はプログラムＲＯＭ５の内
容に従ってＲＡＭ６及びＩ／Ｏバッファ７をアクセス
し、所望の信号処理を行う。このようにすれば、波形整
形器２，ＣＰＵコア部４、プログラムＲＯＭ５、ＲＡＭ
６等の信号回路の浮遊容量が減少するような回路設計が
行われ、動作中の信号回路の利得が非常に高い周波数ま
で維持されていたとしても、前記の高調波成分低減回路
３でこのクロック信号の高調波成分のレベルが制限され
ているため、前記受信装置を含む移動無線機器端末の受
信性能に悪影響を及ぼすことはない。なお、前記高調波
成分低減回路３は、これを波形整形器２またはＣＰＵコ
ア部４に内蔵させても同様の効果がある。
【００１０】（実施の形態２）図２は本発明の信号処理
回路の実施の形態２においてこの信号処理回路を用いた
ページャー端末の構成を示すブロック図であり、図中、
８はアンテナ、９は受信回路、10はデコーダ、11は前記
のＣＰＵ、12は液晶ディスプレイドライバ、13は液晶デ
ィスプレイ、14は発音体駆動アンプ、15はスピーカ等の
発音体であって、デコーダ10，ＣＰＵ11，液晶ディスプ
レイドライバ12は信号処理回路を構成している。この構
成においては、前記実施の形態１において説明したよう
に、ＣＰＵ11のクロック信号の高調波がアンテナ８から
ノイズ成分として入力されてしまい、受信回路９に悪影
響を及ぼすことが想定されるが、デコーダ10，液晶ディ
スプレイドライバ12の駆動波形の高調波も同様の問題を
抱えている。本実施の形態においては、この点に鑑み、
ＣＰＵ11には前記のように高調波成分低減回路３を内蔵
すると共に、デコーダ10，液晶ディスプレイドライバ12
の高調波発生箇所にも高調波成分低減回路３を内蔵させ
たもので、これにより高調波成分のレベルが制限される
ため、受信回路９に悪影響を及ぼすことはない。
回路の実施の形態２においてこの信号処理回路を用いた
ページャー端末の構成を示すブロック図であり、図中、
８はアンテナ、９は受信回路、10はデコーダ、11は前記
のＣＰＵ、12は液晶ディスプレイドライバ、13は液晶デ
ィスプレイ、14は発音体駆動アンプ、15はスピーカ等の
発音体であって、デコーダ10，ＣＰＵ11，液晶ディスプ
レイドライバ12は信号処理回路を構成している。この構
成においては、前記実施の形態１において説明したよう
に、ＣＰＵ11のクロック信号の高調波がアンテナ８から
ノイズ成分として入力されてしまい、受信回路９に悪影
響を及ぼすことが想定されるが、デコーダ10，液晶ディ
スプレイドライバ12の駆動波形の高調波も同様の問題を
抱えている。本実施の形態においては、この点に鑑み、
ＣＰＵ11には前記のように高調波成分低減回路３を内蔵
すると共に、デコーダ10，液晶ディスプレイドライバ12
の高調波発生箇所にも高調波成分低減回路３を内蔵させ
たもので、これにより高調波成分のレベルが制限される
ため、受信回路９に悪影響を及ぼすことはない。
【００１１】この各実施の形態によれば、信号処理回路
内において高調波ノイズが制限され、不要輻射も抑えら
れるため、受信装置を含む移動無線機器端末の受信性能
を劣化させることのない信号処理回路が得られる。
内において高調波ノイズが制限され、不要輻射も抑えら
れるため、受信装置を含む移動無線機器端末の受信性能
を劣化させることのない信号処理回路が得られる。
【００１２】
【発明の効果】以上のように本発明によれば、信号処理
回路内に高調波ノイズを制限する高調波成分低減回路を
設けたので、不要輻射が抑えられ、受信装置を含む移動
無線機器端末とこの信号処理回路を組み合わせて使用す
る際、その受信性能に悪影響を及ぼすことはなく、常時
良好な受信状態を維持することができるという信号処理
回路として有利な効果が得られる。
回路内に高調波ノイズを制限する高調波成分低減回路を
設けたので、不要輻射が抑えられ、受信装置を含む移動
無線機器端末とこの信号処理回路を組み合わせて使用す
る際、その受信性能に悪影響を及ぼすことはなく、常時
良好な受信状態を維持することができるという信号処理
回路として有利な効果が得られる。
【図１】本発明の信号処理回路の実施の形態１において
これに搭載されるＣＰＵ部分の構成を示すブロック図で
ある。
これに搭載されるＣＰＵ部分の構成を示すブロック図で
ある。
【図２】本発明の信号処理回路の実施の形態２において
この信号処理回路を用いたページャー端末の構成を示す
ブロック図である。
この信号処理回路を用いたページャー端末の構成を示す
ブロック図である。
【図３】従来の信号処理回路に搭載されているＣＰＵ部
分の構成を示すブロック図である。
分の構成を示すブロック図である。
１…発振器、 ２…波形整形器、 ３…高調波成分低減
回路、 ４…ＣＰＵコア部、 ５…プログラムＲＯＭ、
６…ＲＡＭ、 ７…Ｉ／Ｏバッファ、 ８…アンテ
ナ、 ９…受信回路、 10…デコーダ、 11…ＣＰＵ、
12…液晶ディスプレイドライバ、 13…液晶ディスプ
レイ、 14…発音体駆動アンプ、 15…発音体。
回路、 ４…ＣＰＵコア部、 ５…プログラムＲＯＭ、
６…ＲＡＭ、 ７…Ｉ／Ｏバッファ、 ８…アンテ
ナ、 ９…受信回路、 10…デコーダ、 11…ＣＰＵ、
12…液晶ディスプレイドライバ、 13…液晶ディスプ
レイ、 14…発音体駆動アンプ、 15…発音体。
Claims (3)
- 【請求項１】 受信装置を含む移動無線機器端末に用い
られる信号処理回路であって、少なくとも基準となるク
ロック信号を発振する発振器と、このクロック信号の高
調波成分のレベルを制限する高調波成分低減回路と、こ
のクロック信号を基準として信号処理を行うＣＰＵコア
部を含むことを特徴とする信号処理回路。 - 【請求項２】 高調波成分低減回路はＣＰＵコア部に備
えられていることを特徴とする請求項１記載の信号処理
回路。 - 【請求項３】 受信装置を含む移動無線機器端末に用い
られる信号処理回路であって、高調波成分低減回路を備
えた少なくともＣＰＵ及びデコーダ並びにディスプレイ
ドライバを含むことを特徴とする信号処理回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8164588A JPH1013260A (ja) | 1996-06-25 | 1996-06-25 | 信号処理回路 |
| CN97105589A CN1086867C (zh) | 1996-06-25 | 1997-06-20 | 信号处理电路 |
| US08/879,959 US6035184A (en) | 1996-06-25 | 1997-06-20 | Signal processing circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8164588A JPH1013260A (ja) | 1996-06-25 | 1996-06-25 | 信号処理回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1013260A true JPH1013260A (ja) | 1998-01-16 |
Family
ID=15796038
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8164588A Pending JPH1013260A (ja) | 1996-06-25 | 1996-06-25 | 信号処理回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6035184A (ja) |
| JP (1) | JPH1013260A (ja) |
| CN (1) | CN1086867C (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100735420B1 (ko) | 2006-02-17 | 2007-07-04 | 삼성전기주식회사 | 클럭 노이즈 제거 회로 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6137888A (en) * | 1997-06-02 | 2000-10-24 | Nortel Networks Corporation | EM interference canceller in an audio amplifier |
| US7106385B1 (en) * | 1999-12-16 | 2006-09-12 | Thomson Licensing | Apparatus and method for reducing the visual effects of artifacts present in a line scanned video display |
| US8693959B1 (en) * | 2000-07-21 | 2014-04-08 | Intel Corporation | System and apparatus for a direct conversion receiver and transmitter |
| JP3634753B2 (ja) * | 2001-01-16 | 2005-03-30 | 日本電波工業株式会社 | 同期信号発生器 |
| EP1879377A3 (en) * | 2006-07-13 | 2010-06-16 | Panasonic Corporation | Portable Device |
| JP2011010262A (ja) * | 2009-05-28 | 2011-01-13 | Panasonic Corp | 携帯機器 |
| GB2492389A (en) | 2011-06-30 | 2013-01-02 | Tomtom Int Bv | Pulse shaping is used to modify a timing signal prior to propagation to reduce electromagnetic radiation |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL8204687A (nl) * | 1982-12-03 | 1984-07-02 | Philips Nv | Klokgestuurde filterinrichting. |
| US4905305A (en) * | 1986-03-26 | 1990-02-27 | General Electric Company | Method and apparatus for controlling the frequency of operation and at least one further variable operating parameter of a radio communications device |
| US5263055A (en) * | 1991-11-04 | 1993-11-16 | Motorola, Inc. | Apparatus and method for reducing harmonic interference generated by a clock signal |
| CA2125468C (en) * | 1993-06-28 | 1998-04-21 | Danny Thomas Pinckley | Method of selectively reducing spectral components in a wideband radio frequency signal |
| US5697082A (en) * | 1993-10-01 | 1997-12-09 | Greer; Steven Craig | Self-calibrating frequency standard system |
| JPH09501815A (ja) * | 1994-04-21 | 1997-02-18 | エリクソン インコーポレイテッド | 電子装置における発振器からの干渉低減 |
| US5542113A (en) * | 1994-09-06 | 1996-07-30 | Motorola, Inc. | Carrier derived frequency stabilizer for a radio communication transmitter |
| CN1084969C (zh) * | 1995-05-12 | 2002-05-15 | 艾利森电话股份有限公司 | 无线发射机集成电路中杂散信号的减小 |
-
1996
- 1996-06-25 JP JP8164588A patent/JPH1013260A/ja active Pending
-
1997
- 1997-06-20 CN CN97105589A patent/CN1086867C/zh not_active Expired - Fee Related
- 1997-06-20 US US08/879,959 patent/US6035184A/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100735420B1 (ko) | 2006-02-17 | 2007-07-04 | 삼성전기주식회사 | 클럭 노이즈 제거 회로 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1171665A (zh) | 1998-01-28 |
| CN1086867C (zh) | 2002-06-26 |
| US6035184A (en) | 2000-03-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3566663B2 (ja) | 情報処理装置、クロック制御方法 | |
| JPH1013260A (ja) | 信号処理回路 | |
| JP2002141751A (ja) | 集積回路実装用出力段付きミキサ回路 | |
| CN102044252B (zh) | 消噪装置及方法 | |
| US20050186934A1 (en) | Semiconductor integrated circuit | |
| US7796715B2 (en) | Method and apparatus for reducing intra-device interference | |
| JP4679763B2 (ja) | 受信機 | |
| JP3622876B2 (ja) | 送受信装置及び携帯無線機 | |
| JP2003133974A (ja) | 高周波装置 | |
| JPH05300044A (ja) | コマンド受信機 | |
| JPH11261363A (ja) | ローパスフィルタ機能を備えた整合回路 | |
| JPH01124014A (ja) | デジタル機器 | |
| JPH06112734A (ja) | 発振器 | |
| JP4218144B2 (ja) | 通信機器の直交ローカル信号作成回路 | |
| JP2004215151A (ja) | デジタル・アナログ共用チューナ | |
| KR100411258B1 (ko) | 휴대폰 노이즈 제거기능을 갖는 위성수신기의 입력회로 | |
| JPH06216633A (ja) | 高調波抑圧アンテナ | |
| JP2001244829A (ja) | 無線端末装置及びそのシールド方法 | |
| JP2001308736A (ja) | 高周波装置 | |
| KR20020093344A (ko) | 휴대폰의 전자기방해 잡음 제거회로 | |
| KR100338561B1 (ko) | 고주파 대역용 가변 쏘 필터 | |
| JP2002076973A (ja) | チャネル選択フィルタおよび受信機 | |
| JPH10233712A (ja) | 情報通信端末装置 | |
| JPH01231504A (ja) | 反射鏡アンテナ | |
| JP2007306523A (ja) | Ａｇｃ回路及び受信装置等 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |