JPH10125822A - 半導体パッケージ及びそのソケット - Google Patents
半導体パッケージ及びそのソケットInfo
- Publication number
- JPH10125822A JPH10125822A JP9269987A JP26998797A JPH10125822A JP H10125822 A JPH10125822 A JP H10125822A JP 9269987 A JP9269987 A JP 9269987A JP 26998797 A JP26998797 A JP 26998797A JP H10125822 A JPH10125822 A JP H10125822A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor package
- socket
- conductive
- layer
- side wall
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K7/00—Constructional details common to different types of electric apparatus
- H05K7/02—Arrangements of circuit components or wiring on supporting structure
- H05K7/10—Plug-in assemblages of components, e.g. IC sockets
- H05K7/1053—Plug-in assemblages of components, e.g. IC sockets having interior leads
- H05K7/1061—Plug-in assemblages of components, e.g. IC sockets having interior leads co-operating by abutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Connecting Device With Holders (AREA)
Abstract
(57)【要約】 （修正有）
【課題】電気的接続を簡便正確に行い得る半導体パッケ
ージ及びそのソケットを提供しようとするものである。 【解決手段】セラミックベース層４１上に配線層４３を
形成し、該配線層４３に接続された金属リード４２をセ
ラミックベース層４１底面下方に複数突成させて半導体
パッケージを構成し、該半導体パッケージの装着される
ソケットを、前記半導体パッケージの各金属リード４２
に対応し複数のソケットピン５２，５３を備えて電気的
接続を簡便正確に行い得るように構成する。
ージ及びそのソケットを提供しようとするものである。 【解決手段】セラミックベース層４１上に配線層４３を
形成し、該配線層４３に接続された金属リード４２をセ
ラミックベース層４１底面下方に複数突成させて半導体
パッケージを構成し、該半導体パッケージの装着される
ソケットを、前記半導体パッケージの各金属リード４２
に対応し複数のソケットピン５２，５３を備えて電気的
接続を簡便正確に行い得るように構成する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体パッケージ
及びそのソケットに係るもので、詳しくは、半導体パッ
ケージの多ピン構造及び該半導体パッケージ用ソケット
の構造に関する。
及びそのソケットに係るもので、詳しくは、半導体パッ
ケージの多ピン構造及び該半導体パッケージ用ソケット
の構造に関する。
【０００２】
【従来の技術】近来、半導体パッケージの軽薄化に伴
い、半導体チップの電気的信号を外部に伝達させるピン
又はリードを、制限された面積内に多数埋設する研究が
盛んに行われている。また、半導体パッケージの強度を
高め、熱伝導性を向上させる研究がかねてから行われ、
その例として、セラミックリードレスチップキャリヤ(C
eramic Leadless Chip Carrier；以下「CLCC」と記す)
半導体パッケージが開発されている。
い、半導体チップの電気的信号を外部に伝達させるピン
又はリードを、制限された面積内に多数埋設する研究が
盛んに行われている。また、半導体パッケージの強度を
高め、熱伝導性を向上させる研究がかねてから行われ、
その例として、セラミックリードレスチップキャリヤ(C
eramic Leadless Chip Carrier；以下「CLCC」と記す)
半導体パッケージが開発されている。
【０００３】このような従来のCLCC半導体パッケージを
図６及び図７に示す。この図６に示すように、従来のCL
CC半導体パッケージは、セラミック本体１上面中央に半
導体チップ２が接着され、該半導体チップ２下部のセラ
ミック本体１の上面及び側面に第１導電層３が形成さ
れ、該第１導電層３上面に第１絶縁層４が形成され、該
第１絶縁層４上面に第２導電層５が形成され、該第２導
電層５上面両方側に第２絶縁層６が形成され、半導体チ
ップ２両方側辺部位と第１及び第２導電層３、５との間
には導電ワイヤ７が電気的に接続され、第２絶縁層６上
面中央に蓋体８を被せて半導体チップ２及び導電性ワイ
ヤ７を保護するように構成されている。
図６及び図７に示す。この図６に示すように、従来のCL
CC半導体パッケージは、セラミック本体１上面中央に半
導体チップ２が接着され、該半導体チップ２下部のセラ
ミック本体１の上面及び側面に第１導電層３が形成さ
れ、該第１導電層３上面に第１絶縁層４が形成され、該
第１絶縁層４上面に第２導電層５が形成され、該第２導
電層５上面両方側に第２絶縁層６が形成され、半導体チ
ップ２両方側辺部位と第１及び第２導電層３、５との間
には導電ワイヤ７が電気的に接続され、第２絶縁層６上
面中央に蓋体８を被せて半導体チップ２及び導電性ワイ
ヤ７を保護するように構成されている。
【０００４】そして、図７に示すように、セラミック本
体、第１導電層３、第１絶縁層４、第２導電層５及び第
２絶縁層の４方側壁面には縦方向に所定間隔を置いて複
数の接続溝９が切刻形成されている。次に、かかる従来
のCLCC半導体パッケージを設置するソケットを図８に示
す。この図８に示すように、ソケットは、ほぼ矩形皿状
にソケット本体２０が形成されて、該ソケット本体２０
の４方側壁に複数のソケットピン２１が所定間隔を置い
て埋設され、ソケットピン２１の先端はソケット本体２
０の底面を貫通して下方向きに突出し、各ソケットピン
２１の基端はソケット本体２０の内側に突出し、下方向
きに屈曲形成して構成されている。
体、第１導電層３、第１絶縁層４、第２導電層５及び第
２絶縁層の４方側壁面には縦方向に所定間隔を置いて複
数の接続溝９が切刻形成されている。次に、かかる従来
のCLCC半導体パッケージを設置するソケットを図８に示
す。この図８に示すように、ソケットは、ほぼ矩形皿状
にソケット本体２０が形成されて、該ソケット本体２０
の４方側壁に複数のソケットピン２１が所定間隔を置い
て埋設され、ソケットピン２１の先端はソケット本体２
０の底面を貫通して下方向きに突出し、各ソケットピン
２１の基端はソケット本体２０の内側に突出し、下方向
きに屈曲形成して構成されている。
【０００５】このように構成されたソケット内にCLCC半
導体パッケージ１０が装着され、該半導体パッケージ１
０の各接続溝９にソケット本体２０の各ソケットピン２
１が当接し、該ソケットピン２１と半導体パッケージ１
０の第１及び第２導電層３、５とが夫々電気的接続され
るようになっている。又、該半導体パッケージ１０を印
刷回路基板３０上に実装する場合は、図９に示すよう
に、該半導体パッケージ１０の両側面及び下面に形成さ
れた第１導電層３が印刷回路基板３０の回路パターン３
１上に当接し、ソルダ３２により電気的に接続されるよ
うになっている。
導体パッケージ１０が装着され、該半導体パッケージ１
０の各接続溝９にソケット本体２０の各ソケットピン２
１が当接し、該ソケットピン２１と半導体パッケージ１
０の第１及び第２導電層３、５とが夫々電気的接続され
るようになっている。又、該半導体パッケージ１０を印
刷回路基板３０上に実装する場合は、図９に示すよう
に、該半導体パッケージ１０の両側面及び下面に形成さ
れた第１導電層３が印刷回路基板３０の回路パターン３
１上に当接し、ソルダ３２により電気的に接続されるよ
うになっている。
【０００６】
【発明が解決しようとする課題】然るに、このように構
成された従来のCLCC半導体パッケージ及びそのソケット
においては、半導体パッケージをソケット又は印刷回路
基板上に装着したとき、導電層３、５が半導体パッケー
ジ本体の側面及び下面の一部にのみ形成されているた
め、半導体パッケージの電気的接続が不安定であり、近
来の多ピン化の半導体パッケージには不向きである。
成された従来のCLCC半導体パッケージ及びそのソケット
においては、半導体パッケージをソケット又は印刷回路
基板上に装着したとき、導電層３、５が半導体パッケー
ジ本体の側面及び下面の一部にのみ形成されているた
め、半導体パッケージの電気的接続が不安定であり、近
来の多ピン化の半導体パッケージには不向きである。
【０００７】本発明は、このような従来の課題に鑑みて
なされたもので、電気的接続を簡便正確に行い得る半導
体パッケージ及びそのソケットを提供することを目的と
する。
なされたもので、電気的接続を簡便正確に行い得る半導
体パッケージ及びそのソケットを提供することを目的と
する。
【０００８】
【課題を解決するための手段】このため、請求項１の発
明にかかる半導体パッケージは、非電導性のベース層
と、非電導性ベース層を上下方向に貫通して先端が該ベ
ース層から突出した複数の導電性リードと、前記ベース
層上に形成され、各導電性リードと対応するように導電
性のコンタクトが埋設された電導層を有する配線層と、
該配線層に形成された半導体チップを収納する溝部と、
該半導体チップと電導層のコンタクトとを電気的に接続
する導電性ワイヤと、前記半導体チップが収納された溝
部を密閉する蓋体と、を備えた。
明にかかる半導体パッケージは、非電導性のベース層
と、非電導性ベース層を上下方向に貫通して先端が該ベ
ース層から突出した複数の導電性リードと、前記ベース
層上に形成され、各導電性リードと対応するように導電
性のコンタクトが埋設された電導層を有する配線層と、
該配線層に形成された半導体チップを収納する溝部と、
該半導体チップと電導層のコンタクトとを電気的に接続
する導電性ワイヤと、前記半導体チップが収納された溝
部を密閉する蓋体と、を備えた。
【０００９】かかる構成によれば、回路基板と接続され
る導電性リードの先端は、広いベース層の底面から突出
している。この導電性リードは埋設されたコンタクトに
より電導層に電気的に接続される。半導体チップは溝に
収納される。コンタクトは導電ワイヤにより半導体チッ
プに接続され、導電性リードと半導体チップとが電気的
に接続される。
る導電性リードの先端は、広いベース層の底面から突出
している。この導電性リードは埋設されたコンタクトに
より電導層に電気的に接続される。半導体チップは溝に
収納される。コンタクトは導電ワイヤにより半導体チッ
プに接続され、導電性リードと半導体チップとが電気的
に接続される。
【００１０】請求項２の発明にかかる半導体パッケージ
では、前記ベース層は、セラミックにて形成されてい
る。かかる構成によれば、複数の導電性リードは強固な
セラミックにより支持される。請求項３の発明にかかる
半導体パッケージでは、前記配線層は、複数の電導層を
積層して形成され、各電導層は、コンタクトが下の層の
コンタクトと接続されるように配置されて絶縁層に埋設
されて形成されている。
では、前記ベース層は、セラミックにて形成されてい
る。かかる構成によれば、複数の導電性リードは強固な
セラミックにより支持される。請求項３の発明にかかる
半導体パッケージでは、前記配線層は、複数の電導層を
積層して形成され、各電導層は、コンタクトが下の層の
コンタクトと接続されるように配置されて絶縁層に埋設
されて形成されている。
【００１１】かかる構成によれば、積層された複数の電
導層のコンタクトが導電性ワイヤから順次接続される。
この配線層の中で自由にパターニングが行われ、半導体
チップの近傍まで配線される。請求項４の発明にかかる
半導体パッケージ用ソケットは、請求項１〜請求項３の
いずれか１つに記載された半導体パッケージを収納し、
該半導体パッケージを回路基板に取り付ける半導体パッ
ケージ用ソケットにおいて、側壁を有し、半導体パッケ
ージを収納するように皿状に形成された非導電性のソケ
ット本体と、該ソケット本体の底面内に所定間隔を有し
て埋設され、基端部が半導体パッケージの導電性リード
の先端と接触し、先端がソケット本体から突出した複数
の第１ソケットピンと、前記ソケット本体の側壁内に所
定間隔をもって埋設され、基端部が半導体パッケージを
支持するように所定形状に形成されてソケット本体から
突出した複数の第２ソケットピンと、前記ソケット本体
の側壁に囲まれた溝部を密閉する蓋体と、を備えるよう
にした。
導層のコンタクトが導電性ワイヤから順次接続される。
この配線層の中で自由にパターニングが行われ、半導体
チップの近傍まで配線される。請求項４の発明にかかる
半導体パッケージ用ソケットは、請求項１〜請求項３の
いずれか１つに記載された半導体パッケージを収納し、
該半導体パッケージを回路基板に取り付ける半導体パッ
ケージ用ソケットにおいて、側壁を有し、半導体パッケ
ージを収納するように皿状に形成された非導電性のソケ
ット本体と、該ソケット本体の底面内に所定間隔を有し
て埋設され、基端部が半導体パッケージの導電性リード
の先端と接触し、先端がソケット本体から突出した複数
の第１ソケットピンと、前記ソケット本体の側壁内に所
定間隔をもって埋設され、基端部が半導体パッケージを
支持するように所定形状に形成されてソケット本体から
突出した複数の第２ソケットピンと、前記ソケット本体
の側壁に囲まれた溝部を密閉する蓋体と、を備えるよう
にした。
【００１２】かかる構成によれば、半導体パッケージ
は、ソケット本体から突出した第２ソケットピンにより
支持され、半導体パッケージの導電性リードの先端が第
１ソケットピンと接触し、導電性リードは第１ソケット
ピンを介して外部と電気的に接続される。そして蓋体に
よりソケット本体の側壁に囲まれた溝部が密閉され、半
導体パッケージがソケットに収納される。
は、ソケット本体から突出した第２ソケットピンにより
支持され、半導体パッケージの導電性リードの先端が第
１ソケットピンと接触し、導電性リードは第１ソケット
ピンを介して外部と電気的に接続される。そして蓋体に
よりソケット本体の側壁に囲まれた溝部が密閉され、半
導体パッケージがソケットに収納される。
【００１３】請求項５の発明にかかる半導体パッケージ
用ソケットでは、前記第１及び第２ソケットピンは、基
端部面が滑らかな湾曲面となるように形成されている。
かかる構成によれば、半導体パッケージは、ソケットに
滑らかに装着される。請求項６の発明にかかる半導体パ
ッケージ用ソケットでは、前記蓋体は、装着された半導
体パッケージの上面を支える突起を下面に有している。
用ソケットでは、前記第１及び第２ソケットピンは、基
端部面が滑らかな湾曲面となるように形成されている。
かかる構成によれば、半導体パッケージは、ソケットに
滑らかに装着される。請求項６の発明にかかる半導体パ
ッケージ用ソケットでは、前記蓋体は、装着された半導
体パッケージの上面を支える突起を下面に有している。
【００１４】かかる構成によれば、半導体パッケージ
は、蓋体の下面に形成された突起によりソケットに固定
される。請求項７の発明にかかる半導体パッケージ用ソ
ケットでは、前記蓋体は、ソケット本体の側壁上部にヒ
ンジにより開閉自在に係合される。かかる構成によれ
ば、蓋体は、ヒンジにより開閉自由となる。
は、蓋体の下面に形成された突起によりソケットに固定
される。請求項７の発明にかかる半導体パッケージ用ソ
ケットでは、前記蓋体は、ソケット本体の側壁上部にヒ
ンジにより開閉自在に係合される。かかる構成によれ
ば、蓋体は、ヒンジにより開閉自由となる。
【００１５】請求項８の発明にかかる半導体パッケージ
用ソケットでは、前記蓋体は、一方の側壁面にフックが
揺動自在に係合されたものである。かかる構成によれ
ば、蓋体は、フックを係合することにより密閉される。
請求項９の発明にかかる半導体パッケージ用ソケットで
は、前記ソケット本体の側壁には、フックが係合される
ように一方の側壁面にフック溝が切刻形成されている。
用ソケットでは、前記蓋体は、一方の側壁面にフックが
揺動自在に係合されたものである。かかる構成によれ
ば、蓋体は、フックを係合することにより密閉される。
請求項９の発明にかかる半導体パッケージ用ソケットで
は、前記ソケット本体の側壁には、フックが係合される
ように一方の側壁面にフック溝が切刻形成されている。
【００１６】かかる構成によれば、蓋体に係合されたフ
ックは、フック溝に係合されて蓋体が密閉される。
ックは、フック溝に係合されて蓋体が密閉される。
【００１７】
【発明の実施の形態】以下、本発明の実施の形態を図１
〜図５に基づいて説明する。本発明の実施の形態に係る
半導体パッケージにおいては、図１に示すように、非電
導性のセラミック材質のベース層４１に、該ベース層４
１を複数の導電性金属リード４２が上下に貫通してい
る。この金属リード４２は、下面図である図２に示すよ
うに、碁盤状にベース層４１を貫通している。
〜図５に基づいて説明する。本発明の実施の形態に係る
半導体パッケージにおいては、図１に示すように、非電
導性のセラミック材質のベース層４１に、該ベース層４
１を複数の導電性金属リード４２が上下に貫通してい
る。この金属リード４２は、下面図である図２に示すよ
うに、碁盤状にベース層４１を貫通している。
【００１８】また、ベース層４１の上面には、複数の電
導層４３ｂが積層された配線層４３が形成されている。
各電導層４３ｂは、絶縁層４３ａに導電性のコンタクト
４３ｃを埋設することにより形成されている。そして、
最下層の電導層４３ｂのコンタクト４３ｃは、各金属リ
ード４２と対応する位置に埋設されて電気的に接続さ
れ、電導層の表面に形成された導電性パターンを介して
その上の電導層４３ｂのコンタクト４３ｃに接続されて
いる。このようにして電導層４３ｂは順次積層され、金
属リード４２から上へと配線が行われ、配線層４３が形
成される。
導層４３ｂが積層された配線層４３が形成されている。
各電導層４３ｂは、絶縁層４３ａに導電性のコンタクト
４３ｃを埋設することにより形成されている。そして、
最下層の電導層４３ｂのコンタクト４３ｃは、各金属リ
ード４２と対応する位置に埋設されて電気的に接続さ
れ、電導層の表面に形成された導電性パターンを介して
その上の電導層４３ｂのコンタクト４３ｃに接続されて
いる。このようにして電導層４３ｂは順次積層され、金
属リード４２から上へと配線が行われ、配線層４３が形
成される。
【００１９】この配線層４３は、例えば食刻を施して形
成される。又、配線層４３の上部中央には半導体チップ
４４を組み込むための溝部４５が形成されている。この
溝部４５は、半導体パッケージを製造するとき、配線層
４３の両側にのみ電導層４３ｂを形成し、この配線層４
３の中央に溝部４５が自然に形成される。
成される。又、配線層４３の上部中央には半導体チップ
４４を組み込むための溝部４５が形成されている。この
溝部４５は、半導体パッケージを製造するとき、配線層
４３の両側にのみ電導層４３ｂを形成し、この配線層４
３の中央に溝部４５が自然に形成される。
【００２０】更に、溝部４５の底面には半導体チップ４
４が接着され、半導体チップ４４と各電導層４３ｂ間に
導電性ワイヤ４６が接続され、配線層４３の上面に非導
電性の蓋体４７が接着されて溝部４５が密閉され、溝部
４５内の半導体チップ４４及び各ワイヤ４６が保護され
る。次に、かかる半導体パッケージを収納する半導体パ
ッケージ用ソケットについて説明する。
４が接着され、半導体チップ４４と各電導層４３ｂ間に
導電性ワイヤ４６が接続され、配線層４３の上面に非導
電性の蓋体４７が接着されて溝部４５が密閉され、溝部
４５内の半導体チップ４４及び各ワイヤ４６が保護され
る。次に、かかる半導体パッケージを収納する半導体パ
ッケージ用ソケットについて説明する。
【００２１】図３に示すように、ソケット本体５０は、
周囲を上方向きに屈曲して形成された側壁を有し、皿状
になっている。このソケット本体５０の内部の溝部５１
に半導体パッケージ４０が装着される。ソケット本体５
０の底面及び側壁には複数の第１ソケットピン５２及び
第２ソケットピン５３が夫々所定間隔を有して埋設さ
れ、その両端が所定形状で突き出ており、滑らかな湾曲
面を有している。
周囲を上方向きに屈曲して形成された側壁を有し、皿状
になっている。このソケット本体５０の内部の溝部５１
に半導体パッケージ４０が装着される。ソケット本体５
０の底面及び側壁には複数の第１ソケットピン５２及び
第２ソケットピン５３が夫々所定間隔を有して埋設さ
れ、その両端が所定形状で突き出ており、滑らかな湾曲
面を有している。
【００２２】図４に示すように、このソケット本体５０
の溝部５１内に半導体パッケージ４０が装着される。半
導体パッケージ４０の各導電性リード４２はソケット本
体５０の各第１ソケットピン５２に電気的接続され、半
導体パッケージ４０の側面がソケット本体５０の各第２
ソケットピン５３の先端面に当接し、このようにして半
導体パッケージ４０がソケットに簡便に、しかも正確に
装着される。
の溝部５１内に半導体パッケージ４０が装着される。半
導体パッケージ４０の各導電性リード４２はソケット本
体５０の各第１ソケットピン５２に電気的接続され、半
導体パッケージ４０の側面がソケット本体５０の各第２
ソケットピン５３の先端面に当接し、このようにして半
導体パッケージ４０がソケットに簡便に、しかも正確に
装着される。
【００２３】ソケット本体５０の片側の側壁上部にはヒ
ンジ５５が嵌合し、ヒンジ５５により蓋体５４の一方が
側壁に開閉自在に係合されている。またソケット本体５
０の側壁の反対側にはフック溝５７が切刻形成され、対
応した蓋体５４の側壁部位にはフック５６の基端が揺動
自在に係合されている。そして、半導体パッケージをソ
ケットに装着し、フック５６の先端をフック溝５７に係
合させることにより、蓋体５４によりソケット本体５０
の溝部５１が密閉される。更に、蓋体５４の下面中央部
は、ソケット内に装着された半導体パッケージの上面を
支えるように、下方向きに突起している。
ンジ５５が嵌合し、ヒンジ５５により蓋体５４の一方が
側壁に開閉自在に係合されている。またソケット本体５
０の側壁の反対側にはフック溝５７が切刻形成され、対
応した蓋体５４の側壁部位にはフック５６の基端が揺動
自在に係合されている。そして、半導体パッケージをソ
ケットに装着し、フック５６の先端をフック溝５７に係
合させることにより、蓋体５４によりソケット本体５０
の溝部５１が密閉される。更に、蓋体５４の下面中央部
は、ソケット内に装着された半導体パッケージの上面を
支えるように、下方向きに突起している。
【００２４】尚、半導体パッケージ４０を印刷回路基板
６０上に実装する場合は、図５に示すように、半導体パ
ッケージ４０の各金属リード４２が印刷回路基板６０上
の回路パターン６１上にソルダー６２より接続されるの
で、電気的に正確堅固に接続される。かかる構成によれ
ば、半導体パッケージの制限された面積内に多ピンのリ
ードを配置して構成されているため、半導体パッケージ
の多ピン化を図り、ソケット及び印刷回路基板上に簡
便、正確に電気的接続をすることができるという効果が
ある。
６０上に実装する場合は、図５に示すように、半導体パ
ッケージ４０の各金属リード４２が印刷回路基板６０上
の回路パターン６１上にソルダー６２より接続されるの
で、電気的に正確堅固に接続される。かかる構成によれ
ば、半導体パッケージの制限された面積内に多ピンのリ
ードを配置して構成されているため、半導体パッケージ
の多ピン化を図り、ソケット及び印刷回路基板上に簡
便、正確に電気的接続をすることができるという効果が
ある。
【００２５】又、ソケットは、かかる半導体パッケージ
は勿論のこと、従来のCLCC半導体パッケージにも適用で
き、極めて便利であるという効果がある。
は勿論のこと、従来のCLCC半導体パッケージにも適用で
き、極めて便利であるという効果がある。
【００２６】
【発明の効果】以上説明したように、請求項１の発明に
かかる半導体パッケージによれば、半導体パッケージの
制限された面積内に多ピンのリードを配置することがで
き、半導体パッケージの多ピン化を図ることができ、ソ
ケット及び印刷回路基板上に簡便、正確に電気的接続を
することができるという効果がある。
かかる半導体パッケージによれば、半導体パッケージの
制限された面積内に多ピンのリードを配置することがで
き、半導体パッケージの多ピン化を図ることができ、ソ
ケット及び印刷回路基板上に簡便、正確に電気的接続を
することができるという効果がある。
【００２７】請求項２の発明にかかる半導体パッケージ
によれば、複数の導電性リードをしっかりと固定するこ
とができる。請求項３の発明にかかる半導体パッケージ
によれば、配線層の中でパターニングしてベース層の底
面に配置された導電性リードから半導体チップの周囲ま
で自由に配線することができる。
によれば、複数の導電性リードをしっかりと固定するこ
とができる。請求項３の発明にかかる半導体パッケージ
によれば、配線層の中でパターニングしてベース層の底
面に配置された導電性リードから半導体チップの周囲ま
で自由に配線することができる。
【００２８】請求項４の発明にかかる半導体パッケージ
用ソケットによれば、回路基板に極めて容易に装着する
ことができる。請求項５の発明にかかる半導体パッケー
ジ用ソケットによれば、半導体パッケージを滑らかに装
着することができる。請求項６の発明にかかる半導体パ
ッケージ用ソケットによれば、半導体パッケージをソケ
ット本体の中で固定することができる。
用ソケットによれば、回路基板に極めて容易に装着する
ことができる。請求項５の発明にかかる半導体パッケー
ジ用ソケットによれば、半導体パッケージを滑らかに装
着することができる。請求項６の発明にかかる半導体パ
ッケージ用ソケットによれば、半導体パッケージをソケ
ット本体の中で固定することができる。
【００２９】請求項７の発明にかかる半導体パッケージ
用ソケットによれば、蓋体を自由に開閉することがで
き、容易に半導体パッケージの出し入れを行うことがで
きる。請求項８の発明にかかる半導体パッケージ用ソケ
ットによれば、フックによりしっかりと蓋体を固定する
ことができる。請求項９の発明にかかる半導体パッケー
ジ用ソケットによれば、フックをフック溝に係合させて
半導体パッケージを密閉することができる。
用ソケットによれば、蓋体を自由に開閉することがで
き、容易に半導体パッケージの出し入れを行うことがで
きる。請求項８の発明にかかる半導体パッケージ用ソケ
ットによれば、フックによりしっかりと蓋体を固定する
ことができる。請求項９の発明にかかる半導体パッケー
ジ用ソケットによれば、フックをフック溝に係合させて
半導体パッケージを密閉することができる。
【図１】本発明の実施の形態に係る半導体パッケージの
構造を示す縦断面図。
構造を示す縦断面図。
【図２】図１の底面図。
【図３】本発明の実施の形態に係る半導体パッケージ用
ソケットの縦断面図。
ソケットの縦断面図。
【図４】図１の半導体パッケージをソケットに装着した
状態を示す従断面図。
状態を示す従断面図。
【図５】図４の実装状態を示す縦断面図。
【図６】従来の半導体パッケージの構造を示す縦断面
図。
図。
【図７】図６の底面図。
【図８】図６の半導体パッケージをソケットに装着した
状態を示す縦断面図。
状態を示す縦断面図。
【図９】図８の実装状態を示す縦断面図。
41 ベース層 42 金属リード 43 配線層 43ａ 絶縁層 43ｂ 電導層 43c コンタクト 44 半導体チップ 45 溝部 46 ワイヤ 47 蓋体 50 ソケット本体 51 溝部 52 第１ソケットピン 53 第２ソケットピン 54 蓋体 55 ヒンジ 56 フック 57 フック溝
Claims (9)
- 【請求項１】非電導性のベース層（４１）と、 非電導性ベース層（４１）を上下方向に貫通して先端が
該ベース層（４１）から突出した複数の導電性リード
（４２）と、 前記ベース層（４１）上に形成され、各導電性リード
（４２）と対応するように導電性のコンタクト（４３
ｃ）が埋設された電導層（４３ｂ）を有する配線層（４
３）と、 該配線層（４３）に形成された半導体チップ（４４）を
収納する溝部（４５）と、 該半導体チップ（４４）と電導層（４３ｂ）のコンクタ
ト（４３ｃ）とを電気的に接続する導電性ワイヤ（４
６）と、 前記半導体チップ（４４）が収納された溝部（４５）を
密閉する蓋体（４７）と、を備えたことを特徴とする半
導体パッケージ。 - 【請求項２】前記ベース層（４１）は、セラミックにて
形成されたことを特徴とする請求項１記載の半導体パッ
ケージ。 - 【請求項３】前記配線層（４３）は、複数の電導層（４
３ｂ）を積層して形成され、各電導層（４３ｂ）は、コ
ンタクト（４３ｃ）が下の層のコンタクト（４３ｃ）と
接続されるように配置されて絶縁層（４３ａ）に埋設さ
れて形成されたことを特徴とする請求項１又は請求項２
記載の半導体パッケージ。 - 【請求項４】請求項１〜請求項３のいずれか１つに記載
された半導体パッケージを収納し、該半導体パッケージ
を回路基板に取り付ける半導体パッケージ用ソケットに
おいて、 側壁を有し、半導体パッケージを収納するように皿状に
形成された非導電性のソケット本体（５０）と、 該ソケット本体（５０）の底面内に所定間隔を有して埋
設され、基端部が半導体パッケージの導電性リードの先
端と接触し、先端がソケット本体（５０）から突出した
複数の第１ソケットピン（５２）と、 前記ソケット本体（５０）の側壁内に所定間隔をもって
埋設され、基端部が半導体パッケージを支持するように
所定形状に形成されてソケット本体（５０）から突出し
た複数の第２ソケットピン（５３）と、 前記ソケット本体の側壁に囲まれた溝部（５１）を密閉
する蓋体（５４）と、を備えたことを特徴とする半導体
パッケージ用ソケット。 - 【請求項５】前記第１及び第２ソケットピン（５２）、
（５３）は、基端部面が滑らかな湾曲面となるように形
成されたことを特徴とする請求項４記載の半導体パッケ
ージ用ソケット。 - 【請求項６】前記蓋体（５４）は、装着された半導体パ
ッケージの上面を支える突起を下面に有していることを
特徴とする請求項４又は請求項５記載の半導体パッケー
ジ用ソケット。 - 【請求項７】前記蓋体（５４）は、ソケット本体（５
０）の側壁上部にヒンジ（５５）により開閉自在に係合
されることを特徴とする請求項４〜請求項６のいずれか
１つに記載の半導体パッケージ用ソケット。 - 【請求項８】前記蓋体（５４）は、一方の側壁面にフッ
ク（５６）が揺動自在に係合されたものであることを特
徴とする請求項７記載の半導体パッケージ用ソケット。 - 【請求項９】前記ソケット本体（５０）の側壁には、フ
ック（５６）が係合されるように一方の側壁面にフック
溝（５７）が切刻形成されていることを特徴とする請求
項８記載の半導体パッケージ用ソケット。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR43818/1996 | 1996-10-04 | ||
| KR1019960043818A KR100218319B1 (ko) | 1996-10-04 | 1996-10-04 | 반도체 패키지 및 그의 소켓 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10125822A true JPH10125822A (ja) | 1998-05-15 |
Family
ID=19476128
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9269987A Pending JPH10125822A (ja) | 1996-10-04 | 1997-10-02 | 半導体パッケージ及びそのソケット |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5977623A (ja) |
| JP (1) | JPH10125822A (ja) |
| KR (1) | KR100218319B1 (ja) |
| CN (1) | CN1106690C (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1057779A2 (en) * | 1999-06-03 | 2000-12-06 | CTS Corporation | Flip chip package for micromachined semiconductors |
| US6965168B2 (en) | 2002-02-26 | 2005-11-15 | Cts Corporation | Micro-machined semiconductor package |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6347036B1 (en) | 2000-03-29 | 2002-02-12 | Dell Products L.P. | Apparatus and method for mounting a heat generating component in a computer system |
| JP3888228B2 (ja) * | 2002-05-17 | 2007-02-28 | 株式会社デンソー | センサ装置 |
| KR100461721B1 (ko) * | 2002-05-27 | 2004-12-14 | 삼성전기주식회사 | 리드 방열 세라믹 패키지 |
| TWI272683B (en) * | 2004-05-24 | 2007-02-01 | Sanyo Electric Co | Semiconductor device and manufacturing method thereof |
| JP5186741B2 (ja) * | 2006-08-18 | 2013-04-24 | 富士通セミコンダクター株式会社 | 回路基板及び半導体装置 |
| DE102011088969A1 (de) | 2011-12-19 | 2013-06-20 | Robert Bosch Gmbh | Getriebesteuermodul |
| KR20140011438A (ko) | 2012-07-12 | 2014-01-28 | 삼성전자주식회사 | 반도체 디바이스 테스트 소켓 및 그를 구비한 테스트 설비 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6041859B2 (ja) * | 1980-02-13 | 1985-09-19 | 三菱電機株式会社 | 半導体容器 |
| US4630172A (en) * | 1983-03-09 | 1986-12-16 | Printed Circuits International | Semiconductor chip carrier package with a heat sink |
| JPS62123744A (ja) * | 1985-11-22 | 1987-06-05 | Nec Corp | 半導体装置 |
| JPH0258257A (ja) * | 1988-08-23 | 1990-02-27 | Ngk Spark Plug Co Ltd | リード付き半導体パッケージ |
| JPH03101157A (ja) * | 1989-09-13 | 1991-04-25 | Mitsubishi Electric Corp | 半導体装置用パツケージ |
| JPH0380987U (ja) * | 1989-12-08 | 1991-08-19 | ||
| JPH04105351A (ja) * | 1990-08-24 | 1992-04-07 | Matsushita Electric Works Ltd | 半導体パッケージ |
| US5043794A (en) * | 1990-09-24 | 1991-08-27 | At&T Bell Laboratories | Integrated circuit package and compact assemblies thereof |
| US5102829A (en) * | 1991-07-22 | 1992-04-07 | At&T Bell Laboratories | Plastic pin grid array package |
| JP2685158B2 (ja) * | 1991-09-24 | 1997-12-03 | 京セラ株式会社 | 半導体素子収納用パッケージの製造方法 |
| JPH05243448A (ja) * | 1992-02-28 | 1993-09-21 | Nec Kyushu Ltd | 集積回路用パッケージ |
-
1996
- 1996-10-04 KR KR1019960043818A patent/KR100218319B1/ko not_active IP Right Cessation
-
1997
- 1997-05-16 CN CN97104274A patent/CN1106690C/zh not_active Expired - Lifetime
- 1997-08-28 US US08/919,175 patent/US5977623A/en not_active Expired - Lifetime
- 1997-10-02 JP JP9269987A patent/JPH10125822A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1057779A2 (en) * | 1999-06-03 | 2000-12-06 | CTS Corporation | Flip chip package for micromachined semiconductors |
| EP1057779A3 (en) * | 1999-06-03 | 2002-09-11 | CTS Corporation | Flip chip package for micromachined semiconductors |
| US6965168B2 (en) | 2002-02-26 | 2005-11-15 | Cts Corporation | Micro-machined semiconductor package |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1179009A (zh) | 1998-04-15 |
| US5977623A (en) | 1999-11-02 |
| KR100218319B1 (ko) | 1999-09-01 |
| CN1106690C (zh) | 2003-04-23 |
| KR19980025603A (ko) | 1998-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4975763A (en) | Edge-mounted, surface-mount package for semiconductor integrated circuit devices | |
| CA1115820A (en) | Electrical connector for use in mounting an electronic device on a substrate | |
| JP4264375B2 (ja) | パワー半導体モジュール | |
| US4089575A (en) | Connector for connecting a circuit element to the surface of a substrate | |
| US4167647A (en) | Hybrid microelectronic circuit package | |
| US4423468A (en) | Dual electronic component assembly | |
| US5293301A (en) | Semiconductor device and lead frame used therein | |
| US8916958B2 (en) | Semiconductor package with multiple chips and substrate in metal cap | |
| US5275975A (en) | Method of making a relatively flat semiconductor package having a semiconductor chip encapsulated in molded material | |
| EP1137066A3 (en) | Semiconductor device and process of production of same | |
| JP2000208698A5 (ja) | ||
| KR100966681B1 (ko) | 반도체 장치, 리드 프레임 및 그 마이크로폰 패키지 | |
| FR2773301B1 (fr) | Module plan adaptable destine a loger des dispositifs a semiconducteur | |
| JP4523138B2 (ja) | 半導体装置およびそれに用いるリードフレーム | |
| JPH10125822A (ja) | 半導体パッケージ及びそのソケット | |
| US4298769A (en) | Hermetic plastic dual-in-line package for a semiconductor integrated circuit | |
| JPH01261849A (ja) | 半導体装置の製造方法 | |
| JPH0773117B2 (ja) | 半導体パッケ−ジ | |
| JPH0794669A (ja) | 半導体パッケ−ジモジュ−ル | |
| EP3608955B1 (en) | Leadframe, semiconductor package and method | |
| JPS59161843A (ja) | 半導体装置 | |
| JPH1187558A (ja) | 外部接続端子付半導体素子 | |
| USH13H (en) | Connecting a flat-pack-packaged chip to a printed circuit board | |
| JP2003198310A (ja) | 圧電振動子収納用パッケージ | |
| JPH08316361A (ja) | 半導体装置 |