JPH1011482A - 集積回路の消費電力見積り装置 - Google Patents
集積回路の消費電力見積り装置Info
- Publication number
- JPH1011482A JPH1011482A JP8159543A JP15954396A JPH1011482A JP H1011482 A JPH1011482 A JP H1011482A JP 8159543 A JP8159543 A JP 8159543A JP 15954396 A JP15954396 A JP 15954396A JP H1011482 A JPH1011482 A JP H1011482A
- Authority
- JP
- Japan
- Prior art keywords
- power consumption
- megacell
- estimating
- current
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/33—Design verification, e.g. functional simulation or model checking
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】
【課題】 メガセルを含む集積回路の消費電力見積りが
行える集積回路の消費電力見積り装置を提供する。 【解決手段】 シミュレーション手段３と、前記シミュ
レーション手段３による論理シミュレーション結果と、
各基本セルの入出力端子の状態に対して予め基本セルの
消費電流定義データ格納部４に用意されている消費電力
データとに基づいて各基本セルが消費する電力を見積も
る消費電流Ｉａ見積り手段７と、前記シミュレーション
手段３による論理シミュレーション結果と、各メガセル
の入出力端子の状態、機能記述における変数、及び動作
周波数に対して予めメガセルの消費電流定義データ格納
部６に用意されている消費電力データとに基づいて各メ
ガセルが消費する電力を見積もる消費電流Ｉｂ見積り手
段８と、両見積り結果を加算して回路全体の消費電力を
見積もる加算手段９とを備えた。
行える集積回路の消費電力見積り装置を提供する。 【解決手段】 シミュレーション手段３と、前記シミュ
レーション手段３による論理シミュレーション結果と、
各基本セルの入出力端子の状態に対して予め基本セルの
消費電流定義データ格納部４に用意されている消費電力
データとに基づいて各基本セルが消費する電力を見積も
る消費電流Ｉａ見積り手段７と、前記シミュレーション
手段３による論理シミュレーション結果と、各メガセル
の入出力端子の状態、機能記述における変数、及び動作
周波数に対して予めメガセルの消費電流定義データ格納
部６に用意されている消費電力データとに基づいて各メ
ガセルが消費する電力を見積もる消費電流Ｉｂ見積り手
段８と、両見積り結果を加算して回路全体の消費電力を
見積もる加算手段９とを備えた。
Description
【０００１】
【発明の属する技術分野】本発明は、集積回路の消費電
力見積り装置に関する。
力見積り装置に関する。
【０００２】
【従来の技術】従来より、集積回路を実際に作製する前
の設計の段階で予め当該集積回路が消費するであろう電
力を見積もることが行われている。そして、この種の技
術として、特開平２−１３６７７５号公報には、集積回
路の論理シミュレーション結果から各基本セル（例え
ば、ＡＮＤ、ＯＲ、ＮＯＴ等）の出力端子のイベント数
を求め、このイベント数と予め用意された各基本セルの
消費電流情報とから回路全体の消費電流を見積もる消費
電流見積り方法が開示されている。また、特開平４−１
３０６６１号公報には、出力信号電圧の時間的変化と、
消費電力データと、外部設定条件データとに基づいて、
論理回路の所定時間における消費電力を算出する半導体
集積回路の消費電力見積り方法が知られている。
の設計の段階で予め当該集積回路が消費するであろう電
力を見積もることが行われている。そして、この種の技
術として、特開平２−１３６７７５号公報には、集積回
路の論理シミュレーション結果から各基本セル（例え
ば、ＡＮＤ、ＯＲ、ＮＯＴ等）の出力端子のイベント数
を求め、このイベント数と予め用意された各基本セルの
消費電流情報とから回路全体の消費電流を見積もる消費
電流見積り方法が開示されている。また、特開平４−１
３０６６１号公報には、出力信号電圧の時間的変化と、
消費電力データと、外部設定条件データとに基づいて、
論理回路の所定時間における消費電力を算出する半導体
集積回路の消費電力見積り方法が知られている。
【０００３】
【発明が解決しようとする課題】しかしながら、上記い
ずれの従来技術も、前記の基本セルにて構成される回路
を対象とするものであり、メガセルを含む回路に対して
消費電力の見積りを行うことが困難であった。ここで、
メガセルとは、論理シミュレーション時には、ハードウ
ェア記述言語で機能記述されており、基本セルによって
どのように構成されるかが示されていない機能ブロック
をいい、ＣＰＵ、ＲＯＭ、或いはＲＡＭなどが含まれ
る。
ずれの従来技術も、前記の基本セルにて構成される回路
を対象とするものであり、メガセルを含む回路に対して
消費電力の見積りを行うことが困難であった。ここで、
メガセルとは、論理シミュレーション時には、ハードウ
ェア記述言語で機能記述されており、基本セルによって
どのように構成されるかが示されていない機能ブロック
をいい、ＣＰＵ、ＲＯＭ、或いはＲＡＭなどが含まれ
る。
【０００４】この発明は、上記の事情に鑑み、メガセル
を含む集積回路の消費電力見積りが行える集積回路の消
費電力見積り装置を提供することを目的とする。
を含む集積回路の消費電力見積りが行える集積回路の消
費電力見積り装置を提供することを目的とする。
【０００５】
【課題を解決するための手段】本発明の集積回路の消費
電力見積り装置は、上記の課題を解決するために、ハー
ドウェア記述言語を用いて機能記述されているメガセ
ル、及び基本セルにより構成される回路データを論理シ
ミュレーションするシミュレーション手段と、前記シミ
ュレーション手段による論理シミュレーション結果と、
各基本セルの入出力端子の状態に対して予め用意されて
いる消費電力データとに基づいて各基本セルが消費する
電力を見積もる第１消費電力見積り手段と、前記シミュ
レーション手段による論理シミュレーション結果と、各
メガセルの入出力端子の状態、機能記述における変数、
及び動作周波数に対して予め用意されている消費電力デ
ータとに基づいて各メガセルが消費する電力を見積もる
第２消費電力見積り手段と、前記第１消費電力見積り手
段にて見積もられた消費電力値と第２消費電力見積り手
段にて見積もられた消費電力値とを加算して回路全体の
消費電力値を見積もる加算手段と、を備えたことを特徴
とする。
電力見積り装置は、上記の課題を解決するために、ハー
ドウェア記述言語を用いて機能記述されているメガセ
ル、及び基本セルにより構成される回路データを論理シ
ミュレーションするシミュレーション手段と、前記シミ
ュレーション手段による論理シミュレーション結果と、
各基本セルの入出力端子の状態に対して予め用意されて
いる消費電力データとに基づいて各基本セルが消費する
電力を見積もる第１消費電力見積り手段と、前記シミュ
レーション手段による論理シミュレーション結果と、各
メガセルの入出力端子の状態、機能記述における変数、
及び動作周波数に対して予め用意されている消費電力デ
ータとに基づいて各メガセルが消費する電力を見積もる
第２消費電力見積り手段と、前記第１消費電力見積り手
段にて見積もられた消費電力値と第２消費電力見積り手
段にて見積もられた消費電力値とを加算して回路全体の
消費電力値を見積もる加算手段と、を備えたことを特徴
とする。
【０００６】これによれば、前記シミュレーション手段
による論理シミュレーション結果と、各基本セルの入出
力端子の状態に対して予め用意されている消費電力デー
タとに基づいて各基本セルが消費する電力を見積もるよ
うにしているので、メガセルを含む集積回路の消費電力
見積りを行うことが可能となる。
による論理シミュレーション結果と、各基本セルの入出
力端子の状態に対して予め用意されている消費電力デー
タとに基づいて各基本セルが消費する電力を見積もるよ
うにしているので、メガセルを含む集積回路の消費電力
見積りを行うことが可能となる。
【０００７】また、この発明の集積回路の消費電力見積
り装置は、ハードウェア記述言語を用いて機能記述され
ているメガセル、及び基本セルにより構成される回路デ
ータを論理シミュレーションするシミュレーション手段
と、前記メガセルの命令実行時における消費電力値を記
述したテーブルと、前記論理シミュレーション時に与え
られる前記メガセルへの命令に対応してその消費電力値
を前記テーブルから読み出してメガセルの消費電力値を
見積もるメガセル消費電力見積り手段と、前記メガセル
以外の回路部分である基本セルの消費電力値を見積もる
基本セル消費電力見積り手段と、前記メガセル消費電力
見積り手段にて見積もられた消費電力値と基本セル消費
電力見積り手段にて見積もられた消費電力値とを加算し
て回路全体の消費電力値を見積もる加算手段と、を備え
たことを特徴とする。
り装置は、ハードウェア記述言語を用いて機能記述され
ているメガセル、及び基本セルにより構成される回路デ
ータを論理シミュレーションするシミュレーション手段
と、前記メガセルの命令実行時における消費電力値を記
述したテーブルと、前記論理シミュレーション時に与え
られる前記メガセルへの命令に対応してその消費電力値
を前記テーブルから読み出してメガセルの消費電力値を
見積もるメガセル消費電力見積り手段と、前記メガセル
以外の回路部分である基本セルの消費電力値を見積もる
基本セル消費電力見積り手段と、前記メガセル消費電力
見積り手段にて見積もられた消費電力値と基本セル消費
電力見積り手段にて見積もられた消費電力値とを加算し
て回路全体の消費電力値を見積もる加算手段と、を備え
たことを特徴とする。
【０００８】これによれば、前記論理シミュレーション
時に与えられる前記メガセルへの命令に対応してその消
費電力値を前記テーブルから読み出してメガセルの消費
電力値を見積もるようにしているので、メガセルを含む
集積回路の消費電力見積りを行うことが可能となる。
時に与えられる前記メガセルへの命令に対応してその消
費電力値を前記テーブルから読み出してメガセルの消費
電力値を見積もるようにしているので、メガセルを含む
集積回路の消費電力見積りを行うことが可能となる。
【０００９】
（実施の形態１）以下、この発明の実施の形態を図に基
づいて説明する。
づいて説明する。
【００１０】図１は、この発明の実施の形態の消費電力
見積り装置を示した概略の機能ブロック図である。ま
た、図２は、当該消費電力見積り装置となるマイクロコ
ンピュータの概略構成を示したブロック図である。この
マイクロコンピュータは、ＣＰＵ１１と、メモリ１２
と、ハードディスク１３と、ディスプレイ１４と、キー
ボード１５とを備えて構成される。図２に示されたハー
ドディスク１３には、図１における回路接続情報格納部
１、論理シミュレーション用ライブラリ２、各基本セル
の消費電流定義データ格納部４、及び各メガセルの消費
電流定義データ格納部６が設けられている。また、図２
のＣＰＵ１１とメモリ１２に格納されているプログラム
とにより、図１の論理シミュレーション手段３、基本セ
ルの消費電流Ｉａ見積り手段７、及びメガセルの消費電
流Ｉｂ見積り手段８、及び加算手段９が構成されるとと
もに、前記メモリ１２にてシミュレーション結果格納部
５が構成されている。
見積り装置を示した概略の機能ブロック図である。ま
た、図２は、当該消費電力見積り装置となるマイクロコ
ンピュータの概略構成を示したブロック図である。この
マイクロコンピュータは、ＣＰＵ１１と、メモリ１２
と、ハードディスク１３と、ディスプレイ１４と、キー
ボード１５とを備えて構成される。図２に示されたハー
ドディスク１３には、図１における回路接続情報格納部
１、論理シミュレーション用ライブラリ２、各基本セル
の消費電流定義データ格納部４、及び各メガセルの消費
電流定義データ格納部６が設けられている。また、図２
のＣＰＵ１１とメモリ１２に格納されているプログラム
とにより、図１の論理シミュレーション手段３、基本セ
ルの消費電流Ｉａ見積り手段７、及びメガセルの消費電
流Ｉｂ見積り手段８、及び加算手段９が構成されるとと
もに、前記メモリ１２にてシミュレーション結果格納部
５が構成されている。
【００１１】各基本セルの消費電流定義データ格納部４
には、各基本セルの入出力端子の状態に対して予め用意
されている消費電力データが格納されている。また、各
メガセルの消費電流定義データ格納部６には、各メガセ
ルの入出力端子の状態、機能記述における変数、及び動
作周波数に対して予め用意されている消費電力データが
格納されている。
には、各基本セルの入出力端子の状態に対して予め用意
されている消費電力データが格納されている。また、各
メガセルの消費電流定義データ格納部６には、各メガセ
ルの入出力端子の状態、機能記述における変数、及び動
作周波数に対して予め用意されている消費電力データが
格納されている。
【００１２】回路接続情報格納部１には、消費電力の見
積り対象となる回路の接続情報が格納されている。この
回路の接続情報の中には、基本セルに対する接続情報お
よびメガセルに対する接続情報が含まれるとともに、メ
ガセルについてはハードウェア記述言語を用いて機能記
述されている。論理シミュレーション用ライブラリ２に
は、論理シミュレーションに必要な各種情報が格納され
ている。論理シミュレーション手段３は、前記の回路接
続情報格納部１から回路接続情報等を取り込むととも
に、前記論理シミュレーション用ライブラリ２から各種
情報を取り込み、これらの情報に基づいて論理シミュレ
ーションを実行する。そして、この論理シミュレーショ
ンの結果を、シミュレーション結果格納部５に格納す
る。
積り対象となる回路の接続情報が格納されている。この
回路の接続情報の中には、基本セルに対する接続情報お
よびメガセルに対する接続情報が含まれるとともに、メ
ガセルについてはハードウェア記述言語を用いて機能記
述されている。論理シミュレーション用ライブラリ２に
は、論理シミュレーションに必要な各種情報が格納され
ている。論理シミュレーション手段３は、前記の回路接
続情報格納部１から回路接続情報等を取り込むととも
に、前記論理シミュレーション用ライブラリ２から各種
情報を取り込み、これらの情報に基づいて論理シミュレ
ーションを実行する。そして、この論理シミュレーショ
ンの結果を、シミュレーション結果格納部５に格納す
る。
【００１３】基本セルの消費電流Ｉａ見積り手段７は、
前記のシミュレーション結果と、各基本セルの消費電流
定義データ格納部４に格納されているデータとに基づ
き、消費電流見積りの対象となる回路のうち、基本セル
の全体が消費する電流Ｉａを見積もる。なお、電流Ｉａ
は、ｎ個の基本セルにおける各消費電流をｉａ1 ，ｉａ
2 ，…，ｉａｎとすると、Ｉａ＝ｉａ1 ＋ｉａ2 ＋…＋
ｉａｎで表される。また、基本セルの電流見積りの方法
としては、従来技術を用いることができる。
前記のシミュレーション結果と、各基本セルの消費電流
定義データ格納部４に格納されているデータとに基づ
き、消費電流見積りの対象となる回路のうち、基本セル
の全体が消費する電流Ｉａを見積もる。なお、電流Ｉａ
は、ｎ個の基本セルにおける各消費電流をｉａ1 ，ｉａ
2 ，…，ｉａｎとすると、Ｉａ＝ｉａ1 ＋ｉａ2 ＋…＋
ｉａｎで表される。また、基本セルの電流見積りの方法
としては、従来技術を用いることができる。
【００１４】メガセルの消費電流Ｉｂ見積り手段８は、
前記のシミュレーション結果と、各メガセルの消費電流
定義データ格納部６に格納されているデータとに基づ
き、消費電流見積りの対象となる回路のうち、メガセル
の全体が消費する電流Ｉｂを見積もる。なお、電流Ｉｂ
は、ｍ個のメガセルにおける各消費電流をｉｂ1 ，ｉｂ
2 ，…，ｉｂｍとすると、Ｉｂ＝ｉｂ1 ＋ｉｂ2 ＋…＋
ｉｂｍで表される。このメガセルの電流見積りの方法に
ついては、後述する。
前記のシミュレーション結果と、各メガセルの消費電流
定義データ格納部６に格納されているデータとに基づ
き、消費電流見積りの対象となる回路のうち、メガセル
の全体が消費する電流Ｉｂを見積もる。なお、電流Ｉｂ
は、ｍ個のメガセルにおける各消費電流をｉｂ1 ，ｉｂ
2 ，…，ｉｂｍとすると、Ｉｂ＝ｉｂ1 ＋ｉｂ2 ＋…＋
ｉｂｍで表される。このメガセルの電流見積りの方法に
ついては、後述する。
【００１５】加算手段９は、上記の消費電流ＩａとＩｂ
とを加算する。これにより、消費電流見積りの対象とな
る回路の全体の消費電流を見積もることができる。
とを加算する。これにより、消費電流見積りの対象とな
る回路の全体の消費電流を見積もることができる。
【００１６】次に、前記メガセルの消費電流Ｉｂ見積り
手段８による消費電流見積りの具体的な説明を行う。
手段８による消費電流見積りの具体的な説明を行う。
【００１７】図３は、メガセルの一例を示した図であ
り、図中のＢＯＸと表記された部分がメガセルである。
このメガセルには、入力端子として、Ａ０，Ａ１，ＣＥ
Ｂ、ＷＥＢ、及びＣＫがあり、出力端子としてＤ０があ
る。また、このメガセルＢＯＸの消費電流データ（各メ
ガセルの消費電流定義データ格納部６に格納される）の
一例を図４及び図５に示す。
り、図中のＢＯＸと表記された部分がメガセルである。
このメガセルには、入力端子として、Ａ０，Ａ１，ＣＥ
Ｂ、ＷＥＢ、及びＣＫがあり、出力端子としてＤ０があ
る。また、このメガセルＢＯＸの消費電流データ（各メ
ガセルの消費電流定義データ格納部６に格納される）の
一例を図４及び図５に示す。
【００１８】図４のデータは、セル名、タイプ（同期式
と非同期式の区別）、周波数決定信号、及び状態リスト
の表題について、それぞれ具体的内容を記述したデータ
である。この例では、セル名がＲＡＭであり、タイプは
同期式であり、周波数決定信号はＣＫ（前記メガセルＢ
ＯＸの入力端子であるＣＫ）であり、状態リストとして
ｓｔａｎｄｂｙ、ｒｅａｄ、及びｗｒｉｔｅの３状態が
表記されている。ここで、周波数決定信号は、メガセル
の動作周波数を求めるときに参照される信号である。こ
の信号は、この実施の形態のごとく、メガセルの外部端
子を表してもよいし、或いは、機能記述内の変数として
もよいものである。また、状態リストを用意しているの
は、各状態によって消費電流が異なるからである。
と非同期式の区別）、周波数決定信号、及び状態リスト
の表題について、それぞれ具体的内容を記述したデータ
である。この例では、セル名がＲＡＭであり、タイプは
同期式であり、周波数決定信号はＣＫ（前記メガセルＢ
ＯＸの入力端子であるＣＫ）であり、状態リストとして
ｓｔａｎｄｂｙ、ｒｅａｄ、及びｗｒｉｔｅの３状態が
表記されている。ここで、周波数決定信号は、メガセル
の動作周波数を求めるときに参照される信号である。こ
の信号は、この実施の形態のごとく、メガセルの外部端
子を表してもよいし、或いは、機能記述内の変数として
もよいものである。また、状態リストを用意しているの
は、各状態によって消費電流が異なるからである。
【００１９】図５のデータは、前記ｓｔａｎｄｂｙ、ｒ
ｅａｄ、及びｗｒｉｔｅの各状態における状態決定条
件、ＡＣ電流（成分）、及びＤＣ電流（成分）を示して
いる。状態決定条件は、その状態になるための条件を論
理式で記述したものである。論理式で出てくる信号（Ｃ
ＥＢやＷＥＢ等）は、この実施の形態のごとく、メガセ
ルの外部端子で表してもよいし、或いは、機能記述内の
変数にて表記してもよいものである。この図５では、例
えば、ＣＥＢ＝１（Ｈｉｇｈ）のときにｓｔａｎｄｂｙ
状態になることが示されている。また、前記ＡＣ電流
（成分）とは、メガセルの消費電流のうち、動作周波数
（ｆ）に依存する電流（成分）をいう。この図５では、
ＡＣ電流は、動作周波数（ｆ）の一次式で記述している
が、これに限らず他の複雑や式や、或いはテーブルデー
タとして記述されるものであってもよい。また、前記Ｄ
Ｃ電流（成分）とは、メガセルの消費電流のうち動作周
波数（ｆ）に依存しない電流（成分）をいう。この図５
では、例えば、ｒｅａｄ状態において、Ｄ０の論理値が
“１”（Ｈｉｇｈ）のとき、電流Ｚが流れることを示し
ている。この電流Ｚの値は、実測値から予め抽出されて
いるものである。
ｅａｄ、及びｗｒｉｔｅの各状態における状態決定条
件、ＡＣ電流（成分）、及びＤＣ電流（成分）を示して
いる。状態決定条件は、その状態になるための条件を論
理式で記述したものである。論理式で出てくる信号（Ｃ
ＥＢやＷＥＢ等）は、この実施の形態のごとく、メガセ
ルの外部端子で表してもよいし、或いは、機能記述内の
変数にて表記してもよいものである。この図５では、例
えば、ＣＥＢ＝１（Ｈｉｇｈ）のときにｓｔａｎｄｂｙ
状態になることが示されている。また、前記ＡＣ電流
（成分）とは、メガセルの消費電流のうち、動作周波数
（ｆ）に依存する電流（成分）をいう。この図５では、
ＡＣ電流は、動作周波数（ｆ）の一次式で記述している
が、これに限らず他の複雑や式や、或いはテーブルデー
タとして記述されるものであってもよい。また、前記Ｄ
Ｃ電流（成分）とは、メガセルの消費電流のうち動作周
波数（ｆ）に依存しない電流（成分）をいう。この図５
では、例えば、ｒｅａｄ状態において、Ｄ０の論理値が
“１”（Ｈｉｇｈ）のとき、電流Ｚが流れることを示し
ている。この電流Ｚの値は、実測値から予め抽出されて
いるものである。
【００２０】図６は、前記図３のメガセルＢＯＸにおけ
る各端子の論理値の変化を示したタイミングチャートで
ある。この論理値の変化は、論理シミュレーションの結
果として得られ、シミュレーション結果格納部５から読
み出すことができる。
る各端子の論理値の変化を示したタイミングチャートで
ある。この論理値の変化は、論理シミュレーションの結
果として得られ、シミュレーション結果格納部５から読
み出すことができる。
【００２１】図７は、メガセルの消費電流見積り処理内
容を示したフローチャートである。この図７、及び前記
の図６、図５、図４に基づいて、メガセルの消費電流Ｉ
ｂ見積り手段８による消費電流見積りの処理内容を説明
する。まず、前記の論理シミュレーション結果から、各
時刻におけるメガセルの状態を調べる。ｔ0 からｔ1の
期間においては、シミュレーション結果である図６にお
いて、ＣＥＢが“０”（Ｌｏｗ）でＷＥＢが“１”（Ｈ
ｉｇｈ）であるから、図５の状態決定条件に基づき、ｒ
ｅａｄ状態であることが分かる。また、ｔ1 からｔ2 の
期間においては、シミュレーション結果である図６にお
いて、ＣＥＢが“１”（Ｈｉｇｈ）であるから、図５の
状態決定条件に基づき、ｓｔａｎｄｂｙ状態であること
が分かる。このように、まず各イベントの状態分けを行
う（ステップ１）。
容を示したフローチャートである。この図７、及び前記
の図６、図５、図４に基づいて、メガセルの消費電流Ｉ
ｂ見積り手段８による消費電流見積りの処理内容を説明
する。まず、前記の論理シミュレーション結果から、各
時刻におけるメガセルの状態を調べる。ｔ0 からｔ1の
期間においては、シミュレーション結果である図６にお
いて、ＣＥＢが“０”（Ｌｏｗ）でＷＥＢが“１”（Ｈ
ｉｇｈ）であるから、図５の状態決定条件に基づき、ｒ
ｅａｄ状態であることが分かる。また、ｔ1 からｔ2 の
期間においては、シミュレーション結果である図６にお
いて、ＣＥＢが“１”（Ｈｉｇｈ）であるから、図５の
状態決定条件に基づき、ｓｔａｎｄｂｙ状態であること
が分かる。このように、まず各イベントの状態分けを行
う（ステップ１）。
【００２２】次に、各状態における平均動作周波数
（ｆ）を求める。図４により、メガセルＢＯＸは、同期
式で動作周波数を決定する端子はＣＫであることが分か
る。そして、図６により、ｒｅａｄの期間（ｔ0 からｔ
1 ）において、ＣＫは４つのパルスを発生させているこ
とがわかる。平均動作周波数（ｆ）は、下記の第１式に
より、前記パルス数“４”と時間（ｔ1 −ｔ0 ）とから
求める（ステップ２）。
（ｆ）を求める。図４により、メガセルＢＯＸは、同期
式で動作周波数を決定する端子はＣＫであることが分か
る。そして、図６により、ｒｅａｄの期間（ｔ0 からｔ
1 ）において、ＣＫは４つのパルスを発生させているこ
とがわかる。平均動作周波数（ｆ）は、下記の第１式に
より、前記パルス数“４”と時間（ｔ1 −ｔ0 ）とから
求める（ステップ２）。
【００２３】
【数１】 ｆ＝４／（ｔ1 −ｔ0 ） ……第１式
【００２４】次に、各状態での消費電流のうち、ＡＣ電
流およびＤＣ電流を求める。例えば、ｒｅａｄ状態のＡ
Ｃ電流Ｉｒａは、下記の第２式から求める。一方、ｒｅ
ａｄ状態のＤＣ電流Ｉｒｄは、下記の第３式から求める
（ステップ３）。
流およびＤＣ電流を求める。例えば、ｒｅａｄ状態のＡ
Ｃ電流Ｉｒａは、下記の第２式から求める。一方、ｒｅ
ａｄ状態のＤＣ電流Ｉｒｄは、下記の第３式から求める
（ステップ３）。
【００２５】
【数２】 Ｉｒａ＝Ｘ×ｆ ……第２式 Ｉｒｄ＝Ｚ（Ｗ１＋Ｗ２）／（ｔ1 −ｔ0 ） ……第３式
【００２６】ここで、上記第２式のＸは、図５のデータ
として記述されている値である。また、図５において、
ｒｅａｄ状態のときには端子Ｄ０に流れるＤＣ電流はＺ
であり、端子Ｄ０の論理値が“１”のときのみ流れると
いうことが分かる。従って、期間ｔ0 からｔ1 での平均
ＤＣ電流は、上記第３式にて求めることができる。な
お、第３式中のＷ１、Ｗ２は、図６に示されるＤ０が
“１”の期間である。
として記述されている値である。また、図５において、
ｒｅａｄ状態のときには端子Ｄ０に流れるＤＣ電流はＺ
であり、端子Ｄ０の論理値が“１”のときのみ流れると
いうことが分かる。従って、期間ｔ0 からｔ1 での平均
ＤＣ電流は、上記第３式にて求めることができる。な
お、第３式中のＷ１、Ｗ２は、図６に示されるＤ０が
“１”の期間である。
【００２７】また、期間ｔ1 からｔ2 までは、ｓｔａｎ
ｄｂｙ状態なので、この期間のＤＣ電流Ｉｓｄは、下記
の第４式から求める（ステップ３）。
ｄｂｙ状態なので、この期間のＤＣ電流Ｉｓｄは、下記
の第４式から求める（ステップ３）。
【００２８】
【数３】 Ｉｓｄ＝Ｓ ……第４式
【００２９】ここで、上記第４式のＳは、図５のデータ
として記述されている値である。
として記述されている値である。
【００３０】次に、時刻ｔ0 からｔ2 までのメガセルＢ
ＯＸの平均消費電力ＩA を下記の第５式により求める
（ステップ４）。
ＯＸの平均消費電力ＩA を下記の第５式により求める
（ステップ４）。
【００３１】
【数４】 ＩA ＝〔Ｉｒａ（ｔ1 −ｔ0 ）＋Ｉｒｄ（ｔ1 −ｔ0 ）＋ Ｉｓｄ（ｔ2 −ｔ1 ）〕／（ｔ2 −ｔ0 ）……第５式
【００３２】以上の消費電流計算は、回路中に含まれて
いる全てのメガセルに対して行う。そして、加算手段９
によって、回路中に含まれている全てのメガセルの合計
消費電流と、回路中に含まれている全ての基本セルの合
計消費電流とを加算することにより、回路全体の消費電
流を求めることができる。
いる全てのメガセルに対して行う。そして、加算手段９
によって、回路中に含まれている全てのメガセルの合計
消費電流と、回路中に含まれている全ての基本セルの合
計消費電流とを加算することにより、回路全体の消費電
流を求めることができる。
【００３３】（実施の形態２）次に、この発明の集積回
路の消費電力見積り装置の他の実施の形態について説明
する。
路の消費電力見積り装置の他の実施の形態について説明
する。
【００３４】図８は、この実施の形態の消費電力見積り
装置の概略構成を示した機能ブロック図である。当該消
費電力見積り装置は、論理シミュレーションを実行する
論理シミュレーション部２１と、メガセルの消費電力を
見積もる消費電力解析部２２と、回路全体の消費電力見
積り値を算出する回路消費電力加算部２３と、見積もっ
た回路全体の消費電力値をディスプレイ表示する消費電
力表示部２４と、論理シミュレーションに必要な回路デ
ータ（メガセルについては機能記述データが格納されて
いる）を格納する回路データ格納部３０と、論理シミュ
レーションのためのテストパターンを格納するテストパ
ターン格納部３１と、メガセルの命令ごとの消費電力値
に関する情報を格納している消費電力情報テーブル３２
と、により構成されている。
装置の概略構成を示した機能ブロック図である。当該消
費電力見積り装置は、論理シミュレーションを実行する
論理シミュレーション部２１と、メガセルの消費電力を
見積もる消費電力解析部２２と、回路全体の消費電力見
積り値を算出する回路消費電力加算部２３と、見積もっ
た回路全体の消費電力値をディスプレイ表示する消費電
力表示部２４と、論理シミュレーションに必要な回路デ
ータ（メガセルについては機能記述データが格納されて
いる）を格納する回路データ格納部３０と、論理シミュ
レーションのためのテストパターンを格納するテストパ
ターン格納部３１と、メガセルの命令ごとの消費電力値
に関する情報を格納している消費電力情報テーブル３２
と、により構成されている。
【００３５】そして、前記の消費電力解析部２２は、論
理シミュレーションに際してメガセルに与えられる命令
を読み込む命令読み込み部２５と、この読み込んだ命令
を記憶する命令記憶部２６と、前記命令がシミュレーシ
ョン実行されるときに前記消費電力情報テーブル３２か
ら消費電力値を読み出す消費電力テーブル参照部２７
と、各メガセルについて得られた消費電力値を加算して
いくメガセル消費電力加算部２８と、加算したメガセル
消費電力値を記憶する消費電力記憶部２９とを備えて構
成されている。
理シミュレーションに際してメガセルに与えられる命令
を読み込む命令読み込み部２５と、この読み込んだ命令
を記憶する命令記憶部２６と、前記命令がシミュレーシ
ョン実行されるときに前記消費電力情報テーブル３２か
ら消費電力値を読み出す消費電力テーブル参照部２７
と、各メガセルについて得られた消費電力値を加算して
いくメガセル消費電力加算部２８と、加算したメガセル
消費電力値を記憶する消費電力記憶部２９とを備えて構
成されている。
【００３６】図９は、当該消費電力見積り装置の処理手
順を示したフローチャートである。この図９及び前記図
８に基づいて各機能部の処理内容および処理手順の説明
を行う。論理シミュレーション部２１は、ハードウェア
記述言語を用いて機能記述されたメガセルおよび当該メ
ガセルに対するテストパターンを読み込み（ステップ１
１）、論理シミュレーションを行う（ステップ１２）。
そして、この機能記述されたメガセルが論理シミュレー
ションにおいて、命令をフェッチすると、消費電力解析
部２２の命令読み込み部２５がその命令を読み込む。
順を示したフローチャートである。この図９及び前記図
８に基づいて各機能部の処理内容および処理手順の説明
を行う。論理シミュレーション部２１は、ハードウェア
記述言語を用いて機能記述されたメガセルおよび当該メ
ガセルに対するテストパターンを読み込み（ステップ１
１）、論理シミュレーションを行う（ステップ１２）。
そして、この機能記述されたメガセルが論理シミュレー
ションにおいて、命令をフェッチすると、消費電力解析
部２２の命令読み込み部２５がその命令を読み込む。
【００３７】ここで、消費電力見積りの対象となるメガ
セルには、予めメガセルの機能記述を行った開発者が、
メガセルが命令をフェッチしたことを命令読み込み部２
５に知らせるための関数を記述しておく。この関数につ
いては後述する。
セルには、予めメガセルの機能記述を行った開発者が、
メガセルが命令をフェッチしたことを命令読み込み部２
５に知らせるための関数を記述しておく。この関数につ
いては後述する。
【００３８】次に、命令記憶部２６が前記命令を記憶す
る。そして、消費電力テーブル参照部２７は、消費電力
情報テーブル３２を参照する（ステップ１４）。消費電
力情報テーブル３２は、メガセルの開発者が予め作成し
たものであり、図１０に示しているように、メガセルの
命令と、各命令の実行時に消費される消費電力値との対
応関係を表したデータ群から成る。
る。そして、消費電力テーブル参照部２７は、消費電力
情報テーブル３２を参照する（ステップ１４）。消費電
力情報テーブル３２は、メガセルの開発者が予め作成し
たものであり、図１０に示しているように、メガセルの
命令と、各命令の実行時に消費される消費電力値との対
応関係を表したデータ群から成る。
【００３９】消費電力テーブル参照部２７は、前記の記
憶された命令に対応する消費電力値を消費電力情報テー
ブル３２から読み出す（ステップ１５）。そして、メガ
セル消費電力加算部２８にて前記テーブルから読み出し
たメガセルの消費電力値を加算し（ステップ１６）、消
費電力記憶部２９に格納する。
憶された命令に対応する消費電力値を消費電力情報テー
ブル３２から読み出す（ステップ１５）。そして、メガ
セル消費電力加算部２８にて前記テーブルから読み出し
たメガセルの消費電力値を加算し（ステップ１６）、消
費電力記憶部２９に格納する。
【００４０】次に、論理シミュレーションが終了したか
否かを判断し（ステップ１７）、終了していないならス
テップ１２に進む。一方、終了したなら、即ち、全ての
メガセルについて上記処理を行ったなら、回路消費電力
加算部２３にて当該全メガセルの合計消費電力値にメガ
セル以外の合計消費電力値を加算し、回路全体の消費電
力値を得る（ステップ１８）。そして、消費出力表示部
２４にて前記回路全体の消費電力値をディスプレイ表示
する（ステップ１９）。
否かを判断し（ステップ１７）、終了していないならス
テップ１２に進む。一方、終了したなら、即ち、全ての
メガセルについて上記処理を行ったなら、回路消費電力
加算部２３にて当該全メガセルの合計消費電力値にメガ
セル以外の合計消費電力値を加算し、回路全体の消費電
力値を得る（ステップ１８）。そして、消費出力表示部
２４にて前記回路全体の消費電力値をディスプレイ表示
する（ステップ１９）。
【００４１】図１１は、メガセルとしてのＣＰＵ或いは
ＤＳＰのモデル記述例を示した図である。この図を用い
て上述した処理における命令や関数を具体化して以下に
説明する。ＣＰＵやＤＳＰが論理シミュレーション中に
“ＬＤＡ”命令をフェッチすると、関数＄ＰｏｗｅｒＡ
ｎａｌｙｓｉｓによって、命令読み込み部２５が“ＬＤ
Ａ”読み込む。そして、命令記憶部６が、“ＬＤＡ”を
記憶する。関数＄ＰｏｗｅｒＡｎａｌｙｓｉｓは、ＣＰ
ＵやＤＳＰが命令をフェッチすると必ず呼び出されるよ
うに記述され、フェッチした命令を命令読み込み部２５
に伝える働きをする。消費電力テーブル参照部２７は、
“ＬＤＡ”命令に対して格納されている消費電力値（Ｗ
ａ）を消費電力情報テーブル３２から読み出す（図１０
参照）。そして、この消費電力値（Ｗａ）が消費電力記
憶部２９に格納される。
ＤＳＰのモデル記述例を示した図である。この図を用い
て上述した処理における命令や関数を具体化して以下に
説明する。ＣＰＵやＤＳＰが論理シミュレーション中に
“ＬＤＡ”命令をフェッチすると、関数＄ＰｏｗｅｒＡ
ｎａｌｙｓｉｓによって、命令読み込み部２５が“ＬＤ
Ａ”読み込む。そして、命令記憶部６が、“ＬＤＡ”を
記憶する。関数＄ＰｏｗｅｒＡｎａｌｙｓｉｓは、ＣＰ
ＵやＤＳＰが命令をフェッチすると必ず呼び出されるよ
うに記述され、フェッチした命令を命令読み込み部２５
に伝える働きをする。消費電力テーブル参照部２７は、
“ＬＤＡ”命令に対して格納されている消費電力値（Ｗ
ａ）を消費電力情報テーブル３２から読み出す（図１０
参照）。そして、この消費電力値（Ｗａ）が消費電力記
憶部２９に格納される。
【００４２】同様に、ＣＰＵやＤＳＰが論理シミュレー
ション中に“ＳＴＡ”命令をフェッチすると、関数＄Ｐ
ｏｗｅｒＡｎａｌｙｓｉｓによって、命令読み込み部２
５が“ＳＴＡ”命令を読み込む。そして、命令記憶部６
には、“ＳＴＡ”が記憶される。消費電力テーブル参照
部２７は、“ＬＤＡ”命令に対して格納されている消費
電力値（Ｗａ）を消費電力情報テーブル３２から読み出
す（図１０参照）。そして、この消費電力値（Ｗｂ）が
消費電力記憶部２９に格納される。
ション中に“ＳＴＡ”命令をフェッチすると、関数＄Ｐ
ｏｗｅｒＡｎａｌｙｓｉｓによって、命令読み込み部２
５が“ＳＴＡ”命令を読み込む。そして、命令記憶部６
には、“ＳＴＡ”が記憶される。消費電力テーブル参照
部２７は、“ＬＤＡ”命令に対して格納されている消費
電力値（Ｗａ）を消費電力情報テーブル３２から読み出
す（図１０参照）。そして、この消費電力値（Ｗｂ）が
消費電力記憶部２９に格納される。
【００４３】かかる処理は論理シミュレーションが終了
するまで繰り返され、論理シミュレーションが終了する
と、全メガセルの合計消費電力値と、メガセル以外の回
路部分である基本セルの合計消費電力値とが消費電力加
算部２３で加算されたて回路全体の消費電力値が見積も
られ、これが消費電力表示部２４にて表示される。
するまで繰り返され、論理シミュレーションが終了する
と、全メガセルの合計消費電力値と、メガセル以外の回
路部分である基本セルの合計消費電力値とが消費電力加
算部２３で加算されたて回路全体の消費電力値が見積も
られ、これが消費電力表示部２４にて表示される。
【００４４】
【発明の効果】以上説明したように、この発明の集積回
路の消費電力見積り装置によれば、メガセルを含む集積
回路の消費電力見積りが行えるという効果を奏する。
路の消費電力見積り装置によれば、メガセルを含む集積
回路の消費電力見積りが行えるという効果を奏する。
【図１】この発明の実施の形態の集積回路の消費電力見
積り装置を示す機能ブロック図である。
積り装置を示す機能ブロック図である。
【図２】この発明の実施の形態の集積回路の消費電力見
積り装置を成すコンピュータを示すブロック図である。
積り装置を成すコンピュータを示すブロック図である。
【図３】この発明の実施の形態のメガセルの一例を示し
た図である。
た図である。
【図４】図３のメガセルの消費電流データの一例を示す
説明図である。
説明図である。
【図５】図３のメガセルの消費電流データの一例を示す
説明図である。
説明図である。
【図６】図３のメガセルにおける各端子の論理値の変化
を示したタイミングチャートである。
を示したタイミングチャートである。
【図７】図１の集積回路の消費電力見積り装置による消
費電流見積り処理内容を示したフローチャートである。
費電流見積り処理内容を示したフローチャートである。
【図８】この発明の他の実施の形態の集積回路の消費電
力見積り装置を示す機能ブロック図である。
力見積り装置を示す機能ブロック図である。
【図９】図８の集積回路の消費電力見積り装置の消費電
流見積り処理内容を示したフローチャートである。
流見積り処理内容を示したフローチャートである。
【図１０】図８の消費電力テーブルの内容を示す説明図
である。
である。
【図１１】図８の回路データ格納部におけるメガセルの
機能記述データを示す説明図である。
機能記述データを示す説明図である。
１ 回路接続情報格納部 ２ 論理シミュレーション用ライブラリ ３ 論理シミュレーション手段 ４ 基本セルの消費電流定義データ格納部 ５ シミュレーション結果格納部 ６ メガセルの消費電流定義データ格納部 ７ 基本セルの消費電流Ｉａ見積り手段 ８ メガセルの消費電流Ｉｂ見積り手段 ９ 加算手段 １１ ＣＰＵ １２ メモリ １３ ハードディスク １４ ディスプレイ １５ キーボード ２１ 論理シミュレーション部 ２２ 消費電力解析部 ２３ 回路消費電力加算部 ２４ 消費電力表示部 ２５ 命令読み込み部 ２６ 命令記憶部 ２７ 消費電力テーブル参照部 ２８ メガセル消費電力加算部 ２９ 消費電力記憶部 ３０ 回路データ格納部 ３１ テストパターン格納部 ３２ 消費電力情報テーブル３２
Claims (2)
- 【請求項１】 ハードウェア記述言語を用いて機能記述
されているメガセル、及び基本セルにより構成される回
路データを論理シミュレーションするシミュレーション
手段と、 前記シミュレーション手段による論理シミュレーション
結果と、各基本セルの入出力端子の状態に対して予め用
意されている消費電力データとに基づいて各基本セルが
消費する電力を見積もる第１消費電力見積り手段と、 前記シミュレーション手段による論理シミュレーション
結果と、各メガセルの入出力端子の状態、機能記述にお
ける変数、及び動作周波数に対して予め用意されている
消費電力データとに基づいて各メガセルが消費する電力
を見積もる第２消費電力見積り手段と、 前記第１消費電力見積り手段にて見積もられた消費電力
値と第２消費電力見積り手段にて見積もられた消費電力
値とを加算して回路全体の消費電力値を見積もる加算手
段と、 を備えたことを特徴とする集積回路の消費電力見積り装
置。 - 【請求項２】 ハードウェア記述言語を用いて機能記述
されているメガセル、及び基本セルにより構成される回
路データを論理シミュレーションするシミュレーション
手段と、 前記メガセルの命令実行時における消費電力値を記述し
たテーブルと、 前記論理シミュレーション時に与えられる前記メガセル
への命令に対応してその消費電力値を前記テーブルから
読み出してメガセルの消費電力値を見積もるメガセル消
費電力見積り手段と、 前記メガセル以外の回路部分である基本セルの消費電力
値を見積もる基本セル消費電力見積り手段と、 前記メガセル消費電力見積り手段にて見積もられた消費
電力値と基本セル消費電力見積り手段にて見積もられた
消費電力値とを加算して回路全体の消費電力値を見積も
る加算手段と、 を備えたことを特徴とする集積回路の消費電力見積り装
置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15954396A JP3693420B2 (ja) | 1996-06-20 | 1996-06-20 | 集積回路の消費電力見積り装置 |
| US08/879,696 US6094527A (en) | 1996-06-20 | 1997-06-19 | Method and apparatus for estimating IC power consumption |
| US09/469,754 US7343276B1 (en) | 1996-06-20 | 1999-12-22 | Recording media including code for estimating IC power consumption |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15954396A JP3693420B2 (ja) | 1996-06-20 | 1996-06-20 | 集積回路の消費電力見積り装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005142603A Division JP3857290B2 (ja) | 2005-05-16 | 2005-05-16 | 集積回路の消費電力見積り装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1011482A true JPH1011482A (ja) | 1998-01-16 |
| JP3693420B2 JP3693420B2 (ja) | 2005-09-07 |
Family
ID=15696059
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15954396A Expired - Lifetime JP3693420B2 (ja) | 1996-06-20 | 1996-06-20 | 集積回路の消費電力見積り装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US6094527A (ja) |
| JP (1) | JP3693420B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007037017A1 (ja) * | 2005-09-29 | 2007-04-05 | Fujitsu Limited | 消費電力解析方法及び消費電力解析装置 |
| US8350620B2 (en) | 2009-12-15 | 2013-01-08 | Fujitsu Limited | Integrated circuit power consumption calculating apparatus and processing method |
| US8701061B2 (en) | 2010-03-01 | 2014-04-15 | Ricoh Company, Ltd. | Semiconductor design support apparatus |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3693420B2 (ja) * | 1996-06-20 | 2005-09-07 | 株式会社リコー | 集積回路の消費電力見積り装置 |
| JP4428489B2 (ja) * | 1999-08-23 | 2010-03-10 | パナソニック株式会社 | 集積回路装置及びそのテスト方法 |
| JP2002197138A (ja) * | 2000-12-25 | 2002-07-12 | Sony Corp | 設計回路の検証方法 |
| US20040268159A1 (en) * | 2003-06-30 | 2004-12-30 | Microsoft Corporation | Power profiling |
| US7580824B1 (en) | 2005-12-21 | 2009-08-25 | Altera Corporation | Apparatus and methods for modeling power characteristics of electronic circuitry |
| DE102006010514B4 (de) * | 2006-03-07 | 2008-09-18 | Infineon Technologies Ag | Elektrische Schaltung und Terminal |
| US7971082B2 (en) * | 2007-01-31 | 2011-06-28 | Freescale Semiconductor, Inc. | Method and system for estimating power consumption of integrated circuit design |
| JP4756002B2 (ja) | 2007-02-19 | 2011-08-24 | 株式会社リコー | 半導体集積回路の設計支援装置、その設計支援方法、その製造方法、プログラム、及び記録媒体 |
| US7715995B2 (en) * | 2007-12-14 | 2010-05-11 | International Business Machines Corporation | Design structure for measurement of power consumption within an integrated circuit |
| US20090157334A1 (en) * | 2007-12-14 | 2009-06-18 | Kenneth Joseph Goodnow | Measurement of power consumption within an integrated circuit |
| JP5262996B2 (ja) * | 2009-05-26 | 2013-08-14 | 富士通セミコンダクター株式会社 | 論理シミュレーション装置、方法、及びプログラム |
| CN101901490B (zh) * | 2010-07-15 | 2011-12-07 | 北京信息科技大学 | 生成信号调理电路图像的系统 |
| US8677157B1 (en) * | 2010-12-30 | 2014-03-18 | Symantec Corporation | Systems and methods for detecting power consumption of a computing device |
| US10591968B2 (en) | 2013-09-30 | 2020-03-17 | Hewlett Packard Enterprise Development Lp | Selectively-enabling battery back-up power based on a power demand |
| KR102257823B1 (ko) * | 2014-05-20 | 2021-05-28 | 삼성전자 주식회사 | 연산 장치의 동작 제어 방법 및 장치 |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02136775A (ja) * | 1988-11-17 | 1990-05-25 | Mitsubishi Electric Corp | 画像追尾装置 |
| US5553002A (en) * | 1990-04-06 | 1996-09-03 | Lsi Logic Corporation | Method and system for creating and validating low level description of electronic design from higher level, behavior-oriented description, using milestone matrix incorporated into user-interface |
| US5557531A (en) * | 1990-04-06 | 1996-09-17 | Lsi Logic Corporation | Method and system for creating and validating low level structural description of electronic design from higher level, behavior-oriented description, including estimating power dissipation of physical implementation |
| JPH04130661A (ja) * | 1990-09-20 | 1992-05-01 | Fujitsu Ltd | 半導体集積回路の消費電力見積り方法 |
| JPH0573634A (ja) | 1990-10-05 | 1993-03-26 | Nec Corp | 消費電力計算手法 |
| JPH05165912A (ja) | 1991-12-13 | 1993-07-02 | Mitsubishi Electric Corp | 半導体集積回路の消費電力計算装置 |
| US5359535A (en) * | 1992-05-04 | 1994-10-25 | Motorola, Inc. | Method for optimization of digital circuit delays |
| JPH0660139A (ja) * | 1992-08-05 | 1994-03-04 | Mitsubishi Electric Corp | Ｍｏｓトランジスタの論理機能ブロックの消費電力計算装置 |
| JPH06317616A (ja) | 1993-05-06 | 1994-11-15 | Matsushita Electric Ind Co Ltd | ディジタル回路の消費電力見積り方法 |
| US5481469A (en) * | 1993-09-13 | 1996-01-02 | Vlsi Technology, Inc. | Automatic power vector generation for sequential circuits |
| US5521834A (en) * | 1993-11-30 | 1996-05-28 | At&T Global Information Solutions Company | Method and apparatus for calculating dynamic power dissipation in CMOS integrated circuits |
| US5535370A (en) * | 1993-12-22 | 1996-07-09 | Intel Corporation | Method and apparatus for realistic current and power calculation using simulation with realistic test vectors |
| JPH0844788A (ja) | 1994-05-24 | 1996-02-16 | Toshiba Corp | 集積回路の消費電力算出方法及びその装置 |
| US5493508A (en) * | 1994-06-01 | 1996-02-20 | Lsi Logic Corporation | Specification and design of complex digital systems |
| US5625803A (en) * | 1994-12-14 | 1997-04-29 | Vlsi Technology, Inc. | Slew rate based power usage simulation and method |
| US5740407A (en) * | 1995-07-05 | 1998-04-14 | Motorola, Inc. | Method of generating power vectors for circuit power dissipation simulation having both combinational and sequential logic circuits |
| US5867397A (en) * | 1996-02-20 | 1999-02-02 | John R. Koza | Method and apparatus for automated design of complex structures using genetic programming |
| US5835380A (en) * | 1996-06-11 | 1998-11-10 | Lsi Logic Corporation | Simulation based extractor of expected waveforms for gate-level power analysis tool |
| JP3693420B2 (ja) * | 1996-06-20 | 2005-09-07 | 株式会社リコー | 集積回路の消費電力見積り装置 |
| US5943487A (en) * | 1996-07-12 | 1999-08-24 | Intel Corporation | Method for extracting a resistor network from an integrated circuit polygon layout |
| US5889685A (en) * | 1996-08-02 | 1999-03-30 | Cirrus Logic, Inc. | Method and apparatus for automatically characterizing short circuit current and power consumption in a digital circuit |
-
1996
- 1996-06-20 JP JP15954396A patent/JP3693420B2/ja not_active Expired - Lifetime
-
1997
- 1997-06-19 US US08/879,696 patent/US6094527A/en not_active Expired - Lifetime
-
1999
- 1999-12-22 US US09/469,754 patent/US7343276B1/en not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007037017A1 (ja) * | 2005-09-29 | 2007-04-05 | Fujitsu Limited | 消費電力解析方法及び消費電力解析装置 |
| JPWO2007037017A1 (ja) * | 2005-09-29 | 2009-04-02 | 富士通株式会社 | 消費電力解析方法及び消費電力解析装置 |
| US7900172B2 (en) | 2005-09-29 | 2011-03-01 | Fujitsu Limited | Method and apparatus for analyzing power consumption |
| JP4667466B2 (ja) * | 2005-09-29 | 2011-04-13 | 富士通株式会社 | 消費電力解析方法及び消費電力解析装置 |
| US8350620B2 (en) | 2009-12-15 | 2013-01-08 | Fujitsu Limited | Integrated circuit power consumption calculating apparatus and processing method |
| US8701061B2 (en) | 2010-03-01 | 2014-04-15 | Ricoh Company, Ltd. | Semiconductor design support apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| US7343276B1 (en) | 2008-03-11 |
| JP3693420B2 (ja) | 2005-09-07 |
| US6094527A (en) | 2000-07-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH1011482A (ja) | 集積回路の消費電力見積り装置 | |
| US5535370A (en) | Method and apparatus for realistic current and power calculation using simulation with realistic test vectors | |
| US5835380A (en) | Simulation based extractor of expected waveforms for gate-level power analysis tool | |
| US5768145A (en) | Parametrized waveform processor for gate-level power analysis tool | |
| US8266569B2 (en) | Identification of critical enables using MEA and WAA metrics | |
| US8522183B1 (en) | Static timing analysis adjustments for aging effects | |
| US7424633B2 (en) | Method for estimating power consumption of a CPU | |
| US7260809B2 (en) | Power estimation employing cycle-accurate functional descriptions | |
| Bonamy et al. | Power consumption model for partial and dynamic reconfiguration | |
| JP2002164434A (ja) | 不要輻射解析方法および不要輻射解析装置 | |
| JP2008250721A (ja) | モデル生成方法及びモデル生成装置 | |
| JP2011248843A (ja) | クロックジッター解析方法、該クロックジッター解析方法を実行する装置、該クロックジッター解析方法をコンピュータに実行させるためのプログラム、及び該プログラムを記録したコンピュータ読み取り可能な記録媒体 | |
| US7073141B2 (en) | Device, system and method for VLSI design analysis | |
| US6457167B1 (en) | Gated clock design supporting method, gated clock design supporting apparatus, and computer readable memory storing gated clock design supporting program | |
| JP3857290B2 (ja) | 集積回路の消費電力見積り装置 | |
| Lemma et al. | Power intent from initial ESL prototypes: Extracting power management parameters | |
| US7102357B2 (en) | Determination of worst case voltage in a power supply loop | |
| JP2009271653A (ja) | 消費電力見積方法、回路設計支援装置及びプログラム | |
| US7640152B2 (en) | Accurate pin-based memory power model using arc-based characterization | |
| JP5233786B2 (ja) | 見積もり支援プログラム、見積もり支援装置および見積もり支援方法 | |
| Hashimoto et al. | Proactive Supply Noise Mitigation and Design Methodology for Robust VLSI Power Distribution | |
| JP4028292B2 (ja) | 半導体集積回路のシミュレーション装置 | |
| JP2817455B2 (ja) | タイミング検証システム | |
| JPH10254914A (ja) | 論理シミュレーション結果解析装置 | |
| JP2001167141A (ja) | 故障シミュレータおよび故障シミュレーション方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041101 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041109 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050111 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050315 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050516 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20050523 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050621 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050621 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080701 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090701 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100701 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110701 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120701 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120701 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130701 Year of fee payment: 8 |
|
| EXPY | Cancellation because of completion of term |