JP4028292B2 - 半導体集積回路のシミュレーション装置 - Google Patents
半導体集積回路のシミュレーション装置 Download PDFInfo
- Publication number
- JP4028292B2 JP4028292B2 JP2002144516A JP2002144516A JP4028292B2 JP 4028292 B2 JP4028292 B2 JP 4028292B2 JP 2002144516 A JP2002144516 A JP 2002144516A JP 2002144516 A JP2002144516 A JP 2002144516A JP 4028292 B2 JP4028292 B2 JP 4028292B2
- Authority
- JP
- Japan
- Prior art keywords
- simulation
- time
- analysis
- information
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、解析ステップ幅を大きく設定した第１回目のシミュレーションと、解析ステップ幅を小さく設定した第２回目のシミュレーションを実行する半導体集積回路のシミュレーション装置に関する。
【０００２】
【従来の技術】
半導体集積回路における従来のシミュレーション方法としては、例えば図１０のフローチャートに示す手順のものがある。
【０００３】
図１０において、まず解析する半導体集積回路の回路図に基づいて回路の接続状態を表す回路接続情報を作成し（ステップＳ１００）、回路に入力される入力信号、解析時間等のシミュレーション情報を設定し（ステップＳ１０１）、高周波のノイズ等を解析できるように解析ステップ幅を小さく設定した解析ステップ情報を設定する（ステップＳ１０２）。これらの回路接続情報、シミュレーション情報ならびに解析ステップ情報に基づいて半導体集積回路のシミュレーションをシミュレータ等を使用して実行する（ステップＳ１０３）。得られたシミュレーション結果は、波形表示ツール等の出力機器を使用して波形表示される（ステップＳ１０４）。
【０００４】
続いて、表示結果を解析検討し、その結果信号の波形変化をさらに詳細に微小時間で解析する箇所があるか否かを判断する（ステップＳ１０５）。判断の結果、詳細に解析する箇所がある場合には、解析ステップ情報を設定する処理（ステップＳ１０２）に戻り、解析ステップ幅を最初のシミュレーションに比べてさらに小さく設定し、上記ステップＳ１０３、Ｓ１０４ならびにＳ１０５の処理を繰り返して実行していた。
【０００５】
このような、従来のシミュレーション方法では、第１回目のシミュレーションで、観察したい信号の波形変化のタイミングと変化時間を解析できるように解析ステップ幅を設定してシミュレーションを実行していた。その後、信号の波形変化時の高周波ノイズや微小幅のパルス波形等を解析する必要が生じた場合には、解析ステップ幅を第１回目のシミュレーションよりも小さく設定し、第１回目のシミュレーションと同じ解析時間で、第２回目のシミュレーションを実行していた。
【０００６】
そのため、シミュレーションの実行時間が長くなり、出力結果のデータ量も膨大になっていた。また、シミュレーションがすべて完了した後、シミュレーション結果をファイルに保存するようなシミュレーションツールの場合に、シミュレーション結果を保存するメモリは、極めて大容量のものが必要になっていた。その結果、シミュレーションを実行した同じ装置で他の作業をシミュレーションと並行して行う場合には、処理速度が遅くなり、処理時間が長くなっていた。
【０００７】
【発明が解決しようとする課題】
以上説明したように、半導体集積回路における従来のシミュレーション方法にあっては、解析ステップ幅を比較的小さくして第１回目のシミュレーションを実行し、その結果さらに詳細に解析を必要とする箇所がある場合には、解析ステップ幅を第１回目の解析ステップ幅よりもさらに小さく設定し、かつ第１回目と同じシミュレーション解析時間でシミュレーションを行っていた。
【０００８】
このため、シミュレーション時間が長くなると共に、シミュレーション結果のデータ量が膨大になるといった不具合を招いていた。
【０００９】
そこで、この発明は、上記に鑑みてなされたものであり、その目的とするところは、シミュレーション時間を短縮し、シミュレーション結果のデータ量を削減した半導体集積回路のシミュレーション装置を提供することにある。
【００１０】
【課題を解決するための手段】
上記目的を達成するために、課題を解決する手段は、シミュレーションの対象となる半導体集積回路の動作を解析する第１回目のシミュレーションを実行するために必要となる第１のシミュレーション情報を設定し、前記第１のシミュレーション情報には、第１回目のシミュレーションを開始してから終了するまでの第１の解析時間と、前記第１の解析時間内の単位時間幅を示す第１の解析ステップ時間が含まれ、前記第１の解析時間ならびに前記第１の解析ステップ時間は、前記半導体集積回路の基本動作が確認できる時間に設定される第１の設定部と、前記第１の設定部で設定された第１のシミュレーション情報を入力し、入力された第１のシミュレーション情報に基づいて前記半導体集積回路の第１回目のシミュレーションを実行する第１のシミュレーション実行部と、前記第１のシミュレーション実行部で実行された第１回目のシミュレーションの結果を解析した結果、前記半導体集積回路の動作を詳細に解析する第２回目のシミュレーションが必要であると判断された場合には、第２回目のシミュレーションを実行するために必要となる第２のシミュレーション情報を設定し、前記第２のシミュレーション情報には、第２回目のシミュレーションを開始してから終了するまでの第２の解析時間と、前記第２の解析時間内の単位時間幅を示す第２の解析ステップ時間が含まれ、前記第２の解析時間は、前記第１の解析時間の範囲内において前記第１の解析時間よりも短い限定された時間に設定され、前記第２の解析ステップ時間は、前記第１の解析ステップ時間のステップ幅よりも細かいステップ幅に設定される第２の設定部と、前記第２の設定部で設定された第２のシミュレーション情報を入力し、入力された第２のシミュレーション情報に基づいて前記半導体集積回路の第２回目のシミュレーションを実行する第２のシミュレーション実行部とを有することを特徴とする。
【００１１】
【発明の実施の形態】
以下、図面を用いてこの発明の実施形態を説明する。
【００１２】
図１はこの発明の一実施形態に係る半導体集積回路のシミュレーション装置の構成を示す図である。
【００１３】
図１において、半導体集積回路のシミュレーション装置は、回路接続情報作成部１１と、シミュレーション情報設定部１３と解析ステップ設定部１４とを備えた第１のシミュレーション設定部１２と、第１のシミュレーション実行部１５と、第１のシミュレーション結果出力部１６と、解析時間指定部分シミュレーション情報設定部１８と解析時間指定部分初期値情報抽出部１９と解析時間指定部分解析ステップ設定部２０とを備えた第２のシミュレーション設定部１７と、第２のシミュレーション実行部２１と、第２のシミュレーション結果出力部２２を有して構成されている。
【００１４】
回路接続情報作成部１１は、シミュレーションしようとする半導体集積回路の回路図を元に回路構成の接続関係を表す接続情報を記述した回路接続情報を作成する。
【００１５】
シミュレーション情報設定部１３は、第１回目のシミュレーションの実行環境として、回路の動作電源電圧、入力信号、解析時間、動作温度、回路素子のしきい値を設定し、設定した情報をシミュレーション設定情報１として保存する。
【００１６】
解析ステップ設定部１４は、第１回目のシミュレーションの解析ステップ時間を設定し、設定した解析ステップ時間を解析ステップ情報１として保存する。第１回目のシミュレーションでは、回路の基本動作が確認できればよいので、解析ステップ時間を大きく設定する。解析ステップ時間は、回路の基本動作が評価できる程度の時間に設定され、回路の動作速度等に応じて適宜設定される。
【００１７】
第１のシミュレーション実行部１５は、回路接続情報作成部１１で作成された回路接続情報と、第１のシミュレーション設定部１３で設定されたシミュレーション設定情報１ならびに解析ステップ情報１と、回路を構成する素子のデバイスモデルを入力し、第１回目のシミュレーションを実行する。
【００１８】
第１のシミュレーション結果出力部１６は、第１のシミュレーション実行部１５で実行された第１回目のシミュレーションの結果を入力し、第１回目のシミュレーションの結果を出力する。
【００１９】
解析時間指定部分シミュレーション情報設定部１８は、第１回目のシミュレーションの結果、さらに詳細な解析が必要となり、第２回目のシミュレーションを実行する場合に、第２回目のシミュレーションを実行する際のシミュレーション情報として、電源電圧、入力信号、解析時間、動作温度、素子のしきい値を設定し、設定した値をシミュレーション設定情報２として保存する。ここで、解析時間は第１回目のシミュレーションの解析時間に対して、詳細な解析を必要とする特定された範囲の時間（ｔ１〜ｔ２、ｔ１：シミュレーション開始時間、ｔ２：シミュレーション終了時間）とし、入力信号は、特定された時間軸である時間ｔ１から時間ｔ２までの入力信号と同様の信号が入力されるように設定し、動作温度は、高温と低温の両方の温度を設定し、素子のしきい値は最悪と最良の両方の条件を設定する。
【００２０】
解析時間指定部分初期値情報抽出部１９は、第１回目のシミュレーション結果において、解析時間指定部分シミュレーション情報設定部１８で設定された解析時間のうち開始時間ｔ１の時点の回路の各ノードの電圧値を抽出し、抽出した電圧値を解析時間指定部分初期値情報として保存する。
【００２１】
解析時間指定部分解析ステップ設定部２０は、解析ステップ時間を第１回目のシミュレーションの時よりも細かく設定し、解析ステップ情報２として保存する。第２回目のシミュレーションの解析ステップ時間は、解析内容に応じて適宜設定されるが、第１回目のシミュレーション時の解析ステップ時間が例えば１nsであるとすると、第２回目のシミュレーションの解析ステップ時間は、例えば0.1ns 〜0.3ns といったように細かく設定される。また、第２回目のシミュレーションの解析ステップ時間は、解析する内容、例えばリンギングノイズ、信号のタイミングの微妙なずれによるパルス幅の極めて小さなひげ波形、あるいは高周波ノイズといった解析対象に適したステップ幅が設定される。
【００２２】
第２のシミュレーション実行部２１は、回路接続情報作成部１１で作成された回路接続情報と、第２のシミュレーション情報設定部１７で設定されたシミュレーション設定情報２、解析時間指定部分初期値情報、解析ステップ情報２ならびデバイスモデルを入力し、第２回目のシミュレーションを実行する。
【００２３】
第２のシミュレーション結果出力部２２は、第２のシミュレーション実行部２１で実行された第２回目のシミュレーションの結果を入力し、第２回目のシミュレーションの結果を出力する。
【００２４】
次に、図２のフローチャートを参照して、上記構成において、例えば図３に示すリングオシレータ回路を一例として、この回路の動作をシミュレーションする実施形態について説明する。
【００２５】
まず、図３に示すリングオシレータの回路図を元にして、インバータ回路３０が直列接続されてなるリングオシレータ回路の接続情報を記述した回路接続情報が回路接続情報作成部１１で作成され、作成された回路接続情報が保存される（ステップＳ２０）。
【００２６】
次に、動作電源電圧、入力信号、解析時間、動作温度、素子のしきい値がシミュレーション情報設定部１３で設定され、設定された値がシミュレーション設定情報１として保存される（ステップＳ２１）。続いて、解析ステップ時間が解析ステップ設定部１４で設定され、設定された値が解析ステップ情報１として保存される（ステップＳ２２）。第１回目のシミュレーションでは、回路の基本動作が確認できればよいので、解析ステップ時間は従来に比べて比較的大きく設定される。
【００２７】
次に、回路接続情報、シミュレーション設定情報１、解析ステップ情報１ならびにデバイスモデルが第１のシミュレーション実行部１５に入力され、第１回目のシミュレーションが第１のシミュレーション実行部１５で実行される（ステップＳ２３）。解析ステップ時間は大きく設定されているため、シミュレーション実行時間は従来に比べて減少する。第１回目のシミュレーションの実行が終了すると第１回目のシミュレーションの結果が作成され、第１回目のシミュレーション結果は第１のシミュレーション結果出力部１６に入力され、第１のシミュレーション結果が第１のシミュレーション結果出力部１６から出力される（ステップＳ２４）。
【００２８】
図４にリングオシレータ回路の第１回目のシミュレーション結果の動作波形を示す。図４に示す第１回目のシミュレーション結果を解析考察し、さらに詳細な解析が必要か否かを判断する（ステップＳ２５）。詳細な解析が必要ない場合には、シミュレーションはここで終了する。一方、詳細な解析が必要であると判断された場合には、第２回目のシミュレーションを実行するステップへの進む。
【００２９】
例えば、図４において、第１回目のシミュレーションの解析時間に対して、解析時間ｔ１〜ｔ２の範囲において、詳細な解析が必要であると判断された場合には、解析時間ｔ１〜ｔ２の間で、解析ステップ時間を第１回目のシミュレーションより細かく設定して第２回目のシミュレーションが実行される。
【００３０】
第２回目のシミュレーションを実行するにあたって、まず動作電源電圧、入力信号、解析時間、動作温度、素子のしきい値が解析時間指定部分シミュレーション情報設定部１８で設定される（ステップＳ２６）。ここで、入力信号は、特定された時間軸である解析時間ｔ１〜ｔ２までの入力信号と同様の信号が回路に入力されるように設定され、解析時間は（ｔ１〜ｔ２）とし、動作温度は、高温の場合と低温の場合の両方の動作温度が設定され、素子のしきい値は回路動作に対して最悪条件と最良条件の両条件が設定され、これらの設定情報がシミュレーション設定情報２として保存される。
【００３１】
次に、解析ステップ時間は第１回目のシミュレーションの時よりも細かく設定され、解析ステップ情報２として保存される（ステップＳ２７）。続いて、第１回目のシミュレーション結果から解析開始時間ｔ１の時点での回路の各ノードの電圧値が、解析時間指定部分初期値情報抽出部１９で抽出され、解析時間指定部分初期値情報として保存される（ステップＳ２８）。
【００３２】
次に、回路接続情報、シミュレーション設定情報２、解析ステップ情報２，解析時間指定部分初期値情報ならびにデバイスモデルが第２のシミュレーション実行部２１に入力され、第２回目のシミュレーションが実行される（ステップＳ２９）。第２回目のシミュレーションが終了すると、第２回目のシミュレーション結果は、第２のシミュレーション結果出力部２２に与えられて、シミュレーション結果としての動作波形が第２のシミュレーション結果出力部２２から出力される（ステップＳ３０）。
【００３３】
図５に第２回目のシミュレーション結果の波形図の一例を示す。図５から分かるように、解析ステップ時間を第１回目のシミュレーションの解析ステップ時間よりも細かくしたので、解析時間ｔ１〜ｔ２の間でリンギング波形がはっきりと出力される。これにより、第２回目のシミュレーションでは第１回目のシミュレーションに比べて詳細な解析評価を行うことができる。
【００３４】
図６は前述した従来のシミュレーション方法と上記実施形態のシミュレーション方法との処理時間を示す図であり、図７は前述した従来のシミュレーション方法と上記実施形態のシミュレーション方法との出力結果のデータ量を示す図である。
【００３５】
図６において、回路接続情報作成、シミュレーション情報設定ならびに解析ステップ時間の設定にかかる時間は、従来方法と上記実施形態は同等である。しかし、上記実施形態のシミュレーション方法では、解析ステップ時間は回路の基本動作波形が確認できればよく、従来の解析ステップ時間に比べ大きく設定されているので、第１回目のシミュレーション実行時間は従来よりも短くなる。
【００３６】
第１回目のシミュレーションの実行後、シミュレーション結果の検討にかかる時間は、従来のそれとほぼ同等となる。シミュレーション結果の検討において、第２回目のシミュレーションが必要であると判断された場合、例えばタイミング上クリティカルで気になる箇所、ノイズの影響が心配な箇所等がある場合には、第２回目のシミュレーションを実行するにあたって、解析時間指定部分シミュレーション情報、解析時間指定部分解析ステップ時間の設定が行われる。これらの設定にかかる時間は、第１回目のシミュレーションを実行する際に行った設定にかかる時間と同等であり、また従来の同じ設定にかかる時間と同様となる。解析時間指定部分での初期値情報抽出にかかる時間は、第１回目のシミュレーションの結果より抽出されるため、シミュレーション情報設定にかかる時間とほぼ同等となる。
【００３７】
一方、従来のシミュレーション方法において、第２回目のシミュレーションの解析ステップ時間は第１回目のシミュレーションの解析ステップ時間よりも小さく設定され、かつ全体の解析時間は変わらないので、第２回目のシミュレーションの実行時間は、第１回目のシミュレーション実行時間よりも長くなってしまう。これに対して、上記実施形態において、第２回目のシミュレーションの解析時間は、第１回目のシミュレーションの解析時間の範囲内で、限られた解析時間となるため、第１回目のシミュレーションの実行時間に比べて大幅に短くなる。したがって、上記実施形態における第２回目のシミュレーションの実行時間は従来の第２回目のシミュレーションの実行時間に比べて格段に短くなる。
【００３８】
さらに、上記実施形態における第２回目のシミュレーションの第２の結果検討にかかる時間は、シミュレーションの解析時間が短く検討範囲が限られるため、従来の第２回目のシミュレーションにおける検討結果にかかる時間よりも短くなる。
【００３９】
以上のことから、上記実施形態における、回路接続情報の作成から始まって第２回目のシミュレーションの第２の結果検討までにかかる時間は、従来の同様な処理にかかる時間に比べて格段に短縮することができる。
【００４０】
一方、図７に示すように、従来の２回のシミュレーションの結果の総データ量を１００％とし、従来の２回のシミュレーションと上記実施形態の２回のシミュレーションの、それぞれの解析ステップ時間ならびに解析時間を考慮すると、上記実施形態の第１回目のシミュレーションの結果のデータ量は、従来の２回のシミュレーションの結果の総データ量に比べて例えば６４％程度となり、第２回目のシミュレーションの結果のデータ量は、例えば１％程度となる。したがって、上記実施形態においては、シミュレーション結果のデータ量を削減することができる。これにより、シミュレーション結果を記憶装置に記憶保持し、全てのシミュレーションが終了した後、シミュレーション結果をファイルに出力するといったシミュレーション装置を使用した場合は、シミュレーション結果を記憶するために使用する記憶装置の容量が少なくて済み、同じシミュレーション装置で他の作業を並行して行う場合に、他の作業を効率よく行うことができる。
【００４１】
図８はこの発明の他の実施形態にかかる半導体集積回路のシミュレーション装置の構成を示す図であり、図９は図８に示す装置における動作のフローチャートを示す図である。
【００４２】
この実施形態の特徴とするところは、図１に示す先の実施形態のシミュレーション装置に対して、第２のシミュレーション設定部１７に解析時間指定部分入力信号情報抽出部２３を設け、図２に示す先の実施形態の動作フローチャートに対して、ステップＳ２８の解析時間指定部分初期値情報抽出処理と、ステップＳ２９の第２のシミュレーションの実行処理との間に、解析時間指定部分入力信号情報抽出処理（ステップＳ９０）を挿入したことにある。
【００４３】
図８において、解析時間指定部分入力信号情報抽出部２３は、第１回目のシミュレーションの結果から、指定された解析時間ｔ１〜ｔ２までの間に回路に入力される入力信号を抽出し、抽出した入力信号を解析時間指定部分入力信号情報として保存する。これにより、解析時間指定部分シミュレーション情報指定部１８では、入力信号の設定は省かれる。
【００４４】
このような構成において、第２回目のシミュレーションを実行する場合には、解析時間指定部分初期値情報を抽出した後（ステップＳ２８）、指定された解析時間ｔ１〜ｔ２の間に回路に入力される入力信号が、第１回目のシミュレーションの結果から解析時間指定部分入力信号情報抽出部２３で抽出され、抽出された情報が保存される（ステップＳ９０）。
【００４５】
次に、回路接続情報、シミュレーション設定情報２、解析時間指定部分初期値情報、解析時間指定部分入力信号情報ならびにデバイスモデルが第２のシミュレーション実行部２１に入力され、第２回目のシミュレーションが実行され（ステップＳ２９）、第２回目のシミュレーションの結果が出力部２２から動作波形として出力される（ステップＳ３０）。
【００４６】
このようにこの実施形態では、第２回目のシミュレーションを実行するにおいて、入力信号が第１回目のシミュレーションの結果から抽出されるので、指定された解析時間の範囲での入力信号を設定する必要がなくなり、第２回目のシミュレーションを効率よく実施することができる。
【００４７】
【発明の効果】
以上説明したように、この発明によれば、第１回目のシミュレーションの解析ステップ時間を回路の基本動作が確認できる程度に設定し、第１回目のシミュレーションに比べて解析時間を限定し、かつ解析ステップ時間を細かく設定して第２回目のシミュレーションを実行するようにしたので、全体のシミュレーションの処理時間を短縮することができ、かつ全体のシミュレーション結果のデータ量を削減することができる。
【図面の簡単な説明】
【図１】この発明の一実施形態に係る半導体集積回路のシミュレーション装置の構成を示す図である。
【図２】図１に示す装置における動作フローチャートを示す図である。
【図３】シミュレーション対象の半導体集積回路の一構成例を示す図である。
【図４】図３に示す回路の第１回目のシミュレーション結果を示す図である。
【図５】図３に示す回路の第２回目のシミュレーション結果を示す図である。
【図６】図１に示す装置におけるシミュレーション時間の削減効果を示す図である。
【図７】図１に示す装置におけるシミュレーション結果のデータ量の削減効果を示す図である。
【図８】この発明の他の実施形態に係る半導体集積回路のシミュレーション装置の構成を示す図である。
【図９】図８に示す装置における動作フローチャートを示す図である。
【図１０】半導体集積回路における従来のシミュレーション方法の手順を示すフローチャートである。
【符号の説明】
１１ 回路接続情報作成部
１２ 第１のシミュレーション設定部
１３ シミュレーション情報設定部
１４ 解析ステップ設定部
１５ 第１のシミュレーション実行部
１６ 第１のシミュレーション結果出力部
１７ 第２のシミュレーション設定部
１８ 解析時間指定部分シミュレーション情報設定部
１９ 解析時間指定部分初期値情報抽出部
２０ 解析時間指定部分解析ステップ設定部
２１ 第２のシミュレーション実行部
２２ 第２のシミュレーション結果出力部
２３ 解析時間指定部分入力信号情報抽出部
３０ インバータ回路
【発明の属する技術分野】
この発明は、解析ステップ幅を大きく設定した第１回目のシミュレーションと、解析ステップ幅を小さく設定した第２回目のシミュレーションを実行する半導体集積回路のシミュレーション装置に関する。
【０００２】
【従来の技術】
半導体集積回路における従来のシミュレーション方法としては、例えば図１０のフローチャートに示す手順のものがある。
【０００３】
図１０において、まず解析する半導体集積回路の回路図に基づいて回路の接続状態を表す回路接続情報を作成し（ステップＳ１００）、回路に入力される入力信号、解析時間等のシミュレーション情報を設定し（ステップＳ１０１）、高周波のノイズ等を解析できるように解析ステップ幅を小さく設定した解析ステップ情報を設定する（ステップＳ１０２）。これらの回路接続情報、シミュレーション情報ならびに解析ステップ情報に基づいて半導体集積回路のシミュレーションをシミュレータ等を使用して実行する（ステップＳ１０３）。得られたシミュレーション結果は、波形表示ツール等の出力機器を使用して波形表示される（ステップＳ１０４）。
【０００４】
続いて、表示結果を解析検討し、その結果信号の波形変化をさらに詳細に微小時間で解析する箇所があるか否かを判断する（ステップＳ１０５）。判断の結果、詳細に解析する箇所がある場合には、解析ステップ情報を設定する処理（ステップＳ１０２）に戻り、解析ステップ幅を最初のシミュレーションに比べてさらに小さく設定し、上記ステップＳ１０３、Ｓ１０４ならびにＳ１０５の処理を繰り返して実行していた。
【０００５】
このような、従来のシミュレーション方法では、第１回目のシミュレーションで、観察したい信号の波形変化のタイミングと変化時間を解析できるように解析ステップ幅を設定してシミュレーションを実行していた。その後、信号の波形変化時の高周波ノイズや微小幅のパルス波形等を解析する必要が生じた場合には、解析ステップ幅を第１回目のシミュレーションよりも小さく設定し、第１回目のシミュレーションと同じ解析時間で、第２回目のシミュレーションを実行していた。
【０００６】
そのため、シミュレーションの実行時間が長くなり、出力結果のデータ量も膨大になっていた。また、シミュレーションがすべて完了した後、シミュレーション結果をファイルに保存するようなシミュレーションツールの場合に、シミュレーション結果を保存するメモリは、極めて大容量のものが必要になっていた。その結果、シミュレーションを実行した同じ装置で他の作業をシミュレーションと並行して行う場合には、処理速度が遅くなり、処理時間が長くなっていた。
【０００７】
【発明が解決しようとする課題】
以上説明したように、半導体集積回路における従来のシミュレーション方法にあっては、解析ステップ幅を比較的小さくして第１回目のシミュレーションを実行し、その結果さらに詳細に解析を必要とする箇所がある場合には、解析ステップ幅を第１回目の解析ステップ幅よりもさらに小さく設定し、かつ第１回目と同じシミュレーション解析時間でシミュレーションを行っていた。
【０００８】
このため、シミュレーション時間が長くなると共に、シミュレーション結果のデータ量が膨大になるといった不具合を招いていた。
【０００９】
そこで、この発明は、上記に鑑みてなされたものであり、その目的とするところは、シミュレーション時間を短縮し、シミュレーション結果のデータ量を削減した半導体集積回路のシミュレーション装置を提供することにある。
【００１０】
【課題を解決するための手段】
上記目的を達成するために、課題を解決する手段は、シミュレーションの対象となる半導体集積回路の動作を解析する第１回目のシミュレーションを実行するために必要となる第１のシミュレーション情報を設定し、前記第１のシミュレーション情報には、第１回目のシミュレーションを開始してから終了するまでの第１の解析時間と、前記第１の解析時間内の単位時間幅を示す第１の解析ステップ時間が含まれ、前記第１の解析時間ならびに前記第１の解析ステップ時間は、前記半導体集積回路の基本動作が確認できる時間に設定される第１の設定部と、前記第１の設定部で設定された第１のシミュレーション情報を入力し、入力された第１のシミュレーション情報に基づいて前記半導体集積回路の第１回目のシミュレーションを実行する第１のシミュレーション実行部と、前記第１のシミュレーション実行部で実行された第１回目のシミュレーションの結果を解析した結果、前記半導体集積回路の動作を詳細に解析する第２回目のシミュレーションが必要であると判断された場合には、第２回目のシミュレーションを実行するために必要となる第２のシミュレーション情報を設定し、前記第２のシミュレーション情報には、第２回目のシミュレーションを開始してから終了するまでの第２の解析時間と、前記第２の解析時間内の単位時間幅を示す第２の解析ステップ時間が含まれ、前記第２の解析時間は、前記第１の解析時間の範囲内において前記第１の解析時間よりも短い限定された時間に設定され、前記第２の解析ステップ時間は、前記第１の解析ステップ時間のステップ幅よりも細かいステップ幅に設定される第２の設定部と、前記第２の設定部で設定された第２のシミュレーション情報を入力し、入力された第２のシミュレーション情報に基づいて前記半導体集積回路の第２回目のシミュレーションを実行する第２のシミュレーション実行部とを有することを特徴とする。
【００１１】
【発明の実施の形態】
以下、図面を用いてこの発明の実施形態を説明する。
【００１２】
図１はこの発明の一実施形態に係る半導体集積回路のシミュレーション装置の構成を示す図である。
【００１３】
図１において、半導体集積回路のシミュレーション装置は、回路接続情報作成部１１と、シミュレーション情報設定部１３と解析ステップ設定部１４とを備えた第１のシミュレーション設定部１２と、第１のシミュレーション実行部１５と、第１のシミュレーション結果出力部１６と、解析時間指定部分シミュレーション情報設定部１８と解析時間指定部分初期値情報抽出部１９と解析時間指定部分解析ステップ設定部２０とを備えた第２のシミュレーション設定部１７と、第２のシミュレーション実行部２１と、第２のシミュレーション結果出力部２２を有して構成されている。
【００１４】
回路接続情報作成部１１は、シミュレーションしようとする半導体集積回路の回路図を元に回路構成の接続関係を表す接続情報を記述した回路接続情報を作成する。
【００１５】
シミュレーション情報設定部１３は、第１回目のシミュレーションの実行環境として、回路の動作電源電圧、入力信号、解析時間、動作温度、回路素子のしきい値を設定し、設定した情報をシミュレーション設定情報１として保存する。
【００１６】
解析ステップ設定部１４は、第１回目のシミュレーションの解析ステップ時間を設定し、設定した解析ステップ時間を解析ステップ情報１として保存する。第１回目のシミュレーションでは、回路の基本動作が確認できればよいので、解析ステップ時間を大きく設定する。解析ステップ時間は、回路の基本動作が評価できる程度の時間に設定され、回路の動作速度等に応じて適宜設定される。
【００１７】
第１のシミュレーション実行部１５は、回路接続情報作成部１１で作成された回路接続情報と、第１のシミュレーション設定部１３で設定されたシミュレーション設定情報１ならびに解析ステップ情報１と、回路を構成する素子のデバイスモデルを入力し、第１回目のシミュレーションを実行する。
【００１８】
第１のシミュレーション結果出力部１６は、第１のシミュレーション実行部１５で実行された第１回目のシミュレーションの結果を入力し、第１回目のシミュレーションの結果を出力する。
【００１９】
解析時間指定部分シミュレーション情報設定部１８は、第１回目のシミュレーションの結果、さらに詳細な解析が必要となり、第２回目のシミュレーションを実行する場合に、第２回目のシミュレーションを実行する際のシミュレーション情報として、電源電圧、入力信号、解析時間、動作温度、素子のしきい値を設定し、設定した値をシミュレーション設定情報２として保存する。ここで、解析時間は第１回目のシミュレーションの解析時間に対して、詳細な解析を必要とする特定された範囲の時間（ｔ１〜ｔ２、ｔ１：シミュレーション開始時間、ｔ２：シミュレーション終了時間）とし、入力信号は、特定された時間軸である時間ｔ１から時間ｔ２までの入力信号と同様の信号が入力されるように設定し、動作温度は、高温と低温の両方の温度を設定し、素子のしきい値は最悪と最良の両方の条件を設定する。
【００２０】
解析時間指定部分初期値情報抽出部１９は、第１回目のシミュレーション結果において、解析時間指定部分シミュレーション情報設定部１８で設定された解析時間のうち開始時間ｔ１の時点の回路の各ノードの電圧値を抽出し、抽出した電圧値を解析時間指定部分初期値情報として保存する。
【００２１】
解析時間指定部分解析ステップ設定部２０は、解析ステップ時間を第１回目のシミュレーションの時よりも細かく設定し、解析ステップ情報２として保存する。第２回目のシミュレーションの解析ステップ時間は、解析内容に応じて適宜設定されるが、第１回目のシミュレーション時の解析ステップ時間が例えば１nsであるとすると、第２回目のシミュレーションの解析ステップ時間は、例えば0.1ns 〜0.3ns といったように細かく設定される。また、第２回目のシミュレーションの解析ステップ時間は、解析する内容、例えばリンギングノイズ、信号のタイミングの微妙なずれによるパルス幅の極めて小さなひげ波形、あるいは高周波ノイズといった解析対象に適したステップ幅が設定される。
【００２２】
第２のシミュレーション実行部２１は、回路接続情報作成部１１で作成された回路接続情報と、第２のシミュレーション情報設定部１７で設定されたシミュレーション設定情報２、解析時間指定部分初期値情報、解析ステップ情報２ならびデバイスモデルを入力し、第２回目のシミュレーションを実行する。
【００２３】
第２のシミュレーション結果出力部２２は、第２のシミュレーション実行部２１で実行された第２回目のシミュレーションの結果を入力し、第２回目のシミュレーションの結果を出力する。
【００２４】
次に、図２のフローチャートを参照して、上記構成において、例えば図３に示すリングオシレータ回路を一例として、この回路の動作をシミュレーションする実施形態について説明する。
【００２５】
まず、図３に示すリングオシレータの回路図を元にして、インバータ回路３０が直列接続されてなるリングオシレータ回路の接続情報を記述した回路接続情報が回路接続情報作成部１１で作成され、作成された回路接続情報が保存される（ステップＳ２０）。
【００２６】
次に、動作電源電圧、入力信号、解析時間、動作温度、素子のしきい値がシミュレーション情報設定部１３で設定され、設定された値がシミュレーション設定情報１として保存される（ステップＳ２１）。続いて、解析ステップ時間が解析ステップ設定部１４で設定され、設定された値が解析ステップ情報１として保存される（ステップＳ２２）。第１回目のシミュレーションでは、回路の基本動作が確認できればよいので、解析ステップ時間は従来に比べて比較的大きく設定される。
【００２７】
次に、回路接続情報、シミュレーション設定情報１、解析ステップ情報１ならびにデバイスモデルが第１のシミュレーション実行部１５に入力され、第１回目のシミュレーションが第１のシミュレーション実行部１５で実行される（ステップＳ２３）。解析ステップ時間は大きく設定されているため、シミュレーション実行時間は従来に比べて減少する。第１回目のシミュレーションの実行が終了すると第１回目のシミュレーションの結果が作成され、第１回目のシミュレーション結果は第１のシミュレーション結果出力部１６に入力され、第１のシミュレーション結果が第１のシミュレーション結果出力部１６から出力される（ステップＳ２４）。
【００２８】
図４にリングオシレータ回路の第１回目のシミュレーション結果の動作波形を示す。図４に示す第１回目のシミュレーション結果を解析考察し、さらに詳細な解析が必要か否かを判断する（ステップＳ２５）。詳細な解析が必要ない場合には、シミュレーションはここで終了する。一方、詳細な解析が必要であると判断された場合には、第２回目のシミュレーションを実行するステップへの進む。
【００２９】
例えば、図４において、第１回目のシミュレーションの解析時間に対して、解析時間ｔ１〜ｔ２の範囲において、詳細な解析が必要であると判断された場合には、解析時間ｔ１〜ｔ２の間で、解析ステップ時間を第１回目のシミュレーションより細かく設定して第２回目のシミュレーションが実行される。
【００３０】
第２回目のシミュレーションを実行するにあたって、まず動作電源電圧、入力信号、解析時間、動作温度、素子のしきい値が解析時間指定部分シミュレーション情報設定部１８で設定される（ステップＳ２６）。ここで、入力信号は、特定された時間軸である解析時間ｔ１〜ｔ２までの入力信号と同様の信号が回路に入力されるように設定され、解析時間は（ｔ１〜ｔ２）とし、動作温度は、高温の場合と低温の場合の両方の動作温度が設定され、素子のしきい値は回路動作に対して最悪条件と最良条件の両条件が設定され、これらの設定情報がシミュレーション設定情報２として保存される。
【００３１】
次に、解析ステップ時間は第１回目のシミュレーションの時よりも細かく設定され、解析ステップ情報２として保存される（ステップＳ２７）。続いて、第１回目のシミュレーション結果から解析開始時間ｔ１の時点での回路の各ノードの電圧値が、解析時間指定部分初期値情報抽出部１９で抽出され、解析時間指定部分初期値情報として保存される（ステップＳ２８）。
【００３２】
次に、回路接続情報、シミュレーション設定情報２、解析ステップ情報２，解析時間指定部分初期値情報ならびにデバイスモデルが第２のシミュレーション実行部２１に入力され、第２回目のシミュレーションが実行される（ステップＳ２９）。第２回目のシミュレーションが終了すると、第２回目のシミュレーション結果は、第２のシミュレーション結果出力部２２に与えられて、シミュレーション結果としての動作波形が第２のシミュレーション結果出力部２２から出力される（ステップＳ３０）。
【００３３】
図５に第２回目のシミュレーション結果の波形図の一例を示す。図５から分かるように、解析ステップ時間を第１回目のシミュレーションの解析ステップ時間よりも細かくしたので、解析時間ｔ１〜ｔ２の間でリンギング波形がはっきりと出力される。これにより、第２回目のシミュレーションでは第１回目のシミュレーションに比べて詳細な解析評価を行うことができる。
【００３４】
図６は前述した従来のシミュレーション方法と上記実施形態のシミュレーション方法との処理時間を示す図であり、図７は前述した従来のシミュレーション方法と上記実施形態のシミュレーション方法との出力結果のデータ量を示す図である。
【００３５】
図６において、回路接続情報作成、シミュレーション情報設定ならびに解析ステップ時間の設定にかかる時間は、従来方法と上記実施形態は同等である。しかし、上記実施形態のシミュレーション方法では、解析ステップ時間は回路の基本動作波形が確認できればよく、従来の解析ステップ時間に比べ大きく設定されているので、第１回目のシミュレーション実行時間は従来よりも短くなる。
【００３６】
第１回目のシミュレーションの実行後、シミュレーション結果の検討にかかる時間は、従来のそれとほぼ同等となる。シミュレーション結果の検討において、第２回目のシミュレーションが必要であると判断された場合、例えばタイミング上クリティカルで気になる箇所、ノイズの影響が心配な箇所等がある場合には、第２回目のシミュレーションを実行するにあたって、解析時間指定部分シミュレーション情報、解析時間指定部分解析ステップ時間の設定が行われる。これらの設定にかかる時間は、第１回目のシミュレーションを実行する際に行った設定にかかる時間と同等であり、また従来の同じ設定にかかる時間と同様となる。解析時間指定部分での初期値情報抽出にかかる時間は、第１回目のシミュレーションの結果より抽出されるため、シミュレーション情報設定にかかる時間とほぼ同等となる。
【００３７】
一方、従来のシミュレーション方法において、第２回目のシミュレーションの解析ステップ時間は第１回目のシミュレーションの解析ステップ時間よりも小さく設定され、かつ全体の解析時間は変わらないので、第２回目のシミュレーションの実行時間は、第１回目のシミュレーション実行時間よりも長くなってしまう。これに対して、上記実施形態において、第２回目のシミュレーションの解析時間は、第１回目のシミュレーションの解析時間の範囲内で、限られた解析時間となるため、第１回目のシミュレーションの実行時間に比べて大幅に短くなる。したがって、上記実施形態における第２回目のシミュレーションの実行時間は従来の第２回目のシミュレーションの実行時間に比べて格段に短くなる。
【００３８】
さらに、上記実施形態における第２回目のシミュレーションの第２の結果検討にかかる時間は、シミュレーションの解析時間が短く検討範囲が限られるため、従来の第２回目のシミュレーションにおける検討結果にかかる時間よりも短くなる。
【００３９】
以上のことから、上記実施形態における、回路接続情報の作成から始まって第２回目のシミュレーションの第２の結果検討までにかかる時間は、従来の同様な処理にかかる時間に比べて格段に短縮することができる。
【００４０】
一方、図７に示すように、従来の２回のシミュレーションの結果の総データ量を１００％とし、従来の２回のシミュレーションと上記実施形態の２回のシミュレーションの、それぞれの解析ステップ時間ならびに解析時間を考慮すると、上記実施形態の第１回目のシミュレーションの結果のデータ量は、従来の２回のシミュレーションの結果の総データ量に比べて例えば６４％程度となり、第２回目のシミュレーションの結果のデータ量は、例えば１％程度となる。したがって、上記実施形態においては、シミュレーション結果のデータ量を削減することができる。これにより、シミュレーション結果を記憶装置に記憶保持し、全てのシミュレーションが終了した後、シミュレーション結果をファイルに出力するといったシミュレーション装置を使用した場合は、シミュレーション結果を記憶するために使用する記憶装置の容量が少なくて済み、同じシミュレーション装置で他の作業を並行して行う場合に、他の作業を効率よく行うことができる。
【００４１】
図８はこの発明の他の実施形態にかかる半導体集積回路のシミュレーション装置の構成を示す図であり、図９は図８に示す装置における動作のフローチャートを示す図である。
【００４２】
この実施形態の特徴とするところは、図１に示す先の実施形態のシミュレーション装置に対して、第２のシミュレーション設定部１７に解析時間指定部分入力信号情報抽出部２３を設け、図２に示す先の実施形態の動作フローチャートに対して、ステップＳ２８の解析時間指定部分初期値情報抽出処理と、ステップＳ２９の第２のシミュレーションの実行処理との間に、解析時間指定部分入力信号情報抽出処理（ステップＳ９０）を挿入したことにある。
【００４３】
図８において、解析時間指定部分入力信号情報抽出部２３は、第１回目のシミュレーションの結果から、指定された解析時間ｔ１〜ｔ２までの間に回路に入力される入力信号を抽出し、抽出した入力信号を解析時間指定部分入力信号情報として保存する。これにより、解析時間指定部分シミュレーション情報指定部１８では、入力信号の設定は省かれる。
【００４４】
このような構成において、第２回目のシミュレーションを実行する場合には、解析時間指定部分初期値情報を抽出した後（ステップＳ２８）、指定された解析時間ｔ１〜ｔ２の間に回路に入力される入力信号が、第１回目のシミュレーションの結果から解析時間指定部分入力信号情報抽出部２３で抽出され、抽出された情報が保存される（ステップＳ９０）。
【００４５】
次に、回路接続情報、シミュレーション設定情報２、解析時間指定部分初期値情報、解析時間指定部分入力信号情報ならびにデバイスモデルが第２のシミュレーション実行部２１に入力され、第２回目のシミュレーションが実行され（ステップＳ２９）、第２回目のシミュレーションの結果が出力部２２から動作波形として出力される（ステップＳ３０）。
【００４６】
このようにこの実施形態では、第２回目のシミュレーションを実行するにおいて、入力信号が第１回目のシミュレーションの結果から抽出されるので、指定された解析時間の範囲での入力信号を設定する必要がなくなり、第２回目のシミュレーションを効率よく実施することができる。
【００４７】
【発明の効果】
以上説明したように、この発明によれば、第１回目のシミュレーションの解析ステップ時間を回路の基本動作が確認できる程度に設定し、第１回目のシミュレーションに比べて解析時間を限定し、かつ解析ステップ時間を細かく設定して第２回目のシミュレーションを実行するようにしたので、全体のシミュレーションの処理時間を短縮することができ、かつ全体のシミュレーション結果のデータ量を削減することができる。
【図面の簡単な説明】
【図１】この発明の一実施形態に係る半導体集積回路のシミュレーション装置の構成を示す図である。
【図２】図１に示す装置における動作フローチャートを示す図である。
【図３】シミュレーション対象の半導体集積回路の一構成例を示す図である。
【図４】図３に示す回路の第１回目のシミュレーション結果を示す図である。
【図５】図３に示す回路の第２回目のシミュレーション結果を示す図である。
【図６】図１に示す装置におけるシミュレーション時間の削減効果を示す図である。
【図７】図１に示す装置におけるシミュレーション結果のデータ量の削減効果を示す図である。
【図８】この発明の他の実施形態に係る半導体集積回路のシミュレーション装置の構成を示す図である。
【図９】図８に示す装置における動作フローチャートを示す図である。
【図１０】半導体集積回路における従来のシミュレーション方法の手順を示すフローチャートである。
【符号の説明】
１１ 回路接続情報作成部
１２ 第１のシミュレーション設定部
１３ シミュレーション情報設定部
１４ 解析ステップ設定部
１５ 第１のシミュレーション実行部
１６ 第１のシミュレーション結果出力部
１７ 第２のシミュレーション設定部
１８ 解析時間指定部分シミュレーション情報設定部
１９ 解析時間指定部分初期値情報抽出部
２０ 解析時間指定部分解析ステップ設定部
２１ 第２のシミュレーション実行部
２２ 第２のシミュレーション結果出力部
２３ 解析時間指定部分入力信号情報抽出部
３０ インバータ回路
Claims (4)
- シミュレーションの対象となる半導体集積回路の動作を解析する第１回目のシミュレーションを実行するために必要となる第１のシミュレーション情報を設定し、前記第１のシミュレーション情報には、第１回目のシミュレーションを開始してから終了するまでの第１の解析時間と、前記第１の解析時間内の単位時間幅を示す第１の解析ステップ時間が含まれ、前記第１の解析時間ならびに前記第１の解析ステップ時間は、前記半導体集積回路の基本動作が確認できる時間に設定される第１の設定部と、
前記第１の設定部で設定された第１のシミュレーション情報を入力し、入力された第１のシミュレーション情報に基づいて前記半導体集積回路の第１回目のシミュレーションを実行する第１のシミュレーション実行部と、
前記第１のシミュレーション実行部で実行された第１回目のシミュレーションの結果を解析した結果、前記半導体集積回路の動作を詳細に解析する第２回目のシミュレーションが必要であると判断された場合には、第２回目のシミュレーションを実行するために必要となる第２のシミュレーション情報を設定し、前記第２のシミュレーション情報には、第２回目のシミュレーションを開始してから終了するまでの第２の解析時間と、前記第２の解析時間内の単位時間幅を示す第２の解析ステップ時間が含まれ、前記第２の解析時間は、前記第１の解析時間の範囲内において前記第１の解析時間よりも短い限定された時間に設定され、前記第２の解析ステップ時間は、前記第１の解析ステップ時間のステップ幅よりも細かいステップ幅に設定される第２の設定部と、
前記第２の設定部で設定された第２のシミュレーション情報を入力し、入力された第２のシミュレーション情報に基づいて前記半導体集積回路の第２回目のシミュレーションを実行する第２のシミュレーション実行部と
を有することを特徴とする半導体集積回路のシミュレーション装置。 - 第１回目のシミュレーション結果から、前記第２の解析時間内に前記半導体集積回路に入力される入力信号を抽出する入力信号抽出部を備え、
前記入力信号抽出部で抽出された入力信号は、第２のシミュレーション情報として前記第２のシミュレーション実行部に与えられて第２のシミュレーションが実行される
ことを特徴とする請求項１記載の半導体集積回路のシミュレーション装置。 - 第１回目のシミュレーション結果から、前記第２の解析時間の最初の時間における前記半導体集積回路の各ノード電圧を抽出する初期値抽出部を備え、前記初期値抽出部で抽出された前記半導体集積回路の各ノード電圧は、第２回目のシミュレーション開始時の前記半導体集積回路の各ノード電圧の初期値情報として前記第２のシミュレーション実行部に与えられて第２のシミュレーションが実行される
ことを特徴とする請求項１記載の半導体集積回路のシミュレーション装置。 - 前記第１のシミュレーション情報には、前記半導体集積回路の回路接続情報、動作電源電圧、入力信号、動作温度ならびに素子のしきい値が含まれ、
前記第２のシミュレーション情報には、回路接続情報、動作電源電圧、入力信号、最高及び最低動作温度、素子の最悪及び最良条件のしきい値、ならびに第２回目のシミュレーションの開始時の前記半導体集積回路の各ノードの電圧値が含まれる
ことを特徴とする請求項１，２又は３記載の半導体集積回路のシミュレーション装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002144516A JP4028292B2 (ja) | 2002-05-20 | 2002-05-20 | 半導体集積回路のシミュレーション装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002144516A JP4028292B2 (ja) | 2002-05-20 | 2002-05-20 | 半導体集積回路のシミュレーション装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003337842A JP2003337842A (ja) | 2003-11-28 |
| JP4028292B2 true JP4028292B2 (ja) | 2007-12-26 |
Family
ID=29704167
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002144516A Expired - Fee Related JP4028292B2 (ja) | 2002-05-20 | 2002-05-20 | 半導体集積回路のシミュレーション装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4028292B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5509952B2 (ja) | 2010-03-16 | 2014-06-04 | 富士通セミコンダクター株式会社 | シミュレーション方法、シミュレーション装置、プログラム、及び記憶媒体 |
-
2002
- 2002-05-20 JP JP2002144516A patent/JP4028292B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003337842A (ja) | 2003-11-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0458072B2 (ja) | ||
| JP2002535684A (ja) | 集積回路のリアルバージョンテストとシミュレートバージョンテストを行うシステム | |
| JPH09318713A (ja) | 半導体試験装置 | |
| JP2005249788A (ja) | イベントベースの試験データをサイクルベースの試験データに変換するトランスレータツール及び方法 | |
| US8042074B2 (en) | Circuit design device, circuit design program, and circuit design method | |
| JP4028292B2 (ja) | 半導体集積回路のシミュレーション装置 | |
| US7131087B2 (en) | Multi-cycle path analyzing method | |
| JP5262435B2 (ja) | 回路設計装置及び回路設計方法 | |
| JP4756002B2 (ja) | 半導体集積回路の設計支援装置、その設計支援方法、その製造方法、プログラム、及び記録媒体 | |
| CN109753713B (zh) | 基于内部实体状态转移的数字电路功能建模方法及系统 | |
| JP4405280B2 (ja) | 静的タイミング解析装置による低電圧スイングバスの解析方法 | |
| US6789242B1 (en) | Method and system for integrated circuit design and diagnosis | |
| JP3712359B2 (ja) | 回路シミュレーション装置及び回路シミュレーションプログラムを記憶した記憶媒体 | |
| JP3150032B2 (ja) | 遅延故障テストパターン発生方法 | |
| JP2001235522A (ja) | テストベクタ作成装置 | |
| JP2006202102A (ja) | シミュレーション装置 | |
| JP2000081467A (ja) | 半導体試験装置の実行手順制御方式 | |
| JP3550496B2 (ja) | 半導体集積回路のファンクションテスト方法、該ファンクションテストの実行プログラムの作成装置及び作成方法 | |
| JP2972499B2 (ja) | 論理回路遅延シミュレータ装置 | |
| JP2003256493A (ja) | テスタシミュレーション装置及びテスタシミュレーション方法 | |
| JP2004139309A (ja) | 半導体集積回路検証方法 | |
| CN111695321A (zh) | 电路设计方法及相关的电脑程序产品 | |
| JP2002015022A (ja) | 消費電力計算装置、消費電力計算方法および消費電力計算プログラムを記録した記録媒体 | |
| JP3191183B2 (ja) | スキャンテスト制御ゲート挿入方式 | |
| JP2002157293A (ja) | スパイクパルス低減設計方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050111 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070918 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071002 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071011 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101019 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111019 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111019 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121019 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |