CN109753713B - 基于内部实体状态转移的数字电路功能建模方法及系统 - Google Patents

基于内部实体状态转移的数字电路功能建模方法及系统 Download PDF

Info

Publication number
CN109753713B
CN109753713B CN201811619957.9A CN201811619957A CN109753713B CN 109753713 B CN109753713 B CN 109753713B CN 201811619957 A CN201811619957 A CN 201811619957A CN 109753713 B CN109753713 B CN 109753713B
Authority
CN
China
Prior art keywords
function
internal
functional
stage
digital circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811619957.9A
Other languages
English (en)
Other versions
CN109753713A (zh
Inventor
陈书明
吕昭
王耀华
张廷荣
胡春媚
黎余亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National University of Defense Technology
Original Assignee
National University of Defense Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National University of Defense Technology filed Critical National University of Defense Technology
Priority to CN201811619957.9A priority Critical patent/CN109753713B/zh
Publication of CN109753713A publication Critical patent/CN109753713A/zh
Application granted granted Critical
Publication of CN109753713B publication Critical patent/CN109753713B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation

Landscapes

  • Management, Administration, Business Operations System, And Electronic Commerce (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明公开了一种基于内部实体状态转移的数字电路功能建模方法及系统，本发明针对目标数字电路的功能规范进分析提取功能点和内部实体，采用带有功能属性分类的阶段转移模型将功能点的行为流程进行形式化描述，采用拓展有限状态机对电路的内部实体进行形式化描述，从而得到阶段转移模型和拓展有限状态机构成的目标数字电路的功能模型。本发明能够高效完备地描述数字电路中每个功能点的时序特性与多功能点执行的并发特性，适用于数字电路的功能建模，本发明具有形式化、图形化的特点，具有良好的拓展性与适用性，方便在集成电路设计验证过程中尤其是激励自动生成方面进行工程化应用。

Description

基于内部实体状态转移的数字电路功能建模方法及系统
技术领域
本发明涉及集成电路设计验证领域，具体涉及一种基于内部实体状态转移的数字电路功能建模方法及系统，可以用于集成电路设计与验证自动化工作。
背景技术
随着社会信息技术不断发展以及集成电路工艺水平的不断进步，集成电路的设计规模与功能复杂度不断加大，这给自主可控芯片的设计与功能验证造成了巨大的困难。为了缓解该问题，基于电路功能需求规范对电路功能进行建模描述的方法，具有良好的拓展性，能够在设计周期中大大提高软件与硬件的开发效率。同时该方法也能够应用于验证自动化过程，可以基于功能模型自动产生激励，并进行功能行为模板比对，大大减小了设计过程中功能验证的工作量。另一方面，目前SoC（System on Chip）设计大量使用第三方IP核，其功能可信性无法保证。基于功能规范的IP核功能建模对于检测其功能可信性具有重要支持作用。
目前业界与学术界针对数字电路功能建模的方法与语言很多，从描述对象上分主要有基于功能性质的描述方法、基于有限状态系统的描述方法与基于事务的描述方法。这些描述方法分别存在无法建模复杂的数据运算功能、适用性与拓展性较差以及缺乏时序相关的功能描述等问题，无法基于功能规范实现完备高效的数字电路功能建模与描述。同时，上述方法中没有采用将电路的功能行为与电路的实体进行统一建模，这导致了建模的不完备与后续难以自动生成激励。因此，建立一个完备简便的数字电路功能模型的重要性不言而喻。如何建立完备简便的数字电路功能模型，已经成为一项亟待解决的关键技术问题。
发明内容
本发明要解决的技术问题：针对现有技术的上述问题，提供一种基于内部实体状态转移的数字电路功能建模方法及系统，能够高效完备地描述数字电路中每个功能点的时序特性与多功能点执行的并发特性，适用于数字电路的功能建模，本发明具有形式化、图形化的特点，具有良好的拓展性与适用性，方便在集成电路设计验证过程中尤其是激励自动生成方面进行工程化应用。
为了解决上述技术问题，本发明采用的技术方案为：
一种基于内部实体状态转移的数字电路功能建模方法，实施步骤包括：
1）针对目标数字电路的功能规范进分析提取功能点和内部实体；
2）采用带有功能属性分类的阶段转移模型将功能点的行为流程进行形式化描述，采用拓展有限状态机对电路的内部实体进行形式化描述，从而得到阶段转移模型和拓展有限状态机构成的目标数字电路的功能模型。
优选地，步骤1）中提取功能点的详细步骤包括：针对目标数字电路的功能规范进分析，提取其中涉及到目标数字电路输入输出端口的事件动作以及内部寄存器变化的功能行为序列得到功能点，且针对其中顶层抽象的总功能点行为进行逐层的分解与细化为子功能点，从而提取出目标数字电路路所需要描述的功能点。
优选地，步骤1）中提取内部实体的详细步骤包括：针对目标数字电路的功能规范进分析，将目标数字电路的顶层模块进行自顶向下分解，提取出目标数字电路实现独立功能属性的模块作为电路内部需要描述的内部实体。
优选地，步骤2）中采用带有功能属性分类的阶段转移模型将功能点的行为流程进行形式化描述的详细步骤包括：（A1）确定阶段转移模型的元素，包括原始输入变量集合PIs、原始输出变量集合Pos、内部变量集合V、阶段集合P以及阶段转移关系集合M；其中，原始输入变量集合PIs为功能点所涉及到的电路的原始输入端口描述，原始输出变量集合POs为将功能点所涉及到的电路的原始输出端口描述，内部变量集合V为功能点所涉及到的电路的内部寄存器描述，阶段集合P为功能点运行过程中的运行步骤节点描述，阶段转移关系集合M为功能点运行过程中每一个运行步骤间的执行过程；（A2）对于阶段转移关系集合M中的任意一个阶段转移m，均采用由头阶段ph、尾阶段pt、阶段转移的条件、阶段转移行为函数、时钟延时cycle构成的五元组进行对功能点的阶段间的执行过程进行描述，阶段转移的条件为布尔函数，时钟延时cycle为整数集合，以头阶段ph、尾阶段pt来表达阶段转移过程中的头尾两个阶段，以原始输入变量集合PIs与内部变量集合V的阶段转移的条件来表达实现两个阶段间转移的条件，以原始输入变量集合PIs、原始输出变量集合POs与内部变量集合V的阶段转移行为函数来表达阶段转移过程中电路所实现的功能行为，以时钟延时cycle来表达阶段转移的条件、阶段转移行为函数之间可能的时钟间隔以描述电路功能点执行过程中功能行为存在的时钟延时。
优选地，步骤（A2）中还包括对于阶段转移关系集合M中的任意一个阶段转移m设置功能属性，所述功能属性包括数据通路属性、控制通路属性与指令属性。
优选地，步骤2）中采用拓展有限状态机对电路的内部实体进行形式化描述的详细步骤包括：（B1）确定拓展有限状态机的元素，包括内部变量集合V、状态集合P、状态转移关系集合T，其中内部变量集合V为内部实体的内部寄存器描述，状态集合P为内部实体的状态描述，状态转移关系集合T为内部实体的状态转移的执行过程；（B2）针对状态转移关系集合T中的任意一个阶段转移t，均采用头阶段sh、尾阶段st、转移的条件、行为函数构成的四元组进行对状态转移的执行过程进行描述；其中，以头阶段sh、尾阶段st来描述状态转移的头尾两个状态，以内部变量集合V的布尔函数作为转移的条件来表达实现两个状态间转移的条件，以内部变量集合V的行为函数来表达状态转移过程中实体所实现的功能行为。
本发明还提供一种基于内部实体状态转移的数字电路功能建模系统，包括计算机设备，所述计算机设备被编程以执行本发明前述一种基于内部实体状态转移的数字电路功能建模方法的步骤，或者所述计算机设备的存储介质中存储有被编程以执行本发明前述一种基于内部实体状态转移的数字电路功能建模方法的计算机程序。
本发明还提供一种存储介质，所述存储介质中存储有被编程以执行本发明前述一种基于内部实体状态转移的数字电路功能建模方法的计算机程序。
本发明还提供一种基于内部实体状态转移的数字电路功能建模系统，包括：
分析提取程序单元，用于针对目标数字电路的功能规范进分析提取功能点和内部实体；
描述建模程序单元，用于采用带有功能属性分类的阶段转移模型将功能点的行为流程进行形式化描述，采用拓展有限状态机对电路的内部实体进行形式化描述，从而得到阶段转移模型和拓展有限状态机构成的目标数字电路的功能模型；
建模输出程序单元，用于输出阶段转移模型和拓展有限状态机。
和现有技术相比，本发明具有下述优点：
本发明针对目标数字电路的功能规范进分析提取功能点和内部实体，采用带有功能属性分类的阶段转移模型将功能点的行为流程进行形式化描述，采用拓展有限状态机对电路的内部实体进行形式化描述，从而得到阶段转移模型和拓展有限状态机构成的目标数字电路的功能模型，本发明采用功能属性分类的方法对功能点进行建模，能够应功能点执行过程中所体现的不同功能属性，方便为集成电路设计与验证流程，尤其是激励自动生成方法进行指导。同时，该方法实现了功能点行为流程与电路实体相关联的统一建模，同时在精简拓展有限状态机建模实体时简化了其功能行为的描述，避免了功能行为的冗余，因此能够高效完备地描述数字电路中每个功能点的时序特性与多功能点执行的并发特性，适用于数字电路的功能建模，本发明具有形式化、图形化的特点，具有良好的拓展性与适用性，方便在集成电路设计验证过程中尤其是激励自动生成方面进行工程化应用。
附图说明
图1为本发明实施例方法的基本原理示意图。
图2是本发明实施例方法的详细框架流程示意图。
图3是本发明实施例某阶段转移模型描述某一传输部件读请求功能点的示例。
图4是本发明实施例某精简的拓展有限状态机描述电路中实体ET读请求缓冲的状态转移关系示例。
具体实施方式
如图1所示，本实施例基于内部实体状态转移的数字电路功能建模方法的实施步骤包括：
1）针对目标数字电路的功能规范进分析提取功能点和内部实体；
2）采用带有功能属性分类的阶段转移模型将功能点的行为流程进行形式化描述，采用拓展有限状态机对电路的内部实体进行形式化描述，从而得到阶段转移模型和拓展有限状态机构成的目标数字电路的功能模型；
3）输出阶段转移模型和拓展有限状态机。
参见图1，本实施例基于内部实体状态转移的数字电路功能建模方法具体采用一种带有功能属性分类的阶段转移模型将功能点的行为流程进行形式化描述，能够清楚地表明功能点运行过程中的数据通路属性、控制通路属性与指令属性。另外，电路内部实体采用一种精简的拓展有限状态机描述实体的状态转移关系。该模型中功能点与实体具有紧密连接关系：功能点执行的流程能够电路内部实体的状态而进行变化，而实体的状态也能够随着功能点的执行进行转移。
如图2所示，本实施例步骤1）中提取功能点的详细步骤包括：针对目标数字电路的功能规范进分析，提取其中涉及到目标数字电路输入输出端口的事件动作以及内部寄存器变化的功能行为序列得到功能点，且针对其中顶层抽象的总功能点行为进行逐层的分解与细化为子功能点，从而提取出目标数字电路路所需要描述的功能点。
如图2所示，本实施例步骤1）中提取内部实体的详细步骤包括：针对目标数字电路的功能规范进分析，将目标数字电路的顶层模块进行自顶向下分解，提取出目标数字电路实现独立功能属性的模块作为电路内部需要描述的内部实体。
如图2所示，步骤2）中采用带有功能属性分类的阶段转移模型将功能点的行为流程进行形式化描述的详细步骤包括：（A1）确定阶段转移模型的元素，包括原始输入变量集合PIs、原始输出变量集合Pos、内部变量集合V、阶段集合P以及阶段转移关系集合M；其中，原始输入变量集合PIs为功能点所涉及到的电路的原始输入端口描述，原始输出变量集合POs为将功能点所涉及到的电路的原始输出端口描述，内部变量集合V为功能点所涉及到的电路的内部寄存器描述，阶段集合P为功能点运行过程中的运行步骤节点描述，阶段转移关系集合M为功能点运行过程中每一个运行步骤间的执行过程；（A2）对于阶段转移关系集合M中的任意一个阶段转移m，均采用由头阶段ph、尾阶段pt、阶段转移的条件、阶段转移行为函数、时钟延时cycle构成的五元组进行对功能点的阶段间的执行过程进行描述，阶段转移的条件为布尔函数，时钟延时cycle为整数集合，以头阶段ph、尾阶段pt来表达阶段转移过程中的头尾两个阶段，以原始输入变量集合PIs与内部变量集合V的阶段转移的条件来表达实现两个阶段间转移的条件，以原始输入变量集合PIs、原始输出变量集合POs与内部变量集合V的阶段转移行为函数来表达阶段转移过程中电路所实现的功能行为，以时钟延时cycle来表达阶段转移的条件、阶段转移行为函数之间可能的时钟间隔以描述电路功能点执行过程中功能行为存在的时钟延时。
如图2所示，步骤（A2）中还包括对于阶段转移关系集合M中的任意一个阶段转移m设置功能属性，所述功能属性包括数据通路属性、控制通路属性与指令属性。同时，为了适应功能点执行过程中所体现的不同功能属性，方便为集成电路设计与验证流程，尤其是激励自动生成方法进行指导，每个阶段转移关系均可以依据功能属性设置为数据通路属性、控制通路属性与指令属性。数据通路属性主要应用于阶段转移条件中涉及到数据通路类的数据接口与进行数据传输以及算术运算功能行为，控制通路属性主要应于阶段转移条件中涉及到控制通路端口以及进行电路中多种功能模式的控制，指令属性主要应用于阶段转移条件中涉及到指令相关的条件约束。
图3为本实施例阶段转移模型描述某一传输部件读请求功能点的示例，该功能点涉及到的：原始输入参数PIs为rst_n,ET_Rd,ET_Addr,ET_Count, AM_Data以及SRAM_Data，涉及到的原始输出参数POs为DMA_ET_RdBsy,DMA_AM_Rd和DMA_SRAM_Rd，内部变量集合V为ETReqCount和RD_Finish。该功能点执行过程中的每一个运行阶段集合P分别为S0、S1、S2、S3、S4与S5。其中S0为初始阶段，表示功能点等待运行的状态。S5为结束阶段，表示功能点运行完毕的状态。该功能点在运行过程中阶段的转移关系集合M分别为图中有向边t0、t1、t2、t3、t4、t5、t6、t7及t8。图3中每一个有向边的方向表示阶段间转移的方向。同时，阶段转移关系还需要描述出转移的条件、转移过程中功能点的行为以及转移的时钟间隔。以有向边t0为例，有向边t0的描述出转移的条件、转移过程中功能点的行为以及转移的时钟间隔在方框中描述，其中阶段转移条件为“{rst_n==0;}”，当原始输入以及变量满足该条件时，意味着当前的阶段转移开始进行。阶段转移行为为“[ETReqCount=0;]”，表明了阶段转移完成时功能点的行为。时钟间隔为“##1”表明了阶段转移的执行时间。通过描述功能点涉及到的原始输入参数PIs、原始输出参数POs、内部变量V、功能点执行过程中的每一个运行阶段P以及阶段的转移关系集合M就可以将功能点的运行过程采用阶段转移模型进行描述。
如图2所示，步骤2）中采用拓展有限状态机对电路的内部实体进行形式化描述的详细步骤包括：（B1）确定拓展有限状态机的元素，包括内部变量集合V、状态集合P、状态转移关系集合T，其中内部变量集合V为内部实体的内部寄存器描述，状态集合P为内部实体的状态描述，状态转移关系集合T为内部实体的状态转移的执行过程；（B2）针对状态转移关系集合T中的任意一个阶段转移t，均采用头阶段sh、尾阶段st、转移的条件、行为函数构成的四元组进行对状态转移的执行过程进行描述；其中，以头阶段sh、尾阶段st来描述状态转移的头尾两个状态，以内部变量集合V的布尔函数作为转移的条件来表达实现两个状态间转移的条件，以内部变量集合V的行为函数来表达状态转移过程中实体所实现的功能行为。
如图4所示本实施例精简的拓展有限状态机描述电路中实体ET读请求缓冲（ET_RD_FIFO）的状态转移关系示例。该存储器内部变量V为Num。状态集合S包括empty（空）、partially full（部分满）以及full（全满）。状态转移关系集合T为有向边t0、t1、t2、t3、t4以及t5。每一个有向边的方向表示状态间转移的方向。同时，状态转移关系还需要描述出转移的条件以及转移过程中实体的行为。以t0举例，t0的描述出转移的条件以及转移过程中实体的行为在方框中描述，其中状态转移条件为“{Num==0}”，当变量满足该条件时，意味着当前的状态转移开始进行。状态转移行为为“[Num=Num+1;]”，表明了状态转移完成时实体内部的行为。通过描述实体内部涉及到的内部变量V、状态集合S以及状态转移关系集合T就可以将实体的状态转移关系采用精简的有限状态机模型进行描述。
此外，本实施例还提供一种基于内部实体状态转移的数字电路功能建模系统，包括计算机设备，该计算机设备被编程以执行本实施例前述一种基于内部实体状态转移的数字电路功能建模方法的步骤。
此外，本实施例还提供一种基于内部实体状态转移的数字电路功能建模系统，包括计算机设备，该计算机设备的存储介质中存储有被编程以执行本实施例前述一种基于内部实体状态转移的数字电路功能建模方法的计算机程序。
此外，本实施例还提供一种存储介质，该存储介质中存储有被编程以执行本实施例前述一种基于内部实体状态转移的数字电路功能建模方法的计算机程序。
此外，和本实施例基于内部实体状态转移的数字电路功能建模方法的前述步骤1）～3）一一对应，本实施例还提供一种基于内部实体状态转移的数字电路功能建模系统，包括：
分析提取程序单元，用于针对目标数字电路的功能规范进分析提取功能点和内部实体；
描述建模程序单元，用于采用带有功能属性分类的阶段转移模型将功能点的行为流程进行形式化描述，采用拓展有限状态机对电路的内部实体进行形式化描述，从而得到阶段转移模型和拓展有限状态机构成的目标数字电路的功能模型；
建模输出程序单元，用于输出阶段转移模型和拓展有限状态机。
以上所述仅是本发明的优选实施方式，本发明的保护范围并不仅局限于上述实施例，凡属于本发明思路下的技术方案均属于本发明的保护范围。应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理前提下的若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (8)

1.一种基于内部实体状态转移的数字电路功能建模方法，其特征在于实施步骤包括：
1）针对目标数字电路的功能规范进分析提取功能点和内部实体；
2）采用带有功能属性分类的阶段转移模型将功能点的行为流程进行形式化描述，采用拓展有限状态机对电路的内部实体进行形式化描述，从而得到阶段转移模型和拓展有限状态机构成的目标数字电路的功能模型；
3）输出阶段转移模型和拓展有限状态机；
步骤2）中采用带有功能属性分类的阶段转移模型将功能点的行为流程进行形式化描述的详细步骤包括：（A1）确定阶段转移模型的元素，包括原始输入变量集合PIs、原始输出变量集合Pos、内部变量集合V、阶段集合P以及阶段转移关系集合M；其中，原始输入变量集合PIs为功能点所涉及到的电路的原始输入端口描述，原始输出变量集合POs为将功能点所涉及到的电路的原始输出端口描述，内部变量集合V为功能点所涉及到的电路的内部寄存器描述，阶段集合P为功能点运行过程中的运行步骤节点描述，阶段转移关系集合M为功能点运行过程中每一个运行步骤间的执行过程；（A2）对于阶段转移关系集合M中的任意一个阶段转移m，均采用由头阶段ph、尾阶段pt、阶段转移的条件α m、阶段转移行为函数β m、时钟延时cycle构成的五元组进行对功能点的阶段间的执行过程进行描述，阶段转移的条件α m为布尔函数，时钟延时cycle为整数集合，以头阶段ph、尾阶段pt来表达阶段转移过程中的头尾两个阶段，以原始输入变量集合PIs与内部变量集合V的阶段转移的条件α m来表达实现两个阶段间转移的条件，以原始输入变量集合PIs、原始输出变量集合POs与内部变量集合V的阶段转移行为函数β m来表达阶段转移过程中电路所实现的功能行为，以时钟延时cycle来表达阶段转移的条件α m、阶段转移行为函数β m之间的时钟间隔以描述电路功能点执行过程中功能行为存在的时钟延时。
2.根据权利要求1所述的基于内部实体状态转移的数字电路功能建模方法，其特征在于，步骤1）中提取功能点的详细步骤包括：针对目标数字电路的功能规范进分析，提取其中涉及到目标数字电路输入输出端口的事件动作以及内部寄存器变化的功能行为序列得到功能点，且针对其中顶层抽象的总功能点行为进行逐层的分解与细化为子功能点，从而提取出目标数字电路路所需要描述的功能点。
3.根据权利要求1所述的基于内部实体状态转移的数字电路功能建模方法，其特征在于，步骤1）中提取内部实体的详细步骤包括：针对目标数字电路的功能规范进分析，将目标数字电路的顶层模块进行自顶向下分解，提取出目标数字电路实现独立功能属性的模块作为电路内部需要描述的内部实体。
4.根据权利要求1所述的基于内部实体状态转移的数字电路功能建模方法，其特征在于，步骤（A2）中还包括对于阶段转移关系集合M中的任意一个阶段转移m设置功能属性，所述功能属性包括数据通路属性、控制通路属性与指令属性。
5.根据权利要求1所述的基于内部实体状态转移的数字电路功能建模方法，其特征在于，步骤2）中采用拓展有限状态机对电路的内部实体进行形式化描述的详细步骤包括：（B1）确定拓展有限状态机的元素，包括内部变量集合V、状态集合P、状态转移关系集合T，其中内部变量集合V为内部实体的内部寄存器描述，状态集合P为内部实体的状态描述，状态转移关系集合T为内部实体的状态转移的执行过程；（B2）针对状态转移关系集合T中的任意一个阶段转移t，均采用头阶段sh、尾阶段st、转移的条件α t、行为函数β t构成的四元组进行对状态转移的执行过程进行描述；其中，以头阶段sh、尾阶段st来描述状态转移的头尾两个状态，以内部变量集合V的布尔函数作为转移的条件α t来表达实现两个状态间转移的条件，以内部变量集合V的行为函数β t来表达状态转移过程中实体所实现的功能行为。
6.一种基于内部实体状态转移的数字电路功能建模系统，包括计算机设备，其特征在于：所述计算机设备被编程以执行权利要求1～5中任意一项所述一种基于内部实体状态转移的数字电路功能建模方法的步骤，或者所述计算机设备的存储介质中存储有被编程以执行权利要求1～5中任意一项所述一种基于内部实体状态转移的数字电路功能建模方法的计算机程序。
7.一种存储介质，其特征在于：所述存储介质中存储有被编程以执行权利要求1～5中任意一项所述一种基于内部实体状态转移的数字电路功能建模方法的计算机程序。
8.一种基于内部实体状态转移的数字电路功能建模系统，包括：
分析提取程序单元，用于针对目标数字电路的功能规范进分析提取功能点和内部实体；
描述建模程序单元，用于采用带有功能属性分类的阶段转移模型将功能点的行为流程进行形式化描述，采用拓展有限状态机对电路的内部实体进行形式化描述，从而得到阶段转移模型和拓展有限状态机构成的目标数字电路的功能模型；
建模输出程序单元，用于输出阶段转移模型和拓展有限状态机；
所述描述建模程序单元采用带有功能属性分类的阶段转移模型将功能点的行为流程进行形式化描述的详细步骤包括：（A1）确定阶段转移模型的元素，包括原始输入变量集合PIs、原始输出变量集合Pos、内部变量集合V、阶段集合P以及阶段转移关系集合M；其中，原始输入变量集合PIs为功能点所涉及到的电路的原始输入端口描述，原始输出变量集合POs为将功能点所涉及到的电路的原始输出端口描述，内部变量集合V为功能点所涉及到的电路的内部寄存器描述，阶段集合P为功能点运行过程中的运行步骤节点描述，阶段转移关系集合M为功能点运行过程中每一个运行步骤间的执行过程；（A2）对于阶段转移关系集合M中的任意一个阶段转移m，均采用由头阶段ph、尾阶段pt、阶段转移的条件α m、阶段转移行为函数β m、时钟延时cycle构成的五元组进行对功能点的阶段间的执行过程进行描述，阶段转移的条件α m为布尔函数，时钟延时cycle为整数集合，以头阶段ph、尾阶段pt来表达阶段转移过程中的头尾两个阶段，以原始输入变量集合PIs与内部变量集合V的阶段转移的条件α m来表达实现两个阶段间转移的条件，以原始输入变量集合PIs、原始输出变量集合POs与内部变量集合V的阶段转移行为函数β m来表达阶段转移过程中电路所实现的功能行为，以时钟延时cycle来表达阶段转移的条件α m、阶段转移行为函数β m之间的时钟间隔以描述电路功能点执行过程中功能行为存在的时钟延时。
CN201811619957.9A 2018-12-28 2018-12-28 基于内部实体状态转移的数字电路功能建模方法及系统 Active CN109753713B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811619957.9A CN109753713B (zh) 2018-12-28 2018-12-28 基于内部实体状态转移的数字电路功能建模方法及系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811619957.9A CN109753713B (zh) 2018-12-28 2018-12-28 基于内部实体状态转移的数字电路功能建模方法及系统

Publications (2)

Publication Number Publication Date
CN109753713A CN109753713A (zh) 2019-05-14
CN109753713B true CN109753713B (zh) 2023-06-02

Family

ID=66404305

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811619957.9A Active CN109753713B (zh) 2018-12-28 2018-12-28 基于内部实体状态转移的数字电路功能建模方法及系统

Country Status (1)

Country Link
CN (1) CN109753713B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110673843B (zh) * 2019-09-16 2021-07-16 上海交通大学 一种基于数据的软件模块行为状态机还原方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2147671A1 (en) * 1994-06-06 1995-12-07 Kwang-Ting Cheng Method and apparatus for determining the reachable states in a hybrid model state machine
CN102567555A (zh) * 2010-12-27 2012-07-11 北京国睿中数科技股份有限公司 时序电路的拓扑结构分析方法和状态机模型提取方法
CN103547999A (zh) * 2011-01-25 2014-01-29 美光科技公司 利用专用元件实施有限状态机
CN106126804A (zh) * 2016-06-21 2016-11-16 上海无线电设备研究所 一种功放底层电路的行为级建模与验证方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2147671A1 (en) * 1994-06-06 1995-12-07 Kwang-Ting Cheng Method and apparatus for determining the reachable states in a hybrid model state machine
CN102567555A (zh) * 2010-12-27 2012-07-11 北京国睿中数科技股份有限公司 时序电路的拓扑结构分析方法和状态机模型提取方法
CN103547999A (zh) * 2011-01-25 2014-01-29 美光科技公司 利用专用元件实施有限状态机
CN106126804A (zh) * 2016-06-21 2016-11-16 上海无线电设备研究所 一种功放底层电路的行为级建模与验证方法

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
FAL-based High Reusability and Automated Verification;张廷荣等;《In Proceedings of the 2nd International Conference on Computer Science and Application Engineering 》;20181022;全文 *
Verification of datapath and controller generation phase in high-level synthesis of digital circuits;Karfa等;《IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems》;20100331;第29卷(第3期);第479-485页，图1，图3 *
一种描述电力电子电路状态转换的新方法;余义传等;《电力系统保护与控制》;20080723;第36卷(第14期);全文 *
基于扩展有限状态机软件测试用例自动生成的研究;年晓玲;《信息科技》;20051015(第6期);全文 *
基于概率扩展有限状态机的统计测试方法研究;梁浩然;《信息科技》;20180615(第6期);全文 *

Also Published As

Publication number Publication date
CN109753713A (zh) 2019-05-14

Similar Documents

Publication Publication Date Title
US7464361B2 (en) System and method for asynchronous logic synthesis from high-level synchronous descriptions
JP2009522652A (ja) 単一のマスターモデルから異なる抽象化レベルの複数のモデルを生成するシステムと方法
JP2002073719A (ja) 回路動作モデル記述の生成方法および論理設計検証装置
US7822591B2 (en) Logic circuit model conversion apparatus and method thereof; and logic circuit model conversion program
US9449131B2 (en) Extracting system architecture in high level synthesis
CN109299530B (zh) 一种仿真测试案例生成方法、系统、存储介质和终端
US11443089B1 (en) Timing verification of non-standard library blocks
CN101727423B (zh) 可重配置fpga上可抢占硬件多任务系统及其实现方法
US8042074B2 (en) Circuit design device, circuit design program, and circuit design method
CN109753713B (zh) 基于内部实体状态转移的数字电路功能建模方法及系统
US7774730B2 (en) Method of and system for designing semiconductor integrated circuit
CN114254575A (zh) 一种生成寄存器转换级文件列表文件的方法和装置
Tripakis et al. Correct and non-defensive glue design using abstract models
CN110968404A (zh) 一种设备数据处理方法及装置
US9734278B1 (en) Methods, systems, and articles of manufacture for automatic extraction of connectivity information for implementation of electronic designs
US8959467B2 (en) Structural rule analysis with TCL scripts in synthesis or STA tools and integrated circuit design tools
US10380295B1 (en) Methods, systems, and articles of manufacture for X-behavior verification of an electronic design
US9489480B1 (en) Techniques for compiling and generating a performance analysis for an integrated circuit design
JP3660241B2 (ja) ゲーテッドクロック設計支援装置、ゲーテッドクロック設計支援方法及び記録媒体
JP2812257B2 (ja) 論理シミュレーションモデル作成方法
Carloni et al. A framework for modeling the distributed deployment of synchronous designs
CN113688587B (zh) 一种电路布图的生成方法、装置、计算机设备及存储介质
JP5262678B2 (ja) 動作合成システム、動作合成方法、及び動作合成用プログラム
US20230110701A1 (en) Techniques for design verification of domain crossings
JP2009301192A (ja) シミュレーション装置およびシミュレーション方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant