JP2812257B2 - 論理シミュレーションモデル作成方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、論理シミュレーシ
ョンモデル作成方法に関し、特にボードレベルの大規模
な論理シミュレーションモデル作成方法に関する。

【０００２】

【従来の技術】従来、ボードレベルの大規模な論理シミ
ュレーションのために、検証済の論理設計を行なった回
路の接続情報をモデル化して論理シミュレーションモデ
ルを作成し、これら論理シミュレーションモデルをライ
ブラリとして用い、そのまま論理シミュレーションを行
なっていた。

【０００３】また、他のボードレベルの大規模な論理シ
ミュレーションモデルとして、論理回路の動作をオブジ
ェクトコードで記述したソフトウェアモデル，抽象度の
高いレジスタトランスファレベル（以下ＲＴレベル）モ
デル，実際のチップを用いたハードウェアモデラが周知
である。

【０００４】しかし、ソフトウェアモデルは、最近の論
理回路の高集積化に伴って論理回路の動作をオブジェク
トコードで記述することが困難になると同時に、忠実に
論理回路を表現したモデルであるとは言い難く、ＲＴＬ
レベルモデルは、論理回路を高い抽象度で表現している
ため正確性に問題があり、厳しいタイミング制約のある
論理シミュレーションにおいては使用できなかった。ま
た、ハードウェアモデラは、実際の半導体チップが必要
であり、開発工程に支障をきたさない時期に半導体チッ
プのハードウェアを入手できるとは限らなかった。

【０００５】このような過去の経緯から、ボードレベル
の大規模な論理シミュレーションを高速化し且つタイミ
ング的にも正確な論理シミュレーションモデルを作成す
るため、既に検証済み論理回路の情報から論理回路のゲ
ート部分の論理情報を抽出および圧縮し、同時に、論理
回路の情報からタイミング情報を抽出し各信号パスの遅
延値を論理シミュレーション時に検索できるタイミング
データベースを作成し、論理シミュレーション時に圧縮
ゲート部分のタイミング情報をタイミングデータベース
から検索し、圧縮された論理情報に基づく論理演算の後
にタイミング情報を補完する手法を開発し用いていた。

【０００６】図５は、この従来の論理シミュレーション
モデル作成方法の１例を示す流れ図である。

【０００７】図５を参照すると、この論理シミュレーシ
ョンモデル作成方法は、検証済み論理回路の情報５１か
ら論理回路のゲート部分の論理情報を抽出して論理段数
および論理演算数を圧縮し、Ｂｏｏｌｅａｎ形式で圧縮
論理情報５３を作成する論理圧縮ステップ５２と、論理
回路の情報５１からタイミング情報を抽出し各信号のパ
ス遅延値を計算し、これらパス遅延値を論理シミュレー
ション時に検索できるタイミングデータベース５５を作
成するタイミング抽出ステップ５４と、論理回路のゲー
ト部分の論理シミュレーションモデル５７を圧縮論理情
報５３から作成するモデル化ステップ５６とを含んでい
る。

【０００８】図６は、検証済み論理回路の１例を示す回
路図である。

【０００９】次に、この検証済み論理回路の情報を入力
情報とした例について、説明を続ける。

【００１０】論理圧縮ステップ５２では、まず、検証済
み論理回路のゲート部分の論理情報を抽出し、次の圧縮
プロセスに先立ち、どのように圧縮すべきかを解析す
る。効率よく圧縮するために、複数のファンアウトを持
つゲート出力を出力とする部分回路に分割する。

【００１１】図７は、図６の論理回路のゲート部分を部
分回路に分割した例を示す回路図である。

【００１２】たとえば、信号Ｈ０３を入力とするＡＮＤ
ゲート出力は、インバータとＯＲゲートに分岐し、ファ
ンアウト数が２である。また、信号Ｈ０５を入力とする
ＯＲゲート出力も同じく、インバータとＡＮＤゲートに
分岐し、ファンアウト数が２である。

【００１３】次に、この部分回路に対し論理圧縮を行
う。

【００１４】図８は、図６の論理回路のゲート部分を論
理圧縮した結果を示す回路図である。

【００１５】この論理圧縮は、たとえば、ＭＩＮＩ−Ｉ
Ｉ（Ｔ．Ｓａｓａｏ，“Ｉｍｐｕｔｖａｒｉａｂｌｅａ
ｓｓｉｇｎｍｅｎｔ ａｎｄ ｏｕｔｐｕｔ ｐｈａｓ
ｅｏｐｔｉｍｉｚａｔｉｏｎ ｏｆ ＰＬＡ’ｓ”，Ｉ
ＥＥＥ ＴＣ Ｖｏｌ．Ｃ−３３，Ｎｏ．１０，ｐｐ．
８７９−８９４，Ｏｃｔ．１９８４）などのアルゴリズ
ムを用いてもよいし、『計算機上でのＢＤＤ処理技法』
（湊真一：情報処理、Ｖｏｌ．３４，Ｎｏ．５，ｐｐ．
５９３−５９９，Ｍａｙ １９９３）で紹介されている
処理方法を適用しても良い。論理回路のゲート部分を論
理圧縮した結果は、Ｂｏｏｌｅａｎ形式の中間ファイル
に格納される。

【００１６】同時に、タイミング抽出ステップ５４で
は、論理回路の情報５１からタイミング情報を抽出し各
パス遅延値を計算し、これらパス遅延値を論理シミュレ
ーション時に検索できるタイミングデータベース５５を
作成する。

【００１７】モデル化ステップ５６では、論理回路のゲ
ート部分の論理シミュレーションモデル５７を圧縮論理
情報５３を格納しているＢｏｏｌｅａｎ形式の中間ファ
イルから、論理シミュレーション時に用いられる論理回
路の各ゲートの論理演算順位情報を作成する。

【００１８】図９は、この論理回路の各ゲートの論理演
算順位情報を等価的に示した説明上の有向グラフであ
る。

【００１９】この論理演算順位情報と、Ｂｏｏｌｅａｎ
形式の中間ファイルに格納された圧縮論理情報とが、論
理シミュレーションモデルを構成している。

【００２０】以上の論理シミュレーションモデル作成方
法により、ボードレベルの大規模な論理シミュレーショ
ンを高速化し且つタイミング的にも正確な論理シミュレ
ーションモデルを作成することができた。

【００２１】なお、作成された論理シミュレーションモ
デルによる実際の論理シミュレーションは、圧縮ゲート
部分のタイミング情報をタイミングデータベースから検
索し、論理回路の各ゲートの論理演算順位情報に基づく
論理演算の後にタイミング情報を補完することにより行
われる。

【００２２】

【発明が解決しようとする課題】この従来の論理シミュ
レーションモデル作成方法では、論理回路の順次論理素
子に入力されるクロック信号およびデータ信号のパス遅
延値が論理圧縮により変化し、検証済み論理回路の動作
と異なる動作をするレーシング問題が発生する可能性が
ある。

【００２３】たとえば、図１０は、図６のフリップフロ
ップに入力されるクロック信号Ｃおよびデータ信号Ｄの
パス遅延値の１例を示す説明図である。

【００２４】エッジセンシティブなフリップフロップに
入力されるクロック信号Ｃおよびデータ信号Ｄのパス遅
延値において、データ信号Ｄのパス遅延値がクロック信
号Ｃのパス遅延値より小さく、データ信号Ｄがセットさ
れた後にクロック信号Ｃのイベントが発生するようにな
っている。

【００２５】しかし、論理圧縮後の論理演算順位情報を
等価的に示した説明上の有向グラフである図９におい
て、クロック信号Ｃのゲート出力の演算順位は３であ
り、データ信号Ｄのゲート出力の演算順位は４である。
そのため、エッジセンシティブなフリップフロップは、
データ信号Ｄのイベントが到達する演算順位４の前、す
なわち、クロック信号Ｃのイベントが到達する演算順位
３でデータ信号Ｄを取り込んでしまう。

【００２６】すなわち、従来の論理シミュレーションモ
デル作成方法では、遅延を無視した圧縮により、検証済
み論理回路の動作と異なる動作をする論理シミュレーシ
ョンモデルを作成してしまう可能性があった。

【００２７】したがって、本発明の課題は、ゲートレベ
ルの大規模な論理シミュレーションを高速化し且つ論理
シミュレーション起因のレーシング問題を回避した論理
シミュレーションモデル作成方法を提供することにあ
る。

【００２８】

【課題を解決するための手段】そのため、本発明による
論理シミュレーションモデル作成方法は、検証済み論理
回路の情報から前記論理回路のゲート部分の論理情報を
抽出して論理段数および論理演算数を圧縮し、圧縮論理
情報を作成する論理圧縮ステップと、前記論理回路の情
報からタイミング情報を抽出し各パス遅延値を計算し、
これらパス遅延値を論理シミュレーション時に検索でき
るタイミングデータベースを作成するタイミング抽出ス
テップと、前記論理回路のゲート部分の論理シミュレー
ションモデルを前記圧縮論理情報から作成するモデル化
ステップとを含む論理シミュレーションモデル作成方法
において、前記モデル化ステップは、前記圧縮論理情報
に対応するゲートの入出力ノードの仮演算順位を設定す
る仮順位設定ステップと、前記タイミングデータベース
の解析結果により前記仮演算順位を調整し、論理シミュ
レーション時に演算順位を検索できる有向グラフを作成
する順位調整ステップとを含んでいる。

【００２９】また、前記仮順位設定ステップは、前記圧
縮論理情報に対応するゲート部分の全ての第１入力ノー
ドに対し番号０を付け、前記第１入力ノードに接続する
全ゲートの出力ノードをキューに登録する初期設定ステ
ップと、この後、前記キューが空であるとき終了するキ
ュー照合ステップと、前記キューからゲート出力ノード
を取出し入力側ノード番号が全て付いているかチェック
し、全入力側ノード番号が付いていないとき前記キュー
から新たなゲート出力ノードを取出すキュー取出ステッ
プと、全入力側ノード番号が付いているとき、全入力側
ノード番号の最大値に１を加算し前記ゲート出力ノード
の番号および仮演算順位とし、この仮演算順位を示す有
向グラフを作成し、前記ゲート出力ノードに接続する全
ゲートの出力ノードを前記キューに登録し、この後、前
記キュー照合ステップに戻る仮設定ステップとを含んで
いる。

【００３０】さらに、前記順位調整ステップは、前記論
理回路の順次論理素子に入力されるクロック信号および
データ信号のパス遅延値の最大値および最小値を前記タ
イミングデータベースから検索する検索ステップと、前
記クロック信号およびデータ信号のパス遅延値に明らか
な大小関係があり且つこの大小関係が前記仮演算順位と
逆転しているかをチェックする順位照合ステップと、前
記大小関係が前記仮演算順位と逆転しているとき、前記
クロック信号およびデータ信号の出力ノードの前記仮演
算順位を変更し前記有向グラフを変更する順位変更ステ
ップとを含んでいる。

【００３１】

【発明の実施の形態】次に、本発明について図面を参照
して説明する。

【００３２】図１は、本発明の論理シミュレーションモ
デル作成方法の１実施形態を示す流れ図である。

【００３３】図１を参照すると、本実施形態の論理シミ
ュレーションモデル作成方法は、検証済み論理回路の情
報１１から論理回路のゲート部分の論理情報を抽出して
論理段数および論理演算数を圧縮し、圧縮論理情報１３
を作成する論理圧縮ステップ１２と、論理回路の情報１
１からタイミング情報を抽出し各パス遅延値を計算し、
これらパス遅延値を論理シミュレーション時に検索でき
るタイミングデータベース１５を作成するタイミング抽
出ステップ１４と、論理回路のゲート部分の論理シミュ
レーションモデル１７を圧縮論理情報１３およびタイミ
ングデータベース１５から作成するモデル化ステップ１
６とから大きく構成され、このモデル化ステップ１６
は、圧縮論理情報１３に対応するゲートの入出力ノード
の仮演算順位を設定する仮順位設定ステップ１６−１
と、タイミングデータベース１５の解析結果により仮演
算順位を調整し、論理シミュレーション時に演算順位を
検索できる有向グラフを作成する順位調整ステップ１６
−２とを含んでいる。

【００３４】上述の論理圧縮ステップ１２およびタイミ
ング抽出ステップ１４は、図５に示した従来の論理シミ
ュレーションモデル作成方法と同一であるため説明を省
略する。

【００３５】本実施形態の論理シミュレーションモデル
作成方法は、モデル化ステップ１６を特徴としているた
め、モデル化ステップ１６に含まれる仮順位設定ステッ
プ１６−１および順位調整ステップ１６−２について説
明を続ける。

【００３６】図２は、図１における仮順位設定ステップ
１６−１の詳細構成を示す流れ図である。

【００３７】図２を参照すると、この仮順位設定ステッ
プ１６−１は、圧縮論理情報１３に対応するゲート部分
の全ての第１入力ノードに対し番号０を付け、第１入力
ノードに接続する全ゲートの出力ノードをキューに登録
する初期設定ステップ２１と、この後、キューが空であ
るとき終了するキュー照合ステップ２２と、キューから
ゲート出力ノードを取出し入力側ノード番号が全て付い
ているかチェックし、全入力側ノード番号が付いていな
いときキューから新たなゲート出力ノードを取出すキュ
ー取出ステップ２３と、全入力側ノード番号が付いてい
るとき、全入力側ノード番号の最大値に１を加算しゲー
ト出力ノードの番号および仮演算順位とし、この仮演算
順位を示す有向グラフを作成し、ゲート出力ノードに接
続する全ゲートの出力ノードをキューに登録し、この
後、キュー照合ステップに戻る仮設定ステップ２４とを
含んでいる。

【００３８】図３は、図１における順位調整ステップ１
６−２の詳細構成を示す流れ図である。

【００３９】図３を参照すると、この順位調整ステップ
１６−２は、論理回路の順次論理素子であるフリップフ
ロップ（ＦＦ）に入力されるクロック信号およびデータ
信号のパス遅延値の最大値および最小値をタイミングデ
ータベースから検索する検索ステップ３１と、クロック
信号およびデータ信号のパス遅延値に明らかな大小関係
があり且つこの大小関係が仮演算順位と逆転しているか
をチェックする順位照合ステップ３２と、この大小関係
が仮演算順位と逆転しているとき、クロック信号および
データ信号の出力ノードの仮演算順位を変更し有向グラ
フを変更する順位変更ステップ３３とを含んでいる。

【００４０】次に、図６の検証済み論理回路の情報を入
力情報とした例について、説明を続ける。

【００４１】論理圧縮ステップは、図５に示した従来の
論理シミュレーションモデル作成方法と同一であり、圧
縮結果はＢｏｏｌｅａｎ形式の中間ファイルに格納され
る。回路図として圧縮結果を示したものが図８であり、
圧縮結果に含まれる論理回路の各ゲートの論理演算順位
情報を等価的に示した説明上の有向グラフが図９であ
る。

【００４２】本発明における実際の有向グラフそのもの
は、次のモデル化ステップ１６に含まれる仮順位設定ス
テップ１６−１および順位調整ステップ１６−２で作成
される。

【００４３】仮順位設定ステップ１６−１では、まず、
圧縮論理情報１３に対応するゲート部分の全ての第１入
力ノードに対し番号０を付け、第１入力ノードに接続す
る全ゲートの出力ノードをキューに登録する。この後、
キューからゲート出力ノードを取出し入力側ノード番号
が全て付いているかチェックし、全入力側ノード番号が
付いていないときキューから新たなゲート出力ノードを
取出す。全入力側ノード番号が付いているとき、全入力
側ノード番号の最大値に１を加算しゲート出力ノードの
番号および仮演算順位とし、この仮演算順位を示す有向
グラフを作成し、ゲート出力ノードに接続する全ゲート
の出力ノードをキューに登録する。この後、キューが空
であるかをチェックし、キューが空になるまで上述の処
理を続ける。

【００４４】その結果、圧縮された論理回路の各ゲート
の仮演算順位を示した有向グラフである図９が実際に作
成される。

【００４５】次の順位調整ステップ１６−２では、論理
回路の順次論理素子であるフリップフロップに入力され
るクロック信号Ｃおよびデータ信号Ｄのパス遅延値の最
大値および最小値をタイミングデータベースから検索す
る。この後、クロック信号およびデータ信号のパス遅延
値に明らかな大小関係があり且つこの大小関係が仮演算
順位と逆転しているかをチェックする。この大小関係が
仮演算順位と逆転しているとき、クロック信号およびデ
ータ信号の出力ノードの仮演算順位を変更し、図９の有
向グラフを変更する。

【００４６】たとえば、図６のフリップフロップに入力
されるクロック信号Ｃおよびデータ信号Ｄのパス遅延値
の１例を示す説明図である図１０を参照して説明する
と、ＭＩＮモードでは、クロック信号Ｃのパス遅延値は
６０から８６であり、データ信号Ｄのパス遅延値は２５
から４５である。明らかに、データ信号Ｄのパス遅延値
の方が小さい。しかし、仮演算順位を示す有向グラフで
ある図９では、クロック信号Ｃのゲート出力の仮演算順
位は３であり、データ信号Ｄのゲート出力の仮演算順位
は４であり、逆転している。このため、クロック信号Ｃ
のゲート出力の演算順位をデータ信号Ｄのゲート出力の
演算順位＋１すなわち５に変更し、図９の有向グラフを
変更する。

【００４７】その結果、論理シミュレーション時に演算
順位を検索できる有向グラフである図４が作成される。

【００４８】この有向グラフと、Ｂｏｏｌｅａｎ形式の
中間ファイルに格納された圧縮論理情報とが、論理シミ
ュレーションモデルを構成している。

【００４９】以上の論理シミュレーションモデル作成方
法により、ボードレベルの大規模な論理シミュレーショ
ンを高速化し且つ論理シミュレーション起因のレーシン
グ問題を回避した論理シミュレーションモデルを作成す
ることができる。

【００５０】なお、本発明により作成された論理シミュ
レーションモデルによる実際の論理シミュレーション
は、圧縮ゲート部分のタイミング情報をタイミングデー
タベースから検索し、論理回路の各ゲートの論理演算順
位を示す有向グラフに基づく論理演算の後にタイミング
情報を補完することにより行われる。

【００５１】

【発明の効果】以上説明したように、本発明による論理
シミュレーションモデル作成方法は、圧縮論理情報に対
応するゲートの入出力ノードの仮演算順位を設定する仮
順位設定ステップと、タイミングデータベースの解析結
果により仮演算順位を調整し、論理シミュレーション時
に演算順位を検索できる有向グラフを作成する順位調整
ステップとを含むモデル化ステップを持っているため、
ゲートレベルの大規模な論理シミュレーションを高速化
し且つ論理シミュレーション起因のレーシング問題を回
避した論理シミュレーションモデルを作成できる。

【００５２】また、検証済み論理回路の情報を入力情報
とするため、ゲートレベルの大規模な論理シミュレーシ
ョンモデルを、容易に且つタイムリーに提供できる。

【００５３】さらに、過去の設計資産である検証済み論
理回路を製造プロセス改良により再利用するときも、タ
イミングデータベースを書き換えることにより、新たな
製造プロセスに対応した論理シミュレーションモデルを
容易に作成できる等の効果がある。

【図面の簡単な説明】

【図１】本発明の論理シミュレーションモデル作成方法
の１実施形態を示す流れ図である。

【図２】図１における仮順位設定ステップの詳細構成を
示す流れ図である。

【図３】図１における順位調整ステップの詳細構成を示
す流れ図である。

【図４】図１の論理シミュレーションモデル作成方法に
よる論理回路の各ゲートの論理演算順位を示す有向グラ
フである。

【図５】従来の論理シミュレーションモデル作成方法の
１例を示す流れ図である。

【図６】検証済み論理回路の１例を示す回路図である。

【図７】図６の論理回路のゲート部分を部分回路に分割
した例を示す回路図である。

【図８】図６の論理回路のゲート部分を論理圧縮した結
果を示す回路図である。

【図９】図５の論理シミュレーションモデル作成方法に
よる論理回路の各ゲートの論理演算順位情報を等価的に
示した説明上の有向グラフである。

【図１０】図６のフリップフロップに入力されるクロッ
ク信号Ｃおよびデータ信号Ｄのパス遅延値の１例を示す
説明図である。

【符号の説明】

１〜５ ゲート出力ノードの論理演算順位 １１，５１ 検証済み論理回路の情報 １２，５２ 論理圧縮ステップ １３，５３ Ｂｏｏｌｅａｎ形式の圧縮論理情報 １４，５４ タイミング抽出ステップ １５，５５ タイミングデータベース １６，５６ モデル化ステップ １６−１ 仮順位設定ステップ １６−２ 順位調整ステップ １７，５７ 論理シミュレーションモデル ２１ 初期設定ステップ ２２ キュー照合ステップ ２３ キュー取出ステップ ２４ 仮設定ステップ ３１ 検索ステップ ３２ 順位照合ステップ ３３ 順位変更ステップ Ｉ〜ＩＶ 論理回路のゲート部分の分割された部分回
路 Ｃ クロック信号 Ｄ データ信号 ＦＦ，Ｆ／Ｆ フリップフロップ Ｈ０１〜Ｈ０５ 信号 ＭＡＸ パス遅延値の最大値 ＭＩＮ パス遅延値の最小値

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】 検証済み論理回路の情報から前記論理回
   路のゲート部分の論理情報を抽出して論理段数および論
   理演算数を圧縮し、圧縮論理情報を作成する論理圧縮ス
   テップと、前記論理回路の情報からタイミング情報を抽
   出し各パス遅延値を計算し、これらパス遅延値を論理シ
   ミュレーション時に検索できるタイミングデータベース
   を作成するタイミング抽出ステップと、前記論理回路の
   ゲート部分の論理シミュレーションモデルを前記圧縮論
   理情報から作成するモデル化ステップとを含む論理シミ
   ュレーションモデル作成方法において、 前記モデル化ステップは、前記圧縮論理情報に対応する
   ゲートの入出力ノードの仮演算順位を設定する仮順位設
   定ステップと、前記タイミングデータベースの解析結果
   により前記仮演算順位を調整し、論理シミュレーション
   時に演算順位を検索できる有向グラフを作成する順位調
   整ステップとを含むことを特徴とする論理シミュレーシ
   ョンモデル作成方法。
2. 【請求項２】 前記仮順位設定ステップが、前記圧縮論
   理情報に対応するゲート部分の全ての第１入力ノードに
   対し番号０を付け、前記第１入力ノードに接続する全ゲ
   ートの出力ノードをキューに登録する初期設定ステップ
   と、この後、前記キューが空であるとき終了するキュー
   照合ステップと、前記キューからゲート出力ノードを取
   出し入力側ノード番号が全て付いているかチェックし、
   全入力側ノード番号が付いていないとき前記キューから
   新たなゲート出力ノードを取出すキュー取出ステップ
   と、全入力側ノード番号が付いているとき、全入力側ノ
   ード番号の最大値に１を加算し前記ゲート出力ノードの
   番号および仮演算順位とし、この仮演算順位を示す有向
   グラフを作成し、前記ゲート出力ノードに接続する全ゲ
   ートの出力ノードを前記キューに登録し、この後、前記
   キュー照合ステップに戻る仮設定ステップとを含む、請
   求項１記載の論理シミュレーションモデル作成方法。
3. 【請求項３】 前記順位調整ステップが、前記論理回路
   の順次論理素子に入力されるクロック信号およびデータ
   信号のパス遅延値の最大値および最小値を前記タイミン
   グデータベースから検索する検索ステップと、前記クロ
   ック信号およびデータ信号のパス遅延値に明らかな大小
   関係があり且つこの大小関係が前記仮演算順位と逆転し
   ているかをチェックする順位照合ステップと、前記大小
   関係が前記仮演算順位と逆転しているとき、前記クロッ
   ク信号およびデータ信号の出力ノードの前記仮演算順位
   を変更し前記有向グラフを変更する順位変更ステップと
   を含む、請求項１または２記載の論理シミュレーション
   モデル作成方法。