JP2924882B1 - 論理シミュレーションモデルの作成方法および装置ならびに記録媒体 - Google Patents

Abstract

【要約】 【課題】 プログラムコードの最適化を高速に処理し、
その処理に多くのメモリを必要としない。 【解決手段】 論理合成部１１９により検証済み論理回
路１０１の論理合成を行う際に、論理式の各入力変数、
主項、最小論理和形、被覆条件等を再利用可能要素とし
てＦＦＲ属性テーブル１１２に保存しておく。専用コン
パイラによるプログラムコードの最適化処理（ステップ
１１３）では、この再利用可能要素を用いてプログラム
コードの最適化を行う。したがって、プログラムコード
の最適化の処理時間を短くできるとともに使用するメモ
リ量を削減することができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置におけ
る回路検証の際に用いられる論理シミュレーションモデ
ルの作成方法に関する。

【０００２】

【従来の技術】半導体装置における回路設計では、設計
段階でその回路の論理が正常に動作するかどうかを回路
検証を行うための論理シミュレーションを行なう必要が
ある。この論理シミュレーションを実際のハードウェア
モデルで行うにはモデル化に制限が生じる。そのため、
論理回路の動作を論理的、タイミング的に正確に表現し
たオブジェクトコードで記述したソフトウェアモデルを
作成し、このソフトウェアモデルを実行することにより
論理シミュレーションを高速に行うようにしてい。

【０００３】このようなソフトウェア論理シミュレーシ
ョンモデルの作成方法として、例えば特開平８−２６３
５３０号公報には、検証済み論理回路から、論理情報と
遅延情報を抽出し、最適化した論理表現を有していると
ともの元の論理回路と論理シミュレーション上等価でか
つシミュレーション速度が高速なモデルの作成を可能と
する論理シミュレーションモデルの作成方法が提案され
ている。

【０００４】しかし、回路規模が大きくなってくると全
ての回路の検証を行うのは多大な時間と手間を必要とす
る。そこで、一回検証を行ない正常なことが確認できた
回路ブロックはブロック単位でライブラリとして保存し
ておき、新たな回路を設計する際にはその検証済みの回
路ブロックをそのまま使用することで検証の時間を短く
するようにしていた。この場合には、この検証済みの回
路ブロックが表現する論理と等価な論理をソフトウェア
により論理表現し、全体の論理回路の論理シミュレーシ
ョンを行っている。

【０００５】このような従来の論理シミュレーションモ
デルの作成方法の方法を図１６を用いて説明する。

【０００６】先ず、論理合成部１６１９により論理設計
データベース１０２と検証済み論理回路１０１とから論
理合成を行う。

【０００７】論理合成部１６１９は、先ず検証済みの論
理回路１０１に含まれる論理ゲートの機能が論理設計デ
ータベース１０２から抽出される（ステップ１０３）、
次に接続情報に従ってゲート論理の接続が行われ論理ネ
ットワークが作成される（ステップ１０４）、次に論理
回路中の組み合わせ回路部分についてＦＦＲ（Ｆａｎｏ
ｕｔ Ｆｒｅｅ Ｒｅｇｉｏｎ）分割が行われる（ステ
ップ１０５）。

【０００８】ここで、ＦＦＲ分割とは、組み合わせ回路
部分の接続関係を解析し、信号線がファンアウトしてい
る箇所で回路を分割することをいう。

【０００９】次に、論理式をアンドとオアの２段論理を
用いた表現に変換する２段論理化が行われ（ステップ１
０６）、最後に論理最適化が行われる（ステップ１６０
７）。そして、最適化された組み合わせ回路部分と順序
回路部分とから構成される論理ネットワーク１６０１が
得られる。

【００１０】ここで、論理の最適化とは、与えられた論
理式を最も演算数の少ない論理式に変換することをい
う。

【００１１】次に、図１７を参照して、この２段論理化
の処理（ステップ１０６）と論理最適化の処理（ステッ
プ１６０７）を具体的な例を用いてもっと詳細に説明す
る。

【００１２】ここでは、図１８に示す論理回路の論理最
適化を行う場合を例として説明する。図１８の論理回路
はＡ、Ｂ、Ｃの３つの入力を論理演算し１つの出力であ
るＹを求めるものである。

【００１３】ステップ１０５において分割されたＦＦＲ
の論理関数２０１は、先ず最小項展開されキューブリス
ト２０３が作成される（ステップ２０２）。ここで、キ
ューブとは、論理式における項のことを示している。

【００１４】図１８の論理回路を２段論理化した論理式
で表わすと、図１８中に示した式（１）のように表わす
ことができる。ここで、“ＡＢＣ”は“Ａ”と“Ｂ”と
“Ｃ”の論理積を表わしていて、文字の上の傍線は反転
を示していて、“＋”は論理和を示している。

【００１５】この論理式がキューブリスト２０３として
作成され、カルノー図２１５はこの論理式を表わしたも
のである。

【００１６】次に、このキューブリスト２０３に含まれ
ている論理式から主項を生成し、主項表２０５として記
憶する（ステップ２０４）。

【００１７】次に、主項の中から必須項のみを選択し、
選択した被覆条件を被覆表２０７に記憶する（ステップ
２０６）。カルノー図２１７は、この必須項を示したも
のである。主項の中から必須項選択する方法は複数ある
場合があり、被覆とはどの主項を必須項として選択する
かのことを示している。

【００１８】そして、この必須項の論理和を演算するこ
とにより論理式２１８に示すような最小論理和形２０８
を得ることができる。

【００１９】最後に、この最小論和形２０９をキューブ
表現の真理値表２１９に変換して論理ネットワーク１６
０１として記憶する（ステップ２０９）。

【００２０】次に、論理ネットワーク１６０１を用い
て、ＬＣＣ（レベライズド・コンパイルド・コード）処
理順序の決定が行われる（ステップ１６０２）。

【００２１】遅延を考慮する必要が無い論理回路では、
その論理回路を構成している各ゲート回路を１回づつ動
作させることによりその論理回路の最終的な結果を得る
ことができる。

【００２２】そして、この各ゲート回路を動作させる順
番を決定するための方法がＬＣＣ解析である。従来は、
このＬＣＣ解析では組み合わせ回路のみから構成された
論理解析にしか適用することができなかった。回路に条
件をつけることにより順序回路にも適用することができ
るような方法が、特願平９−１６５３４１に記載されて
いる。

【００２３】遅延情報作成部１１６では、検証済み論理
回路１０１における論理回路情報からタイミング情報を
抽出する。ここで、静的遅延解析が行われ（ステップ１
２０）、入出力間遅延計算が行われる（ステップ１２
１）。そして、ハッシュ表１１７と遅延データベース１
１８が得られる。

【００２４】ハッシュ表１１７は、入力、出力端子の名
称と値をキーとして遅延データベース１１８を高速に検
索するために設けられたものである。

【００２５】そして最後に、汎用コンパイラによりプロ
グラムコードの最適化が行われ、シミュレーションモデ
ルオブジェクトコード１１５が作成される（ステップ１
６０３）。

【００２６】ここで、この従来の論理シミュレーション
モデルの作成方法では、プログラムコードの最適化の際
に汎用コンパイラは通常のプログラムを解析するのと同
様に独自にプログラム解析を行っていた。

【００２７】例えば、プログラムコードの最適化の例で
は、既にプログラムコード化されたシミュレーションモ
デルに対して最適化コンパイラがプログラムの解析を行
ない、論理演算、変数値のロード／ストアがプログラム
のどこで行われているかの情報を集めた上で、不要なコ
ードを省略している。

【００２８】この従来の論理シミュレーションモデルの
作成方法におけるプログラムコードの最適化を、図１９
を用いて具体的に説明する。

【００２９】ある論理式ＦＦＲ１、ＦＦＲ２をプログラ
ムコードに変換したものがプログラムコード（最適化
前）５１１である。このプログラムコードでは、ステッ
プ１６０２におけるＬＣＣ処理順序決定処理により論理
式ＦＦＲ１を論理式ＦＦＲ２より先に実行することが決
定されている。

【００３０】この汎用コンパイラにより解析において、
“ｒ１”、“ｒ２”から“ｒ”３を求める演算と“ｒ１
１”、“ｒ１２”から“ｒ１３”を求める演算とがとも
に“ｘ１・ｘ２”という演算により行われてるため、後
に処理される演算を省略して“ｒ１３”の代わりに“ｒ
３”を置き換えることにより、プログラムコード５１０
が不要となり演算数を減らすことができる。

【００３１】このようにして、プログラムコード５１１
を汎用コンパイラにより解析し最適化することによりプ
ログラムコード（最適化後）５１２を得ることができ
る。

【００３２】この従来の論理シミュレーションモデルの
作成方法では、既にプログラムコード化されたシミュレ
ーションモデルに対して最適化コンパイラがプログラム
の解析を行ない、論理演算、変数値のロード／ストアが
プログラムのどこで行われているかの情報を集めた上
で、不要なコードを省略している。

【００３３】上記で説明したように、この従来の論理シ
ミュレーションモデルの作成方法では、論理合成による
組み合わせ論理の最適ステップとコンパイラによるプロ
グラムコードの最適化のステップが独立していて、最適
化に必要な情報を個別に得ている。そのため、シミュレ
ーションモデルのプログラムの最適化に多くのメモリと
長い処理時間を必要としていた。

【００３４】

【発明が解決しようとする課題】上述した従来の論理シ
ミュレーションモデルの作成方法では、回路規模が大き
くなると論理シミュレーションモデルのプログラムコー
ドの最適化に多くのメモリと長い処理時間を必要とする
という問題点があった。

【００３５】本発明の目的は、プログラムコードの最適
化を高速に処理することができるとともにその処理に多
くのメモリを必要としない論理シミュレーションモデル
の作成方法を提供することである。

【００３６】

【課題を解決するための手段】上記目的を達成するため
に、本発明の論理シミュレーションモデルの作成方法
は、検証済みの論理回路情報より論理ブロックを抽出
し、該論理ブロックの論理を最適化する論理合成を行う
処理と、最適化された前記論理ブロックをプログラムコ
ードに変換し、該プログラムコードの最適化を行う処理
と、最適化された前記プログラムコードをシミュレーシ
ョンモデルオブジェクトに変換する処理とから構成され
た論理シミュレーションモデルの作成方法において、前
記論理合成の処理の際に生成された前記論理ブロックの
論理表現を表わした論理式の要素である、少なくとも演
算順位と論理関数とを再利用可能要素としてテーブルに
記憶する処理と、前記プログラムコードの最適化を行う
処理の際に前記テーブルに記憶した論理関数を演算順位
順に取り出して前記論理ブロック間に渡って同じ論理関
数の有無を検索する処理と、前記検索結果に従って前記
プログラムコードの最適化処理を行う処理とを有するこ
とを特徴とする。

【００３７】本発明は、論理合成時の際に得られる論理
回路の論理に関する情報を再利用可能要素として保存し
ておき、プログラムコードの最適化を行う際にその再利
用可能要素を用いるようにしたものである。

【００３８】したがって、プログラムコードの最適化の
処理時間を短くすることができるとともに使用するメモ
リ量を削減することができる。

【００３９】また、本発明の実施態様によれば、前記再
利用可能要素は、前記論理式の各入力変数、主項、最小
論理和形、被覆条件である。

【００４０】

【発明の実施の形態】次に、本発明の実施形態について
図面を参照して詳細に説明する。

【００４１】図１は本発明の一実施形態の論理シミュレ
ーションモデルの作成方法を示した図である。図１６、
１７中と同番号は同じ構成要素を示す。

【００４２】本実施形態の論理シミュレーションモデル
の作成方法では、論理合成部１６１９の代わりに論理合
成部１１９により検証済み論理回路１０１を論理設計デ
ータベース１０２を用いて論理合成する処理が行われ
る。、論理合成部１１９は、従来の論理シミュレーショ
ンモデルの作成方法における論理合成部１６１９に対し
て、ＦＦＲ分割の処理（ステップ１０５）においてＦＦ
Ｒブロックネットワーク１０８を取り出すようにし、論
理最適化処理（ステップ１６０７）のかわりに論理最適
化処理（ステップ１０７）を行うものである。ここで、
ＦＦＲブロックネットワーク１０８は、論理回路の接続
情報を元に、ＦＦＲブロックを１つのノードと考えたも
のであり、ＦＦＲブロックの接続関係のみを有していて
ＦＦＲブロック内の論理情報は有していない。

【００４３】次に、ステップ１０７における論理最適化
処理を図２を用いて説明する。

【００４４】この処理において、最小論理和形２０８に
変換されるまでの処理は、従来の論理シミュレーション
モデルの作成方法と同様である。そして、ステップ１０
７における論理最適化処理では、最小論理和形２０８か
ら要素分解を行ない（ステップ２１１）、得られた要素
を真理値表に変換し（ステップ２１２）、再利用可能要
素２２０としてＦＦＲ属性テーブル１１２に記憶する。

【００４５】また、最小論理和形２０８は真理値表に変
換された後にＦＦＲ論理関数テーブル１１１に記憶され
る（ステップ２０９）。

【００４６】また、図１におけるＦＦＲブロックネット
ワーク１０８は、ＬＣＣ解析が行われる（ステップ１０
９）。この、ＬＣＣ解析は、論理回路の接続構造からゲ
ートの演算優先順位を解析し、優先順位の高いものから
各ゲートを一度ずつ演算する演算順位を決定する。この
ＬＣＣ解析は、図３に示されるように、先ずＦＦ段数解
析が行われ（ステップ３０１）、組み合わせ段数解析が
行われる（ステップ３０２）。そして、このＬＣＣ解析
で得られた演算順位はＦＦＲ演算順位テーブル１１０に
記憶される。

【００４７】次に、ＦＦＲ演算順位テーブル１１０、Ｆ
ＦＲ論理関数テーブル１１１、ＦＦＲ属性テーブル１１
２を用いて専用コンパイラによる最適化が行われる（ス
テップ１１３）。このステップ１１３の処理を図４を参
照して詳しく説明する。

【００４８】先ず、ＦＦＲ演算順位テーブル１１０を用
いて各ＦＦＲの演算順位を調べ、一番演算順位の早いも
のを選択する。この際に、同一演算順位のＦＦＲがあれ
ばそれらを同時に選択する。（ステップ４０４）そし
て、その選択した論理関数をＦＦＲ論理関数テーブル１
１１から読み出し、読み出した論理関数の属性をＦＦＲ
属性テーブル１１２から読み出す。

【００４９】そして、プログラムコードを再利用するこ
とによる等価な演算の省略、メモリアクセスを減らすた
めのプログラムコードの再配置等が、属性再利用テーブ
ル４０６を用いて行なわれ、最適化されたプログラムコ
ード４０７が得られる。

【００５０】このステップ４０５におけるプログラムコ
ードの再利用、再配置の処理において、論理最適化の処
理において得られた再利用可能要素２２０を利用するこ
とにより、どのＦＦＲブロックで、どの変数にアクセス
し、どのような論理演算が行われているかを、あらため
てプログラムコードを解析することなく知ることができ
る。そのため、従来の汎用コンパイラによる処理に比べ
て処理時間、メモリ使用量の面で効率的なにプログラム
コードの最適化を行うことができる。

【００５１】最後に、最適化されたプログラムコード４
０７をマシンコードに変換してシミュレーションモデル
オブジェクト１１５を得る処理（ステップ１１４、）、
検証済み論理回路１０１から遅延情報作成部１１６によ
りハッシュ表１１７、遅延データベース１１８を作成
し、静的遅延解析等によって得られた外部端子間の遅延
情報をデータベース化しシミュレーションモデルに付加
する処理は、従来の論理シミュレーションモデルの作成
方法と同様である。

【００５２】次に、ステップ４０５におけるプログラム
コードの最適化の方法について図５を参照して具体的に
説明する。

【００５３】この説明において、最適化前のプログラム
コード５１１として従来の論理シミュレーションモデル
の作成方法の説明において用いた図１９のプログラムコ
ードと同じものを用いる。

【００５４】論理式ＦＦＲ１、２の論理合成の処理の際
に得られた再利用可能要素５１３を保存しておく。ここ
では。再利用可能要素５１３として、変数“ｘ１”、
“ｘ２”、論理式“ｘ１・ｘ２”が保存されている。

【００５５】そして、この再利用可能要素５１３を用い
てプログラムコードの最適化処理を行う。ＦＦＲ１、２
はＬＣＣ処理によりシミュレーション時の演算順位に並
べられているため、図のようにＦＦＲ２にある演算“ｘ
１・ｘ２”はＦＦＲ１で既に実行されており、ＦＦＲ１
での演算結果を流用することによりＦＦＲ２においては
この演算を省略することができる。また、変数“ｘ
１”、“ｘ２”の値についてもＦＦＲ１でレジスタにロ
ードされた値を使用すれば余計なメモリアクセスを抑え
ることができる。

【００５６】このように、省略可能な変数、論理式に関
する情報を最適化コンパイラに渡すことにより最適化コ
ンパイラはプログラムコードをあらためて解析すること
無く不要なコードを削除することができる。

【００５７】次に、各種テーブルの具体的な構成を図６
〜図１１を用いて説明する。

【００５８】図６は、ＦＦＲ演算順位テーブル１１０の
構成を示した図である。

【００５９】ＦＦＲ演算順位テーブル１１０は、演算順
位５０２と、ＦＦＲ数５０３と、ＦＦＲ−ＩＤテーブル
のアドレス５０４とから構成されている。

【００６０】ＦＦＲ−ＩＤテーブルのアドレス５０４
は、それぞれＦＦＲ−ＩＤテーブル５０５に記憶されて
いるＦＦＲ−ＩＤ５０６を、ＦＦＲ数５０３と同じ数だ
け示している。

【００６１】図７は、ＦＦＲ論理関数テーブル１１１の
構成を示した図である。

【００６２】ＦＦＲ論理関数テーブル１１１は、ＦＦＲ
毎の論理式を記憶するためのテーブルであり、ＦＦＲ毎
に設けられている番号であるＦＦＲ−ＩＤからＦＦＲの
中身を検索することができるようになっている。

【００６３】ＦＦＲ論理関数テーブル１１１は、ＦＦＲ
−ＩＤテーブル６０１と、論理式テーブル６０４と、入
力信号線テーブル６１２と、真理値表６１４とから構成
されている。

【００６４】ＦＦＲ−ＩＤテーブル６０１は、ＦＦＲ−
ＩＤ６０２と、論理式テーブル６０４の要素６０５を示
した論理式テーブルのアドレス６０３とから構成されて
いる。

【００６５】論理式テーブルの要素６０５は、それぞれ
入力信号線数６０６と、入力信号線テーブルのアドレス
６０７と、キューブ数６０８と、真理値表へのポインタ
６０９と、入力信号線ＩＤ合計６１０と、出力信号線Ｉ
Ｄ６１１とから構成されている。

【００６６】また、入力信号線テーブルのアドレス６０
７は、入力信号線テーブル６１２における信号線ＩＤ６
１３を入力信号線数６０６と同じ数だけ示している。真
理値表へのポインタ６０９は、真理値表６１４を示して
いる。この真理値表６１４は、キューブ数ビットと入力
信号線数×２ビットの２次元配列により構成されてい
る。

【００６７】図８、図９は、ＦＦＲ属性テーブル１１２
の構成を示した図である。

【００６８】ＦＦＲ属性テーブル１１２は、ＦＦＲ−Ｉ
Ｄテーブル７０１と、属性テーブル７０５と、属性ＩＤ
テーブル７０５と、属性テーブル７０７と、論理式テー
ブル７１２とから構成されている。

【００６９】ＦＦＲ−ＩＤテーブル７０１は、ＦＦＲ−
ＩＤ７０２と、属性ＩＤ数７０３と、属性ＩＤテーブル
７０５に記憶されている属性ＩＤ７０６を属性ＩＤ数７
０３と同じ数だけ示している属性ＩＤテーブルのアドレ
ス７０４とから構成されている。

【００７０】属性テーブル７０７は、属性ＩＤ７０６に
対応してそれぞれ要素７０８を有している。そして、属
性テーブルの要素７０８は、再利用レジスタＩＤ７０９
と、再利用フラグ７１０と、論理式ＩＤ７１１とから構
成されている。

【００７１】論理式テーブル７１２は、論理式ＩＤに対
応してそれぞれ要素７１４を有している。そして、論理
式テーブルの要素７１２は、それぞれ入力信号線数７１
５と、入力信号線テーブルのアドレス７１６と、キュー
ブ数７１７と、真理値表へのポインタ７１８と、入力信
号線ＩＤ合計７１９と、出力信号線ＩＤ７２０とから構
成されている。

【００７２】また、入力信号線テーブルのアドレス７１
６は、入力信号線テーブル７２１における信号線ＩＤ７
２２を入力信号線数７１５と同じ数だけ示している。真
理値表へのポインタ７１８は、真理値表７２３を示して
いる。この真理値表７２３は、キューブ数ビットと入力
信号線数×２ビットの２次元配列により構成されてい
る。

【００７３】図１０、図１１は、属性再利用テーブル４
０６の構成を示した図である。

【００７４】属性再利用テーブル４０６は、属性ＩＤ検
索表８０１と、属性登録順リスト８０５と、属性テーブ
ル８０９と、論理式テーブル８１４とから構成されてい
る。属性ＩＤ検索表８０１は、高速に目的の属性ＩＤを
検索するためのものであり、ハッシュ値が同一の属性Ｉ
Ｄ８０２をハッシュ値毎に登録しておくハッシュ表の構
造となっている。１つのハッシュ値に対して複数の属性
ＩＤ８０２が登録されており、ヌル８０３は登録されて
いる属性ＩＤ８０２がもう無いことを示すためのデータ
である。

【００７５】ここで、ハッシュ値とは、下記の式（２）
で現されるハッシュ関数により求まる値である。

【００７６】 ハッシュ値＝ｈ（キューブ数、入力信号線数、入力信号線ＩＤ合計）・・・（ ２） 属性登録順リスト８０５は、ある程度以上古い属性ＩＤ
８０２を廃棄するために属性ＩＤ８０２を古い順番で並
べたものである。

【００７７】属性テーブル８０９は、属性ＩＤ８０２に
対応してそれぞれ要素８１０を有している。そして、属
性テーブルの要素８１０は、再利用レジスタＩＤ８１１
と、再利用フラグ８１２と、論理式ＩＤ８１３とから構
成されている。

【００７８】論理式テーブル８１４は、論理式ＩＤ８１
３に対応してそれぞれ要素８１５を有している。そし
て、論理式テーブルの要素８１５は、それぞれ入力信号
線数８１７と、入力信号線テーブルのアドレス８１８
と、キューブ数８１９と、真理値表へのポインタ８２０
と、入力信号線ＩＤ合計８２１と、出力信号線ＩＤ８２
２とから構成されている。

【００７９】また、入力信号線テーブルのアドレス８１
８は、入力信号線テーブル８２３における信号線ＩＤ８
２４を入力信号線数８１７と同じ数だけ示している。真
理値表へのポインタ８２０は、真理値表８２５を示して
いる。この真理値表８２５は、キューブ数ビットと入力
信号線数×２ビットの２次元配列により構成されてい
る。

【００８０】次に、図１２のフローチャートを用いて専
用コンパイラによるコード最適化処理（ステップ１１
３）における、ＦＦＲ読み出し（ステップ４０４）、プ
ログラムコード再利用、配置（ステップ４０５）処理を
説明する。

【００８１】先ずＦＦＲ演算順位テーブル１１０の各順
位について読み出す演算順位が残っているかどうかを判
定し（ステップ９０１）、全ての順位を読み出し終わっ
ている場合には全ての処理を終了する。ステップ９０１
において未だ読み出す順位が残っている場合には、ＦＦ
Ｒ演算順位テーブル１１０から１つの順位のＦＦＲを読
み出す（ステップ９０２）。

【００８２】そして、読み出した各ＦＦＲについて未処
理のＦＦＲがあるかどうか判定し、未処理のＦＦＲが無
い場合にはステップ９０１の処理に戻る。ステップ９０
３において未処理のＦＦＲがある場合には、ＦＦＲ論理
関数テーブル１１１から論理関数を読み込み（ステップ
９０４）、ＦＦＲ属性テーブル１１２からその論理関数
の属性を読み込む（ステップ９０５）。そして、ＦＦＲ
をプログラムコードに変換し（ステップ９０６）、期限
切れの属性を属性再利用テーブル４０６から削除する
（ステップ９０７）。そして、最後にＦＦＲの属性を属
性再利用テーブル４０６に登録してステップ９０３の処
理に戻る（ステップ９０８）。

【００８３】次に、図１３のフローチャートを用いて図
１２のフローチャートにおけるＦＦＲをコードに変換す
る処理（ステップ９０６）を説明する。

【００８４】先ず、ＦＦＲ内の各論理式について全ての
論理式を処理し終わっているかどうか判定し（ステップ
１００１）、全ての論理式を処理し終わっていれば全て
の処理を終了する。ステップ１００１において未処理の
論理式が残っている場合にはその論理式が再利用可能か
どうか判定し（ステップ１００２）、再利用が可能であ
ると判定した場合には、論理式の値として再利用レジス
タを流用するコードの出力を行ない（ステップ１００
３）、再利用フラグをオンとしステップ１００１の処理
に戻る（ステップ１００４）。

【００８５】ステップ１００１において論理式が再利用
不可能であると判定した場合には、論理式内の各キュー
ブについて全てのキューブを処理し終わったかどうか判
定する（ステップ１００５）。ステップ１００５におい
て、全てのキューブを処理し終わったと判定した場合に
は、全てのキューブ間の論理和を論理式の値とするコー
ドを出力しステップ１００１の処理に戻る（ステップ１
０１９）。

【００８６】ステップ１００５において、未処理のキュ
ーブが残っていると判定した場合には、キューブが再利
用可能かどうか判定する。ステップ１００６においてキ
ューブが再利用可能であると判定した場合には、キュー
ブの値として再利用レジスタを流用するコードを出力す
る（ステップ１００７）。そして、再利用フラグをオン
し（ステップ１００８）、キューブ間の論理和を演算す
るコードを出力しステップ１００５の処理に戻る（ステ
ップ１０１８）。

【００８７】ステップ１００６においてキューブが再利
用不可能であると判定した場合には、論理式内の各リテ
ラルについて処理が終了したかどうかを判定する（ステ
ップ１００９）。ここで、リテラルとは図１７において
説明した論理式における“Ａ”、“Ｂ”等の入力変数の
ことを示している。ステップ１００９において、全ての
リテラルを処理し終わったと判定した場合には、ステッ
プ１０１８の処理を行う。ステップ１００９において未
処理のリテラルが残っていると判定した場合には、その
リテラルが再利用可能かどうかを判定する（ステップ１
０１０）。

【００８８】ステップ１０１０においてリテラルが再利
用可能であると判定した場合には、リテラルの値として
再利用レジスタを流用するコードを出力し（ステップ１
０１１）、再利用フラグをオンし（ステップ１０１
２）、リテラル間の論理和を演算するコードを出力して
ステップ１００９の処理に戻る（ステップ１０１７）。

【００８９】ステップ１０１０においてリテラルが再利
用不可能であると判定した場合には、リテラルの値をメ
モリからロードするコードを出力する（ステップ１０１
３）。そして、リテラルが負論理かどうかを判定し（ス
テップ１０１４）、負論理である場合にはロードしたリ
テラルの値を反転するコードを出力し（ステップ１０１
５）、再利用フラグをオンした後にステップ１０１７の
処理に戻る（ステップ１０１６）。

【００９０】ステップ１０１４において、リテラルが負
論理ではないと判定した場合にはステップ１０１７の処
理に戻る。

【００９１】次に、図１４のフローチャートを用いて図
１３のフローチャートにおける論理式、キューブ、リテ
ラルが再利用可能かを判定する処理（ステップ１００
２、１００６、１０１０）を説明する。

【００９２】先ず、検索する属性のハッシュ値を計算し
（ステップ１１０１）、ハッシュ表に計算したハッシュ
値が存在するかどうか判定し、存在しないと判定した場
合には全ての処理を終了する（ステップ１１０２）。

【００９３】ステップ１１０２においてハッシュ値が存
在すると判定した場合には、同じハッシュ値を持つ属性
について検証が終了しているかどうかを判定し、全ての
属性を検証し終わっていると判定した場合には全ての処
理を終了する（ステップ１１０３）。

【００９４】ステップ１１０３において未検証の属性が
残っていると判定した場合には、検索している属性と一
致するかどうかを検証し、一致しなければステップ１１
０３の処理に戻る（ステップ１１０４）。

【００９５】ステップ１１０４において一致していると
判定した場合には、再利用レジスタＩＤを読み出し、全
ての処理を終了する（ステップ１１０５）。

【００９６】次に、図１５のフローチャートを用いて図
１２のフローチャートにおけるＦＦＲの属性を登録する
処理（ステップ９０８）を説明する。

【００９７】先ず、ＦＦＲの中の各属性について処理が
終了したかどうかを判定し、全ての属性を処理している
と判定した場合には全ての処理を終了する（ステップ１
２０１）。

【００９８】ステップ１２０１の処理において未処理の
属性が残っていると判定した場合には、再利用フラグが
オンかどうかを判定し、再利用フラグがオフの場合には
ステップ１２０１の処理に戻る（ステップ１２０２）。

【００９９】ステップ１２０２の処理において再利用フ
ラグがオンの場合には、再利用フラグをオフにし（ステ
ップ１２０３）、追加によってテーブルが溢れるかどう
かを判定する（ステップ１２０４）。

【０１００】ステップ１２０４においてテーブルが溢れ
ると判定した場合には、溢れる分のデータを削除し、ス
テップ１２０６の処理に進む（ステップ１２０５）。ス
テップ１２０４においてテーブルが溢れないと判定した
場合には、そのままステップ１２０６の処理に進む。

【０１０１】次に、属性のハッシュ値を計算し（ステッ
プ１２０６）、そのハッシュ値をキーとしてハッシュ表
に属性ＩＤを追加する（ステップ１２１０７）。そし
て、属性テーブルにデータを追加し（ステップ１２０
８）、論理式テーブルにデータを追加しステップ１２０
１の処理に戻る（ステップ１２０９）。

【０１０２】本実施形態の論理シミュレーションモデル
の作成方法は、論理合成における論理最適化において論
理式から抽出した要素を、プログラムコードの最適化に
も使用するようにしたものである。

【０１０３】メモリからレジスタにデータを読み込むに
は、レジスタからデータを読み込むのに比較して長い時
間を必要とする。よって、レジスタからレジスタにデー
タを転送するのに要する時間は、メモリからレジスタに
データを転送するのに要する時間に比べれば短くなる。
よって、レジスタに保持されているデータを用いてプロ
グラムコードの最適化を行う本実施形態の方法を用いれ
ば、メモリからデータを読み込んでプログラムコードの
最適化を行う従来の方法を用いるより処理時間を短くす
ることができる。

【０１０４】また、プログラムコードを解析せずに最適
化処理を行うことができるので使用するメモリ量を減ら
すことができる。

【０１０５】図には示されていないが、本実施形態の論
理シミュレーションモデルの作成方法を実行する装置
は、プログラムを記録した記録媒体を備えている。この
記録媒体は磁気ディスク、半導体メモリまたはその他の
記録媒体であってもよい。

【０１０６】このプログラムは、記録媒体から論理シミ
ュレーションモデルの作成を実行する装置に読み込ま
れ、この装置の動作を制御する。そして、この装置はプ
ログラムの制御により上記で説明した論理シミュレーシ
ョンモデルの作成方法を実行する。

【０１０７】

【発明の効果】以上説明したように、本発明は、論理合
成の論理最適化の過程において得られる要素の情報をプ
ログラムコードの最適化の過程においても用いることに
よりプログラムコードの解析の過程を省略することがで
きるため、論理シミュレーションモデルを作成する過程
における処理速度が速くなるとともにメモリ使用量が少
なくてすむという効果を有する。

【図面の簡単な説明】

【図１】本発明の一実施形態の論理シミュレーションモ
デルの作成方法を説明するためのフローチャートであ
る。

【図２】図１中の論理合成部１１９における２段論理化
（ステップ１０６）、論理最適化（ステップ１０７）を
説明するためのフローチャートである。

【図３】ＬＣＣ解析（ステップ１０９）を説明するため
のフローチャートである。

【図４】専用コンパイラによるプログラムコードの最適
化（ステップ１１３）を説明するためのフローチャート
である。

【図５】専用コンパイラによるプログラムコードの最適
化（ステップ１１３）を具体例を用いて説明した図であ
る。

【図６】ＦＦＲ演算順位テーブル１１０の構成を示した
図である。

【図７】ＦＦＲ論理関数テーブル１１１の構成を示した
図である。

【図８】ＦＦＲ属性テーブル１１２の構成を示した図で
ある。

【図９】ＦＦＲ属性テーブル１１２の構成を示した図で
ある。

【図１０】属性再利用テーブル４０６の構成を示した図
である。

【図１１】属性再利用テーブル４０６の構成を示した図
である。

【図１２】専用コンパイラによるコード最適化処理（ス
テップ１１３）における、ＦＦＲ読み出し（ステップ４
０４）、プログラムコード再利用、配置（ステップ４０
５）処理を説明するためのフローチャートである。

【図１３】図１２のフローチャートにおけるＦＦＲをコ
ードに変換する処理（ステップ９０６）を説明するため
のフローチャートである。

【図１４】図１３のフローチャートにおける論理式、キ
ューブ、リテラルが再利用可能かを判定する処理（ステ
ップ１００２、１００６、１０１０）を説明するための
フローチャートである。

【図１５】図１２のフローチャートにおけるＦＦＲの属
性を登録する処理（ステップ９０８）を説明するための
フローチャートである。

【図１６】従来の論理シミュレーションモデルの作成方
法を説明するためのフローチャートである。

【図１７】図１６中の論理合成部１６１９における２段
論理化（ステップ１０６）、論理最適化（ステップ１６
０７）を説明するためのフローチャートである。

【図１８】論理合成の処理を説明するために用いる具体
的な論理回路の回路図である。

【図１９】汎用コンパイラによるプログラムコードによ
る最適化（ステップ１６０３）を具体例を用いて説明し
た図である。

【符号の説明】

１０１ 検証済み論理回路 １０２ 論理設計データベース １０３〜１０７ ステップ １０８ ＦＦＲブロックネットワーク １０９ ステップ １１０ ＦＦＲ演算順位テーブル １１１ ＦＦＲ論理関数テーブル １１２ ＦＦＲ論理属性テーブル １１３、１１４ ステップ １１５ シミュレーションモデルオブジェクト １１６ 遅延情報作成部 １１７ ハッシュ表 １１８ 遅延データベース １１９ 論理合成部 １２０、１２１ ステップ ２０１ ＦＦＲの論理関数 ２０２ ステップ ２０３ キューブリスト ２０４ ステップ ２０５ 主項表 ２０６ ステップ ２０７ 被覆表 ２０８ 最小論理和形 ２０９ ステップ ２１１、２１２ ステップ ２１５〜２１７ カルノー図 ２１８ 論理式 ２１９ 真理値表 ２２０ 再利用可能要素 ３０１、３０２ ステップ ４０４、４０５ ステップ ４０６ 属性再利用テーブル ４０７ 最適化プログラムコード ５０１ 演算順位 ５０３ ＦＦＲ数 ５０４ ＦＦＲ−ＩＤテーブルのアドレス ５０５ ＦＦＲ−ＩＤテーブル ５０６ ＦＦＲ−ＩＤ ５１０ プログラムコードの一部 ５１１ 最適化前のプログラムコード ５１２ 最適化後のプログラムコード ５１３ 再利用可能要素 ６０１ ＦＦＲ−ＩＤテーブル ６０２ ＦＦＲ−ＩＤ ６０３ 論理式テーブルのアドレス ６０４ 論理式テーブル ６０５ 論理式テーブルの要素 ６０６ 入力信号線数 ６０７ 入力信号線テーブルのアドレス ６０８ キューブ数 ６０９ 真理値表へのポインタ ６１０ 入力信号線ＩＤ合計 ６１１ 出力線ＩＤ ６１２ 入力信号線テーブル ６１３ 信号線ＩＤ ６１４ 真理値表 ７０１ ＦＦＲ−ＩＤテーブル ７０２ ＦＦＲ−ＩＤ ７０３ 属性ＩＤ数 ７０４ 属性ＩＤテーブルのアドレス ７０５ 属性ＩＤテーブル ７０６ 属性ＩＤ ７０７ 属性テーブル ７０８ 属性テーブルの要素 ７０９ 再利用レジスタ ７１０ 再利用フラグ ７１１ 論理式ＩＤ ７１２ 論理式テーブル ７１４ 論理式テーブルの要素 ７１５ 入力信号線数 ７１６ 入力信号線のアドレス ７１７ キューブ数 ７１８ 真理値表へのポインタ ７１９ 入力信号線ＩＤ合計 ７２０ 出力信号線ＩＤ ７２１ 入力信号線テーブル ７２２ 信号線ＩＤ ７２３ 真理値表 ８０１ 属性ＩＤ検索表 ８０２ 属性ＩＤ ８０３ ヌル ８０５ 属性登録順リスト ８０６ 最も新しいデータ ８０８ 最も古いデータ ８０９ 属性テーブル ８１０ 属性テーブルの要素 ８１１ 再利用レジスタＩＤ ８１２ 再利用フラグ ８１３ 論理式ＩＤ ８１４ 論理式テーブル ８１５ 論理信号テーブルの要素 ８１７ 入力信号線 ８１８ 出力信号線テーブルのアドレス ８１９ キューブ数 ８２０ 真理値表へのポインタ ８２１ 入力信号線ＩＤ合計 ８２２ 出力信号線ＩＤ ８２３ 入力信号線テーブル ８２４ 信号線ＩＤ ８２５ 真理値表 ９０１〜９０８ ステップ １００１〜１０１９ ステップ １１０１〜１１０５ ステップ １２０１〜１２０９ ステップ １６０１ 論理ネットワーク １６０２、１６０３ ステップ １６０７ ステップ

Claims (6)

(57)【特許請求の範囲】
1. 【請求項１】 検証済みの論理回路情報より論理ブロッ
   クを抽出し、該論理ブロックの論理を最適化する論理合
   成を行う処理と、 最適化された前記論理ブロックをプログラムコードに変
   換し、該プログラムコードの最適化を行う処理と、 最適化された前記プログラムコードをシミュレーション
   モデルオブジェクトに変換する処理とから構成された論
   理シミュレーションモデルの作成方法において、 前記論理合成の処理の際に生成された前記論理ブロック
   の論理表現を表わした論理式の要素である、少なくとも
   演算順位と論理関数とを再利用可能要素としてテーブル
   に記憶する処理と、 前記プログラムコードの最適化を行う処理の際に前記テ
   ーブルに記憶した論理関数を演算順位順に取り出して前
   記論理ブロック間に渡って同じ論理関数の有無を検索す
   る処理と、 前記検索結果に従って前記プログラムコードの最適化処
   理を行う処理とを有する ことを特徴とする論理シミュレ
   ーションモデルの作成方法。
2. 【請求項２】 前記再利用可能要素は、前記論理式の各
   入力変数、主項、最小論理和形、被覆条件である請求項
   １記載の論理シミュレーションモデルの作成方法。
3. 【請求項３】 検証済みの論理回路情報より論理ブロッ
   クを抽出し、該論理ブロックの論理を最適化する論理合
   成を行う処理と、 前記論理合成の処理の際に生成された前記論理ブロック
   の論理表現を表わした論理式の要素である、少なくとも
   演算順位と論理関数とを再利用可能要素としてテーブル
   に記憶する処理と、 最適化された前記論理ブロックをプログラムコードに変
   換する処理と、 前記テーブルに記憶した論理関数を演算順位順に取り出
   して前記論理ブロック間に渡って同じ論理関数の有無を
   検索する処理と、 前記検索結果に従って前記プログラムコードの最適化処
   理を行う処理と 最適化された前記プログラムコードをシ
   ミュレーションモデルオブジェクトに変換する処理とを
   コンピュータに実行させるためのプログラムを記録した
   記録媒体。
4. 【請求項４】 前記再利用可能要素は、前記論理式の各
   入力変数、主項、最小論理和形、被覆条件である請求項
   ３記載の記録媒体。
5. 【請求項５】 検証済みの論理回路情報より論理ブロッ
   クを抽出し、該論理ブロックの論理を最適化する論理合
   成を行う論理合成手段と、 最適化された前記論理ブロックをプログラムコードに変
   換し、該プログラムコードの最適化を行う最適化手段
   と、 最適化された前記プログラムコードをシミュレーション
   モデルオブジェクトに変換する変換手段とを有する論理
   シミュレーションモデルの作成装置において、 前記論理合成手段は、論理合成を行う際に生成された前
   記論理ブロックの論理表現を表わした論理式の要素を再
   利用可能要素として保存しておき、前記最適化手段は、
   前記プログラムコードの最適化を行う際に前記再利用可
   能要素を用いることを特徴とする論理シミュレーション
   モデルの作成装置。
6. 【請求項６】 前記再利用可能要素は、前記論理式の各
   入力変数、主項、最小論理和形、被覆条件である請求項
   ５記載の論理シミュレーションモデルの作成装置。