JP2000339359A - 論理シミュレーション方法及び装置 - Google Patents
論理シミュレーション方法及び装置Info
- Publication number
- JP2000339359A JP2000339359A JP11149079A JP14907999A JP2000339359A JP 2000339359 A JP2000339359 A JP 2000339359A JP 11149079 A JP11149079 A JP 11149079A JP 14907999 A JP14907999 A JP 14907999A JP 2000339359 A JP2000339359 A JP 2000339359A
- Authority
- JP
- Japan
- Prior art keywords
- model
- logic
- logical
- group
- simulation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【課題】シミュレーション対象であるＬＳＩ回路全体に
対して、シミュレーションをおこなう際に使用するメモ
リ量を削減、シミュレーション時間を短縮する論理シミ
ュレーション装置の提供。 【解決手段】レイアウト結果情報を入力し、セルの接続
関係、セル遅延、タイミング値、リーフセル間の配線遅
延値を抽出しシミュレーションロードモデルを生成する
手段を備えた論理シミュレーション装置であって、前記
リーフセルの接続関係をフリップフロップの入出力単位
でグループに分割し、前記グループ毎に論理モデルを生
成し論理データベースの論理式との比較による最適簡素
化論理を割り出し、複数のセルで構成されていたフリッ
プフロップ間の接続関係を一つの簡素化セルで置き換え
る手段と、簡素化された入出力間の接続関係に合わせて
遅延及びタイミング値を変更する手段と、前記簡素化さ
れた入出力間の接続関係と、変更された遅延及びタイミ
ング情報とから、簡素化されたシミュレーションロード
モデルを生成する手段とを備える。
対して、シミュレーションをおこなう際に使用するメモ
リ量を削減、シミュレーション時間を短縮する論理シミ
ュレーション装置の提供。 【解決手段】レイアウト結果情報を入力し、セルの接続
関係、セル遅延、タイミング値、リーフセル間の配線遅
延値を抽出しシミュレーションロードモデルを生成する
手段を備えた論理シミュレーション装置であって、前記
リーフセルの接続関係をフリップフロップの入出力単位
でグループに分割し、前記グループ毎に論理モデルを生
成し論理データベースの論理式との比較による最適簡素
化論理を割り出し、複数のセルで構成されていたフリッ
プフロップ間の接続関係を一つの簡素化セルで置き換え
る手段と、簡素化された入出力間の接続関係に合わせて
遅延及びタイミング値を変更する手段と、前記簡素化さ
れた入出力間の接続関係と、変更された遅延及びタイミ
ング情報とから、簡素化されたシミュレーションロード
モデルを生成する手段とを備える。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、論理シミュレーシ
ョン技術に関し、特に、論理シミュレーション用に簡素
化シミュレーションロードモデルを生成する方法及び論
理シミュレーション装置に関する。
ョン技術に関し、特に、論理シミュレーション用に簡素
化シミュレーションロードモデルを生成する方法及び論
理シミュレーション装置に関する。
【０００２】
【従来の技術】論理回路シミュレーションにおけるシミ
ュレーションモデル作成方式として、例えば特願平７−
８９２０２号（特開平８−２８７１１３号公報）には、
図４に示すように、縮小対象メモリ抽出部４０１と、縮
小モデル作成部４０２と、縮小対象外モデル化部４０３
と、モデル結合部４０４とを備えて構成されている。こ
の論理シミュレータにおいて、メモリ情報ファイル（縮
小情報ファイル）４０５と回路情報ファイル４０６の内
容により、縮小対象メモリ抽出部４０１は、シミュレー
ション対象の回路中より縮小対象のメモリ回路素子を抽
出し、この結果より、縮小モデル作成部４０２は、ライ
ブラリファイル４０７の内容を参照し、対応するライブ
ラリを用いて、縮小対象のメモリ回路素子をシミュレー
ションのためにモデル化する。
ュレーションモデル作成方式として、例えば特願平７−
８９２０２号（特開平８−２８７１１３号公報）には、
図４に示すように、縮小対象メモリ抽出部４０１と、縮
小モデル作成部４０２と、縮小対象外モデル化部４０３
と、モデル結合部４０４とを備えて構成されている。こ
の論理シミュレータにおいて、メモリ情報ファイル（縮
小情報ファイル）４０５と回路情報ファイル４０６の内
容により、縮小対象メモリ抽出部４０１は、シミュレー
ション対象の回路中より縮小対象のメモリ回路素子を抽
出し、この結果より、縮小モデル作成部４０２は、ライ
ブラリファイル４０７の内容を参照し、対応するライブ
ラリを用いて、縮小対象のメモリ回路素子をシミュレー
ションのためにモデル化する。
【０００３】縮小対象外モデル化部４０３は、縮小対象
メモリ抽出部４０１から渡されたメモリ回路素子の情報
を全てブラックボックスとしてモデル化し、縮小対象で
あるメモリ回路以外の回路要素をそのままの形でシミュ
レーション用にモデル化し、モデル結合部４０４にて縮
小モデルと縮小対象外モデルを結合してシミュレーショ
ンモデル４０８を生成する。
メモリ抽出部４０１から渡されたメモリ回路素子の情報
を全てブラックボックスとしてモデル化し、縮小対象で
あるメモリ回路以外の回路要素をそのままの形でシミュ
レーション用にモデル化し、モデル結合部４０４にて縮
小モデルと縮小対象外モデルを結合してシミュレーショ
ンモデル４０８を生成する。
【０００４】
【発明が解決しようとする課題】しかしながら、上記し
た従来の論理シミュレータは下記記載の問題点を有して
いる。
た従来の論理シミュレータは下記記載の問題点を有して
いる。
【０００５】第１の問題点は、シミュレーション対象で
あるＬＳＩ回路全体に対して、論理シミュレーションを
実行する際に使用するメモリ量の削減、シミュレーショ
ン時間の短縮に寄与する範囲が限定されてしまうという
ことである。
あるＬＳＩ回路全体に対して、論理シミュレーションを
実行する際に使用するメモリ量の削減、シミュレーショ
ン時間の短縮に寄与する範囲が限定されてしまうという
ことである。
【０００６】その理由は、簡素化する対象をメモリ回路
という特定回路要素に限定しているためである。
という特定回路要素に限定しているためである。
【０００７】第２の問題点は、レイアウト後の結果とし
て得られる、実配線、実配置結果を反映させた論理シミ
ュレーションに適用することが出来ないということであ
る。
て得られる、実配線、実配置結果を反映させた論理シミ
ュレーションに適用することが出来ないということであ
る。
【０００８】その理由は、簡素化する対象を論理モデル
に限定しているためである。
に限定しているためである。
【０００９】なお、順序素子と端子間の論理、タイミン
グのモデルを作成する方法として、例えば特許２８５３
６４９号には、最適化前の回路の部分回路の遅延を解析
してデータベース化しておき、論理的に最適化されたモ
デルに対してシミュレーション時に、イベント伝搬に伴
った遅延の検索、加算を行うことにより、外部入力端
子、外部出力端子の組合せ間に存在する複数の信号伝搬
経路毎に正しい遅延時間を与えることを可能とし、遅延
時間を高精度なシミュレーションモデルを作成可能とす
る方法が開示されており、これは、順序素子と外部端子
間の論理、タイミングをモデル化するものである。
グのモデルを作成する方法として、例えば特許２８５３
６４９号には、最適化前の回路の部分回路の遅延を解析
してデータベース化しておき、論理的に最適化されたモ
デルに対してシミュレーション時に、イベント伝搬に伴
った遅延の検索、加算を行うことにより、外部入力端
子、外部出力端子の組合せ間に存在する複数の信号伝搬
経路毎に正しい遅延時間を与えることを可能とし、遅延
時間を高精度なシミュレーションモデルを作成可能とす
る方法が開示されており、これは、順序素子と外部端子
間の論理、タイミングをモデル化するものである。
【００１０】したがって本発明は、上記問題点に鑑みて
なされたものであって、その目的は、シミュレーション
対象であるＬＳＩ回路全体に対して論理シミュレーショ
ンを実行する際に使用するメモリ量を削減し、シミュレ
ーション時間を短縮する方法及び装置を提供することに
ある。
なされたものであって、その目的は、シミュレーション
対象であるＬＳＩ回路全体に対して論理シミュレーショ
ンを実行する際に使用するメモリ量を削減し、シミュレ
ーション時間を短縮する方法及び装置を提供することに
ある。
【００１１】本発明の他の目的は、レイアウト後の実配
線、実配置結果から得られる遅延情報を簡素化モデルに
合わせて簡素化する方法及び装置を提供することにあ
る。これ以外の本発明の目的、特徴等は以下の説明から
直ちに明らかとされるであろう。
線、実配置結果から得られる遅延情報を簡素化モデルに
合わせて簡素化する方法及び装置を提供することにあ
る。これ以外の本発明の目的、特徴等は以下の説明から
直ちに明らかとされるであろう。
【００１２】
【課題を解決するための手段】前記目的を達成する本発
明は、レイアウト結果情報を入力し、セルの接続関係、
セル遅延、タイミング値、リーフセル間の配線遅延値を
抽出し、シミュレーションロードモデルを生成する手段
と、前記シミュレーションロードモデル及びテストパタ
ンを入力として論理シミュレーションを実行する論理シ
ミュレータであって、前記リーフセルの接続関係をフリ
ップフロップの入出力単位でグループに分割し、前記グ
ループ毎に論理モデルを生成し論理データベースの論理
式との比較による最適簡素化論理を割り出し、複数のセ
ルで構成されていたフリップフロップ間の接続関係を一
つの簡素化セルで置き換える手段と、簡素化された入出
力間の接続関係に合わせ簡素化された入出力間の接続関
係に合わせて遅延及びタイミング値を変更する手段と、
前記簡素化された入出力間の接続関係と、変更された遅
延及びタイミング情報とから、簡素化されたシミュレー
ションロードモデルを生成する手段と、を備える。
明は、レイアウト結果情報を入力し、セルの接続関係、
セル遅延、タイミング値、リーフセル間の配線遅延値を
抽出し、シミュレーションロードモデルを生成する手段
と、前記シミュレーションロードモデル及びテストパタ
ンを入力として論理シミュレーションを実行する論理シ
ミュレータであって、前記リーフセルの接続関係をフリ
ップフロップの入出力単位でグループに分割し、前記グ
ループ毎に論理モデルを生成し論理データベースの論理
式との比較による最適簡素化論理を割り出し、複数のセ
ルで構成されていたフリップフロップ間の接続関係を一
つの簡素化セルで置き換える手段と、簡素化された入出
力間の接続関係に合わせ簡素化された入出力間の接続関
係に合わせて遅延及びタイミング値を変更する手段と、
前記簡素化された入出力間の接続関係と、変更された遅
延及びタイミング情報とから、簡素化されたシミュレー
ションロードモデルを生成する手段と、を備える。
【００１３】
【発明の実施の形態】本発明の実施の形態の形態につい
て説明する。本発明は、レイアウト結果情報に基づき、
フリップフロップ間でグループ化された論理グループに
対して、論理、遅延、タイミング情報を簡素化した一つ
のシミュレーションモデルを生成するものであり。より
詳細には、レイアウト結果情報を入力しフリップフロッ
プ間の入出力単位でグループに分割し、前記フリップフ
ロップ間のグループ毎に論理式を導出し該論理式を最適
化前の論理式とを比較して最適化論理式を検索し、最適
化論理式に対する簡素化シミュレーションモデルを前記
グループの最適な論理モデルとして出力する手段（１０
５）を備え、複数の論理回路で構成されていたフリップ
フロップ間のグループに属する複数のセル接続関係を一
つの簡素化モデルで置き換える。そして前記フリップフ
ロップ間のタイミングデータを生成し、前記フリップフ
ロップ間のグループの配線経路を導出するとともに、各
配線経路の遅延データを生成する手段（１０２）と、前
記フリップフロップ間のグループの前記論理モデルと、
前記遅延データ及びタイミングデータとから、簡素化さ
れたシミュレーションロードモデルを生成する手段（１
０３）と、生成された前記簡素化シミュレーションロー
ドモデルを入力し論理シミュレーションを行う手段（１
０４）とを備える。
て説明する。本発明は、レイアウト結果情報に基づき、
フリップフロップ間でグループ化された論理グループに
対して、論理、遅延、タイミング情報を簡素化した一つ
のシミュレーションモデルを生成するものであり。より
詳細には、レイアウト結果情報を入力しフリップフロッ
プ間の入出力単位でグループに分割し、前記フリップフ
ロップ間のグループ毎に論理式を導出し該論理式を最適
化前の論理式とを比較して最適化論理式を検索し、最適
化論理式に対する簡素化シミュレーションモデルを前記
グループの最適な論理モデルとして出力する手段（１０
５）を備え、複数の論理回路で構成されていたフリップ
フロップ間のグループに属する複数のセル接続関係を一
つの簡素化モデルで置き換える。そして前記フリップフ
ロップ間のタイミングデータを生成し、前記フリップフ
ロップ間のグループの配線経路を導出するとともに、各
配線経路の遅延データを生成する手段（１０２）と、前
記フリップフロップ間のグループの前記論理モデルと、
前記遅延データ及びタイミングデータとから、簡素化さ
れたシミュレーションロードモデルを生成する手段（１
０３）と、生成された前記簡素化シミュレーションロー
ドモデルを入力し論理シミュレーションを行う手段（１
０４）とを備える。
【００１４】また本発明は、（ａ）記憶手段からレイア
ウト結果情報を入力し、配置、配線処理後のネットリス
ト情報に基づき、フリップフロップ出力毎の論理グルー
プに分割するステップと、（ｂ）出力側のフリップフロ
ップ側から入力側フリップフロップに論理グループ毎の
論理式を割り出し、論理グループに対する論理モデルを
生成して記憶手段に出力するステップと、（ｃ）最適化
前の論理式と前記作成された論理モデルとを比較して、
最適化論理式を検索し、最適化論理式に対応する簡素化
シミュレーションモデルを論理グループの論理最適モデ
ルとして記憶手段に出力するステップと、（ｄ）論理の
最適化を行うステップと、（ｅ）最適化された論理をデ
ータベースに登録するステップと、（ｆ）論理シミュレ
ーションモデルを作成して記憶手段に出力するステップ
と、（ｇ）入力側フリップフロップのタイミングデータ
を抽出して記憶手段に出力するステップと、（ｈ）抽出
されたタイミングデータから前記論理グループの入出力
間のタイミングデータを生成して記憶手段に出力するス
テップと、（ｉ）前記論理グループ内のセルの接続関係
を出力側フリップフロップから入力フリップフロップま
でトレースし配線経路の割り出しを行うステップと、
（ｊ）前記各配線経路において各論理の遷移毎に、各リ
ーフセル内部の端子間の遅延時間と前記レイアウト結果
情報から得られる配線遅延値との総和により経路遅延を
算出し遅延データとして記憶手段に出力するステップ
と、（ｋ）前記記憶手段に格納されている前記論理シミ
ュレーションモデル、タイミングデータ、遅延データを
入力して簡素化シミュレーションロードモデルを生成す
るステップと、を備え、論理シミュレータは、生成され
た簡素化シミュレーションロードモデルに基づき論理シ
ミュレーションを実行する。本発明において、前記
（ａ）乃至（ｋ）の各ステップにおける処理は、論理シ
ミュレータが実行されるシステムのコンピュータ上で実
行されるプログラムによって実行される。この場合、該
プログラムを記録したコンピュータで読み出し可能な記
録媒体から、読み出し装置を介してコンピュータに該プ
ログラムを読み出し実行することで、本発明を実施する
ことができる。
ウト結果情報を入力し、配置、配線処理後のネットリス
ト情報に基づき、フリップフロップ出力毎の論理グルー
プに分割するステップと、（ｂ）出力側のフリップフロ
ップ側から入力側フリップフロップに論理グループ毎の
論理式を割り出し、論理グループに対する論理モデルを
生成して記憶手段に出力するステップと、（ｃ）最適化
前の論理式と前記作成された論理モデルとを比較して、
最適化論理式を検索し、最適化論理式に対応する簡素化
シミュレーションモデルを論理グループの論理最適モデ
ルとして記憶手段に出力するステップと、（ｄ）論理の
最適化を行うステップと、（ｅ）最適化された論理をデ
ータベースに登録するステップと、（ｆ）論理シミュレ
ーションモデルを作成して記憶手段に出力するステップ
と、（ｇ）入力側フリップフロップのタイミングデータ
を抽出して記憶手段に出力するステップと、（ｈ）抽出
されたタイミングデータから前記論理グループの入出力
間のタイミングデータを生成して記憶手段に出力するス
テップと、（ｉ）前記論理グループ内のセルの接続関係
を出力側フリップフロップから入力フリップフロップま
でトレースし配線経路の割り出しを行うステップと、
（ｊ）前記各配線経路において各論理の遷移毎に、各リ
ーフセル内部の端子間の遅延時間と前記レイアウト結果
情報から得られる配線遅延値との総和により経路遅延を
算出し遅延データとして記憶手段に出力するステップ
と、（ｋ）前記記憶手段に格納されている前記論理シミ
ュレーションモデル、タイミングデータ、遅延データを
入力して簡素化シミュレーションロードモデルを生成す
るステップと、を備え、論理シミュレータは、生成され
た簡素化シミュレーションロードモデルに基づき論理シ
ミュレーションを実行する。本発明において、前記
（ａ）乃至（ｋ）の各ステップにおける処理は、論理シ
ミュレータが実行されるシステムのコンピュータ上で実
行されるプログラムによって実行される。この場合、該
プログラムを記録したコンピュータで読み出し可能な記
録媒体から、読み出し装置を介してコンピュータに該プ
ログラムを読み出し実行することで、本発明を実施する
ことができる。
【００１５】
【実施例】次に本発明の実施例について図面を参照して
詳細に説明する。図１は、本発明の一の実施例の構成を
示す図である。
詳細に説明する。図１は、本発明の一の実施例の構成を
示す図である。
【００１６】図１を参照すると、本発明の一実施例は、
簡素化論理モデル生成手段１０１と、遅延・タイミング
変更手段１０２と、簡素化シミュレーションロードモデ
ル生成手段１０３と、論理シミュレーション手段１０４
と、を備えている。図１において、１０５はレイアウト
結果データ、１０６は最適論理モデルが登録された論理
データベース、１０７は回路全体を簡素化モデルで構成
し直したシミュレーションロードモデル、及び、一部階
層を簡素化モデルで構成し直したシミュレーションロー
ドモデルを含むファイルである。
簡素化論理モデル生成手段１０１と、遅延・タイミング
変更手段１０２と、簡素化シミュレーションロードモデ
ル生成手段１０３と、論理シミュレーション手段１０４
と、を備えている。図１において、１０５はレイアウト
結果データ、１０６は最適論理モデルが登録された論理
データベース、１０７は回路全体を簡素化モデルで構成
し直したシミュレーションロードモデル、及び、一部階
層を簡素化モデルで構成し直したシミュレーションロー
ドモデルを含むファイルである。
【００１７】図２は、本発明の一実施例の詳細な構成を
示す図である。図２を参照すると、簡素化論理モデル生
成手段１０１は、順序回路であるフリップフロップ（Ｆ
Ｆ）出力毎の論理グループに分割するＦＦ出力毎の分割
部２０１と、出力側ＦＦ側から入力側ＦＦの方向に論理
回路を論理式化して論理グループ毎の論理式を割り出
し、論理グループに対する論理モデルを生成するＦＦ出
力毎の論理割り出し部２０２と、最適化前の論理式と作
成された論理モデルとをパタン比較して、最適化論理式
を検索し、最適化論理式に対応する簡素化シミュレーシ
ョンモデルを論理グループの論理最適モデル２１６とし
て出力する論理比較・最適論理決定部２０３と、判定部
２０４と、論理の最適化を行う論理最適化部２０５と、
最適化された論理をデータベースに登録するデータベー
ス登録部２０６と、論理シミュレーションモデル生成部
２０７とを備える。
示す図である。図２を参照すると、簡素化論理モデル生
成手段１０１は、順序回路であるフリップフロップ（Ｆ
Ｆ）出力毎の論理グループに分割するＦＦ出力毎の分割
部２０１と、出力側ＦＦ側から入力側ＦＦの方向に論理
回路を論理式化して論理グループ毎の論理式を割り出
し、論理グループに対する論理モデルを生成するＦＦ出
力毎の論理割り出し部２０２と、最適化前の論理式と作
成された論理モデルとをパタン比較して、最適化論理式
を検索し、最適化論理式に対応する簡素化シミュレーシ
ョンモデルを論理グループの論理最適モデル２１６とし
て出力する論理比較・最適論理決定部２０３と、判定部
２０４と、論理の最適化を行う論理最適化部２０５と、
最適化された論理をデータベースに登録するデータベー
ス登録部２０６と、論理シミュレーションモデル生成部
２０７とを備える。
【００１８】遅延タイミング変更手段１０２は、入力側
フリップフロップ（ＦＦ）のタイミングデータ抽出部２
０８と、論理グループタイミングデータ決定部２０９
と、論理グループ単位接続経路割り出し部２１０と、入
出力ＦＦ間全遷移遅延割り出し部２１１とを備えてい
る。
フリップフロップ（ＦＦ）のタイミングデータ抽出部２
０８と、論理グループタイミングデータ決定部２０９
と、論理グループ単位接続経路割り出し部２１０と、入
出力ＦＦ間全遷移遅延割り出し部２１１とを備えてい
る。
【００１９】簡素化シミュレーションロードモデル生成
手段１０３は、簡素化シミュレーションロードモデル生
成部２１２を備え、論理シミュレーション手段１０４
は、論理シミュレーション実行部２１３を備えている。
手段１０３は、簡素化シミュレーションロードモデル生
成部２１２を備え、論理シミュレーション手段１０４
は、論理シミュレーション実行部２１３を備えている。
【００２０】図３は、本発明の一実施例を説明するため
の回路を示す図であり、レイアウト処理後の回路接続情
報の一例を示す図である。次に図２及び図３を参照し
て、本発明の一実施例の動作について説明する。
の回路を示す図であり、レイアウト処理後の回路接続情
報の一例を示す図である。次に図２及び図３を参照し
て、本発明の一実施例の動作について説明する。
【００２１】まず、レイアウト結果１０５から出力側Ｆ
Ｆ毎の論理グループ分割部２０１により出力側ＦＦ毎の
論理グループを抜き出してグループ化する。図３に示す
例では、出力側ＦＦ（Ｃ１）に接続する論理グループを
抜き出しグループ化してこれをＣ１とする。
Ｆ毎の論理グループ分割部２０１により出力側ＦＦ毎の
論理グループを抜き出してグループ化する。図３に示す
例では、出力側ＦＦ（Ｃ１）に接続する論理グループを
抜き出しグループ化してこれをＣ１とする。
【００２２】論理割り出し部２０２は、出力側ＦＦ（Ｃ
４）と入力側ＦＦ（Ｃ２、Ｃ３）間の論理を、出力側Ｆ
Ｆ（Ｃ４）側から入力側ＦＦ（Ｃ２、Ｃ３）の方向に論
理式化し、論理グループ毎の論理式を割り出し、論理グ
ループ（Ｃ１）に対する論理モデル２１４を生成する。
４）と入力側ＦＦ（Ｃ２、Ｃ３）間の論理を、出力側Ｆ
Ｆ（Ｃ４）側から入力側ＦＦ（Ｃ２、Ｃ３）の方向に論
理式化し、論理グループ毎の論理式を割り出し、論理グ
ループ（Ｃ１）に対する論理モデル２１４を生成する。
【００２３】論理比較・最適論理決定部２０３は、ライ
ブラリとして登録されている最適化前の複数の論理式２
１５と論理モデル２１４とをパタン比較して、最適化論
理式を検索し、合致した最適化論理式に対応する簡素化
シミュレーションモデルをグループ（Ｃ１）の論理最適
モデル２１６として出力する。
ブラリとして登録されている最適化前の複数の論理式２
１５と論理モデル２１４とをパタン比較して、最適化論
理式を検索し、合致した最適化論理式に対応する簡素化
シミュレーションモデルをグループ（Ｃ１）の論理最適
モデル２１６として出力する。
【００２４】判定部２０４では、対象回路全てのグルー
プに対して、論理最適モデル２１６が出力されているか
否かを判定し、判定部２０４で、他の未処理の論理グル
ープが存在すると判定された場合には、残りの論理グル
ープ（図３のＣ５）に対して、論理最適部２０５で論理
最適化を実行して論理最適モデル２１７を出力する。
プに対して、論理最適モデル２１６が出力されているか
否かを判定し、判定部２０４で、他の未処理の論理グル
ープが存在すると判定された場合には、残りの論理グル
ープ（図３のＣ５）に対して、論理最適部２０５で論理
最適化を実行して論理最適モデル２１７を出力する。
【００２５】論理最適部２０５で出力された論理最適モ
デル２１７は、データベース登録部２０６によって新た
な最適論理式として、データベース２１５に登録され
る。
デル２１７は、データベース登録部２０６によって新た
な最適論理式として、データベース２１５に登録され
る。
【００２６】判定部２０４にて、全ての論理グループに
対して論理最適モデルの出力処理が終了していると判定
された場合には、簡素化論理モデル生成手段１０１の処
理が終了する。
対して論理最適モデルの出力処理が終了していると判定
された場合には、簡素化論理モデル生成手段１０１の処
理が終了する。
【００２７】次に入力側ＦＦタイミングデータ抽出部２
０８において、入力側ＦＦ（図３のＣ２）と入力側ＦＦ
（図３のＣ３）のタイミングデータが抽出される。
０８において、入力側ＦＦ（図３のＣ２）と入力側ＦＦ
（図３のＣ３）のタイミングデータが抽出される。
【００２８】グループタイミングデータ決定部２０９
は、抽出されたタイミングデータからグループの入出力
間タイミングデータ２１９が生成される。
は、抽出されたタイミングデータからグループの入出力
間タイミングデータ２１９が生成される。
【００２９】次に、グル―プ単位接続経路割り出し部２
１０において、グループ内のセルの接続関係を出力側Ｆ
Ｆ（Ｃ４）から入ＦＦ（Ｃ２、Ｃ３）までトレースして
いき、配線経路の割り出しを行う。
１０において、グループ内のセルの接続関係を出力側Ｆ
Ｆ（Ｃ４）から入ＦＦ（Ｃ２、Ｃ３）までトレースして
いき、配線経路の割り出しを行う。
【００３０】入出力ＦＦ間各遷移遅延割り出し部２１１
で、各配線経路において各論理の遷移毎に、各リーフセ
ル内部の端子間の遅延時間と、レイアウト結果から得ら
れる配線遅延値との総和により経路遅延が算出され、算
出結果が、遅延データ２２０として出力される。
で、各配線経路において各論理の遷移毎に、各リーフセ
ル内部の端子間の遅延時間と、レイアウト結果から得ら
れる配線遅延値との総和により経路遅延が算出され、算
出結果が、遅延データ２２０として出力される。
【００３１】次に、簡素化シミュレーションモデル生成
部２２１において、論理シミュレーションモデル２１
８、タイミングデータ２１９、遅延データ２２０から簡
素化シミュレーションロードモデル２２１を生成する。
部２２１において、論理シミュレーションモデル２１
８、タイミングデータ２１９、遅延データ２２０から簡
素化シミュレーションロードモデル２２１を生成する。
【００３２】次に、論理シミュレーション実行部２１３
において、簡素化シミュレーションロードモデル２２１
を入力とした論理シミュレーションを行う。
において、簡素化シミュレーションロードモデル２２１
を入力とした論理シミュレーションを行う。
【００３３】本発明の他の実施例として、指定された回
路全体の一部に対し論理シミュレーションモデル２１
８、タイミングデータ２１９、遅延データ２２０を生成
するようにしてもよい。
路全体の一部に対し論理シミュレーションモデル２１
８、タイミングデータ２１９、遅延データ２２０を生成
するようにしてもよい。
【００３４】
【発明の効果】以上説明したように、本発明によれば下
記記載の効果を奏する。
記記載の効果を奏する。
【００３５】本発明の第１の効果は、シミュレーション
対象であるＬＳＩ回路全体に対して、論理シミュレーシ
ョンを実行する際に使用するメモリ量の削減、シミュレ
ーション時間を短縮することができる、ということであ
る。
対象であるＬＳＩ回路全体に対して、論理シミュレーシ
ョンを実行する際に使用するメモリ量の削減、シミュレ
ーション時間を短縮することができる、ということであ
る。
【００３６】その理由は、シミュレーション対象である
ＬＳＩ回路全体に対して、複数のセルで構成されていた
グループ内の論理回路を一つの簡素化セルで構成するこ
とにより、論理シミュレーションを実行時のイベント数
を削減することができるためである。
ＬＳＩ回路全体に対して、複数のセルで構成されていた
グループ内の論理回路を一つの簡素化セルで構成するこ
とにより、論理シミュレーションを実行時のイベント数
を削減することができるためである。
【００３７】本発明の第２の効果は、レイアウト後の実
配線、実配置結果から得られる遅延情報を簡素化モデル
に合わせて簡素化することが、できる、ということであ
る。
配線、実配置結果から得られる遅延情報を簡素化モデル
に合わせて簡素化することが、できる、ということであ
る。
【００３８】その理由は、本発明においては、入力デー
タとしてレイアウト後の配置、配線結果のネットリスト
を利用しているためである。
タとしてレイアウト後の配置、配線結果のネットリスト
を利用しているためである。
【図１】本発明の一実施例の構成を示すブロック図であ
る。
る。
【図２】本発明の一実施例の詳細な構成及び動作を説明
するための図である。
するための図である。
【図３】本発明の一実施例が適用される回路の一例を示
す図である。
す図である。
【図４】従来のシミュレーションモデル作成方式の構成
を示す図である。
を示す図である。
１０１ 簡素化論理モデル生成手段 １０２ 遅延・タイミング変更手段 １０３ 簡素化シミュレーションロードモデル生成手段 １０４ 論理シミュレーション手段 １０５ 入力レイアウト結果 １０６ 論理データベース １０７ シミュレーションロードモデル ２０１ ＦＦ出力毎の論理グループ分割部 ２０２ ＦＦ出力毎の論理割り出し部 ２０３ 論理比較、最適論理決定部 ２０４ 判定部 ２０５ 論理最適化部 ２０６ データベース登録部 ２０７ 論理シミュレーションモデル生成部 ２０８ 入力側ＦＦのタイミングデータ抽出部 ２０９ 論理グループタイミングデータ決定部 ２１０ 論理グループ単位接続経路割り出し部 ２１１ 入出力ＦＦ間全遷移遅延割り出し部 ２１２ 簡素化シミュレーションロードモデル生成部 ２１３ 論理シミュレーション実行部 ２１４ 論理モデル ２１５ 論理データベース ２１６ 論理最適モデル ２１７ 論理最適モデル ２１８ 論理シミュレーションモデル ２１９ タイミングデータ ２２０ 遅延データ ２２１ 簡素化シミュレーションロードモジュール Ｃ１ 論理グループ Ｃ２ 入力側ＦＦ Ｃ３ 入力側ＦＦ Ｃ４ 出力側ＦＦ Ｃ５ 論理グループ ４０１ 縮小対象メモリ抽出部 ４０２ 縮小モデル作成部 ４０３ 縮小対象外モデル化部 ４０４ モデル結合部 ４０５ メモリ情報ファイル ４０６ 回路情報ファイル ４０７ ライブラリファイル ４０８ メモリ縮小回路モデル
Claims (6)
- 【請求項１】レイアウト結果情報を入力し、配置、及び
配線処理後のネットリスト情報に基づき、順序素子間の
入出力単位に回路をグループに分割する手段と、 前記順序素子間のグループに属する回路群の論理式を導
出し該論理式を最適化前の論理式とを比較して最適化論
理式を検索し、該最適化論理式に対する簡素化シミュレ
ーションモデルを前記グループに属する回路群に対する
最適な論理モデルとして出力する手段と、 を備え、 順序素子間のグループに属する回路群の接続関係を一つ
の簡素化モデルで置き換え、 前記順序素子間のグループのタイミングデータを生成す
る手段と、 前記順序素子間のグループの配線経路を導出するととも
に各配線経路の遅延データを生成する手段と、 前記順序素子間のグループの簡素化されたモデルの論理
式と、前記遅延データ及びタイミングデータとから、論
理構成、遅延、タイミングについて簡素化されたシミュ
レーションロードモデルを生成する手段と、 を含むことを特徴とする論理シミュレーション装置。 - 【請求項２】レイアウト結果情報を入力し、セルの接続
関係、セル遅延、タイミング値、リーフセル間の配線遅
延値を抽出し、シミュレーションロードモデルを生成す
る手段を備え、前記シミュレーションロードモデル及び
テストパタンを入力として論理シミュレーションを実行
する論理シミュレーション装置であって、 前記リーフセルの接続関係をフリップフロップの入出力
単位でグループに分割し、前記グループ毎に論理モデル
を生成し論理データベースの論理式との比較による最適
簡素化論理を割り出し、複数のセルで構成されていたフ
リップフロップ間の接続関係を一つの簡素化セルで置き
換える手段と、 簡素化されたセルの入出力間の接続関係に合わせて遅延
及びタイミング値を変更する手段と、 前記簡素化されたセルの入出力間の接続関係と、変更さ
れた遅延及びタイミング情報とから、簡素化されたシミ
ュレーションロードモデルを生成する手段とを備えたこ
とを特徴とする論理シミュレーション装置。 - 【請求項３】指定された一部回路に対して、簡素化され
たシミュレーションロードモデルを生成する手段を備え
たことを特徴とする請求項１又は２記載の論理シミュレ
ーション装置。 - 【請求項４】（ａ）レイアウト結果情報を入力し、配
置、配線処理後のネットリスト情報から、フリップフロ
ップ出力毎のグループに分割する手段と、 （ｂ）出力側のフリップフロップ側から入力側フリップ
フロップにグループ毎の論理式を割り出し、該グループ
に対する論理モデルを生成する手段と、 （ｃ）最適化前の論理式と前記作成された論理モデルと
を比較して、最適化論理式を検索し、最適化論理式に対
応する簡素化シミュレーションモデルを前記グループの
論理最適モデルとして出力する手段と、 （ｄ）論理の最適化を行う手段と、 （ｅ）最適化された論理をデータベースに登録する手段
と、 （ｆ）論理シミュレーションモデルを作成する手段と、 （ｇ）入力側フリップフロップのタイミングデータを抽
出する手段と、 （ｈ）抽出されたタイミングデータから前記グループの
入出力間のタイミングデータを生成する手段と、 （ｉ）前記グループ内のセルの接続関係を出力側フリッ
プフロップから入力フリップフロップまでトレースし配
線経路の割り出しを行う手段と、 （ｊ）前記各配線経路において各論理の遷移毎に、各リ
ーフセル内部の端子間の遅延時間と前記レイアウト結果
情報から得られる配線遅延値との総和により経路遅延を
算出し遅延データとして出力する手段と、 （ｋ）前記論理シミュレーションモデル、タイミングデ
ータ、遅延データから簡素化シミュレーションロードモ
デルを生成する手段と、 （ｌ）前記簡素化シミュレーションロードモデルを入力
し論理シミュレーションを行う手段と、を備えたことを
特徴とする論理シミュレーション装置。 - 【請求項５】（ａ）記憶手段からレイアウト結果情報を
読み出し、配置、配線処理後のネットリスト情報に基づ
き、フリップフロップ出力毎のグループに分割するステ
ップと、 （ｂ）出力側のフリップフロップから入力側フリップフ
ロップに向ってグループ毎の論理式を割り出し、該グル
ープに対する論理モデルを生成して記憶手段に出力する
ステップと、 （ｃ）データベースに格納されている最適化前の論理式
と前記作成された論理モデルとを比較して、最適化論理
式を検索し、最適化論理式に対応する簡素化シミュレー
ションモデルを前記グループの論理最適モデルとして記
憶手段に出力するステップと、 （ｄ）論理の最適化を行うステップと、 （ｅ）最適化された論理を前記データベースに登録する
ステップと、 （ｆ）論理シミュレーションモデルを作成して記憶手段
に出力するステップと、 （ｇ）入力側フリップフロップのタイミングデータを抽
出して記憶手段に出力するステップと、 （ｈ）抽出されたタイミングデータから前記グループの
入出力間のタイミングデータを生成して記憶手段に出力
するステップと、 （ｉ）前記グループ内のセルの接続関係を出力側フリッ
プフロップから入力フリップフロップまでトレースし配
線経路の割り出しを行うステップと、 （ｊ）前記各配線経路において各論理の遷移毎に、各リ
ーフセル内部の端子間の遅延時間と前記レイアウト結果
情報から得られる配線遅延値との総和により経路遅延を
算出し遅延データとして記憶手段に出力するステップ
と、 （ｋ）前記記憶手段に格納されている前記論理シミュレ
ーションモデル、タイミングデータ、遅延データを入力
して簡素化シミュレーションロードモデルを生成するス
テップと、 （ｌ）前記簡素化シミュレーションロードモデルを入力
し論理シミュレーションを行うステップと、 を含むことを特徴とする論理シミュレーション方法。 - 【請求項６】（ａ）記憶手段からレイアウト結果情報を
読み出し、配置、配線処理後のネットリスト情報に基づ
き、フリップフロップ出力毎のグループに分割する処理
と、 （ｂ）出力側のフリップフロップから入力側フリップフ
ロップに向ってグループ毎の論理式を割り出し、該グル
ープに対する論理モデルを生成して記憶手段に出力する
処理と、 （ｃ）最適化前の論理式と前記作成された論理モデルと
を比較して、最適化論理式を検索し、最適化論理式に対
応する簡素化シミュレーションモデルを前記グループの
論理最適モデルとして記憶手段に出力する処理と、 （ｄ）論理の最適化を行う処理と、 （ｅ）最適化された論理を前記データベースに登録する
処理と、 （ｆ）論理シミュレーションモデルを作成して記憶手段
に出力する処理と、 （ｇ）入力側フリップフロップのタイミングデータを抽
出して記憶手段に出力する処理と、 （ｈ）抽出されたタイミングデータから前記グループの
入出力間のタイミングデータを生成して記憶手段に出力
する処理と、 （ｉ）前記グループ内のセルの接続関係を出力側フリッ
プフロップから入力フリップフロップまでトレースし配
線経路の割り出しを行う処理と、 （ｊ）前記各配線経路において各論理の遷移毎に、各リ
ーフセル内部の端子間の遅延時間と前記レイアウト結果
情報から得られる配線遅延値との総和により経路遅延を
算出し遅延データとして記憶手段に出力する処理と、 （ｋ）前記記憶手段に格納されている前記論理シミュレ
ーションモデル、タイミングデータ、遅延データを入力
して簡素化シミュレーションロードモデルを生成する処
理と、 （ｌ）前記簡素化シミュレーションロードモデルを入力
し論理シミュレーションを行う処理と、 の前記（ａ）乃至（ｌ）の各処理をコンピュータで実行
させるためのプログラムを記録した記録媒体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11149079A JP2000339359A (ja) | 1999-05-28 | 1999-05-28 | 論理シミュレーション方法及び装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11149079A JP2000339359A (ja) | 1999-05-28 | 1999-05-28 | 論理シミュレーション方法及び装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000339359A true JP2000339359A (ja) | 2000-12-08 |
Family
ID=15467244
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11149079A Pending JP2000339359A (ja) | 1999-05-28 | 1999-05-28 | 論理シミュレーション方法及び装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000339359A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006127449A (ja) * | 2004-09-30 | 2006-05-18 | Fujitsu Ltd | シミュレーションモデル生成方法 |
-
1999
- 1999-05-28 JP JP11149079A patent/JP2000339359A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006127449A (ja) * | 2004-09-30 | 2006-05-18 | Fujitsu Ltd | シミュレーションモデル生成方法 |
| US7720664B2 (en) | 2004-09-30 | 2010-05-18 | Fujitsu Microelectronics Limited | Method of generating simulation model while circuit information is omitted |
| JP4530883B2 (ja) * | 2004-09-30 | 2010-08-25 | 富士通セミコンダクター株式会社 | シミュレーションモデル生成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8719742B2 (en) | Conversion of circuit description to an abstract model of the circuit | |
| US6026228A (en) | Integrated circuit design method, database apparatus for designing integrated circuit and integrated circuit design support apparatus | |
| US7958470B1 (en) | Method and system for false path analysis | |
| US20110035203A1 (en) | system level power evaluation method | |
| US7350180B1 (en) | Search algorithm for inheriting clock contexts in hardware description language translation tools | |
| US8701059B2 (en) | Method and system for repartitioning a hierarchical circuit design | |
| US20060229859A1 (en) | Logic design development tool and method | |
| JP3851357B2 (ja) | トランジスタ回路のタイミング特性抽出方法、タイミング特性ライブラリを記憶した記憶媒体、ｌｓｉの設計方法、及びゲート抽出方法 | |
| JP2004013720A (ja) | 論理回路のタイミング制約モデル生成方法、論理回路のタイミング制約モデル生成プログラム、およびタイミング制約モデルを用いるタイミングドリブンレイアウト方法 | |
| CN112069763A (zh) | 修正电路的方法 | |
| US6834379B2 (en) | Timing path detailer | |
| JPH10283394A (ja) | 故障シミュレーション方法 | |
| US7617466B2 (en) | Circuit conjunctive normal form generating method, circuit conjunctive normal form generating device, hazard check method and hazard check device | |
| Chen et al. | A new framework for static timing analysis, incremental timing refinement, and timing simulation | |
| US7328415B2 (en) | Modeling blocks of an integrated circuit for timing verification | |
| JP2000339359A (ja) | 論理シミュレーション方法及び装置 | |
| Christensen et al. | PyLSE: A pulse-transfer level language for superconductor electronics | |
| JP3080037B2 (ja) | 論理シミュレーション用モデルの作成方法 | |
| JP2853649B2 (ja) | 論理シミュレーション用モデルの作成方法 | |
| JP2845154B2 (ja) | 論理シミュレーション用モデルの作成方法 | |
| JP2980348B2 (ja) | 論理回路の合成装置 | |
| CN115983171B (zh) | 用于对片上系统进行后仿真的方法和仿真平台 | |
| Saldanha | Performance and testability interactions in logic synthesis | |
| US7350162B2 (en) | Structure analytic program | |
| JPH09251483A (ja) | セルライブラリ作成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20020205 |