JPH06251103A - 高位合成装置 - Google Patents

Abstract

(57)【要約】 【目的】 ステート数及びハードウェア資源の量が少な
くなるスケジューリングの実行を可能にする高位合成装
置を提供する。 【構成】 動作機能記述中で実行順序の変更可能な演算
に対して、演算の実行順序を変更する演算順序変更部３
と、演算順序変更部３により演算の実行順序を変更され
た動作機能記述に対し、演算の共有化を行なう演算共有
化部４と、演算共有化部４によって共有化された動作機
能記述の仕様を満たす論理回路を自動合成する。 【効果】 ステート数及びハードウェア資源の量が少な
くなるスケジューリングを行なえる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、動作機能記述を入力と
し、最適なスケジューリングを行なう高位合成装置に関
する。

【０００２】

【従来の技術】近年、ＬＳＩの大規模化が著しく進み、
それに伴ってＬＳＩ設計期間の短縮が要求されている。
このため、今日では、論理回路を自動的に合成する論理
合成システムが用いられている。この論理合成システム
を用いて論理回路を設計するには、専用に機能記述言語
により設計対象の動作を記述する必要がある。

【０００３】従来、機能記述言語はレジスタ転送レベル
の言語であり、設計対象のレジスタ、演算器等のハード
ウェア構成、及び、各クロック・サイクル毎のレジスタ
間のデータの流れとデータに対する処理を記述する。従
って、機能記述を入力とする論理合成システムを用いて
論理回路を設計するには、ハードウェアの専門知識が必
要とされる。

【０００４】このため、最近ではハードウェアの専門知
識を持たない設計者でもＬＳＩの設計が可能となる高位
合成システムの開発が行なわれてきている。高位合成シ
ステムでは、設計対象の動作仕様をアルゴリズミックに
記述した動作機能記述（プログラム言語）から、論理回
路を自動的に合成する。

【０００５】アルゴリズミックに記述された動作を行な
う論理回路を合成するには、前記のように記述された動
作を、各クロック・サイクル毎に実行される動作に分割
する処理、即ちステートに分割するスケジューリングの
処理が必要とされる。ここで、各ステートに属する動作
は１クロック・サイクル内で実行される。

【０００６】従来の高位合成システムで用いられている
スケジューリングの手法としては、例えば、各ステート
に属する演算の数が平均化されるようにスケジューリン
グする手法が挙げられる。この手法としては、例えば、
P.G.Paulin and J.P.Knight,“Force-Directed Schedu
ling in Automatic DataPath Synthesis, ”in Proceed
ing of the 24th ACM/IEEE Design Automation Confere
nce,pp．195-202,ACM/IEEE，June 1987.に挙げられる手
法がある。

【０００７】しかしながら、前記のような手法では動作
機能記述中の演算の実行順序の変更及び演算の共有を考
慮していないため、演算の実行順序の変更及び演算の共
有化により、ステート数の削減の可能性を無視してしま
う場合があると云う問題点があった。

【０００８】また、動作機能記述中の変数の型変換及び
入力変数の型に応じた演算の置き換えを考慮していない
ため、変数の型変換演算ディレイ及び変数の型に応じて
異なる演算のディレイ等、正確なディレイ情報に基づい
たスケジューリングが行えないと云う問題点もあった。

【０００９】

【発明が解決しようとする課題】このように従来の高位
合成システムにおいては、動作機能記述中の演算の実行
順序の変更によるステート数の削減の可能性を考慮して
いないため、処理時間が長かったり、合成された回路の
規模が大きいと云う欠点があった。

【００１０】また、動作機能記述中の各変数の型変換及
び各演算の入力変数に応じた演算の置き換えを考慮して
いないため、変数の型変換によるディレイが考慮され
ず、動作が正確な回路を合成できないと云う欠点もあっ
た。

【００１１】本発明では上記のような従来技術の欠点を
除去するもので、第１の発明は、動作機能記述中の演算
の実行順序の変更及び演算の共有化によって処理時間の
短縮及び合成される回路規模の縮小を可能とする高位合
成装置を提供することを目的とするものである。

【００１２】また、第２の発明は、変数の型変換演算の
追加、入力変数に応じた演算の置き換え、及び余分な型
変換演算の削除によって型変換によるディレイを考慮
し、正確に動作する回路を合成することができる高位合
成装置を提供することを目的とするものである。

【００１３】

【課題を解決するための手段】第１発明の高位合成装置
においては、動作機能記述中で実行順序の変更可能な演
算に対して、演算の実行順序を変更する演算順序変更部
と、前記演算順序変更部により演算の実行順序を変更さ
れた動作機能記述に対し、演算の共有化を行なう演算共
有化部とから構成される。

【００１４】また、第２の発明の高位合成装置において
は、動作機能記述中の変数の型を解析する変数解析部
と、前記変数解析部で得られた変数及び演算の情報に基
づいて変数の型変換が必要な場合に型変換演算を追加
し、さらに変数の型に応じた演算に置き換える演算変換
部と、前記演算変換部で追加された型変換演算のなか
で、余分な型変換演算を削除する型変換演算削除部とか
ら構成される。

【００１５】

【作用】上記のように構成された第１の発明において
は、動作機能記述に対してスケジューリングを行なう際
に、動作機能記述中の演算に対して、演算順序変換部に
おいて演算の実行順序の変更を行ない、さらに演算共有
化部において演算の共有化を行なう。演算の実行順序の
変更、演算の共有化を行なうことによって、ステート数
のより少ないスケジューリングができるので、規模の小
さい回路を合成することが可能となる。

【００１６】また、第２の発明においては、変数解析部
において動作機能記述中の各変数の型を解析し、演算変
換部において動作機能記述中の各演算に対して入力変数
の情報に基づき演算を置き換え、その際に、変数の型変
換が必要な時、型変換演算を追加する。変数の型変換演
算の追加、入力変数の型に応じた演算の置き換え、及
び、余分な型変換演算の削除を行うことによって、型変
換演算のディレイ及び変数の型に応じた演算のディレイ
を考慮することができ、正確なディレイ情報に基づいた
スケジューリングを行うことが可能になる。

【００１７】

【実施例】以下、本発明の一実施例を図面を参照して説
明する。

【００１８】第１の発明 図１に、第１の発明の高位合成装置の構成図を示す。演
算順序変更部３は、スケジューリング処理部２でスケジ
ューリングを行なう際に、ステート数が少なくなる場
合、または、変数のビット幅が少なくなる等必要とされ
るハードウェア資源の量が少なくなる場合、動作機能記
述中の演算の実行順序の変更を行なう。

【００１９】次に、演算共有化部４は、動作機能記述中
の同一ステートに属する演算の共有化を行なう。

【００２０】前記のような操作を行なうことにより、ス
ケジューリング処理部２においてステート数のより少な
いスケジューリング結果が得られ、さらに合成部５はよ
り規模の小さい論理回路の合成を行なう。

【００２１】次に、演算順序変更部３における動作機能
記述中の演算の実行順序を変更する操作を説明する。

【００２２】スケジューリング処理の際に、動作機能記
述中の演算の実行順序を変更する操作のフローチャート
を図２に示す。

【００２３】初めに、まだステートに割り当てられてい
ない演算例を実行順序変更対象とし（ステップ１０
１）、演算の実行順序を変更せずに演算順序変更対象に
対してスケジューリング処理を行なう（ステップ１０
２）。

【００２４】次に、スケジューリングされた演算列が実
行順序変更可能な演算例であるか否かを調べる（ステッ
プ１０３）。実行順序変更が可能か否かを調べるフロー
チャートを図３に示す。この後、演算の実行順序を変更
してスケジューリング処理を行なう（ステップ１０
４）。演算の実行順序変更のフローチャートを図４に示
す。

【００２５】両者の結果を比較し、演算の実行順序を変
更したスケジューリング結果の方がステート数が少なく
なる場合、そのスケジューリング結果を採用する（ステ
ップ１０５，１０６）。ステート数が同じ場合には、変
数のビット幅が小さくなるスケジューリング結果を採用
する（ステップ１０７，１０８）。ステート数が増える
場合には、演算の実行順序を変更しないスケジューリン
グを採用する（ステップ１０９）。

【００２６】図５に簡単な例を示す。図５中の演算７，
８，９がスケジューリング処理の対象となっている。ま
た、簡単のため図５中の全ての演算の実行には１クロッ
クサイクルが必要であると仮定する。更に、変数x4とx5
を出力する演算がステートs2に既にスケジューリングさ
れていると仮定する。

【００２７】従って、演算７，８，９はステートs3以降
にスケジューリングされる。図５中で、変数x1,x2,x4,y
1 は整数型、変数x3とx5は浮動小数点型であり、演算６
と８は整数型から浮動小数点型への型変換演算である。

【００２８】図５は、演算の実行順序を変更しない場合
のスケジューリング結果である。次に、図３に示したフ
ローチャートに従うと、演算７と９は共に加算であり、
演算７の入力x4とy1、演算９の入力x5がステートs3から
参照可能であるので、演算７と９の実行順序の変更が可
能であることがわかる。

【００２９】次に、図４に示した演算の実行順序変更の
実行のフローチャートに従って、演算の実行順序の変更
を行なう。その結果を図６に示す。

【００３０】二つのスケジューリング結果を比較する
と、演算の実行順序を変更してスケジューリングを行な
った結果の方が、１ステート少なくなることがわかる。
従って、図６に示した演算の実行順序を変更したスケジ
ューリング結果が採用される。

【００３１】次に、必要とされるハードウェア資源が少
なくなる場合の演算の実行順序の変更の操作を説明す
る。

【００３２】図７に簡単な例を示す。図７においては、
演算１２と１３がスケジューリングの対象となってい
る。また、変数ａ，ｂ，ｃのビット幅をそれぞれ１８ビ
ット、８ビット、８ビットと仮定し、更に、変数ａ，
ｂ，ｃを出力する演算が全てステートs5にスケジューリ
ングされていると仮定する。

【００３３】図３に示したフローチャートに従うと、演
算１２と１３は共に加算であり、変数ａ，ｂ，ｃ全てが
ステートs6で参照可能なので、演算１２と１３の実行順
序を変更できることがわかる。次に、図４に示した演算
の実行順序を変更するフローチャートに従って演算の実
行順序を変更する。変更する際の変数のビット幅の計算
ルールを図８に示す。

【００３４】演算の実行順序を変更したスケジューリン
グ結果を図９に示す。図９中の変数ｆ，ｅのビット幅は
それぞれ９ビット、１９ビットと計算される。一方、図
７に示した演算の実行順序を変更しないスケジューリン
グでは、変数ｄ，ｅのビット幅はそれぞれ１９ビット、
２０ビットと計算される。従って、ビット幅が小さくな
る図９に示した演算の実行順序を変更したスケジューリ
ングが採用される。

【００３５】次に、動作機能記述中の同一ステートに属
する演算の共有化を実現する操作を説明する。

【００３６】動作機能記述中の演算の共有化のフローチ
ャートを図１０に示す。初めに出力に複数の同じタイプ
の演算を持つ演算を捜し出す（ステップ１２４）。そし
て、それらの出力先の演算のうち同一ステートに属する
演算をマージ対象とする（ステップ１２５，１２６）。

【００３７】それらのマージ対象の演算の入力が一つの
場合には、マージ対象の演算を一つの演算に共有化する
（ステップ１２７，１２９）。マージ対象の演算がもう
一つの入力を持つ場合には、その入力元の演算を調べ、
それらが同じ演算である時には、マージ対象の演算を一
つの演算に共有化する（ステップ１２７〜１２９）。

【００３８】図６の例を用いて説明する。図６におい
て、演算１０は同じタイプの演算６と演算１１を同一ス
テート内で出力先として持つ。従って、演算６と１１を
マージ対象とする。そのマージ対象は入力を一つしか持
たない。したがって、演算６と演算１１は一つの演算に
共有化される。その結果を図１１に示す。図１１のよう
に、演算１４に共有化されている。

【００３９】第２の発明 図１２に、第２の発明の高位合成装置の構成図を示す。
変換解析部２２は、動作機能記述記憶部２１に記憶され
た動作機能記述中の変数の型を解析する。

【００４０】次に、演算変換部２３は、動作機能記述中
の各演算の情報、演算ライブラリ２４に登録されている
演算に関する情報、及び変数解析部２２において解析さ
れた入力情報に基づいて、動作機能記述中の各演算をデ
ータ型に応じた演算に置き換える。その際に、変数の型
の変換が必要な場合には型変換演算を追加する。さら
に、型変換演算削除部２５は、余分な型変換演算を削除
する。

【００４１】前記のような操作を行うことにより、スケ
ジューリング処理部２６において正確なディレイ情報に
基づいた最適なスケジューリングを行うことが可能にな
り、合成部２７は最適なスケジューリングに基づいて論
理回路を合成する。

【００４２】次に、演算変換部２２における動作機能記
述中の演算をデータ型に応じた演算に置き換える操作を
説明する。

【００４３】動作機能記述中の演算をデータ型に応じた
演算に置き換え、さらに変数の型変換が必要な場合の、
動作機能記述に型変換演算を追加する操作のフローチャ
ートを図１３に示す。

【００４４】初めに決まった型を持つ変数を入力とする
演算を動作機能記述中から探しだし（ステップ１３
２）、入力変数の型が全て同じになるように、必要なら
型変換演算を追加する（ステップ１３３，１３４）。こ
の際の型変換演算の追加のルールを図１４に示す。次
に、演算を入力変数の型と同じ型の演算に置き換える
（ステップ１３５）。

【００４５】さらに、出力変数の型が決まっていない
時、演算の型を出力変数の型とする（ステップ１３６，
１３７）。既に出力変数の型が決まっており、かつ、演
算の型と一致しない時には、型変換演算を追加する（ス
テップ１３８，１３９）。

【００４６】図１５に簡単な例を示す。図１５において
は、動作機能記述によって記述されたデータの流れを表
す。ここで、入力変数x が整数型、入力変数y 及び出力
変数z が浮動小数点型の時、図１４に示した型変換演算
の追加のルールに従って入力変数x に整数型から浮動小
数点型への型変換演算２９が追加される（図１６）。

【００４７】さらに、入力変数の型に一致するように演
算を浮動小数点型用の演算３０に置き換える。図１６で
は演算３０の型と出力変数z の型が一致しているため、
出力変数z に型変換演算は追加されない。

【００４８】次に、型変換演算の削除の操作を説明す
る。

【００４９】型変換演算の削除のフローチャートを図１
７に示す。初めに入力変数及び出力変数に型変換演算が
ある演算を探し出す（ステップ１４２）。前記入力変数
及び出力変数が持つ型変換演算が、図１８に示す削除可
能な型変換演算の組である時、前記入力変数及び出力変
数が持つ型変換演算を削除する（ステップ１４３）。そ
の後、入力変数の型と一致するように演算を置き換える
（ステップ１４４）。

【００５０】図１９に簡単な例を示す。図１９において
演算３１及び演算３２は整数型から浮動小数点型への型
変換演算、演算３３は浮動小数点型用の演算、演算３４
は浮動小数点型から整数型への型変換演算である。

【００５１】この例では、型変換演算の組３１，３２及
び３４は、図１８に示した削除可能な型変換演算の組で
ある。従って、型変換演算３１，３２及び３４を削除す
る。さらに、入力変数の型に一致するように浮動小数点
型用の演算３３を整数型用の演算３５に置き換える（図
２０）。この結果、図２０のような演算の型になる。

【００５２】

【発明の効果】以上説明したように、第１の発明によれ
ば、スケジューリング処理の際に、動作機能記述中の演
算の実行順序を変更し、変更された演算の共有化を行な
うことによってステート数及び必要とされるハードウェ
ア資源の量が少なくなるスケジューリングが可能になる
と云う効果がある。

【００５３】また、第２の発明によれば、動作機能記述
記憶部において、各演算を入力変数の型に応じた演算に
置き換え、さらに変数の型変換が必要な時、型変換演算
を追加し、削除可能な型変換演算を削除することによっ
て、型変換演算のディレイ及び変数の型に応じた演算の
正確なディレイを考慮することが可能になると云う効果
がある。

【図面の簡単な説明】

【図１】第１の発明の高位合成装置の構成図。

【図２】スケジューリングの際の演算の実行順序変更の
フローチャート。

【図３】実行順序変更が可能か否かを調べるフローチャ
ート。

【図４】演算の実行順序変更のフローチャート。

【図５】演算の実行順序の変更の例。

【図６】図４の演算の実行順序の変更の結果。

【図７】ハードウェア資源が少なくなる場合の例。

【図８】ビット幅計算のルール。

【図９】図７の演算の実行順序の変更の結果。

【図１０】演算の共有化のフローチャート。

【図１１】図６の演算の共有化の結果。

【図１２】第２の発明の高位合成装置の構成図。

【図１３】演算変換のフローチャート。

【図１４】型変換演算の追加ルール。

【図１５】演算変換の例。

【図１６】図１５の演算変換の結果。

【図１７】型変換演算削除操作のフローチャート。

【図１８】削除可能な型変換演算の組。

【図１９】型変換演算削除操作の例。

【図２０】図１９の型変換演算削除操作の結果。

【符号の説明】

１ 動作機能記述記憶部 ２ スケジューリング処理部 ３ 演算順序変更部 ４ 演算共有化部 ５ 合成部 ２１ 動作機能記述記憶部 ２２ 変数解析部 ２３ 演算変換部 ２４ 演算ライブラリ ２５ 型変換演算削除部 ２６ スケジューリング処理部 ２７ 合成部

Claims (2)

【特許請求の範囲】
1. 【請求項１】 動作機能記述中で実行順序の変更可能な
   演算に対して、演算の実行順序を変更する演算順序変更
   部と、 前記演算順序変更部により演算の実行順序を変更された
   動作機能記述に対し、演算の共有化を行なう演算共有化
   部とを有することを特徴とした高位合成装置。
2. 【請求項２】 動作機能記述中の変数の型を解析する変
   数解析部と、 前記変数解析部で得られた変数及び演算の情報に基づい
   て変数の型変換が必要な場合に型変換演算を追加し、さ
   らに変数の型に応じた演算に置き換える演算変換部と、 前記演算変換部で追加された型変換演算のなかで、余分
   な型変換演算を削除する型変換演算削除部とを有するこ
   とを特徴とした高位合成装置。