JP3693420B2 - 集積回路の消費電力見積り装置 - Google Patents
集積回路の消費電力見積り装置 Download PDFInfo
- Publication number
- JP3693420B2 JP3693420B2 JP15954396A JP15954396A JP3693420B2 JP 3693420 B2 JP3693420 B2 JP 3693420B2 JP 15954396 A JP15954396 A JP 15954396A JP 15954396 A JP15954396 A JP 15954396A JP 3693420 B2 JP3693420 B2 JP 3693420B2
- Authority
- JP
- Japan
- Prior art keywords
- power consumption
- megacell
- current
- instruction
- consumption
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/33—Design verification, e.g. functional simulation or model checking
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、集積回路の消費電力見積り装置に関する。
【０００２】
【従来の技術】
従来より、集積回路を実際に作製する前の設計の段階で予め当該集積回路が消費するであろう電力を見積もることが行われている。そして、この種の技術として、特開平２−１３６７７５号公報には、集積回路の論理シミュレーション結果から各基本セル（例えば、ＡＮＤ、ＯＲ、ＮＯＴ等）の出力端子のイベント数を求め、このイベント数と予め用意された各基本セルの消費電流情報とから回路全体の消費電流を見積もる消費電流見積り方法が開示されている。また、特開平４−１３０６６１号公報には、出力信号電圧の時間的変化と、消費電力データと、外部設定条件データとに基づいて、論理回路の所定時間における消費電力を算出する半導体集積回路の消費電力見積り方法が知られている。
【０００３】
【発明が解決しようとする課題】
しかしながら、上記いずれの従来技術も、前記の基本セルにて構成される回路を対象とするものであり、メガセルを含む回路に対して消費電力の見積りを行うことが困難であった。ここで、メガセルとは、論理シミュレーション時には、ハードウェア記述言語で機能記述されており、基本セルによってどのように構成されるかが示されていない機能ブロックをいい、ＣＰＵ、ＲＯＭ、或いはＲＡＭなどが含まれる。
【０００４】
この発明は、上記の事情に鑑み、メガセルを含む集積回路の消費電力見積りが行える集積回路の消費電力見積り装置を提供することを目的とする。
【０００５】
【課題を解決するための手段】
本発明の集積回路の消費電力見積り装置は、上記の課題を解決するために、ハードウェア記述言語を用いて機能記述されているＣＰＵ又はＤＳＰを含むメガセル、及び基本セルにより構成される回路データを論理シミュレーションするシミュレーション手段と、前記メガセルのＣＰＵ又はＤＳＰの命令実行時における命令ごとの消費電力値を前記命令にそれぞれ対応して記述したテーブルと、前記論理シミュレーション時に与えられる前記メガセルへの命令に対応してその消費電力値を前記テーブルから読み出してメガセルの消費電力値を見積もるメガセル消費電力見積り手段と、前記メガセル以外の回路部分である基本セルの消費電力値を見積もる基本セル消費電力見積り手段と、前記メガセル消費電力見積り手段にて見積もられた消費電力値と基本セル消費電力見積り手段にて見積もられた消費電力値とを加算して回路全体の消費電力値を見積もる加算手段と、を備えたことを特徴とする。
【０００６】
これによれば、前記論理シミュレーション時に与えられる前記メガセルへの命令に対応してその消費電力値を前記テーブルから読み出してメガセルの消費電力値を見積もるようにしているので、メガセルを含む集積回路の消費電力見積りを行うことが可能となる。
【０００７】
【発明の実施の形態】
以下、この発明の実施の形態を図に基づいて説明する。
【０００８】
図１は、この発明の参考例としての消費電力見積り装置を示した概略の機能ブロック図である。また、図２は、当該消費電力見積り装置となるマイクロコンピュータの概略構成を示したブロック図である。このマイクロコンピュータは、ＣＰＵ１１と、メモリ１２と、ハードディスク１３と、ディスプレイ１４と、キーボード１５とを備えて構成される。図２に示されたハードディスク１３には、図１における回路接続情報格納部１、論理シミュレーション用ライブラリ２、各基本セルの消費電流定義データ格納部４、及び各メガセルの消費電流定義データ格納部６が設けられている。また、図２のＣＰＵ１１とメモリ１２に格納されているプログラムとにより、図１の論理シミュレーション手段３、基本セルの消費電流Ｉａ見積り手段７、及びメガセルの消費電流Ｉｂ見積り手段８、及び加算手段９が構成されるとともに、前記メモリ１２にてシミュレーション結果格納部５が構成されている。
【０００９】
各基本セルの消費電流定義データ格納部４には、各基本セルの入出力端子の状態に対して予め用意されている消費電力データが格納されている。また、各メガセルの消費電流定義データ格納部６には、各メガセルの入出力端子の状態、機能記述における変数、及び動作周波数に対して予め用意されている消費電力データが格納されている。
【００１０】
回路接続情報格納部１には、消費電力の見積り対象となる回路の接続情報が格納されている。この回路の接続情報の中には、基本セルに対する接続情報およびメガセルに対する接続情報が含まれるとともに、メガセルについてはハードウェア記述言語を用いて機能記述されている。論理シミュレーション用ライブラリ２には、論理シミュレーションに必要な各種情報が格納されている。論理シミュレーション手段３は、前記の回路接続情報格納部１から回路接続情報等を取り込むとともに、前記論理シミュレーション用ライブラリ２から各種情報を取り込み、これらの情報に基づいて論理シミュレーションを実行する。そして、この論理シミュレーションの結果を、シミュレーション結果格納部５に格納する。
【００１１】
基本セルの消費電流Ｉａ見積り手段７は、前記のシミュレーション結果と、各基本セルの消費電流定義データ格納部４に格納されているデータとに基づき、消費電流見積りの対象となる回路のうち、基本セルの全体が消費する電流Ｉａを見積もる。なお、電流Ｉａは、ｎ個の基本セルにおける各消費電流をｉａ1，ｉａ2，…，ｉａnとすると、Ｉａ＝ｉａ1＋ｉａ2＋…＋ｉａnで表される。また、基本セルの電流見積りの方法としては、従来技術を用いることができる。
【００１２】
メガセルの消費電流Ｉｂ見積り手段８は、前記のシミュレーション結果と、各メガセルの消費電流定義データ格納部６に格納されているデータとに基づき、消費電流見積りの対象となる回路のうち、メガセルの全体が消費する電流Ｉｂを見積もる。なお、電流Ｉｂは、ｍ個のメガセルにおける各消費電流をｉｂ1，ｉｂ2，…，ｉｂmとすると、Ｉｂ＝ｉｂ1＋ｉｂ2＋…＋ｉｂmで表される。このメガセルの電流見積りの方法については、後述する。
【００１３】
加算手段９は、上記の消費電流ＩａとＩｂとを加算する。これにより、消費電流見積りの対象となる回路の全体の消費電流を見積もることができる。
【００１４】
次に、前記メガセルの消費電流Ｉｂ見積り手段８による消費電流見積りの具体的な説明を行う。
【００１５】
図３は、メガセルの一例を示した図であり、図中のＢＯＸと表記された部分がメガセルである。このメガセルには、入力端子として、Ａ０，Ａ１，ＣＥＢ、ＷＥＢ、及びＣＫがあり、出力端子としてＤ０がある。また、このメガセルＢＯＸの消費電流データ（各メガセルの消費電流定義データ格納部６に格納される）の一例を図４及び図５に示す。
【００１６】
図４のデータは、セル名、タイプ（同期式と非同期式の区別）、周波数決定信号、及び状態リストの表題について、それぞれ具体的内容を記述したデータである。この例では、セル名がＲＡＭであり、タイプは同期式であり、周波数決定信号はＣＫ（前記メガセルＢＯＸの入力端子であるＣＫ）であり、状態リストとしてｓｔａｎｄｂｙ、ｒｅａｄ、及びｗｒｉｔｅの３状態が表記されている。ここで、周波数決定信号は、メガセルの動作周波数を求めるときに参照される信号である。この信号は、この実施の形態のごとく、メガセルの外部端子を表してもよいし、或いは、機能記述内の変数としてもよいものである。また、状態リストを用意しているのは、各状態によって消費電流が異なるからである。
【００１７】
図５のデータは、前記ｓｔａｎｄｂｙ、ｒｅａｄ、及びｗｒｉｔｅの各状態における状態決定条件、ＡＣ電流（成分）、及びＤＣ電流（成分）を示している。状態決定条件は、その状態になるための条件を論理式で記述したものである。論理式で出てくる信号（ＣＥＢやＷＥＢ等）は、この実施の形態のごとく、メガセルの外部端子で表してもよいし、或いは、機能記述内の変数にて表記してもよいものである。この図５では、例えば、ＣＥＢ＝１（Ｈｉｇｈ）のときにｓｔａｎｄｂｙ状態になることが示されている。また、前記ＡＣ電流（成分）とは、メガセルの消費電流のうち、動作周波数（ｆ）に依存する電流（成分）をいう。この図５では、ＡＣ電流は、動作周波数（ｆ）の一次式で記述しているが、これに限らず他の複雑や式や、或いはテーブルデータとして記述されるものであってもよい。また、前記ＤＣ電流（成分）とは、メガセルの消費電流のうち動作周波数（ｆ）に依存しない電流（成分）をいう。この図５では、例えば、ｒｅａｄ状態において、Ｄ０の論理値が“１”（Ｈｉｇｈ）のとき、電流Ｚが流れることを示している。この電流Ｚの値は、実測値から予め抽出されているものである。
【００１８】
図６は、前記図３のメガセルＢＯＸにおける各端子の論理値の変化を示したタイミングチャートである。この論理値の変化は、論理シミュレーションの結果として得られ、シミュレーション結果格納部５から読み出すことができる。
【００１９】
図７は、メガセルの消費電流見積り処理内容を示したフローチャートである。この図７、及び前記の図６、図５、図４に基づいて、メガセルの消費電流Ｉｂ見積り手段８による消費電流見積りの処理内容を説明する。まず、前記の論理シミュレーション結果から、各時刻におけるメガセルの状態を調べる。ｔ0からｔ1の期間においては、シミュレーション結果である図６において、ＣＥＢが“０”（Ｌｏｗ）でＷＥＢが“１”（Ｈｉｇｈ）であるから、図５の状態決定条件に基づき、ｒｅａｄ状態であることが分かる。また、ｔ1からｔ2の期間においては、シミュレーション結果である図６において、ＣＥＢが“１”（Ｈｉｇｈ）であるから、図５の状態決定条件に基づき、ｓｔａｎｄｂｙ状態であることが分かる。このように、まず各イベントの状態分けを行う（ステップ１）。
【００２０】
次に、各状態における平均動作周波数（ｆ）を求める。図４により、メガセルＢＯＸは、同期式で動作周波数を決定する端子はＣＫであることが分かる。そして、図６により、ｒｅａｄの期間（ｔ0からｔ1）において、ＣＫは４つのパルスを発生させていることがわかる。平均動作周波数（ｆ）は、下記の第１式により、前記パルス数“４”と時間（ｔ1−ｔ0）とから求める（ステップ２）。
【００２１】
【数１】
ｆ＝４／（ｔ1−ｔ0） ……第１式
【００２２】
次に、各状態での消費電流のうち、ＡＣ電流およびＤＣ電流を求める。例えば、ｒｅａｄ状態のＡＣ電流Ｉｒａは、下記の第２式から求める。一方、ｒｅａｄ状態のＤＣ電流Ｉｒｄは、下記の第３式から求める（ステップ３）。
【００２３】
【数２】
Ｉｒａ＝Ｘ×ｆ ……第２式
Ｉｒｄ＝Ｚ（Ｗ１＋Ｗ２）／（ｔ1−ｔ0） ……第３式
【００２４】
ここで、上記第２式のＸは、図５のデータとして記述されている値である。また、図５において、ｒｅａｄ状態のときには端子Ｄ０に流れるＤＣ電流はＺであり、端子Ｄ０の論理値が“１”のときのみ流れるということが分かる。従って、期間ｔ0からｔ1での平均ＤＣ電流は、上記第３式にて求めることができる。なお、第３式中のＷ１、Ｗ２は、図６に示されるＤ０が“１”の期間である。
【００２５】
また、期間ｔ1からｔ2までは、ｓｔａｎｄｂｙ状態なので、この期間のＤＣ電流Ｉｓｄは、下記の第４式から求める（ステップ３）。
【００２６】
【数３】
Ｉｓｄ＝Ｓ ……第４式
【００２７】
ここで、上記第４式のＳは、図５のデータとして記述されている値である。
【００２８】
次に、時刻ｔ0からｔ2までのメガセルＢＯＸの平均消費電力ＩAを下記の第５式により求める（ステップ４）。
【００２９】
【数４】
ＩA＝〔Ｉｒａ（ｔ1−ｔ0）＋Ｉｒｄ（ｔ1−ｔ0）＋
Ｉｓｄ（ｔ2−ｔ1）〕／（ｔ2−ｔ0）……第５式
【００３０】
以上の消費電流計算は、回路中に含まれている全てのメガセルに対して行う。そして、加算手段９によって、回路中に含まれている全てのメガセルの合計消費電流と、回路中に含まれている全ての基本セルの合計消費電流とを加算することにより、回路全体の消費電流を求めることができる。
【００３１】
次に、この発明の集積回路の消費電力見積り装置の実施の形態について説明する。
【００３２】
図８は、この実施の形態の消費電力見積り装置の概略構成を示した機能ブロック図である。当該消費電力見積り装置は、論理シミュレーションを実行する論理シミュレーション部２１と、メガセルの消費電力を見積もる消費電力解析部２２と、回路全体の消費電力見積り値を算出する回路消費電力加算部２３と、見積もった回路全体の消費電力値をディスプレイ表示する消費電力表示部２４と、論理シミュレーションに必要な回路データ（メガセルについては機能記述データが格納されている）を格納する回路データ格納部３０と、論理シミュレーションのためのテストパターンを格納するテストパターン格納部３１と、メガセルの命令ごとの消費電力値に関する情報を格納している消費電力情報テーブル３２と、により構成されている。
【００３３】
そして、前記の消費電力解析部２２は、論理シミュレーションに際してメガセルに与えられる命令を読み込む命令読み込み部２５と、この読み込んだ命令を記憶する命令記憶部２６と、前記命令がシミュレーション実行されるときに前記消費電力情報テーブル３２から消費電力値を読み出す消費電力テーブル参照部２７と、各メガセルについて得られた消費電力値を加算していくメガセル消費電力加算部２８と、加算したメガセル消費電力値を記憶する消費電力記憶部２９とを備えて構成されている。
【００３４】
図９は、当該消費電力見積り装置の処理手順を示したフローチャートである。この図９及び前記図８に基づいて各機能部の処理内容および処理手順の説明を行う。論理シミュレーション部２１は、ハードウェア記述言語を用いて機能記述されたメガセルおよび当該メガセルに対するテストパターンを読み込み（ステップ１１）、論理シミュレーションを行う（ステップ１２）。そして、この機能記述されたメガセルが論理シミュレーションにおいて、命令をフェッチすると、消費電力解析部２２の命令読み込み部２５がその命令を読み込む。
【００３５】
ここで、消費電力見積りの対象となるメガセルには、予めメガセルの機能記述を行った開発者が、メガセルが命令をフェッチしたことを命令読み込み部２５に知らせるための関数を記述しておく。この関数については後述する。
【００３６】
次に、命令記憶部２６が前記命令を記憶する。そして、消費電力テーブル参照部２７は、消費電力情報テーブル３２を参照する（ステップ１４）。消費電力情報テーブル３２は、メガセルの開発者が予め作成したものであり、図１０に示しているように、メガセルの命令と、各命令の実行時に消費される消費電力値との対応関係を表したデータ群から成る。
【００３７】
消費電力テーブル参照部２７は、前記の記憶された命令に対応する消費電力値を消費電力情報テーブル３２から読み出す（ステップ１５）。そして、メガセル消費電力加算部２８にて前記テーブルから読み出したメガセルの消費電力値を加算し（ステップ１６）、消費電力記憶部２９に格納する。
【００３８】
次に、論理シミュレーションが終了したか否かを判断し（ステップ１７）、終了していないならステップ１２に進む。一方、終了したなら、即ち、全てのメガセルについて上記処理を行ったなら、回路消費電力加算部２３にて当該全メガセルの合計消費電力値にメガセル以外の合計消費電力値を加算し、回路全体の消費電力値を得る（ステップ１８）。そして、消費出力表示部２４にて前記回路全体の消費電力値をディスプレイ表示する（ステップ１９）。
【００３９】
図１１は、メガセルとしてのＣＰＵ或いはＤＳＰのモデル記述例を示した図である。この図を用いて上述した処理における命令や関数を具体化して以下に説明する。ＣＰＵやＤＳＰが論理シミュレーション中に“ＬＤＡ”命令をフェッチすると、関数＄ＰｏｗｅｒＡｎａｌｙｓｉｓによって、命令読み込み部２５が“ＬＤＡ”読み込む。そして、命令記憶部６が、“ＬＤＡ”を記憶する。関数＄ＰｏｗｅｒＡｎａｌｙｓｉｓは、ＣＰＵやＤＳＰが命令をフェッチすると必ず呼び出されるように記述され、フェッチした命令を命令読み込み部２５に伝える働きをする。消費電力テーブル参照部２７は、“ＬＤＡ”命令に対して格納されている消費電力値（Ｗａ）を消費電力情報テーブル３２から読み出す（図１０参照）。そして、この消費電力値（Ｗａ）が消費電力記憶部２９に格納される。
【００４０】
同様に、ＣＰＵやＤＳＰが論理シミュレーション中に“ＳＴＡ”命令をフェッチすると、関数＄ＰｏｗｅｒＡｎａｌｙｓｉｓによって、命令読み込み部２５が“ＳＴＡ”命令を読み込む。そして、命令記憶部６には、“ＳＴＡ”が記憶される。消費電力テーブル参照部２７は、“ＬＤＡ”命令に対して格納されている消費電力値（Ｗａ）を消費電力情報テーブル３２から読み出す（図１０参照）。そして、この消費電力値（Ｗｂ）が消費電力記憶部２９に格納される。
【００４１】
かかる処理は論理シミュレーションが終了するまで繰り返され、論理シミュレーションが終了すると、全メガセルの合計消費電力値と、メガセル以外の回路部分である基本セルの合計消費電力値とが消費電力加算部２３で加算されたて回路全体の消費電力値が見積もられ、これが消費電力表示部２４にて表示される。
【００４２】
【発明の効果】
以上説明したように、この発明の集積回路の消費電力見積り装置によれば、メガセルを含む集積回路の消費電力見積りが行えるという効果を奏する。
【図面の簡単な説明】
【図１】 この発明の参考例としての集積回路の消費電力見積り装置を示す機能ブロック図である。
【図２】 この発明の参考例としての形態の集積回路の消費電力見積り装置を成すコンピュータを示すブロック図である。
【図３】 この発明の参考例としてのメガセルの一例を示した図である。
【図４】 図３のメガセルの消費電流データの一例を示す説明図である。
【図５】 図３のメガセルの消費電流データの一例を示す説明図である。
【図６】 図３のメガセルにおける各端子の論理値の変化を示したタイミングチャートで
ある。
【図７】 図１の集積回路の消費電力見積り装置による消費電流見積り処理内容を示したフローチャートである。
【図８】 この発明の実施の形態の集積回路の消費電力見積り装置を示す機能ブロック図である。
【図９】 図８の集積回路の消費電力見積り装置の消費電流見積り処理内容を示したフローチャートである。
【図１０】 図８の消費電力テーブルの内容を示す説明図である。
【図１１】 図８の回路データ格納部におけるメガセルの機能記述データを示す説明図である。
【符号の説明】
１ 回路接続情報格納部
２ 論理シミュレーション用ライブラリ
３ 論理シミュレーション手段
４ 基本セルの消費電流定義データ格納部
５ シミュレーション結果格納部
６ メガセルの消費電流定義データ格納部
７ 基本セルの消費電流Ｉａ見積り手段
８ メガセルの消費電流Ｉｂ見積り手段
９ 加算手段
１１ ＣＰＵ
１２ メモリ
１３ ハードディスク
１４ ディスプレイ
１５ キーボード
２１ 論理シミュレーション部
２２ 消費電力解析部
２３ 回路消費電力加算部
２４ 消費電力表示部
２５ 命令読み込み部
２６ 命令記憶部
２７ 消費電力テーブル参照部
２８ メガセル消費電力加算部
２９ 消費電力記憶部
３０ 回路データ格納部
３１ テストパターン格納部
３２ 消費電力情報テーブル３２
【発明の属する技術分野】
本発明は、集積回路の消費電力見積り装置に関する。
【０００２】
【従来の技術】
従来より、集積回路を実際に作製する前の設計の段階で予め当該集積回路が消費するであろう電力を見積もることが行われている。そして、この種の技術として、特開平２−１３６７７５号公報には、集積回路の論理シミュレーション結果から各基本セル（例えば、ＡＮＤ、ＯＲ、ＮＯＴ等）の出力端子のイベント数を求め、このイベント数と予め用意された各基本セルの消費電流情報とから回路全体の消費電流を見積もる消費電流見積り方法が開示されている。また、特開平４−１３０６６１号公報には、出力信号電圧の時間的変化と、消費電力データと、外部設定条件データとに基づいて、論理回路の所定時間における消費電力を算出する半導体集積回路の消費電力見積り方法が知られている。
【０００３】
【発明が解決しようとする課題】
しかしながら、上記いずれの従来技術も、前記の基本セルにて構成される回路を対象とするものであり、メガセルを含む回路に対して消費電力の見積りを行うことが困難であった。ここで、メガセルとは、論理シミュレーション時には、ハードウェア記述言語で機能記述されており、基本セルによってどのように構成されるかが示されていない機能ブロックをいい、ＣＰＵ、ＲＯＭ、或いはＲＡＭなどが含まれる。
【０００４】
この発明は、上記の事情に鑑み、メガセルを含む集積回路の消費電力見積りが行える集積回路の消費電力見積り装置を提供することを目的とする。
【０００５】
【課題を解決するための手段】
本発明の集積回路の消費電力見積り装置は、上記の課題を解決するために、ハードウェア記述言語を用いて機能記述されているＣＰＵ又はＤＳＰを含むメガセル、及び基本セルにより構成される回路データを論理シミュレーションするシミュレーション手段と、前記メガセルのＣＰＵ又はＤＳＰの命令実行時における命令ごとの消費電力値を前記命令にそれぞれ対応して記述したテーブルと、前記論理シミュレーション時に与えられる前記メガセルへの命令に対応してその消費電力値を前記テーブルから読み出してメガセルの消費電力値を見積もるメガセル消費電力見積り手段と、前記メガセル以外の回路部分である基本セルの消費電力値を見積もる基本セル消費電力見積り手段と、前記メガセル消費電力見積り手段にて見積もられた消費電力値と基本セル消費電力見積り手段にて見積もられた消費電力値とを加算して回路全体の消費電力値を見積もる加算手段と、を備えたことを特徴とする。
【０００６】
これによれば、前記論理シミュレーション時に与えられる前記メガセルへの命令に対応してその消費電力値を前記テーブルから読み出してメガセルの消費電力値を見積もるようにしているので、メガセルを含む集積回路の消費電力見積りを行うことが可能となる。
【０００７】
【発明の実施の形態】
以下、この発明の実施の形態を図に基づいて説明する。
【０００８】
図１は、この発明の参考例としての消費電力見積り装置を示した概略の機能ブロック図である。また、図２は、当該消費電力見積り装置となるマイクロコンピュータの概略構成を示したブロック図である。このマイクロコンピュータは、ＣＰＵ１１と、メモリ１２と、ハードディスク１３と、ディスプレイ１４と、キーボード１５とを備えて構成される。図２に示されたハードディスク１３には、図１における回路接続情報格納部１、論理シミュレーション用ライブラリ２、各基本セルの消費電流定義データ格納部４、及び各メガセルの消費電流定義データ格納部６が設けられている。また、図２のＣＰＵ１１とメモリ１２に格納されているプログラムとにより、図１の論理シミュレーション手段３、基本セルの消費電流Ｉａ見積り手段７、及びメガセルの消費電流Ｉｂ見積り手段８、及び加算手段９が構成されるとともに、前記メモリ１２にてシミュレーション結果格納部５が構成されている。
【０００９】
各基本セルの消費電流定義データ格納部４には、各基本セルの入出力端子の状態に対して予め用意されている消費電力データが格納されている。また、各メガセルの消費電流定義データ格納部６には、各メガセルの入出力端子の状態、機能記述における変数、及び動作周波数に対して予め用意されている消費電力データが格納されている。
【００１０】
回路接続情報格納部１には、消費電力の見積り対象となる回路の接続情報が格納されている。この回路の接続情報の中には、基本セルに対する接続情報およびメガセルに対する接続情報が含まれるとともに、メガセルについてはハードウェア記述言語を用いて機能記述されている。論理シミュレーション用ライブラリ２には、論理シミュレーションに必要な各種情報が格納されている。論理シミュレーション手段３は、前記の回路接続情報格納部１から回路接続情報等を取り込むとともに、前記論理シミュレーション用ライブラリ２から各種情報を取り込み、これらの情報に基づいて論理シミュレーションを実行する。そして、この論理シミュレーションの結果を、シミュレーション結果格納部５に格納する。
【００１１】
基本セルの消費電流Ｉａ見積り手段７は、前記のシミュレーション結果と、各基本セルの消費電流定義データ格納部４に格納されているデータとに基づき、消費電流見積りの対象となる回路のうち、基本セルの全体が消費する電流Ｉａを見積もる。なお、電流Ｉａは、ｎ個の基本セルにおける各消費電流をｉａ1，ｉａ2，…，ｉａnとすると、Ｉａ＝ｉａ1＋ｉａ2＋…＋ｉａnで表される。また、基本セルの電流見積りの方法としては、従来技術を用いることができる。
【００１２】
メガセルの消費電流Ｉｂ見積り手段８は、前記のシミュレーション結果と、各メガセルの消費電流定義データ格納部６に格納されているデータとに基づき、消費電流見積りの対象となる回路のうち、メガセルの全体が消費する電流Ｉｂを見積もる。なお、電流Ｉｂは、ｍ個のメガセルにおける各消費電流をｉｂ1，ｉｂ2，…，ｉｂmとすると、Ｉｂ＝ｉｂ1＋ｉｂ2＋…＋ｉｂmで表される。このメガセルの電流見積りの方法については、後述する。
【００１３】
加算手段９は、上記の消費電流ＩａとＩｂとを加算する。これにより、消費電流見積りの対象となる回路の全体の消費電流を見積もることができる。
【００１４】
次に、前記メガセルの消費電流Ｉｂ見積り手段８による消費電流見積りの具体的な説明を行う。
【００１５】
図３は、メガセルの一例を示した図であり、図中のＢＯＸと表記された部分がメガセルである。このメガセルには、入力端子として、Ａ０，Ａ１，ＣＥＢ、ＷＥＢ、及びＣＫがあり、出力端子としてＤ０がある。また、このメガセルＢＯＸの消費電流データ（各メガセルの消費電流定義データ格納部６に格納される）の一例を図４及び図５に示す。
【００１６】
図４のデータは、セル名、タイプ（同期式と非同期式の区別）、周波数決定信号、及び状態リストの表題について、それぞれ具体的内容を記述したデータである。この例では、セル名がＲＡＭであり、タイプは同期式であり、周波数決定信号はＣＫ（前記メガセルＢＯＸの入力端子であるＣＫ）であり、状態リストとしてｓｔａｎｄｂｙ、ｒｅａｄ、及びｗｒｉｔｅの３状態が表記されている。ここで、周波数決定信号は、メガセルの動作周波数を求めるときに参照される信号である。この信号は、この実施の形態のごとく、メガセルの外部端子を表してもよいし、或いは、機能記述内の変数としてもよいものである。また、状態リストを用意しているのは、各状態によって消費電流が異なるからである。
【００１７】
図５のデータは、前記ｓｔａｎｄｂｙ、ｒｅａｄ、及びｗｒｉｔｅの各状態における状態決定条件、ＡＣ電流（成分）、及びＤＣ電流（成分）を示している。状態決定条件は、その状態になるための条件を論理式で記述したものである。論理式で出てくる信号（ＣＥＢやＷＥＢ等）は、この実施の形態のごとく、メガセルの外部端子で表してもよいし、或いは、機能記述内の変数にて表記してもよいものである。この図５では、例えば、ＣＥＢ＝１（Ｈｉｇｈ）のときにｓｔａｎｄｂｙ状態になることが示されている。また、前記ＡＣ電流（成分）とは、メガセルの消費電流のうち、動作周波数（ｆ）に依存する電流（成分）をいう。この図５では、ＡＣ電流は、動作周波数（ｆ）の一次式で記述しているが、これに限らず他の複雑や式や、或いはテーブルデータとして記述されるものであってもよい。また、前記ＤＣ電流（成分）とは、メガセルの消費電流のうち動作周波数（ｆ）に依存しない電流（成分）をいう。この図５では、例えば、ｒｅａｄ状態において、Ｄ０の論理値が“１”（Ｈｉｇｈ）のとき、電流Ｚが流れることを示している。この電流Ｚの値は、実測値から予め抽出されているものである。
【００１８】
図６は、前記図３のメガセルＢＯＸにおける各端子の論理値の変化を示したタイミングチャートである。この論理値の変化は、論理シミュレーションの結果として得られ、シミュレーション結果格納部５から読み出すことができる。
【００１９】
図７は、メガセルの消費電流見積り処理内容を示したフローチャートである。この図７、及び前記の図６、図５、図４に基づいて、メガセルの消費電流Ｉｂ見積り手段８による消費電流見積りの処理内容を説明する。まず、前記の論理シミュレーション結果から、各時刻におけるメガセルの状態を調べる。ｔ0からｔ1の期間においては、シミュレーション結果である図６において、ＣＥＢが“０”（Ｌｏｗ）でＷＥＢが“１”（Ｈｉｇｈ）であるから、図５の状態決定条件に基づき、ｒｅａｄ状態であることが分かる。また、ｔ1からｔ2の期間においては、シミュレーション結果である図６において、ＣＥＢが“１”（Ｈｉｇｈ）であるから、図５の状態決定条件に基づき、ｓｔａｎｄｂｙ状態であることが分かる。このように、まず各イベントの状態分けを行う（ステップ１）。
【００２０】
次に、各状態における平均動作周波数（ｆ）を求める。図４により、メガセルＢＯＸは、同期式で動作周波数を決定する端子はＣＫであることが分かる。そして、図６により、ｒｅａｄの期間（ｔ0からｔ1）において、ＣＫは４つのパルスを発生させていることがわかる。平均動作周波数（ｆ）は、下記の第１式により、前記パルス数“４”と時間（ｔ1−ｔ0）とから求める（ステップ２）。
【００２１】
【数１】
ｆ＝４／（ｔ1−ｔ0） ……第１式
【００２２】
次に、各状態での消費電流のうち、ＡＣ電流およびＤＣ電流を求める。例えば、ｒｅａｄ状態のＡＣ電流Ｉｒａは、下記の第２式から求める。一方、ｒｅａｄ状態のＤＣ電流Ｉｒｄは、下記の第３式から求める（ステップ３）。
【００２３】
【数２】
Ｉｒａ＝Ｘ×ｆ ……第２式
Ｉｒｄ＝Ｚ（Ｗ１＋Ｗ２）／（ｔ1−ｔ0） ……第３式
【００２４】
ここで、上記第２式のＸは、図５のデータとして記述されている値である。また、図５において、ｒｅａｄ状態のときには端子Ｄ０に流れるＤＣ電流はＺであり、端子Ｄ０の論理値が“１”のときのみ流れるということが分かる。従って、期間ｔ0からｔ1での平均ＤＣ電流は、上記第３式にて求めることができる。なお、第３式中のＷ１、Ｗ２は、図６に示されるＤ０が“１”の期間である。
【００２５】
また、期間ｔ1からｔ2までは、ｓｔａｎｄｂｙ状態なので、この期間のＤＣ電流Ｉｓｄは、下記の第４式から求める（ステップ３）。
【００２６】
【数３】
Ｉｓｄ＝Ｓ ……第４式
【００２７】
ここで、上記第４式のＳは、図５のデータとして記述されている値である。
【００２８】
次に、時刻ｔ0からｔ2までのメガセルＢＯＸの平均消費電力ＩAを下記の第５式により求める（ステップ４）。
【００２９】
【数４】
ＩA＝〔Ｉｒａ（ｔ1−ｔ0）＋Ｉｒｄ（ｔ1−ｔ0）＋
Ｉｓｄ（ｔ2−ｔ1）〕／（ｔ2−ｔ0）……第５式
【００３０】
以上の消費電流計算は、回路中に含まれている全てのメガセルに対して行う。そして、加算手段９によって、回路中に含まれている全てのメガセルの合計消費電流と、回路中に含まれている全ての基本セルの合計消費電流とを加算することにより、回路全体の消費電流を求めることができる。
【００３１】
次に、この発明の集積回路の消費電力見積り装置の実施の形態について説明する。
【００３２】
図８は、この実施の形態の消費電力見積り装置の概略構成を示した機能ブロック図である。当該消費電力見積り装置は、論理シミュレーションを実行する論理シミュレーション部２１と、メガセルの消費電力を見積もる消費電力解析部２２と、回路全体の消費電力見積り値を算出する回路消費電力加算部２３と、見積もった回路全体の消費電力値をディスプレイ表示する消費電力表示部２４と、論理シミュレーションに必要な回路データ（メガセルについては機能記述データが格納されている）を格納する回路データ格納部３０と、論理シミュレーションのためのテストパターンを格納するテストパターン格納部３１と、メガセルの命令ごとの消費電力値に関する情報を格納している消費電力情報テーブル３２と、により構成されている。
【００３３】
そして、前記の消費電力解析部２２は、論理シミュレーションに際してメガセルに与えられる命令を読み込む命令読み込み部２５と、この読み込んだ命令を記憶する命令記憶部２６と、前記命令がシミュレーション実行されるときに前記消費電力情報テーブル３２から消費電力値を読み出す消費電力テーブル参照部２７と、各メガセルについて得られた消費電力値を加算していくメガセル消費電力加算部２８と、加算したメガセル消費電力値を記憶する消費電力記憶部２９とを備えて構成されている。
【００３４】
図９は、当該消費電力見積り装置の処理手順を示したフローチャートである。この図９及び前記図８に基づいて各機能部の処理内容および処理手順の説明を行う。論理シミュレーション部２１は、ハードウェア記述言語を用いて機能記述されたメガセルおよび当該メガセルに対するテストパターンを読み込み（ステップ１１）、論理シミュレーションを行う（ステップ１２）。そして、この機能記述されたメガセルが論理シミュレーションにおいて、命令をフェッチすると、消費電力解析部２２の命令読み込み部２５がその命令を読み込む。
【００３５】
ここで、消費電力見積りの対象となるメガセルには、予めメガセルの機能記述を行った開発者が、メガセルが命令をフェッチしたことを命令読み込み部２５に知らせるための関数を記述しておく。この関数については後述する。
【００３６】
次に、命令記憶部２６が前記命令を記憶する。そして、消費電力テーブル参照部２７は、消費電力情報テーブル３２を参照する（ステップ１４）。消費電力情報テーブル３２は、メガセルの開発者が予め作成したものであり、図１０に示しているように、メガセルの命令と、各命令の実行時に消費される消費電力値との対応関係を表したデータ群から成る。
【００３７】
消費電力テーブル参照部２７は、前記の記憶された命令に対応する消費電力値を消費電力情報テーブル３２から読み出す（ステップ１５）。そして、メガセル消費電力加算部２８にて前記テーブルから読み出したメガセルの消費電力値を加算し（ステップ１６）、消費電力記憶部２９に格納する。
【００３８】
次に、論理シミュレーションが終了したか否かを判断し（ステップ１７）、終了していないならステップ１２に進む。一方、終了したなら、即ち、全てのメガセルについて上記処理を行ったなら、回路消費電力加算部２３にて当該全メガセルの合計消費電力値にメガセル以外の合計消費電力値を加算し、回路全体の消費電力値を得る（ステップ１８）。そして、消費出力表示部２４にて前記回路全体の消費電力値をディスプレイ表示する（ステップ１９）。
【００３９】
図１１は、メガセルとしてのＣＰＵ或いはＤＳＰのモデル記述例を示した図である。この図を用いて上述した処理における命令や関数を具体化して以下に説明する。ＣＰＵやＤＳＰが論理シミュレーション中に“ＬＤＡ”命令をフェッチすると、関数＄ＰｏｗｅｒＡｎａｌｙｓｉｓによって、命令読み込み部２５が“ＬＤＡ”読み込む。そして、命令記憶部６が、“ＬＤＡ”を記憶する。関数＄ＰｏｗｅｒＡｎａｌｙｓｉｓは、ＣＰＵやＤＳＰが命令をフェッチすると必ず呼び出されるように記述され、フェッチした命令を命令読み込み部２５に伝える働きをする。消費電力テーブル参照部２７は、“ＬＤＡ”命令に対して格納されている消費電力値（Ｗａ）を消費電力情報テーブル３２から読み出す（図１０参照）。そして、この消費電力値（Ｗａ）が消費電力記憶部２９に格納される。
【００４０】
同様に、ＣＰＵやＤＳＰが論理シミュレーション中に“ＳＴＡ”命令をフェッチすると、関数＄ＰｏｗｅｒＡｎａｌｙｓｉｓによって、命令読み込み部２５が“ＳＴＡ”命令を読み込む。そして、命令記憶部６には、“ＳＴＡ”が記憶される。消費電力テーブル参照部２７は、“ＬＤＡ”命令に対して格納されている消費電力値（Ｗａ）を消費電力情報テーブル３２から読み出す（図１０参照）。そして、この消費電力値（Ｗｂ）が消費電力記憶部２９に格納される。
【００４１】
かかる処理は論理シミュレーションが終了するまで繰り返され、論理シミュレーションが終了すると、全メガセルの合計消費電力値と、メガセル以外の回路部分である基本セルの合計消費電力値とが消費電力加算部２３で加算されたて回路全体の消費電力値が見積もられ、これが消費電力表示部２４にて表示される。
【００４２】
【発明の効果】
以上説明したように、この発明の集積回路の消費電力見積り装置によれば、メガセルを含む集積回路の消費電力見積りが行えるという効果を奏する。
【図面の簡単な説明】
【図１】 この発明の参考例としての集積回路の消費電力見積り装置を示す機能ブロック図である。
【図２】 この発明の参考例としての形態の集積回路の消費電力見積り装置を成すコンピュータを示すブロック図である。
【図３】 この発明の参考例としてのメガセルの一例を示した図である。
【図４】 図３のメガセルの消費電流データの一例を示す説明図である。
【図５】 図３のメガセルの消費電流データの一例を示す説明図である。
【図６】 図３のメガセルにおける各端子の論理値の変化を示したタイミングチャートで
ある。
【図７】 図１の集積回路の消費電力見積り装置による消費電流見積り処理内容を示したフローチャートである。
【図８】 この発明の実施の形態の集積回路の消費電力見積り装置を示す機能ブロック図である。
【図９】 図８の集積回路の消費電力見積り装置の消費電流見積り処理内容を示したフローチャートである。
【図１０】 図８の消費電力テーブルの内容を示す説明図である。
【図１１】 図８の回路データ格納部におけるメガセルの機能記述データを示す説明図である。
【符号の説明】
１ 回路接続情報格納部
２ 論理シミュレーション用ライブラリ
３ 論理シミュレーション手段
４ 基本セルの消費電流定義データ格納部
５ シミュレーション結果格納部
６ メガセルの消費電流定義データ格納部
７ 基本セルの消費電流Ｉａ見積り手段
８ メガセルの消費電流Ｉｂ見積り手段
９ 加算手段
１１ ＣＰＵ
１２ メモリ
１３ ハードディスク
１４ ディスプレイ
１５ キーボード
２１ 論理シミュレーション部
２２ 消費電力解析部
２３ 回路消費電力加算部
２４ 消費電力表示部
２５ 命令読み込み部
２６ 命令記憶部
２７ 消費電力テーブル参照部
２８ メガセル消費電力加算部
２９ 消費電力記憶部
３０ 回路データ格納部
３１ テストパターン格納部
３２ 消費電力情報テーブル３２
Claims (1)
- ハードウェア記述言語を用いて機能記述されているＣＰＵ又はＤＳＰを含むメガセル、及び基本セルにより構成される回路データを論理シミュレーションするシミュレーション手段と、
前記メガセルのＣＰＵ又はＤＳＰの命令実行時における命令ごとの消費電力値を前記命令にそれぞれ対応して記述したテーブルと、
前記論理シミュレーション時に与えられる前記メガセルへの命令に対応してその消費電力値を前記テーブルから読み出してメガセルの消費電力値を見積もるメガセル消費電力見積り手段と、
前記メガセル以外の回路部分である基本セルの消費電力値を見積もる基本セル消費電力見積り手段と、
前記メガセル消費電力見積り手段にて見積もられた消費電力値と基本セル消費電力見積り手段にて見積もられた消費電力値とを加算して回路全体の消費電力値を見積もる加算手段と、
を備えたことを特徴とする集積回路の消費電力見積り装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15954396A JP3693420B2 (ja) | 1996-06-20 | 1996-06-20 | 集積回路の消費電力見積り装置 |
| US08/879,696 US6094527A (en) | 1996-06-20 | 1997-06-19 | Method and apparatus for estimating IC power consumption |
| US09/469,754 US7343276B1 (en) | 1996-06-20 | 1999-12-22 | Recording media including code for estimating IC power consumption |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15954396A JP3693420B2 (ja) | 1996-06-20 | 1996-06-20 | 集積回路の消費電力見積り装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005142603A Division JP3857290B2 (ja) | 2005-05-16 | 2005-05-16 | 集積回路の消費電力見積り装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1011482A JPH1011482A (ja) | 1998-01-16 |
| JP3693420B2 true JP3693420B2 (ja) | 2005-09-07 |
Family
ID=15696059
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15954396A Expired - Lifetime JP3693420B2 (ja) | 1996-06-20 | 1996-06-20 | 集積回路の消費電力見積り装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US6094527A (ja) |
| JP (1) | JP3693420B2 (ja) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3693420B2 (ja) * | 1996-06-20 | 2005-09-07 | 株式会社リコー | 集積回路の消費電力見積り装置 |
| JP4428489B2 (ja) * | 1999-08-23 | 2010-03-10 | パナソニック株式会社 | 集積回路装置及びそのテスト方法 |
| JP2002197138A (ja) * | 2000-12-25 | 2002-07-12 | Sony Corp | 設計回路の検証方法 |
| US20040268159A1 (en) * | 2003-06-30 | 2004-12-30 | Microsoft Corporation | Power profiling |
| WO2007037017A1 (ja) * | 2005-09-29 | 2007-04-05 | Fujitsu Limited | 消費電力解析方法及び消費電力解析装置 |
| US7580824B1 (en) | 2005-12-21 | 2009-08-25 | Altera Corporation | Apparatus and methods for modeling power characteristics of electronic circuitry |
| DE102006010514B4 (de) * | 2006-03-07 | 2008-09-18 | Infineon Technologies Ag | Elektrische Schaltung und Terminal |
| US7971082B2 (en) * | 2007-01-31 | 2011-06-28 | Freescale Semiconductor, Inc. | Method and system for estimating power consumption of integrated circuit design |
| JP4756002B2 (ja) | 2007-02-19 | 2011-08-24 | 株式会社リコー | 半導体集積回路の設計支援装置、その設計支援方法、その製造方法、プログラム、及び記録媒体 |
| US20090157334A1 (en) * | 2007-12-14 | 2009-06-18 | Kenneth Joseph Goodnow | Measurement of power consumption within an integrated circuit |
| US7715995B2 (en) * | 2007-12-14 | 2010-05-11 | International Business Machines Corporation | Design structure for measurement of power consumption within an integrated circuit |
| JP5262996B2 (ja) * | 2009-05-26 | 2013-08-14 | 富士通セミコンダクター株式会社 | 論理シミュレーション装置、方法、及びプログラム |
| JP5408264B2 (ja) | 2009-12-15 | 2014-02-05 | 富士通株式会社 | 集積回路消費電力計算装置，処理方法およびプログラム |
| JP2011180841A (ja) | 2010-03-01 | 2011-09-15 | Ricoh Co Ltd | 半導体設計支援装置 |
| CN101901490B (zh) * | 2010-07-15 | 2011-12-07 | 北京信息科技大学 | 生成信号调理电路图像的系统 |
| US8677157B1 (en) * | 2010-12-30 | 2014-03-18 | Symantec Corporation | Systems and methods for detecting power consumption of a computing device |
| US10591968B2 (en) | 2013-09-30 | 2020-03-17 | Hewlett Packard Enterprise Development Lp | Selectively-enabling battery back-up power based on a power demand |
| KR102257823B1 (ko) * | 2014-05-20 | 2021-05-28 | 삼성전자 주식회사 | 연산 장치의 동작 제어 방법 및 장치 |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02136775A (ja) * | 1988-11-17 | 1990-05-25 | Mitsubishi Electric Corp | 画像追尾装置 |
| US5553002A (en) * | 1990-04-06 | 1996-09-03 | Lsi Logic Corporation | Method and system for creating and validating low level description of electronic design from higher level, behavior-oriented description, using milestone matrix incorporated into user-interface |
| US5557531A (en) * | 1990-04-06 | 1996-09-17 | Lsi Logic Corporation | Method and system for creating and validating low level structural description of electronic design from higher level, behavior-oriented description, including estimating power dissipation of physical implementation |
| JPH04130661A (ja) * | 1990-09-20 | 1992-05-01 | Fujitsu Ltd | 半導体集積回路の消費電力見積り方法 |
| JPH0573634A (ja) | 1990-10-05 | 1993-03-26 | Nec Corp | 消費電力計算手法 |
| JPH05165912A (ja) | 1991-12-13 | 1993-07-02 | Mitsubishi Electric Corp | 半導体集積回路の消費電力計算装置 |
| US5359535A (en) * | 1992-05-04 | 1994-10-25 | Motorola, Inc. | Method for optimization of digital circuit delays |
| JPH0660139A (ja) * | 1992-08-05 | 1994-03-04 | Mitsubishi Electric Corp | Ｍｏｓトランジスタの論理機能ブロックの消費電力計算装置 |
| JPH06317616A (ja) | 1993-05-06 | 1994-11-15 | Matsushita Electric Ind Co Ltd | ディジタル回路の消費電力見積り方法 |
| US5481469A (en) * | 1993-09-13 | 1996-01-02 | Vlsi Technology, Inc. | Automatic power vector generation for sequential circuits |
| US5521834A (en) * | 1993-11-30 | 1996-05-28 | At&T Global Information Solutions Company | Method and apparatus for calculating dynamic power dissipation in CMOS integrated circuits |
| US5535370A (en) * | 1993-12-22 | 1996-07-09 | Intel Corporation | Method and apparatus for realistic current and power calculation using simulation with realistic test vectors |
| JPH0844788A (ja) | 1994-05-24 | 1996-02-16 | Toshiba Corp | 集積回路の消費電力算出方法及びその装置 |
| US5493508A (en) * | 1994-06-01 | 1996-02-20 | Lsi Logic Corporation | Specification and design of complex digital systems |
| US5625803A (en) * | 1994-12-14 | 1997-04-29 | Vlsi Technology, Inc. | Slew rate based power usage simulation and method |
| US5740407A (en) * | 1995-07-05 | 1998-04-14 | Motorola, Inc. | Method of generating power vectors for circuit power dissipation simulation having both combinational and sequential logic circuits |
| US5867397A (en) * | 1996-02-20 | 1999-02-02 | John R. Koza | Method and apparatus for automated design of complex structures using genetic programming |
| US5835380A (en) * | 1996-06-11 | 1998-11-10 | Lsi Logic Corporation | Simulation based extractor of expected waveforms for gate-level power analysis tool |
| JP3693420B2 (ja) * | 1996-06-20 | 2005-09-07 | 株式会社リコー | 集積回路の消費電力見積り装置 |
| US5943487A (en) * | 1996-07-12 | 1999-08-24 | Intel Corporation | Method for extracting a resistor network from an integrated circuit polygon layout |
| US5889685A (en) * | 1996-08-02 | 1999-03-30 | Cirrus Logic, Inc. | Method and apparatus for automatically characterizing short circuit current and power consumption in a digital circuit |
-
1996
- 1996-06-20 JP JP15954396A patent/JP3693420B2/ja not_active Expired - Lifetime
-
1997
- 1997-06-19 US US08/879,696 patent/US6094527A/en not_active Expired - Lifetime
-
1999
- 1999-12-22 US US09/469,754 patent/US7343276B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6094527A (en) | 2000-07-25 |
| US7343276B1 (en) | 2008-03-11 |
| JPH1011482A (ja) | 1998-01-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3693420B2 (ja) | 集積回路の消費電力見積り装置 | |
| US8266569B2 (en) | Identification of critical enables using MEA and WAA metrics | |
| US5535370A (en) | Method and apparatus for realistic current and power calculation using simulation with realistic test vectors | |
| US5835380A (en) | Simulation based extractor of expected waveforms for gate-level power analysis tool | |
| US5768145A (en) | Parametrized waveform processor for gate-level power analysis tool | |
| US20080027664A1 (en) | Architectural Level Throughput Based Power Modeling Methodology and Apparatus for Pervasively Clock-Gated Processor Cores | |
| US7260809B2 (en) | Power estimation employing cycle-accurate functional descriptions | |
| US7475367B2 (en) | Memory power models related to access information and methods thereof | |
| JP6203449B2 (ja) | 系統安定度推定装置および系統安定度推定方法 | |
| CN112100969A (zh) | 时序分析方法、电路、装置及存储介质 | |
| JP2002164434A (ja) | 不要輻射解析方法および不要輻射解析装置 | |
| JP2000214238A (ja) | バッテリ駆動予想時間算出装置及びバッテリ駆動予想時間算出方法 | |
| Messal et al. | Advanced approach for static part of loss-surface iron loss model | |
| JP3857290B2 (ja) | 集積回路の消費電力見積り装置 | |
| JP4275282B2 (ja) | 論理設計装置及び消費電力測定方法 | |
| US6493659B1 (en) | Power consumption calculating apparatus and method of the same | |
| Chen et al. | A new framework for static timing analysis, incremental timing refinement, and timing simulation | |
| JPS60249069A (ja) | ステップ応答測定装置 | |
| KR20100089345A (ko) | 동작 모니터링 유닛 및 동작 모니터링 유닛을 이용한 시스템의 소비 전력 추정 방법 | |
| JP2009271653A (ja) | 消費電力見積方法、回路設計支援装置及びプログラム | |
| CN112952832B (zh) | 在小扰动下负荷模型中电动机比例参数的获取方法 | |
| JP2824278B2 (ja) | Ｍｏｓｌｓｉの消費電力見積方法 | |
| JP2001167141A (ja) | 故障シミュレータおよび故障シミュレーション方法 | |
| Nino et al. | Dealing with ill conditioning in recursive parameter estimation for a synchronous generator | |
| US20080270089A1 (en) | Through-current power table, method of generating thereof and method of calculating power consumption |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041101 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041109 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050111 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050315 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050516 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20050523 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050621 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050621 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080701 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090701 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100701 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110701 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120701 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120701 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130701 Year of fee payment: 8 |
|
| EXPY | Cancellation because of completion of term |