JP5233786B2 - 見積もり支援プログラム、見積もり支援装置および見積もり支援方法 - Google Patents

Description

この発明は、遅延変動量を見積もり支援する見積もり支援プログラム、見積もり支援装置および見積もり支援方法に関する。

近年のＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｉｏｎ）の傾向としては、高機能化を目的とした「高集積化」、動作周波数の上昇にともなう「高速化」、そして、低消費電力設計による「電源電圧の低下」が挙げられる。「高集積化」によって、ＬＳＩチップに適用されるプロセス・ルールにより配線幅はより微細化し、クロストークや、エレクトロマイグレーション、ホットキャリア劣化などの物理現象の影響が顕著化し、ＬＳＩの動作への影響が大きくなっている。

また、「高速化」は、タイミングマージンを減少させるため、ＬＳＩの動作を設計する際のタイミング設定がシビアになってしまう。さらに、「電源電圧の降下」は、ＬＳＩチップの微細加工技術が進む中で、特に顕著に現れてきた現象である。「電源電圧の低下」は、低消費電力設計に起因して起こるだけでなく、上述した高集積化に伴う物理現象によって引き起こされることもある。具体的には、ＬＳＩチップ内に搭載された電源を供給する電源配線の抵抗によって生じる現象であり、複数の回路の同時スイッチングによっても影響を受ける。電圧降下が大きいと回路の動作速度が低下し、回路が誤動作する原因になる。

上述のようなＬＳＩ環境であっても誤動作のない正確な処理を担保するため、各設計段階における回路検証がより重要になっている。従来より、設計マージンを付加したタイミング検証をしたり、クロック伝送遅延の削減や、経験則に基づく電源配線強化等の施策を実施していた。ところが、対応工数の増加に加え、過剰設計によって、チップ面積や消費電力の増大も招いてしまうことがあった。

したがって、設計初期の段階から電源ノイズによって発生する誤差を正しく見積もる技術の重要度を増している。図２５は、従来の遅延変動量の見積もり手順を示す説明図である。電源ノイズによって発生する影響としては、遅延値の問題があり、図２５のような手順によって、遅延値の変動幅を表す遅延変動量が求められていた。

具体的には、まず、検証対象となるセルの動作パターン２５０１がｎ個取得され、それぞれの動作パターン２５０１について電源ノイズ解析がおこなわれる（ステップＳ１）。この解析結果より電源ノイズのノイズ波形２５０２が動作パターン２５０１ごとにｎ個得られる。さらに、ｎ個のノイズ波形２５０２と、対応するｎ個の動作パターン２５０１によって遅延変動量見積がおこなわれ（ステップＳ２）、ｎ個の動作パターン２５０１について、それぞれ遅延変動量２５０３が算出される。最後に、遅延変動量２５０３によって遅延変動量集計がおこなわれ（ステップＳＳ３）、ｎ個の遅延変動量２５０３のうち、最小値・最大値（Ｍｉｎ，Ｍａｘ）２５０４が提供される（たとえば、下記特許文献１参照。）。

また、他の見積もり技術として、パス遅延区間の電源電圧変動を平均化した平均電圧に基づいて、電源ノイズに起因するパス遅延変動量を求める手法が提供されている。図２６は、平均電圧を用いた遅延解析処理を示す説明図である。図２６の図表２６１０では、対象セルを含むＰ１〜Ｐ２（→の区間）までのパスにて発生する電源ノイズを表している。なお、対象セルには、ＶＤＤとＶＳＳの２系統の電源が供給されている。したがって、電源ノイズ波形も系統ごとに取得される。図２５の処理では、図表２６１０のように取得されたｎ個のノイズ波形２５０２を用いてそれぞれ回路シミュレーションを実行することにより遅延変動量を求めていたが、多大な処理時間がかかってしまう。

そこで、図表２６２０のように、動作パターン２５０１から得られたｎ個のノイズ波形２５０２を平均化した平均電圧波形を利用して遅延変動値を求めることもできる。具体的には、図表２６２０のように得られた平均電圧波形が示す電圧からあらかじめ用意された遅延特性を参照することによって遅延を特定する。ここで、図２７は、対象セルの遅延特性を示す図表である。図２７の曲線２７００は、対象セルに入力された電源ノイズの電圧に応じた遅延を表している。したがって、平均電圧波形から曲線２７００の値を参照することによって回路シミュレーションを実行することなく遅延変動量を見積もることができる（たとえば、下記非特許文献１参照。）。

特開２００６−２７７５５７号公報

「Ｆａｓｔ Ｍｅｔｈｏｄｓ ｔｏ Ｅｓｔｉｍａｔｅ Ｃｌｏｃｋ Ｊｉｔｔｅｒ ｄｕｅ ｔｏ Ｐｏｗｅｒ Ｓｕｐｐｌｙ Ｎｏｉｓｅ（電源ノイズ起因クロックジッタの見積もり手法の提案）」，Ｋ．Ｈａｃｈｉｙａ，他４名，ＩＥＩＣＥ ＴＲＡＮＳ．ＦＵＮＤＡＭＥＮＴＡＬＳ，ＶＯＬ．Ｅ９０−Ａ，ＮＯ．４ ＡＰＲＩＬ ２００７、Ｐ．７４１−７４７

しかしながら、上記の特許文献の場合、図２５に示したように、取得したノイズ波形２５０２のうち、いずれの波形が最大の遅延要因となるかがわからない。したがって、上述したように、ｎ個のノイズ波形２５０２それぞれについて、ＳＰＩＣＥなどを利用した回路シミュレーションが必要となり、多大な処理時間を必要としてしまう。このように、見積もり値を得るまでのＴＡＴ（Ｔｕｒｎ Ａｒｏｕｎｄ Ｔｉｍｅ）が長い処理は、設計初期に利用する見積もり手法として適切ではないという問題があった。

また、上記の非特許文献１の場合、得られたノイズ波形２５０２を平均化した電圧を基準として遅延変動量を見積もるため、対象セルごとの電源電圧の違いを考慮できない。また、図２７の曲線２７００のように。セルの遅延特性は非線形性を持つため、低電圧条件で求まった遅延変動量の場合、誤差が大きくなってしまう。したがって、課題に挙げているような、ＬＳＩチップ全体の電源電圧が低い環境では精度の高い見積もりを期待できないという問題があった。

本開示技術は、上述した従来技術による問題点を解消するため、簡易な処理によって電源ノイズを原因とする遅延に関する高精度な見積もりを可能にする見積もり支援プログラム、見積もり支援装置および見積もり支援方法を提供することを目的とする。

上述した課題を解決し、目的を達成するため、本開示技術は、コンピュータが、複数の電源が供給されるセルついて、前記複数の電源ごとに、前記セルに供給された電源ノイズの波形を取得する処理と、取得された前記複数の電源ごとの電源ノイズの波形から、単位時間ごとの電源ノイズの電位を検出する処理と、検出された前記複数の電源の電源ノイズの電位のうち、同一の時刻に検出された電位同士の電位差を求める処理と、前記セルの遅延特性に基づいて、算出された電位差の電源が前記セルに入力された場合の遅延値を特定する処理と、特定された前記単位時間ごとの遅延値の平均値を算出する処理と、算出された平均値を前記セルの遅延量として出力する処理と、を含むことを特徴とする。

本開示技術によれば、所定間隔ごとに対象セルに供給される電源ノイズの電位差を検出して、この電位差の平均値の電圧が印加された際の遅延値を、今回入力された電源ノイズによって生じた遅延値をして見積もる。したがって、処理負荷の高いシミュレーションを実行することなく、電源ノイズに応じた適切な遅延値を見積もることができる。さらに、遅延値の見積もり結果の差分を求めることによって容易に遅延変動量を得ることができる。

本見積もり支援プログラム、見積もり支援装置および見積もり支援方法によれば、簡易な処理によって電源ノイズを原因とする遅延に関する高精度な見積もりを可能にするという効果を奏する。

本実施の形態にかかる見積もり支援処理の概要を示すフローチャートである。 見積もり支援装置のハードウェア構成を示すブロック図である。 見積もり支援装置の機能的構成を示すブロック図である。 実施例１における遅延変動量の見積もり手順を示す説明図である。 対象セルの遅延特性の抽出処理を示す説明図である。 電源ノイズ波形の取得処理を示す説明図である。 遅延値の見積もり処理を示す説明図である。 遅延値を用いた遅延変動量の算出処理を示す説明図である。 遅延値の分割数の設定基準を示す説明図である。 基準値に満たない遅延値の例を示す説明図である。 基準値を超す遅延値の例を示す説明図である。 実施例２、３における遅延変動量の見積もり手順を示す説明図である。 クロックパスの遅延特性の抽出例を示す説明図である。 ユニットセルごとの遅延特性の抽出例を示す説明図である。 電源ノイズ波形の取得例を示す説明図である。 電圧変動量が最大になる電源ノイズの選択例を示す説明図である。 クロックパス内のセルごとのジッタ見積もり手順を示す説明図である。 クロックパス全体のジッタの見積もり手順を示す説明図である。 対象セル内の区間分割例を示す説明図である。 区間１の遅延特性の抽出例を示す図表である。 区間２の遅延特性の抽出例を示す図表である。 区間３の遅延特性の抽出例を示す図表である。 対象セルにおける電源ノイズ波形の取得例を示す説明図である。 区間１の遅延値の特定例を示す図表である。 区間２の遅延値の特定例を示す図表である。 区間３の遅延値の特定例を示す図表である。 従来の遅延変動量の見積もり手順を示す説明図である。 平均電圧を用いた遅延解析処理を示す説明図である。 対象セルの遅延特性を示す図表である。

以下に添付図面を参照して、この発明にかかる見積もり支援プログラム、見積もり支援装置および見積もり支援方法の好適な実施の形態を詳細に説明する。

（見積もり支援処理の概要）
まず、本実施の形態にかかる見積もり支援処理の概要について説明する。本実施の形態にかかる見積もり支援処理は、２段階の処理に分けて、検証対象となるセルにおける遅延に関する見積もり値を算出する。第１段階として、検証対象となるセルに入力される電源ノイズを利用して、あらかじめ用意された遅延特性によって遅延値を特定する遅延値を見積もる処理がある。そして、第２段階として、見積もり値として得られた遅延値の最大と最小との振れ幅を求める遅延変動量を見積もる処理がある。これらの処理によって得られた遅延値、ならびに遅延変動量を用いることによって、正確な遅延変動量を考慮したＴＡＴの短い回路設計を可能にする。

ここで、図１は、本実施の形態にかかる見積もり支援処理の概要を示すフローチャートである。図１のフローチャートにおいて、まず、見積もり対象セルに入力される電源ノイズの波形を取得する（ステップＳ１０１）。つぎに、対象セルに入力される電源ノイズの系統ごとに波形の電位を検出する（ステップＳ１０２）。通常、ＬＳＩ内のセル（ＩＣ）には、複数の系統から電源電圧が供給される。したがって、電源ノイズは系統ごとに発生する。

電位が検出されると、つぎに、単位時間ごとに、各系統の電位の電位差を算出する（ステップＳ１０３）。すなわち、ステップＳ１０２にて説明した系統ごとに検出される電位のうち、単位時間ごとの電位について差分を求めることによって電位差が算出される。単位時間とは利用者によってあらかじめ設定された時間間隔でもよいし、所定の時間内にｎ回の算出処理が実行できるようにあらかじめ設定された時間間隔でもよい。したがって、ステップＳ１０３の処理によって所定数（単位時間の設定に応じて異なる）の電位差が得られていることになる。

そして、ステップＳ１０３によって得られた電位差の電位が対象セルに入力された場合に発生する遅延値（遅延時間）を特定する（ステップＳ１０４）。ここでは、対象セルにノイズを含まないある電位の信号が入力された場合に発生する遅延値が、あらかじめ遅延特性として与えられているものとする。したがって、ステップＳ１０４では、遅延特性から電位に対応した遅延値を読み出せばよい。なお、ステップＳ１０３では、ｎ個の電位差が得られる。したがって、ステップＳ１０４では、これらｎ個の電位差の電力が入力された場合の遅延値がそれぞれ算出される。

その後、算出されたｎ個の遅延値の平均値を算出する（ステップＳ１０５）。本実施の形態では、ステップＳ１０５によって算出された平均値が対象セルの遅延値１０７として提供される。以上までの処理が、上述した第１段階の処理に相当する。なお、平均値の算出は通常、任意回数実行される。これは、対象セルが動作するタイミングにおいて、電源ノイズが毎サイクル同じ波形であるとは限らないためである。

そして、上述したステップ１０５による算出処理によって算出された複数の平均値のうち、最大と最小との差分を算出する（ステップＳ１０６）。このステップＳ１０６が、対象セルに電源ノイズが入力された際に発生する遅延値の変動量の幅を表す遅延変動量１０８となる。このステップＳ１０８までの処理が上述した第２の処理に相当する。遅延変動量１０８が提供されることによって、利用者は、対象セルにて遅延が発生する場合には、遅延変動量１０８分のばらつきを考慮するため、遅延によるバグが発生しない適切なタイミング設計が可能となる。

つぎに、上述した見積もり支援処理を実現するための具体的な構成について説明する。

（見積もり支援装置のハードウェア構成）
まず、本実施の形態にかかる検証支援処理を実現する見積もり支援装置のハードウェア構成について説明する。図２は、見積もり支援装置１００のハードウェア構成を示すブロック図である。図２において、見積もり支援装置１００は、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）２０１と、ＲＯＭ（Ｒｅａｄ‐Ｏｎｌｙ Ｍｅｍｏｒｙ）２０２と、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）２０３と、磁気ディスクドライブ２０４と、磁気ディスク２０５と、通信Ｉ／Ｆ（Ｉｎｔｅｒｆａｃｅ）２０６と、入力デバイス２０７と、出力デバイス２０８と、を備えている。また、各構成部はバス２１０によってそれぞれ接続されている。

ここで、ＣＰＵ２０１は、見積もり支援装置１００の全体の制御を司る。ＲＯＭ２０２は、ブートプログラムや、本実施の形態にかかる見積もり支援処理を実現するための見積もり支援プログラムなどの各種プログラムを記憶している。ＲＡＭ２０３は、ＣＰＵ２０１のワークエリアとして使用される。磁気ディスクドライブ２０４は、ＣＰＵ２０１の制御にしたがって磁気ディスク２０５に対するデータの更新／参照を制御する。磁気ディスク２０５は、磁気ディスクドライブ２０４の制御で書き込まれたデータを記憶する。なお、図２のハードウェア構成では、記録媒体として、磁気ディスク２０５を用いているが、光ディスクや、フラッシュメモリなど他の記録媒体を利用してもよい。

通信Ｉ／Ｆ２０６は、通信回線を通じてＬＡＮ（Ｌｏｃａｌ Ａｒｅａ Ｎｅｔｗｏｒｋ）、ＷＡＮ（Ｗｉｄｅ Ａｒｅａ Ｎｅｔｗｏｒｋ）、インターネットなどのネットワーク（ＮＥＴ）２０９に接続され、このネットワーク２０９を介して他の見積もり支援装置１００やその他の外部装置に接続される。そして、通信Ｉ／Ｆ２０６は、ネットワーク２０９と内部のインターフェースを司り、外部装置からのデータの入出力を制御する。通信Ｉ／Ｆ２０６の構成例としては、たとえばモデムやＬＡＮアダプタなどを採用することができる。

入力デバイス２０７は、見積もり支援装置１００に対しての外部からの入力を受け付ける。入力デバイス２０７としては、具体的には、キーボード、マウスなどが挙げられる。なお、図２に示したような見積もり支援装置１００によって、シミュレーションをおこなうアプリケーションは、ＲＯＭ２０２、ＲＡＭ２０３、磁気ディスク２０５などの記憶領域にあらかじめ格納されていてもよいが、入力デバイス２０７から入力されて、上述の記憶領域に格納されてもよい。

キーボードの場合、たとえば、文字、数字、各種指示などの入力のためのキーを備え、データの入力をおこなう。また、タッチパネル式の入力パッドやテンキーなどであってもよい。マウスの場合、たとえば、カーソルの移動や範囲選択、あるいはウィンドウの移動やサイズの変更などをおこなう。また、ポインティングデバイスとして同様に機能を備えるものであれば、トラックボールやジョイスティックなどであってもよい。

出力デバイス２０８は、見積もり支援装置１００によって見積もられた各種見積もり結果や、シミュレーションの実行結果などを出力する。出力デバイス２０８としては、具体的には、ディスプレイ、プリンタなどが挙げられる。

ディスプレイの場合、たとえば、カーソル、アイコンあるいはツールボックスをはじめ、文書、画像、機能情報などのデータを表示する。このディスプレイとしてさらに、ＣＲＴ、ＴＦＴ液晶ディスプレイ、プラズマディスプレイなどを採用することができる。また、プリンタの場合、たとえば、画像データや文書データを印刷する。さらに、レーザプリンタやインクジェットプリンタを採用することができる。

（見積もり支援装置の機能的構成）
つぎに、見積もり支援装置１００の機能的構成について説明する。図３は、見積もり支援装置の機能的構成を示すブロック図である。図３のように、見積もり支援装置１００は、機能部として取得部３０１と、検出部３０２と、差分算出部３０３と、特定部３０４と、平均算出部３０５と、出力部３０６と、変動量算出部３０７と、を含む構成である。この制御部となる機能（取得部３０１〜変動量算出部３０７）は、具体的には、たとえば、図２に示したＲＯＭ２０２、ＲＡＭ２０３、磁気ディスク２０５などの記憶領域に記憶された検証支援プログラムをＣＰＵ２０１に実行させることにより、または、通信Ｉ／Ｆ２０６により、その機能を実現する。

取得部３０１は、複数の電源が供給される対象セルついて、これら複数の電源ごとに、対象セルに供給された電源ノイズ波形３１０を取得する機能を有する。なお、取得された各波形は、ＲＡＭ２０３、磁気ディスク２０５などの記憶領域に記憶される。

検出部３０２は、取得部３０１によって取得された複数の電源ごとの電源ノイズ波形３１０から、単位時間ごとの電源ノイズの電位を検出する機能を有する。検出された電位は、ＲＡＭ２０３、磁気ディスク２０５などの記憶領域に記憶される。

差分算出部３０３は、検出部３０２によって検出された複数の電源のそれぞれの電源ノイズの電位のうち、同一の時刻に検出された電位同士の電位差を求める機能を有する。同一の時刻に検出された電位同士とは、たとえば、時刻ｔ０から波形の検出が開始され、単位時間として１［ｓｅｃ］が単位時間として設定されている場合、ｔ０＋１［ｓｅｃ］、ｔ０＋２［ｓｅｃ］、…と同一の時刻に検出された電位同士を比較して電位差を求める。なお、算出された電位差は、ＲＡＭ２０３、磁気ディスク２０５などの記憶領域に記憶される。

特定部３０４は、あらかじめ与えられた対象セルの遅延特性に基づいて、差分算出部３０３によって算出された電位差の電源が対象セルに入力された場合の遅延値を特定する機能を有する。なお、対象セルの遅延特性抽出処理は公知の技術を利用しているため、詳しい説明は省略するが、遅延値を実測した値を利用してもよいし、各種ツールを利用してもよい。なお、特定された遅延値は、ＲＡＭ２０３、磁気ディスク２０５などの記憶領域に記憶される。

平均算出部３０５は、特定部３０４によって特定された単位時間ごとの遅延値の平均値を算出する機能を有する。図２７にて説明したように、一般的に、遅延特性として得られる曲線は非線形であることが多い。したがって、従来のように、対象セルに入力される電源ノイズの電位差を平均して遅延値を求めてしまうと、低電圧のノイズが入力される場合に発生する比較的値の大きい遅延値が見積もり値に反映されない。そこで、本実施の形態では、実際に入力された電圧（電位差）によって生じる遅延値を求めてから、これらの遅延値の平均値を求める。したがって、実際の遅延状態を正しく反映した見積もり値を求めることができる。なお、算出された平均値は、ＲＡＭ２０３、磁気ディスク２０５などの記憶領域に記憶される。

出力部３０６は、平均算出部３０５によって算出された平均値を対象セルの遅延量の見積もり値３２０として出力する機能を有する。出力形式としては、たとえば、出力デバイス２０８として提供されるディスプレイへの表示、プリンタへの印刷出力、Ｉ／Ｆ２０６による外部装置への送信がある。また、出力された遅延値は、ＲＡＭ２０３、磁気ディスク２０５などの記憶領域に記憶される。

変動量算出部３０７は、平均算出部３０５による平均値の算出を所定の時間ごとに任意回数実行させ、算出された各平均値（すなわち、所定時間ごとに算出された対象セルの遅延値）のうち、最大値と最小値との差分を算出する機能を有する。上述したように、平均値は対象セルの遅延値であるが、この値も、実際には対象セルへ入力される電源ノイズに揺らぎがあるため、算出ごとに異なる値が出力される。

遅延値の変動は、実際に対象セルを備えたＬＳＩを動作させた場合も同様である。したがって、遅延値の揺れの幅を求めることによって、実際に対象セルを動作させた場合に発生する遅延値の変化の幅を表す遅延変動量を算出することができる。なお、算出された遅延変動量は、ＲＡＭ２０３、磁気ディスク２０５などの記憶領域に記憶される。また、変動量算出部３０７によって遅延変動量が算出された場合、出力部３０６は、算出された差分を対象セルの遅延変動量の見積もり値３２０として出力する。

以上説明したように、本実施の形態にかかる見積もり支援装置１００では、所定間隔ごとに対象セルに供給される電源ノイズの電位差を検出して、この電位差の平均値の電圧が入力された際の遅延値を、今回入力された電源ノイズによって生じた遅延値として見積もることができる。さらに、遅延値の見積もり結果の差分を求めることによって容易に遅延変動量を得ることができる。したがって、処理負荷の重いシミュレーションを実行することなく、対象セルについての遅延に関する見積もりが可能となる。

以下には、見積もり支援装置１００の具体的な実施例１〜５について説明する。

（実施例１）
実施例１では、上述した見積もり支援処理を実施するためのさらに具体的な手順について説明する。図４は、実施例１における遅延変動量の見積もり手順を示す説明図である。実際に見積もり支援装置１００によって遅延変動量を求める場合には、各種情報を用意するための準備処理が必要になる。図４に示した見積もり手順では、波線で囲った処理が準備処理に相当する。したがって、以下、準備処理から順番に遅延変動量を求めるまでの処理について順番に説明する。なお、本実施の形態にかかる見積もり支援の実行は、支援装置１００のみを想定しているわけではなく、遅延見積り及び、遅延変動量見積りができる環境であれば、特に装置の構成に限定はない。

＜遅延特性抽出＞
まず、対象セルの遅延特性を得るために、見積もり支援装置１００では、対象セルを含むＬＳＩチップの配線情報４０１と、セル設定情報４０２とを取得してセル遅延特性を抽出するための処理をおこなう（ステップＳ４１０）。セル設定情報とは、たとえば、最終段Ｔｒ．（トランジスタ）の駆動力を調整するためのコード設定や、出力負荷の条件など、セル動作のための各種設定を意味する。

図５は、対象セルの遅延特性の抽出処理を示す説明図である。図５のように、配線情報４０１とセル設定情報４０２によって対象セル（以下、「セルＡ５０１」を対象セルとして説明する）の接続状況５００が特定される。セルＡ５０１に接続されるモデル５０２は、ＬＳＩチップの設計内容に応じた負荷や、セルの品種に応じて想定される伝送路モデルを再現するために利用される。前者の場合には、モデル５０２として、所定の容量など集中負荷モデル（たとえば、図５に例示したモデル５０２）が接続され、後者の場合は伝送路モデルが接続される。ステップＳ４１０のセル遅延特性抽出処理によって、曲線５１１による遅延特性５１０を表すセル遅延特性テーブル４１１が提供される。

＜電源ノイズ取得＞
つぎに、見積もり支援装置１００は、セル遅延特性テーブル４１１に加えて、ＬＳＩチップのレイアウト情報４０３と、セルＳＷ（スイッチ）情報４０４とを取得して、電源ノイズ波形を取得するための処理をおこなう（ステップＳ４２０）。

図６は、電源ノイズ波形の取得処理を示す説明図である。図６のように、見積もり支援装置１００では、セルＡ５０１への電力供給状態と、出力端子への接続状態を再現して、電源電圧ごと（図５の例では、ＶＤＥ，ＶＤＤ，ＶＳＳの３系統）の電源ノイズ波形４２１を取得する。なお、セルＡ５０１の出力端子に接続するモデル６００は、遅延特性抽出の際と同様に、ＬＳＩチップの構成に応じて、伝送路モデル６０１や集中負荷モデル６０２が接続される。以上のステップＳ４２０までの工程によって、遅延変動量の見積もりのための準備処理が完了する。なお、ステップＳ４１０，４２０の処理は、見積もり支援装置１００の外部装置によって実行させてもよい。

＜遅延値の見積もり＞
つぎに、遅延変動量見積もり部４３０による見積もり処理に移行する。まず、遅延値の見積もりをおこなう。具体的には、まず、電源ノイズ波形スキャンをおこない（ステップＳ４４０）、電源ノイズ分割リスト４４１を得ることによって、遅延値見積もりがおこなわれる（ステップＳ４５０）。ここで、図７は、遅延値の見積もり処理を示す説明図である。図７を用いて、ステップＳ４４０，４５０の工程を視覚的に説明する。

図７のように、見積もり支援装置１００では、セルＡ遅延区間についての電源ノイズ波形７００が取得される。電源ノイズ波形７００は、セルＡの基準遅延区間（ここでは、あらかじめ設定したセルＡ遅延区間）におけるＶＤＥ／ＶＤＤ−ＶＳＳ間電位差を表している。さらに、電源ノイズ波形７００は、“ΔＶＧ＿ｎ”を任意の幅で分割して切り出し、事前に取得したセルＡの遅延特性５１０とフィッティングする。このフィッティング結果から得られる遅延値“Ｄ＿ｘ”の平均値“Ｄｅｌａｙ＿ｅｓｔ”（式（１）参照）が、セルＡ遅延区間における遅延値の見積もり結果となる。

なお、電源ノイズ波形７００から“ΔＶＧ＿ｎ”を任意の幅で分割して切り出す際の切り出し幅の決定方針としては、たとえば下記のような手法が挙げられる。
１）セルＡ５０１への入力信号のＳｌｅｗ Ｒａｔｅ時間の半分の間隔
２）電源ノイズ波形の周期の１／４，１／６，１／８，・・・
上記１）は、電源ノイズがセルＡのスイッチ切り替えによる電流発生が原因であることを考慮した手法である。また、上記２）は、セル遅延区間が大きく、電源ノイズの±側の両ピークが含まれている場合、少なくとも、それら両ピーク値を考慮した遅延算出をおこなうための手法である。

＜遅延変動値算出＞
つぎに、遅延値の見積もりを利用した遅延変動値の算出処理について説明する。図４のように、ステップＳ４５０によって遅延値が見積もられると、つぎに見積もった遅延値の中の最小値ならびに最大値を表すｍｉｎ，ｍａｘ遅延４５１を出力する。そして、ｍｉｎ，ｍａｘ遅延４５１を利用した遅延変動量計算をおこない（ステップＳ４６０）、遅延変動量４６１を提供する。

そして、図８は、遅延値を用いた遅延変動量の算出処理を示す説明図である。ここでも、図８を用いて遅延変動量の算出を視覚的に説明する。上述したように、見積もり支援装置１００では、任意のタイミングごとに電源ノイズ波形からの遅延値見積もりがおこなわれる。たとえば、図８に示したように、同一間隔のセルＡ遅延区間を１〜ｎ回取得して、それぞれのタイミングに発生した遅延値を算出する。

そして、各区間によって算出された遅延値（Ｄｅｌａｙ＿ｅｓｔ１〜ｎ）のうち、最大となる遅延値（Ｄｅｌａｙ＿ｍａｘ）と最小となる遅延値（Ｄｅｌａｙ＿ｍｉｎ）との差を求めることによって、セルＡにおける遅延変動量を求めることができる。

なお、セルＡ遅延区間の取得タイミングとしては、ＬＳＩチップ内のスイッチ切り替えのタイミングや、特定の挙動が発生するタイミングを狙ってもよい。無作為のタイミングで遅延見積りを実施することを避けることにより、悲観性を削減した、実動作に近い状況での遅延変動量見積りが可能となる。

＜最適な分割数の設定＞
以上説明した処理によって、基本的な見積もり処理が可能となるが、見積もり支援装置１００では、さらに、セルＡ遅延区間内から“ΔＶＧ＿ｎ”を切り出す際の分割数を調整することによって、見積もり精度を向上させることができる。図７の式（１）のように、セルＡ遅延区間内はｎ個に分割され各分割タイミングにおいてそれぞれ遅延値が見積もられる。

しかしながら、この分割数が適切ではない場合もある。たとえば、電源ノイズの波形の変動が激しく、設定された分割数では、見積った遅延値が過少または過大になる場合がある。したがって、あるセル遅延区間における遅延値の見積もりが完了すると、今回の見積もり回数の設定基準が適切であるか否かを判断する処理を追加してもよい。

ここで、図９−１は、遅延値の分割数の設定基準を示す説明図である。図９−１を用いて、遅延値の分割数の設定基準について説明する。たとえば、初期値としてｎ＝６が設定されている場合、セルＡ遅延区間では、等間隔で電位差Ｖ１〜Ｖ６が検出される。これら検出された電位差Ｖに対応した遅延値をＤｅｌａｙ１〜６と、理想遅延値を表すＤｅｌａｙ＿ｅｓｔ（平均値）を比較することによって、ｎの設定が適切か否かを判断する。

図９−２は、基準値に満たない遅延値の例を示す説明図であり、図９−３は、基準値を超す遅延値の例を示す説明図である。図９−２，図９−３を用いて説明すると、まず、Ｉｄｅａｌ電圧時の遅延時間（ｔＩｄｅａｌ）を設定数ｎ個の区間に分割する。このとき、１区間の遅延時間は、ｔＩｄｅａｌ／ｎとなる。

そして、図９−２のように算出した遅延値（Ｄｅｌａｙ＿ｅｓｔ）がｔＩｄｅａｌより小さい場合、さらに、Ｄｅｌａｙ＿ｅｓｔ＜ｔＩｄｅａｌ−ｔＩｄｅａｌ／ｎか否かを判断し、Ｄｅｌａｙ＿ｅｓｔ＜ｔＩｄｅａｌ−ｔＩｄｅａｌ／ｎであれば、ｎを１減少して、Ｄｅｌａｙ＿ｅｓｔを再計算する。一方、Ｄｅｌａｙ＿ｅｓｔ＞ｔＩｄｅａｌ−ｔＩｄｅａｌ／ｎならそのまま今回の区間の見積もりを終了する。

そして、図９−３のように算出した遅延値（Ｄｅｌａｙ＿ｅｓｔ）がｔＩｄｅａｌより大きい場合、さらに、Ｄｅｌａｙ＿ｅｓｔ＞ｔＩｄｅａｌ＋ｔＩｄｅａｌ／ｎか否かを判断し、Ｄｅｌａｙ＿ｅｓｔ＞ｔＩｄｅａｌ＋ｔＩｄｅａｌ／ｎであれば、ｎを１増加してＤｅｌａｙ＿ｅｓｔを再計算する。一方、Ｄｅｌａｙ＿ｅｓｔ＜ｔＩｄｅａｌ＋ｔＩｄｅａｌ／ｎなら今回の区間の見積もりを終了する。

実施例１では、分割数を自動的に最適な値に調整することもできる。したがって、検証経験の浅い利用者が操作した場合であっても適切な見積もりを可能にする。

以上説明したように、実施例１では、電源ノイズを時間軸上で分割したときのＤＣ電圧を利用して、任意のタイミングごとの遅延変動量を求め、これらの平均を取ることにより、対象セルの遅延変動量を求めることができる。実施例１では、従来の見積もりのような回路シミュレーションの実行を必要としないため、遅延変動量を簡易的な手法によって、さらに比較的精度よく見積もりすることができるという利点を備えている。 なお、以下に説明する実施例２〜５はいずれも実施例１の処理を基準として見積もりをおこなう構成になっている。

（実施例２）
実施例２では、実施例１の遅延値の見積もり結果を利用して、遅延値がｍａｘ，遅延ｍｉｎとなる電源ノイズ波形を選択することによって、効率的な遅延変動解析を実現する。実施例１では、回路シミュレーションによる解析処理をおこなうことなく、遅延値ならびに遅延変動量を見積もっている。したがって、処理工程は大幅に削減される。一方で、遅延値ならびに遅延変動量の見積もりに特化した処理であるため、回路シミュレーションを実行した場合に得られる各種解析結果が得られない。

そこで、実施例２と後述の実施例３では、実施例１によって得られる見積もりを利用して、回路シミュレーションの工程数を削減する。したがって、対象セルに対する詳細な解析結果を従来よりも処理負荷の軽い回路シミュレーションによって提供することができる。ここで、図１０は、実施例２、３における遅延変動量の見積もり手順を示す説明図である。図１０の領域１０００は、実施例１にて説明した遅延変動量見積もり処理に相当する。

領域１０００に示すように、見積もり支援装置１００は、ノイズ波形を取得すると、遅延変動量見積もり処理を実行する。実施例２では、この見積もり処理によって得られた遅延運動量の中から、遅延ｍａｘ、遅延ｍｉｎとなる遅延値を発生させたノイズ波形を選択する。そして、選択されたノイズ波形を利用した遅延変動量解析をおこなう。この遅延変動量解析は最大２波形を利用して実行されるため、従来の回路シミュレーションと比較して著しく処理負荷が軽い。結果として、従来よりも効率的に回路シミュレーションによる高精度な遅延変動量（Ｍｉｎ，Ｍａｘ）を得ることができる。

（実施例３）
実施例３の場合も、遅延変動量集計による集計結果を利用することによって、回路シミュレーションの工程を削減した見積もり処理を実現する。具体的には、領域１０００によって実行された遅延変動量の見積もり結果の蓄積をそのまま流用して遅延変動量を算出する（遅延変動量解析を省略する）。実施例２と比較して、処理工程は削減されているが、複数の遅延変動量の見積もり集計結果から遅延変動量（Ｍｉｎ，Ｍａｘ）を得るため、高精度な見積もり値を提供することができる。

（実施例４）
実施例４では、実施例１のセル遅延変動量見積もり処理を利用して、所定のクロックパスに対するジッタ解析をおこなう。実施例１〜３では、ある１つのセルに入力される電源ノイズによって発生する遅延に関する見積もりが目的であったが、実施例４では、所定のクロックパスに対するジッタ解析を目的とする。所定のクロックパスを対象とした場合、このパス上に配置された各セルを考慮した遅延を見積もらなければならない。

まず、実施例４の場合の遅延特性の抽出例について説明する。見積もり対象がクロックパスとなる場合、遅延変動量を見積もる際には、下記の２通りどちらかのセル遅延特性を用意する必要がある。

・クロックパス遅延特性
・クロックパスを構成する各バッファのユニットセルそれぞれの遅延特性

ここで、図１１は、クロックパスの遅延特性の抽出例を示す説明図である。また、図１２は、ユニットセルごとの遅延特性の抽出例を示す説明図である。図１１のように、クロックパス（ＣＬＫ ＰａｔｈＩ）全体の遅延特性を抽出する場合には、抽出例１１００のように、パスの出力側端子に容量モデルが接続される。抽出された遅延特性１１１０は、曲線１１１１によってクロックパス全体の遅延特性を表す。一方、ユニットセルごとの遅延特性の抽出の場合、抽出例１２００のように、セルの種類（セルＡ、Ｂ，Ｃ）ごとに、個別に容量モデルが接続される。抽出された遅延特性１２１０は、セルごとに独立した曲線によって遅延特性を表す。

つぎに、実施例４における電源ノイズ波形の取得について説明する。実施例４にて使用する電源ノイズ波形としては、クロックパス内に存在する、インスタンス毎の電源ノイズ波形を取得する手法と、クロックパスの中で、電圧変動量が最大となるＶＤＤとＶＳＳと電源ノイズ波形を選択し、組み合わせて使用する手法とがある。

図１３は、電源ノイズ波形の取得例を示す説明図である。図１３では、クロックパス内に配置されているバッファ（セルＡ、Ｂ，Ｃ）それぞれに供給されるＶＤＤ波形とＶＳＳ波形とをそれぞれ取得する（１３００）。取得した波形からは、それぞれ、同一のバッファにおけるＶＤＤ波形とＶＳＳ波形との波形対が作成される（１３１０）。図１３の例では、全部で６種類の波形対が得られている。

一方、図１４は、電圧変動量が最大になる電源ノイズの選択例を示す説明図である。図１４の場合も、まず、クロックパス内に配置されているバッファ（セルＡ、Ｂ，Ｃ）それぞれに供給されるＶＤＤ波形とＶＳＳ波形とをそれぞれ取得する（１４００）。その後、同一のバッファにおけるＶＤＤ波形とＶＳＳ波形との波形対を作成し（１４１０）、作成した波形対の中から、電圧変動量が最大となるＶＤＤとＶＳＳと電源ノイズ波形の組み合わせを取得する（１４２０）。図１４では結果として、低電位のＶＳＳ側では、セルＡ１のＶＳＳ波形が採用され、高電位のＶＤＤ側では、セルＢ１のＶＤＤ波形が採用されこれらの波形対が提供される。

最後に、実施例４における遅延変動量（クロックジッタ）の見積もりについて説明する。遅延変動量の見積もりの際も、大きく分けて２つの手法を利用することができる。１つめは、クロックパス内インスタンスごとの電源ノイズ波形を利用してそれぞれ遅延変動量を見積もり、その合計値からクロックジッタを算出する手法である。

ここで、図１５は、クロックパス内のセルごとのジッタ見積もり手順を示す説明図である。図１５のように、クロックパス内に配置されているバッファ（セルＡ、Ｂ，Ｃ）それぞれに供給される電源ノイズを取得し（１５００）、ＶＤＤ波形とＶＳＳ波形と波形対を作成する（１５１０）。この１５１０の手順の際、電源ノイズ波形として、インスタンス毎に取得された波形を利用するか、電位差が最大となるＶＤＤとＶＳＳと電源ノイズ波形を利用するかを選択する。

１５１０の処理によって波形対が作成されると、つぎに、遅延特性を参照して遅延値を特定する処理（１５２０）に移行する。この１５２０の処理の際も、参照する遅延特性として、クロックパス全体の遅延特性とユニットセルごとの遅延特性とのいずれを利用するか選択する。

１５２０の手順によって、参照する遅延特性が選択されると、波形対の電位差に対応する遅延値を特定する（１５３０）。図１５の場合、ユニットセルごとの波形対を利用して、ユニットセルごとの遅延特性を参照して遅延値が特定される。したがって、クロックパスの遅延値はユニットセルごとの遅延値の合計となる。そして、算出されたクロックパスの遅延値の中の最大と最小との差分を求めることによって、ユニットセルごとの遅延変動量が見積もられる（１５４０）。

つぎに、２つめの手法として、クロックパス全体の遅延変動量を見積もる手法がある。 図１６は、クロックパス全体のジッタの見積もり手順を示す説明図である。図１６のように、まず、クロックパス全体の電源ノイズを取得し（１６００）、ＶＤＤ波形とＶＳＳ波形と波形対を作成する（１６１０）。その後、クロックパス全体の遅延特性を参照して（１６２０）、波形対の電位差に対応する遅延値を特定する（１６３０）。最後に、１６３０の処理によって特定された遅延値の中の最大と最小との差分を求めることによって、クロックパス全体の遅延変動量が見積もられる（１６４０）。

このように、実施例４では、見積もり対象が複数のセルをクロックパスとするが、クロックパスの構成に応じた電源ノイズ波形ならびに遅延特性を用意すれば、基本的な処理手順は実施例１を適用できる。したがって、実施例４の場合も、検証対象の構成にかかわらず、簡易な工程のみで、精度の高い見積もりが可能となる。

（実施例５）
実施例５では、実施例１のセル遅延変動量見積もり処理を利用して、多電源セル（Ｉ／Ｏ）に対するジッタ解析をおこなう。実施例１〜４の場合と異なり、多電源セルの場合のジッタ解析をおこなう場合、まず、Ｉ／Ｏの回路を複数のセクションに分割する。そして、分割後のセクションごとに遅延特性を作成して、遅延変動量を見積もればよい。

まず、図１７は、対象セル内の区間分割例を示す説明図である。以下実施例５では多電源セル１７００を対象セルとして、ジッタ解析をおこなうものとして説明する。図１７のように、多電源セル１７００は、初段インバータを構成する区間１と、レベルコンバータを構成する区間２と、プレ／ファイナルバッファを構成する区間３との３つに分割される。なお、多電源セル１７００の分割は、所定のツールを用いて自動的に実行してもよいし、利用者が自ら分割してもよい。

図１７のような区間分割が完了すると、分割された区間ごとに遅延特性を抽出する。ことのき、１つのセルによって構成されている区間については、実施例１にて説明した遅延特性抽出処理（図５参照）を適用し、複数のセルによって構成されている区間については、実施例４にて説明した遅延特性抽出処理を適用（図１１，１２参照）すればよい。

ここで、図１８は、区間１の遅延特性の抽出例を示す図表であり、図１９は、区間２の遅延特性の抽出例を示す図表であり、図２０は、区間３の遅延特性の抽出例を示す図表である。図１８〜２０のように、区間１の遅延特性１８００は曲線１８０１によって、区間２の遅延特性１９００は曲線１９０１によって、区間３の遅延特性２０００は曲線２００１によって、それぞれ表される。

そして、図２１は、対象セルにおける電源ノイズ波形の取得例を示す説明図である。図２１において、Ｄｅｌａｙ１は区間１の理想遅延を表し、Ｄｅｌａｙ２は区間２の理想遅延を表し、Ｄｅｌａｙ３は区間３の理想遅延を表す。そして、区間ごとに、実施例１と同様の手順によって、所定間隔ごとの電位差を算出する。多電源セルの場合、区間ごとに入力される電源が異なるため、電位差を算出する際の波形対も一様ではない。たとえば、区間１，２では、ＶＤＤとＶＳＳとの電位差を求め、区間３ではＶＤＥとＶＳＳとの電位差を求めて、それぞれ遅延値を特定する。

そして、図２２は、区間１の遅延値の特定例を示す図表であり、図２３は、区間２の遅延値の特定例を示す図表であり、図２４は、区間３の遅延値の特定例を示す図表である。多電源セルの場合、各区間のセルの構成や、電源供給状況が区間ごとに大きく異なっている。したがって、最初から異なる対象セルとして独立した処理が必要となる。結果として図２２〜図２４のように区間ごとに独立しているため、他の区間へ影響を与えることなく、正確な遅延値を見積もることができる。遅延値が求まったあとは実施例１と同様に区間ごとの遅延変動量を算出することによって多電源セル１７００のジッタを見積もることができる。

以上説明したように、見積もり支援プログラム、見積もり支援装置および見積もり支援方法によれば、所定間隔ごとに対象セルに供給される電源ノイズの電位差を検出して、この電位差が入力された際の遅延値を、今回入力された電源ノイズによって生じた遅延値として見積もる。したがって、処理負荷の大きい回路シミュレーションを実行することなく、高精度な遅延値を見積もることがでる。

また、上述の見積もり支援処理による遅延値の見積もりを所定間隔ごとに繰り替え時、得られた遅延値の最大値と最小値との差分を求めることによって、遅延値と同じく、回路シミュレーションを実行することなく、対象セルによって発生する遅延量の変動幅を表す遅延変動量を見積もることができる。

なお、本実施の形態で説明した見積もり支援方法は、あらかじめ用意されたプログラムをパーソナル・コンピュータやワークステーションなどのコンピュータで実行することにより実現することができる。本見積もり支援プログラムは、ハードディスク、フレキシブルディスク、ＣＤ−ＲＯＭ、ＭＯ、ＤＶＤなどのコンピュータで読み取り可能な記録媒体に記録され、コンピュータによって記録媒体から読み出されることによって実行される。また本見積もり支援プログラムは、インターネットなどのネットワークを介して配布してもよい。

また、本実施の形態で説明した見積もり支援装置１００は、スタンダードセルやストラクチャードＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）などの特定用途向けＩＣ（以下、単に「ＡＳＩＣ」と称す。）やＦＰＧＡなどのＰＬＤ（Ｐｒｏｇｒａｍｍａｂｌｅ Ｌｏｇｉｃ Ｄｅｖｉｃｅ）によっても実現することができる。具体的には、たとえば、上述した見積もり支援装置１００の機能（取得部３０１〜変動量算出部３０７）をＨＤＬ記述によって機能定義し、そのＨＤＬ記述を論理合成してＡＳＩＣやＰＬＤに与えることにより、見積もり支援装置１００を製造することができる。

上述した実施の形態に関し、さらに以下の付記を開示する。

（付記１）コンピュータを、
複数の電源が供給されるセルについて、前記複数の電源ごとに、前記セルに供給された電源ノイズの波形を取得する取得手段、
前記取得手段によって取得された前記複数の電源ごとの電源ノイズの波形から、単位時間ごとの電源ノイズの電位を検出する検出手段、
前記検出手段によって検出された前記複数の電源の電源ノイズの電位のうち、同一の時刻に検出された電位同士の電位差を求める差分算出手段、
前記セルの遅延特性に基づいて、前記差分算出手段によって算出された電位差の電源が前記セルに入力された場合の遅延値を特定する特定手段、
前記特定手段によって特定された前記単位時間ごとの遅延値の平均値を算出する平均算出手段、
前記平均算出手段によって算出された平均値を前記セルの遅延量として出力する出力手段、
として機能させることを特徴とする見積もり支援プログラム。

（付記２）前記コンピュータを、さらに、
前記平均算出手段による平均値の算出を所定の時間ごとに任意回数実行させ、算出された前記各平均値のうち、最大値と最小値との差分を算出する変動量算出手段、として機能させ、
前記出力手段は、前記変動量算出手段によって算出された差分を前記セルの遅延変動量として出力することを特徴とする付記１に記載の見積もり支援プログラム。

（付記３）前記検出手段は、前記特定手段によって特定された遅延値がしきい値に満たなかった場合、前記単位時間の間隔を所定量増加させ、
前記差分算出手段は、前記単位時間の間隔が所定量増加された後に前記検出手段によって検出された前記複数の電源の電源ノイズの電位のうち、同一の時刻に検出された電位同士の電位差をあらたに求め、
前記特定手段は、前記セルの遅延特性に基づいて、前記差分算出手段によってあらたに算出された電位差の電源が前記セルに入力された場合の遅延値を特定し、
前記平均算出手段は、前記特定手段によって特定された、前記間隔が所定量増加された後の単位時間ごとの遅延値の平均値を算出することを特徴とする付記１または２に記載の見積もり支援プログラム。

（付記４）前記検出手段は、前記特定手段によって特定された遅延値がしきい値以上であった場合、前記単位時間の間隔を所定量減少させ、
前記差分算出手段は、前記単位時間の間隔が所定量減少された後に前記検出手段によって検出された前記複数の電源の電源ノイズの電位のうち、同一の時刻に検出された電位同士の電位差をあらたに求め、
前記特定手段は、前記セルの遅延特性に基づいて、前記差分算出手段によってあらたに算出された電位差の電源が前記セルに入力された場合の遅延値を特定し、
前記平均算出手段は、前記特定手段によって特定された、前記間隔が所定量減少された後の単位時間ごとの遅延値の平均値を算出することを特徴とする付記１〜３のいずれか一つに記載の見積もり支援プログラム。

（付記５）前記コンピュータを、さらに、
前記出力手段によって出力された遅延値が最大となった電源ノイズの波形と、遅延値が最小となった電源ノイズの波形とを、選択する選択手段、
前記選択手段によって選択された電源ノイズの波形が前記セルに入力された場合の回路シミュレーションを実行して前記セルの遅延変動量を算出する実行手段、として機能させ、
前記出力手段は、前記実行手段によって算出された遅延変動量を出力することを特徴とする付記１に記載の見積もり支援プログラム。

（付記６）前記変動量算出手段は、前記平均算出手段による平均値の算出を所定の信号の出力タイミングごとに任意回数実行させ、算出された前記各平均値のうち、最大値と最小値との差分を算出することを特徴とする付記２〜５のいずれか一つに記載の見積もり支援プログラム。

（付記７）複数の電源が供給されるセルついて、前記複数の電源ごとに、前記セルに供給された電源ノイズの波形を取得する取得手段と、
前記取得手段によって取得された前記複数の電源ごとの電源ノイズの波形から、単位時間ごとの電源ノイズの電位を検出する検出手段と、
前記検出手段によって検出された前記複数の電源の電源ノイズの電位のうち、同一の時刻に検出された電位同士の電位差を求める差分算出手段と、
前記セルの遅延特性に基づいて、前記差分算出手段によって算出された電位差の電源が前記セルに入力された場合の遅延値を特定する特定手段と、
前記特定手段によって特定された前記単位時間ごとの遅延値の平均値を算出する平均算出手段と、
前記平均算出手段によって算出された平均値を前記セルの遅延量として出力する出力手段と、
を備えることを特徴とする見積もり支援装置。

（付記８）コンピュータが、
複数の電源が供給されるセルについて、前記複数の電源ごとに、前記セルに供給された電源ノイズの波形を取得する取得工程と、
前記取得工程によって取得された前記複数の電源ごとの電源ノイズの波形から、単位時間ごとの電源ノイズの電位を検出する検出工程と、
前記検出工程によって検出された前記複数の電源の電源ノイズの電位のうち、同一の時刻に検出された電位同士の電位差を求める差分算出工程と、
前記セルの遅延特性に基づいて、前記差分算出工程によって算出された電位差の電源が前記セルに入力された場合の遅延値を特定する特定工程と、
前記特定工程によって特定された前記単位時間ごとの遅延値の平均値を算出する平均算出工程と、
前記平均算出工程によって算出された平均値を前記セルの遅延量として出力する出力工程と、
を実行することを特徴とする見積もり支援方法。

１００ 見積もり支援装置
３０１ 取得部
３０２ 検出部
３０３ 差分算出部
３０４ 特定部
３０５ 平均算出部
３０６ 出力部
３０７ 変動量算出部

Claims (6)

1. 複数の電源が供給されるセルについて、前記複数の電源ごとに、前記セルに供給された電源ノイズの波形を取得し、
   取得された前記複数の電源ごとの電源ノイズの波形から、単位時間ごとの電源ノイズの電位を検出し、
   検出された前記複数の電源の電源ノイズの電位のうち、同一の時刻に検出された電位同士の電位差を求め、
   前記セルの遅延特性に基づいて、算出された前記電位差に対応する電源が前記セルに入力された場合の遅延値を特定し、
   特定された前記遅延値の前記単位時間ごとの平均値を算出し、
   算出された前記平均値を前記セルの遅延量として出力し、
   前記平均値の算出を所定の時間ごとに任意回数実行させ、算出された前記各平均値のうち、最大値と最小値との差分を算出し、
   算出された前記差分を前記セルの遅延変動量として出力する
   処理をコンピュータに実行させる見積もり支援プログラム。
2. 複数の電源が供給されるセルについて、前記複数の電源ごとに、前記セルに供給された電源ノイズの波形を取得し、
   取得された前記複数の電源ごとの電源ノイズの波形から、単位時間ごとの電源ノイズの電位を検出し、
   検出された前記複数の電源の電源ノイズの電位のうち、同一の時刻に検出された電位同士の電位差を求め、
   前記セルの遅延特性に基づいて、算出された前記電位差に対応する電源が前記セルに入力された場合の遅延値を特定し、
   特定された前記遅延値がしきい値に満たなかった場合、前記単位時間の間隔を所定量増加させ、
   前記単位時間の間隔が所定量増加された後に、検出された前記複数の電源の電源ノイズの電位のうち、同一の時刻に検出された電位同士の電位差をあらたに求め、
   前記セルの遅延特性に基づいて、あらたに算出された電位差の電源が前記セルに入力された場合の遅延値を特定し、
   特定された、前記間隔が所定量増加された後の単位時間ごとの遅延値の平均値を算出し、
   算出された前記平均値を前記セルの遅延量として出力することを特徴とする見積もり支援プログラム。
3. 複数の電源が供給されるセルについて、前記複数の電源ごとに、前記セルに供給された電源ノイズの波形を取得し、
   取得された前記複数の電源ごとの電源ノイズの波形から、単位時間ごとの電源ノイズの電位を検出し、
   検出された前記複数の電源の電源ノイズの電位のうち、同一の時刻に検出された電位同士の電位差を求め、
   前記セルの遅延特性に基づいて、算出された前記電位差に対応する電源が前記セルに入力された場合の遅延値を特定し、
   特定された前記遅延値がしきい値以上であった場合、前記単位時間の間隔を所定量減少させ、
   前記単位時間の間隔が所定量減少された後に、検出された前記複数の電源の電源ノイズの電位のうち、同一の時刻に検出された電位同士の電位差をあらたに求め、
   前記セルの遅延特性に基づいて、あらたに算出された電位差の電源が前記セルに入力された場合の遅延値を特定し、
   特定された、前記間隔が所定量減少された後の単位時間ごとの遅延値の平均値を算出し、
   算出された前記平均値を前記セルの遅延量として出力することを特徴とする見積もり支援プログラム。
4. 出力された前記遅延量にかかる遅延値が最大となった電源ノイズの波形と、当該遅延値が最小となった電源ノイズの波形とを、選択し、
   選択された前記電源ノイズの波形が前記セルに入力された場合の回路シミュレーションを実行して前記セルの遅延変動量を算出し、
   算出された前記遅延変動量を出力することを特徴とする請求項１に記載の見積もり支援プログラム。
5. 複数の電源が供給されるセルについて、前記複数の電源ごとに、前記セルに供給された電源ノイズの波形を取得する取得手段と、
   前記取得手段によって取得された前記複数の電源ごとの電源ノイズの波形から、単位時間ごとの電源ノイズの電位を検出する検出手段と、
   前記検出手段によって検出された前記複数の電源の電源ノイズの電位のうち、同一の時刻に検出された電位同士の電位差を求める差分算出手段と、
   前記セルの遅延特性に基づいて、前記差分算出手段によって算出された前記電位差に対応する電源が前記セルに入力された場合の遅延値を特定する特定手段と、
   前記特定手段によって特定された前記遅延値の前記単位時間ごとの平均値を算出する平均算出手段と、
   前記平均算出手段によって算出された前記平均値を前記セルの遅延量として出力する出力手段と、
   前記平均算出手段による前記平均値の算出を所定の時間ごとに任意回数実行させ、算出された前記各平均値のうち、最大値と最小値との差分を算出する変動量算出手段と、
   を備え、
   前記出力手段は、前記変動量算出手段によって算出された差分を前記セルの遅延変動量として出力することを特徴とする見積もり支援装置。
6. コンピュータが、
   複数の電源が供給されるセルについて、前記複数の電源ごとに、前記セルに供給された電源ノイズの波形を取得する取得工程と、
   前記取得工程によって取得された前記複数の電源ごとの電源ノイズの波形から、単位時間ごとの電源ノイズの電位を検出する検出工程と、
   前記検出工程によって検出された前記複数の電源の電源ノイズの電位のうち、同一の時刻に検出された電位同士の電位差を求める差分算出工程と、
   前記セルの遅延特性に基づいて、前記差分算出工程によって算出された前記電位差に対応する電源が前記セルに入力された場合の遅延値を特定する特定工程と、
   前記特定工程によって特定された前記遅延値の前記単位時間ごとの平均値を算出する平均算出工程と、
   前記平均算出工程によって算出された前記平均値を前記セルの遅延量として出力する出力工程と、
   前記平均算出工程による前記平均値の算出を所定の時間ごとに任意回数実行させ、算出された前記各平均値のうち、最大値と最小値との差分を算出する変動量算出工程と、
   を実行し、
   前記出力工程は、前記変動量算出工程によって算出された差分を前記セルの遅延変動量として出力することを特徴とする見積もり支援方法。

Images