JPH1010572A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JPH1010572A JPH1010572A JP16180996A JP16180996A JPH1010572A JP H1010572 A JPH1010572 A JP H1010572A JP 16180996 A JP16180996 A JP 16180996A JP 16180996 A JP16180996 A JP 16180996A JP H1010572 A JPH1010572 A JP H1010572A
- Authority
- JP
- Japan
- Prior art keywords
- video signal
- liquid crystal
- crystal display
- wiring material
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【課題】 駆動回路内蔵型の液晶表示装置において、安
価な製造プロセスで、ブロック毎に発生するグラデーシ
ョンを防止する。 【解決手段】 同じデータバスラインを駆動する上下の
アナログスイッチ１０４と第１の配線材料からなるビデ
オ信号バスラインとの間を結ぶ第２の配線材料１０７か
らなる上下それぞれの垂直接続配線の長さの和を場所に
よらず等しくすることにより、アナログスイッチ１０４
の信号通過周波数帯域を均一にする。
価な製造プロセスで、ブロック毎に発生するグラデーシ
ョンを防止する。 【解決手段】 同じデータバスラインを駆動する上下の
アナログスイッチ１０４と第１の配線材料からなるビデ
オ信号バスラインとの間を結ぶ第２の配線材料１０７か
らなる上下それぞれの垂直接続配線の長さの和を場所に
よらず等しくすることにより、アナログスイッチ１０４
の信号通過周波数帯域を均一にする。
Description
【０００１】
【発明の属する技術分野】本発明は、ディスプレイ、プ
ロジェクタ、テレビジョン等に用いられるアクティブマ
トリクス型液晶表示装置に関するものである。
ロジェクタ、テレビジョン等に用いられるアクティブマ
トリクス型液晶表示装置に関するものである。
【０００２】
【従来の技術】液晶表示装置の小型化、低コスト化を図
って、液晶表示基板と同じ基板上に周辺駆動回路を集積
化する技術の開発が進んでいる。周辺駆動回路は、アク
ティブマトリックスアレイを形成する薄膜トランジスタ
（以下、ＴＦＴという。）のゲートを走査する垂直駆動
回路と、ビデオ信号をデータバスラインに供給する水平
駆動回路とに分けられる。従来、この種の液晶表示装置
では周辺駆動回路の歩留り向上と液晶表示部の走査線信
号及びデータ線信号の遅延短縮とのために、液晶表示部
の上下左右に駆動回路を冗長配置させる場合がある。例
えば、特開平２−７０８号公報には、歩留り向上を目的
として駆動回路が上下左右に冗長配置された例が示され
ている。またこの種の液晶表示装置では、入力ビデオ信
号を多相展開し、その転送速度を低くして、周辺駆動回
路の要求スピードを軽減する構成が広く採用されてい
る。例えば、１９９４年５月、エス・アイ・ディー９４
ダイジェスト、７９〜８２頁（ＳＩＤ ＤＩＧＥＳＴ、
ｐｐ．７９〜８２）には、ビデオ信号を１２８相展開
し、それを上下６４本ずつに分けて入力する液晶表示装
置の例が示されている。
って、液晶表示基板と同じ基板上に周辺駆動回路を集積
化する技術の開発が進んでいる。周辺駆動回路は、アク
ティブマトリックスアレイを形成する薄膜トランジスタ
（以下、ＴＦＴという。）のゲートを走査する垂直駆動
回路と、ビデオ信号をデータバスラインに供給する水平
駆動回路とに分けられる。従来、この種の液晶表示装置
では周辺駆動回路の歩留り向上と液晶表示部の走査線信
号及びデータ線信号の遅延短縮とのために、液晶表示部
の上下左右に駆動回路を冗長配置させる場合がある。例
えば、特開平２−７０８号公報には、歩留り向上を目的
として駆動回路が上下左右に冗長配置された例が示され
ている。またこの種の液晶表示装置では、入力ビデオ信
号を多相展開し、その転送速度を低くして、周辺駆動回
路の要求スピードを軽減する構成が広く採用されてい
る。例えば、１９９４年５月、エス・アイ・ディー９４
ダイジェスト、７９〜８２頁（ＳＩＤ ＤＩＧＥＳＴ、
ｐｐ．７９〜８２）には、ビデオ信号を１２８相展開
し、それを上下６４本ずつに分けて入力する液晶表示装
置の例が示されている。
【０００３】図６は駆動回路を内蔵した従来の液晶表示
装置の構成の一例を示したものである。この駆動回路内
蔵型液晶表示装置は、映像を表示するアクティブマトリ
ックス型液晶表示部１０１と、垂直駆動回路１０２と、
水平駆動回路とで構成されている。
装置の構成の一例を示したものである。この駆動回路内
蔵型液晶表示装置は、映像を表示するアクティブマトリ
ックス型液晶表示部１０１と、垂直駆動回路１０２と、
水平駆動回路とで構成されている。
【０００４】水平駆動回路は、アナログスイッチ１０４
と、このアナログスイッチ１０４を順番に選択する水平
走査回路１０３とで構成されている。この液晶表示装置
では水平駆動回路をアクティブマトリックス型液晶表示
部１０１の上下に配置し、２×Ｋ個（Ｋは自然数）に多
相展開したビデオ信号線Ｓ（１）〜Ｓ（２Ｋ）を介して
ビデオ信号を入力するようになっている。この場合、２
×Ｋ個のアナログスイッチ１０４のゲート電極は全て共
通に水平走査回路１０３に接続されているので、２×Ｋ
個のビデオ信号は水平走査回路１０３によって同時に選
択され、アナログスイッチ１０４を通して同時にデータ
バスラインに書き込まれる。この動作を水平方向に順次
シフトしながら行なうことにより、１ライン分のビデオ
信号がデータバスラインに充電される。
と、このアナログスイッチ１０４を順番に選択する水平
走査回路１０３とで構成されている。この液晶表示装置
では水平駆動回路をアクティブマトリックス型液晶表示
部１０１の上下に配置し、２×Ｋ個（Ｋは自然数）に多
相展開したビデオ信号線Ｓ（１）〜Ｓ（２Ｋ）を介して
ビデオ信号を入力するようになっている。この場合、２
×Ｋ個のアナログスイッチ１０４のゲート電極は全て共
通に水平走査回路１０３に接続されているので、２×Ｋ
個のビデオ信号は水平走査回路１０３によって同時に選
択され、アナログスイッチ１０４を通して同時にデータ
バスラインに書き込まれる。この動作を水平方向に順次
シフトしながら行なうことにより、１ライン分のビデオ
信号がデータバスラインに充電される。
【０００５】１ライン分のデータ信号は垂直駆動回路１
０２によって選択された画素のＴＦＴを通して画素電極
に書き込まれる。さらに、この動作を垂直方向に順次シ
フトしながら行なうことによって、１画面分のデータ信
号を画素電極に書き込むことができる。
０２によって選択された画素のＴＦＴを通して画素電極
に書き込まれる。さらに、この動作を垂直方向に順次シ
フトしながら行なうことによって、１画面分のデータ信
号を画素電極に書き込むことができる。
【０００６】図６に示されるように、従来の液晶表示装
置のビデオ信号線Ｓ（１）〜Ｓ（２Ｋ）の並び順は上部
駆動回路と下部駆動回路との間で線対称になるように配
置されている。すなわち、上下駆動回路ともに、内側か
ら外側に向けてＳ（１）、Ｓ（２）、Ｓ（３）、・・
・、Ｓ（２Ｋ）の順に並んでいる。
置のビデオ信号線Ｓ（１）〜Ｓ（２Ｋ）の並び順は上部
駆動回路と下部駆動回路との間で線対称になるように配
置されている。すなわち、上下駆動回路ともに、内側か
ら外側に向けてＳ（１）、Ｓ（２）、Ｓ（３）、・・
・、Ｓ（２Ｋ）の順に並んでいる。
【０００７】従って、上部アナログスイッチ１０４と第
１の配線材料１０６からなる上部ビデオ信号線１０５と
を結ぶ第２の配線材料１０７からなる上側垂直配線の長
さと、上部アナログスイッチ１０４と同じデータバスラ
インを駆動する下部アナログスイッチ１０４と第１の配
線材料１０６からなる下部ビデオ信号線１０５とを結ぶ
第２の配線材料１０７からなる下側垂直配線の長さとの
和Ｌは、Ｌ（１）＜Ｌ（２）＜Ｌ（３）＜・・・＜Ｌ
（２Ｋ）の順に大きくなっていく。ただし括弧内の番号
は上下の垂直配線と接続されるビデオ信号線の番号を示
す。従って前記第２の配線材料１０７からなる上下の垂
直配線の抵抗値の和も同じ順で大きくなっていく。
１の配線材料１０６からなる上部ビデオ信号線１０５と
を結ぶ第２の配線材料１０７からなる上側垂直配線の長
さと、上部アナログスイッチ１０４と同じデータバスラ
インを駆動する下部アナログスイッチ１０４と第１の配
線材料１０６からなる下部ビデオ信号線１０５とを結ぶ
第２の配線材料１０７からなる下側垂直配線の長さとの
和Ｌは、Ｌ（１）＜Ｌ（２）＜Ｌ（３）＜・・・＜Ｌ
（２Ｋ）の順に大きくなっていく。ただし括弧内の番号
は上下の垂直配線と接続されるビデオ信号線の番号を示
す。従って前記第２の配線材料１０７からなる上下の垂
直配線の抵抗値の和も同じ順で大きくなっていく。
【０００８】図７（ａ）及び（ｂ）は、それぞれ図６に
おける上部及び下部のビデオ信号線１０５とアナログス
イッチ１０４とを接続する部分のデバイスの一例を示す
平面図である。この図では、ビデオ信号線はＳ（１）〜
Ｓ（８）の８相に展開されている。また、ＴＦＴの構造
としてプレーナ型が採用されている。
おける上部及び下部のビデオ信号線１０５とアナログス
イッチ１０４とを接続する部分のデバイスの一例を示す
平面図である。この図では、ビデオ信号線はＳ（１）〜
Ｓ（８）の８相に展開されている。また、ＴＦＴの構造
としてプレーナ型が採用されている。
【０００９】図７のａ−ｂ線及びｃ−ｄ線断面をそれぞ
れ図９（ａ）及び（ｂ）に示す。
れ図９（ａ）及び（ｂ）に示す。
【００１０】図９（ａ）はＴＦＴの断面構造を示してい
る。この図において、半導体薄膜９０１には通常多結晶
シリコンが用いられる。また、ソース領域９０２及びド
レイン領域９０３に接続されている第１の配線材料１０
６としては通常アルミニウム（Ａｌ）金属が用いられ
る。さらに、ゲート電極を形成している第２の配線材料
１０７は通常不純物ドープによって低抵抗化された多結
晶シリコンの薄膜からなる。ＴＦＴは絶縁基板９０７上
に半導体薄膜９０１を設けて形成され、半導体薄膜９０
１上にゲート絶縁膜９０４が形成され、その上に第２の
配線材料１０７からなるゲート電極が形成されている。
これらの部材は層間膜９０５で被覆され、その上にパッ
シベーション膜９０６が形成されている。
る。この図において、半導体薄膜９０１には通常多結晶
シリコンが用いられる。また、ソース領域９０２及びド
レイン領域９０３に接続されている第１の配線材料１０
６としては通常アルミニウム（Ａｌ）金属が用いられ
る。さらに、ゲート電極を形成している第２の配線材料
１０７は通常不純物ドープによって低抵抗化された多結
晶シリコンの薄膜からなる。ＴＦＴは絶縁基板９０７上
に半導体薄膜９０１を設けて形成され、半導体薄膜９０
１上にゲート絶縁膜９０４が形成され、その上に第２の
配線材料１０７からなるゲート電極が形成されている。
これらの部材は層間膜９０５で被覆され、その上にパッ
シベーション膜９０６が形成されている。
【００１１】図９（ｂ）は、絶縁基板９０７上に第１の
配線材料１０６で形成されたビデオ信号線１０５と、こ
のビデオ信号線１０５とアナログスイッチ１０４とを結
ぶ第２の配線材料１０７で形成された配線とが層間膜９
０５を介して交差する部分の断面を示す。
配線材料１０６で形成されたビデオ信号線１０５と、こ
のビデオ信号線１０５とアナログスイッチ１０４とを結
ぶ第２の配線材料１０７で形成された配線とが層間膜９
０５を介して交差する部分の断面を示す。
【００１２】
【発明が解決しようとする課題】以上説明したように従
来の液晶表示装置においては、同じデータバスラインを
駆動する上下のビデオ信号線１０５とアナログスイッチ
１０４との間を結ぶ垂直配線の長さの和が書込走査の単
位となる各ブロック内で相互に異なり、従ってその抵抗
も異なる。例えば、ビデオ信号線１０５とアナログスイ
ッチ１０４とを結ぶ配線の材料として不純物ドープされ
た多結晶シリコン薄膜を用いる場合には、配線の抵抗が
最大で数百〜数百ｋΩとなる。この値はアナログスイッ
チ１０４のオン抵抗値と同等以上の高さであり、無視で
きない。その結果、アナログスイッチ１０４の信号通過
周波数帯域に大きな影響を及ぼし、信号通過周波数帯域
がブロック内で不均一となって、ブロック毎にグラデー
ション（濃淡）が発生するという問題が生じる。
来の液晶表示装置においては、同じデータバスラインを
駆動する上下のビデオ信号線１０５とアナログスイッチ
１０４との間を結ぶ垂直配線の長さの和が書込走査の単
位となる各ブロック内で相互に異なり、従ってその抵抗
も異なる。例えば、ビデオ信号線１０５とアナログスイ
ッチ１０４とを結ぶ配線の材料として不純物ドープされ
た多結晶シリコン薄膜を用いる場合には、配線の抵抗が
最大で数百〜数百ｋΩとなる。この値はアナログスイッ
チ１０４のオン抵抗値と同等以上の高さであり、無視で
きない。その結果、アナログスイッチ１０４の信号通過
周波数帯域に大きな影響を及ぼし、信号通過周波数帯域
がブロック内で不均一となって、ブロック毎にグラデー
ション（濃淡）が発生するという問題が生じる。
【００１３】図８は、ビデオ信号を１２相に展開した場
合に、１ブロックの両端におけるアナログスイッチの信
号通過周波数帯域を示すグラフである。同図において、
曲線Ｃ３及びＣ４はそれぞれ図６に示されたデータバス
ラインＣ及びＤを駆動するアナログスイッチ１０４を通
過した信号の周波数とその電圧利得との関係を示してい
る。このグラフから、データバスラインＤを駆動するア
ナログスイッチの信号通過周波数帯域が、データバスラ
インＣを駆動するアナログスイッチの信号通過周波数帯
域に比べて一桁以上低くなっていることが分かる。この
差は、ビデオ信号線１０５とアナログスイッチ１０４と
を結ぶ配線の抵抗値の相異によるものである。
合に、１ブロックの両端におけるアナログスイッチの信
号通過周波数帯域を示すグラフである。同図において、
曲線Ｃ３及びＣ４はそれぞれ図６に示されたデータバス
ラインＣ及びＤを駆動するアナログスイッチ１０４を通
過した信号の周波数とその電圧利得との関係を示してい
る。このグラフから、データバスラインＤを駆動するア
ナログスイッチの信号通過周波数帯域が、データバスラ
インＣを駆動するアナログスイッチの信号通過周波数帯
域に比べて一桁以上低くなっていることが分かる。この
差は、ビデオ信号線１０５とアナログスイッチ１０４と
を結ぶ配線の抵抗値の相異によるものである。
【００１４】以上説明したように、図９のような従来の
ＴＦＴ構造を採用した場合には、ブロック毎にグラデー
ションが生じる。この点、ビデオ信号線１０５とアナロ
グスイッチ１０４とを結ぶ垂直配線を低抵抗のＡｌ金属
で形成すれば、配線長による抵抗値の相異が小さくな
り、アナログスイッチの信号通過周波数帯域が均一とな
って、前記グラデーションを抑えることができる。
ＴＦＴ構造を採用した場合には、ブロック毎にグラデー
ションが生じる。この点、ビデオ信号線１０５とアナロ
グスイッチ１０４とを結ぶ垂直配線を低抵抗のＡｌ金属
で形成すれば、配線長による抵抗値の相異が小さくな
り、アナログスイッチの信号通過周波数帯域が均一とな
って、前記グラデーションを抑えることができる。
【００１５】しかしながら、その場合にはビデオ信号線
１０５と、このビデオ信号線１０５をアナログスイッチ
１０４へ接続する垂直配線とを同じ材料で形成するため
に、例えばＡｌを２層にするプロセスが必要となり、液
晶表示装置の製造コストが高くなってしまうという別の
問題が生じる。
１０５と、このビデオ信号線１０５をアナログスイッチ
１０４へ接続する垂直配線とを同じ材料で形成するため
に、例えばＡｌを２層にするプロセスが必要となり、液
晶表示装置の製造コストが高くなってしまうという別の
問題が生じる。
【００１６】本発明は係る従来の問題点に鑑みなされた
ものであり、その目的とする処は安価な製造プロセスで
ブロック毎のグラデーションをなくすことが可能な駆動
回路内蔵型液晶表示装置を提供することである。
ものであり、その目的とする処は安価な製造プロセスで
ブロック毎のグラデーションをなくすことが可能な駆動
回路内蔵型液晶表示装置を提供することである。
【００１７】
【課題を解決するための手段】本発明に係る液晶表示装
置は、複数のアナログスイッチを同時に選択して複数の
ビデオ信号をデータバスラインに書き込む水平駆動回路
が上下に冗長配置された駆動回路内蔵型の液晶表示装置
において、同じデータバスラインを駆動する上下のアナ
ログスイッチと第１の配線材料からなるビデオ信号線と
を結ぶ第２の配線材料からなる上下それぞれの接続配線
の長さの和を場所によらず等しくすることによりアナロ
グスイッチの信号通過周波数帯を表示画面全体にわたっ
て均一にしたことを特徴とする。
置は、複数のアナログスイッチを同時に選択して複数の
ビデオ信号をデータバスラインに書き込む水平駆動回路
が上下に冗長配置された駆動回路内蔵型の液晶表示装置
において、同じデータバスラインを駆動する上下のアナ
ログスイッチと第１の配線材料からなるビデオ信号線と
を結ぶ第２の配線材料からなる上下それぞれの接続配線
の長さの和を場所によらず等しくすることによりアナロ
グスイッチの信号通過周波数帯を表示画面全体にわたっ
て均一にしたことを特徴とする。
【００１８】本発明に係る液晶表示装置は前記アナログ
スイッチが薄膜トランジスタからなる。
スイッチが薄膜トランジスタからなる。
【００１９】本発明に係る液晶表示装置は前記第１の配
線材料がアルミニウムからなる。
線材料がアルミニウムからなる。
【００２０】本発明に係る液晶表示装置は前記第２の配
線材料が多結晶シリコンからなる。
線材料が多結晶シリコンからなる。
【００２１】
【作用】本発明に係る液晶表示装置では、同じデータバ
スラインを駆動する上下のアナログスイッチと第１の配
線材料からなるビデオ信号線とを結ぶ第２の配線材料か
らなる上下それぞれの垂直配線の長さの和が場所によら
ず等しくなるので、そのの抵抗値の和も上下のアナログ
スイッチの各組において等しい。従って、アナログスイ
ッチの信号通過周波数帯域が等しくなり、ブロック内の
位置により異なることがない。
スラインを駆動する上下のアナログスイッチと第１の配
線材料からなるビデオ信号線とを結ぶ第２の配線材料か
らなる上下それぞれの垂直配線の長さの和が場所によら
ず等しくなるので、そのの抵抗値の和も上下のアナログ
スイッチの各組において等しい。従って、アナログスイ
ッチの信号通過周波数帯域が等しくなり、ブロック内の
位置により異なることがない。
【００２２】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面に基づき詳細に説明する。図面中、同様な部材に
は同じ番号を用いる。
て図面に基づき詳細に説明する。図面中、同様な部材に
は同じ番号を用いる。
【００２３】図１に本発明の第１の実施の形態に係る駆
動回路内蔵型液晶表示装置の回路構成を示す。
動回路内蔵型液晶表示装置の回路構成を示す。
【００２４】この駆動回路内蔵型液晶表示装置は、従来
同様に、映像を表示するアクティブマトリクス型の液晶
表示部１０１と、垂直駆動回路１０２と、液晶表示部１
０１の上下に冗長配置された水平駆動回路とで構成され
ている。各水平駆動回路は、所定のブロックに組分けさ
れたアナログスイッチ１０４と、これらのアナログスイ
ッチ１０４をブロック順に選択する水平走査回路１０３
とで構成されている。
同様に、映像を表示するアクティブマトリクス型の液晶
表示部１０１と、垂直駆動回路１０２と、液晶表示部１
０１の上下に冗長配置された水平駆動回路とで構成され
ている。各水平駆動回路は、所定のブロックに組分けさ
れたアナログスイッチ１０４と、これらのアナログスイ
ッチ１０４をブロック順に選択する水平走査回路１０３
とで構成されている。
【００２５】各水平駆動回路のアナログスイッチ１０４
の各ブロックには２×Ｋ個（Ｋは自然数）に多相展開し
たビデオ信号Ｓ（１）〜Ｓ（２Ｋ）が入力される。各ブ
ロックにおける２×Ｋ個のアナログスイッチ１０４のゲ
ート電極は全て共通に水平走査回路１０３に接続され、
従って上記２×Ｋ個のビデオ信号は水平走査回路１０３
によって同時に選択され、そのブロックのアナログスイ
ッチ１０４を通して対応する表示ブロックのデータバス
ラインへ同時に書き込まれる。このブロック毎の動作を
水平方向に順次シフトしながら行なうことにより、１ラ
イン分のビデオ信号が表示部１０１全体のデータバスラ
インに充電される。
の各ブロックには２×Ｋ個（Ｋは自然数）に多相展開し
たビデオ信号Ｓ（１）〜Ｓ（２Ｋ）が入力される。各ブ
ロックにおける２×Ｋ個のアナログスイッチ１０４のゲ
ート電極は全て共通に水平走査回路１０３に接続され、
従って上記２×Ｋ個のビデオ信号は水平走査回路１０３
によって同時に選択され、そのブロックのアナログスイ
ッチ１０４を通して対応する表示ブロックのデータバス
ラインへ同時に書き込まれる。このブロック毎の動作を
水平方向に順次シフトしながら行なうことにより、１ラ
イン分のビデオ信号が表示部１０１全体のデータバスラ
インに充電される。
【００２６】この１ライン分のデータ信号は、垂直駆動
回路１０２によって選択された画素のＴＦＴを通して画
素電極へ書き込まれる。この書込み動作を垂直方向に順
次シフトしながら行なうことにより、１画面分のデータ
信号が表示部１０１全体の画素電極に書き込まれる。
回路１０２によって選択された画素のＴＦＴを通して画
素電極へ書き込まれる。この書込み動作を垂直方向に順
次シフトしながら行なうことにより、１画面分のデータ
信号が表示部１０１全体の画素電極に書き込まれる。
【００２７】以上説明した第１の実施の形態に係る液晶
表示装置は、上下に配置されたビデオ信号線１０５の並
び順が従来の液晶表示装置と異なる。すなわち、第１の
実施の形態においては、図１に示すように、下部駆動回
路のビデオ信号線Ｓ（１）〜Ｓ（２Ｋ）が、上部駆動回
路のビデオ信号線Ｓ（１）〜Ｓ（２Ｋ）をそのまま下に
並行移動した並び順になっていて、上部駆動回路では内
側から外側へ順にＳ（１）、Ｓ（２）、Ｓ（３）、・・
・、Ｓ（２Ｋ）と並んでおり、下部駆動回路では内側か
ら外側へＳ（２Ｋ）、Ｓ（２Ｋ−１）、Ｓ（２Ｋ−
２）、・・・、Ｓ（１）の順に並んでいる。
表示装置は、上下に配置されたビデオ信号線１０５の並
び順が従来の液晶表示装置と異なる。すなわち、第１の
実施の形態においては、図１に示すように、下部駆動回
路のビデオ信号線Ｓ（１）〜Ｓ（２Ｋ）が、上部駆動回
路のビデオ信号線Ｓ（１）〜Ｓ（２Ｋ）をそのまま下に
並行移動した並び順になっていて、上部駆動回路では内
側から外側へ順にＳ（１）、Ｓ（２）、Ｓ（３）、・・
・、Ｓ（２Ｋ）と並んでおり、下部駆動回路では内側か
ら外側へＳ（２Ｋ）、Ｓ（２Ｋ−１）、Ｓ（２Ｋ−
２）、・・・、Ｓ（１）の順に並んでいる。
【００２８】このため、同じデータバスラインを駆動す
る上下のアナログスイッチ１０４と第１の配線材料１０
６でできたビデオ信号線１０５との間を結ぶそれぞれ第
２の配線材料１０７でできた垂直配線の長さの和がブロ
ック内の位置によらず常に等しい。
る上下のアナログスイッチ１０４と第１の配線材料１０
６でできたビデオ信号線１０５との間を結ぶそれぞれ第
２の配線材料１０７でできた垂直配線の長さの和がブロ
ック内の位置によらず常に等しい。
【００２９】図２（ａ）及び（ｂ）に、図１の液晶表示
装置のＴＦＴの構造をプレーナ型とした場合の上部及び
下部ビデオ信号線１０５とアナログスイッチ１０４との
間のを接続関係を示し、図９（ａ）及び（ｂ）にそれぞ
れ図２（ａ）のａ−ｂ線及びｃ−ｄ線断面を示す。
装置のＴＦＴの構造をプレーナ型とした場合の上部及び
下部ビデオ信号線１０５とアナログスイッチ１０４との
間のを接続関係を示し、図９（ａ）及び（ｂ）にそれぞ
れ図２（ａ）のａ−ｂ線及びｃ−ｄ線断面を示す。
【００３０】図２（ａ）及び（ｂ）の構成ではビデオ信
号線１０５がＳ（１）〜Ｓ（８）の８相に展開されてい
る。ここで、ビデオ信号線Ｓ（４）を例にとって上部ビ
デオ信号線１０５から下部ビデオ信号線１０５までの接
続構造を説明する。
号線１０５がＳ（１）〜Ｓ（８）の８相に展開されてい
る。ここで、ビデオ信号線Ｓ（４）を例にとって上部ビ
デオ信号線１０５から下部ビデオ信号線１０５までの接
続構造を説明する。
【００３１】図２（ａ）に示す通り、上部ビデオ信号線
Ｓ（４）は水平方向に延在する第１の配線材料１０６で
形成されコンタクト４ａによって第２の配線材料１０７
で形成された上部垂直配線に接続される。この垂直配線
はコンタクト４ｂによって第１の配線材料１０６で形成
された上部垂直導体に接続され、さらにコンタクト４ｃ
によって上部アナログスイッチ１０４のソース領域９０
２に接続される。上部アナログスイッチ１０４内は、図
９（ａ）に示すように、前記ソース領域９０２が半導体
薄膜９０１のチャンネル部を介しドレイン領域９０３と
スイッチング接続可能となっており、このドレイン領域
９０３がコンタクト４ｄによって第１の配線材料１０６
で形成されたデータバスラインに接続されている。この
データバスラインは図１に示す液晶表示部１０１を通
り、図２（ｂ）に示される通りコンタクト４ｅによって
下部アナログスイッチ１０４のドレイン領域９０３に接
続される。下部アナログスイッチ１０４内では、図９
（ａ）の場合と同様に、ドレイン領域９０３が半導体薄
膜９０１のチャンネル部を介しソース領域９０２とスイ
ッチング接続可能になっており、このソース領域９０２
がコンタクト４ｆによって第１の配線材料１０６で形成
された下部垂直導体に接続されている。この導体はコン
タクト４ｇによって第２の配線材料１０７で形成された
下部垂直配線と接続され、さらにコンタクト４ｈによっ
て第１の配線材料１０６で形成された下部ビデオ信号線
Ｓ（４）に接続される。上記接続構造は他のビデオ信号
線Ｓ（１）〜Ｓ（３）、Ｓ（５）〜Ｓ（２Ｋ）の場合も
同じである。
Ｓ（４）は水平方向に延在する第１の配線材料１０６で
形成されコンタクト４ａによって第２の配線材料１０７
で形成された上部垂直配線に接続される。この垂直配線
はコンタクト４ｂによって第１の配線材料１０６で形成
された上部垂直導体に接続され、さらにコンタクト４ｃ
によって上部アナログスイッチ１０４のソース領域９０
２に接続される。上部アナログスイッチ１０４内は、図
９（ａ）に示すように、前記ソース領域９０２が半導体
薄膜９０１のチャンネル部を介しドレイン領域９０３と
スイッチング接続可能となっており、このドレイン領域
９０３がコンタクト４ｄによって第１の配線材料１０６
で形成されたデータバスラインに接続されている。この
データバスラインは図１に示す液晶表示部１０１を通
り、図２（ｂ）に示される通りコンタクト４ｅによって
下部アナログスイッチ１０４のドレイン領域９０３に接
続される。下部アナログスイッチ１０４内では、図９
（ａ）の場合と同様に、ドレイン領域９０３が半導体薄
膜９０１のチャンネル部を介しソース領域９０２とスイ
ッチング接続可能になっており、このソース領域９０２
がコンタクト４ｆによって第１の配線材料１０６で形成
された下部垂直導体に接続されている。この導体はコン
タクト４ｇによって第２の配線材料１０７で形成された
下部垂直配線と接続され、さらにコンタクト４ｈによっ
て第１の配線材料１０６で形成された下部ビデオ信号線
Ｓ（４）に接続される。上記接続構造は他のビデオ信号
線Ｓ（１）〜Ｓ（３）、Ｓ（５）〜Ｓ（２Ｋ）の場合も
同じである。
【００３２】以上において、半導体薄膜９０１の材料に
は通常多結晶シリコンが用いられるが、その他の半導体
材料、例えば非晶質シリコンや、カドミウムセレン等を
用いてもよい。また、ソース領域９０２及びドレイン領
域９０３に接続されている第１の配線材料１０６には通
常アルミニウム（Ａｌ）金属が用いられるが、その他の
金属材料、例えばクロムＣｒ、タングステンＷ、モリブ
デンＭｏ、チタンＴｉ、タンタルＴａ等を用いることが
でき、あるいはそれらのシリサイド、例えばクロムシリ
サイドＣｒＳｉ2 、タングステンシリサイドＷＳｉ2 、
モリブデンシリサイドＭｏＳｉ2 、チタンシリサイドＴ
ｉＳｉ2 、タンタルシリサイドＴａＳｉ2 等を用いても
よい。
は通常多結晶シリコンが用いられるが、その他の半導体
材料、例えば非晶質シリコンや、カドミウムセレン等を
用いてもよい。また、ソース領域９０２及びドレイン領
域９０３に接続されている第１の配線材料１０６には通
常アルミニウム（Ａｌ）金属が用いられるが、その他の
金属材料、例えばクロムＣｒ、タングステンＷ、モリブ
デンＭｏ、チタンＴｉ、タンタルＴａ等を用いることが
でき、あるいはそれらのシリサイド、例えばクロムシリ
サイドＣｒＳｉ2 、タングステンシリサイドＷＳｉ2 、
モリブデンシリサイドＭｏＳｉ2 、チタンシリサイドＴ
ｉＳｉ2 、タンタルシリサイドＴａＳｉ2 等を用いても
よい。
【００３３】また、第２の配線材料１０７からなるゲー
ト電極には、通常不純物ドープによって低抵抗化された
多結晶シリコン薄膜が用いられるが、その他の金属配線
材料、例えばＡｌ、Ｃｒ、Ｗ、Ｍｏ、Ｔｉ、Ｔａ等の薄
膜を用いることができ、あるいは不純物ドープされた多
結晶シリコン薄膜とそれら金属との２層構造にすること
も可能であり、さらには上記金属のシリサイド、例えば
ＣｒＳｉ2 、ＷＳｉ2、ＭｏＳｉ2 、ＴｉＳｉ2 、Ｔａ
Ｓｉ2 等の薄膜を用いてもよい。
ト電極には、通常不純物ドープによって低抵抗化された
多結晶シリコン薄膜が用いられるが、その他の金属配線
材料、例えばＡｌ、Ｃｒ、Ｗ、Ｍｏ、Ｔｉ、Ｔａ等の薄
膜を用いることができ、あるいは不純物ドープされた多
結晶シリコン薄膜とそれら金属との２層構造にすること
も可能であり、さらには上記金属のシリサイド、例えば
ＣｒＳｉ2 、ＷＳｉ2、ＭｏＳｉ2 、ＴｉＳｉ2 、Ｔａ
Ｓｉ2 等の薄膜を用いてもよい。
【００３４】図３は、図１の液晶表示装置の１ブロック
の両端におけるアナログスイッチの信号通過周波数帯域
を示すグラフである。
の両端におけるアナログスイッチの信号通過周波数帯域
を示すグラフである。
【００３５】図３中、曲線Ｃ１及びＣ２はそれぞれ図１
に示されたデータバスラインＡ及びＢを駆動するアナロ
グスイッチ１０４を通過する信号の周波数に対する電圧
利得の変化を示す。
に示されたデータバスラインＡ及びＢを駆動するアナロ
グスイッチ１０４を通過する信号の周波数に対する電圧
利得の変化を示す。
【００３６】図３のグラフから、データバスラインＡを
駆動するアナログスイッチの信号通過周波数帯域と、デ
ータバスラインＢを駆動するアナログスイッチの信号通
過周波数帯域とがほとんど一致していることがわかる。
駆動するアナログスイッチの信号通過周波数帯域と、デ
ータバスラインＢを駆動するアナログスイッチの信号通
過周波数帯域とがほとんど一致していることがわかる。
【００３７】この点、上部アナログスイッチ１０４とビ
デオ信号線１０５との間を第２の配線材料１０７で結ぶ
配線の長さと、上部アナログスイッチ１０４と同じデー
タバスラインを駆動する下部アナログスイッチ１０４と
ビデオ信号線１０５との間を第２の配線材料１０７で結
ぶ配線の長さとが異なるので、同じデータバスラインを
駆動する上下のアナログスイッチ１０４の信号通過周波
数帯域もその分異なる。そこで、設計に際しては上部ア
ナログスイッチ１０４と下部アナログスイッチ１０４と
の間で信号通過周波数帯域の平均をとる。
デオ信号線１０５との間を第２の配線材料１０７で結ぶ
配線の長さと、上部アナログスイッチ１０４と同じデー
タバスラインを駆動する下部アナログスイッチ１０４と
ビデオ信号線１０５との間を第２の配線材料１０７で結
ぶ配線の長さとが異なるので、同じデータバスラインを
駆動する上下のアナログスイッチ１０４の信号通過周波
数帯域もその分異なる。そこで、設計に際しては上部ア
ナログスイッチ１０４と下部アナログスイッチ１０４と
の間で信号通過周波数帯域の平均をとる。
【００３８】前記上部アナログスイッチ１０４とビデオ
信号線１０５との間を結ぶ第２の配線材料１０７で形成
された配線の長さと、上部アナログスイッチ１０４と同
じデータバスラインを駆動する下部アナログスイッチ１
０４とビデオ信号線１０５との間を結ぶ第２の配線材料
１０７で形成された配線との長さの和は全て等しいの
で、それぞれのアナログスイッチの信号通過周波数帯域
の平均も等しくなる。
信号線１０５との間を結ぶ第２の配線材料１０７で形成
された配線の長さと、上部アナログスイッチ１０４と同
じデータバスラインを駆動する下部アナログスイッチ１
０４とビデオ信号線１０５との間を結ぶ第２の配線材料
１０７で形成された配線との長さの和は全て等しいの
で、それぞれのアナログスイッチの信号通過周波数帯域
の平均も等しくなる。
【００３９】このように、第１の実施の形態の液晶表示
装置ではアナログスイッチの信号通過周波数帯域がどの
場所においても等しくなり、従来の液晶表示装置で生じ
ていたブロック毎のグラデーションを完全になくすこと
ができる。
装置ではアナログスイッチの信号通過周波数帯域がどの
場所においても等しくなり、従来の液晶表示装置で生じ
ていたブロック毎のグラデーションを完全になくすこと
ができる。
【００４０】図４（ａ）及び（ｂ）はそれぞれ本発明の
第２の実施の形態に係る液晶表示装置の上部駆動回路及
び下部駆動回路の平面図である。
第２の実施の形態に係る液晶表示装置の上部駆動回路及
び下部駆動回路の平面図である。
【００４１】この第２の実施の形態に係る液晶表示装置
は、第１の実施の形態におけるＴＦＴの構造を順スタガ
型としたもので、アナログスイッチ１０４とを接続する
部分のデバイス平面図を示したものである。図４（ａ）
及び（ｂ）でも、図２と同様に、ビデオ信号線１０５が
Ｓ（１）〜Ｓ（８）の８相に展開されており、上部と下
部のビデオ信号線Ｓ（１）〜Ｓ（８）の並び順は平行移
動の関係にある。従って、アナログスイッチの信号通過
周波数帯域がどの場所においても等しくなる。
は、第１の実施の形態におけるＴＦＴの構造を順スタガ
型としたもので、アナログスイッチ１０４とを接続する
部分のデバイス平面図を示したものである。図４（ａ）
及び（ｂ）でも、図２と同様に、ビデオ信号線１０５が
Ｓ（１）〜Ｓ（８）の８相に展開されており、上部と下
部のビデオ信号線Ｓ（１）〜Ｓ（８）の並び順は平行移
動の関係にある。従って、アナログスイッチの信号通過
周波数帯域がどの場所においても等しくなる。
【００４２】図４のｅ−ｆ線及びｇ−ｈ線断面をそれぞ
れ図１０（ａ）及び（ｂ）に示す。
れ図１０（ａ）及び（ｂ）に示す。
【００４３】図１０（ａ）及び（ｂ）中、９０４はゲー
ト絶縁膜であり、９０６はパッシベーション膜であり、
９０７は絶縁基板である。
ト絶縁膜であり、９０６はパッシベーション膜であり、
９０７は絶縁基板である。
【００４４】ここで図４及び図１０を参照し、ビデオ信
号線Ｓ（４）を例にとって上部ビデオ信号線１０５から
下部ビデオ信号線１０５に至る信号線の接続構造を説明
する。
号線Ｓ（４）を例にとって上部ビデオ信号線１０５から
下部ビデオ信号線１０５に至る信号線の接続構造を説明
する。
【００４５】図４（ａ）に示す通り、上部ビデオ信号線
Ｓ（４）は水平方向に延在する第１の配線材料１０６で
形成され、コンタクト４ｉによって第２の配線材料１０
７で形成された上部垂直配線に接続され、さらにコンタ
クト４ｊを有する上部アナログスイッチ１０４に接続さ
れる。すなわち図１０（ａ）に示すように垂直配線が半
導体薄膜９０１に接続され、この半導体薄膜９０１が第
２の配線材料１０７で形成された導体とコンタクト４ｋ
を介し第１の配線材料１０６で形成されたデータバスラ
インに接続される。このデータバスラインは図１に示す
液晶表示部１０１を通り、図４（ｂ）に示される通りコ
ンタクト４ｌにより、下部アナログスイッチ１０４に接
続される。下部アナログスイッチ１０４では、図１０
（ａ）に示すように、前記データバスラインが第２の配
線材料１０７で形成された導体と半導体薄膜９０１とに
接続しており、この半導体薄膜９０１はコンタクト４ｍ
によって第１の配線材料１０６で形成された導体と第２
の配線材料１０７で形成された下部垂直配線と接続す
る。この下部垂直配線はコンタクト４ｎによって第１の
配線材料１０６で形成された下部ビデオ信号線Ｓ（４）
に接続される。上記接続構造は他のビデオ信号線Ｓ
（１）〜Ｓ（３）、Ｓ（５）〜Ｓ（２Ｋ）の場合も同じ
である。
Ｓ（４）は水平方向に延在する第１の配線材料１０６で
形成され、コンタクト４ｉによって第２の配線材料１０
７で形成された上部垂直配線に接続され、さらにコンタ
クト４ｊを有する上部アナログスイッチ１０４に接続さ
れる。すなわち図１０（ａ）に示すように垂直配線が半
導体薄膜９０１に接続され、この半導体薄膜９０１が第
２の配線材料１０７で形成された導体とコンタクト４ｋ
を介し第１の配線材料１０６で形成されたデータバスラ
インに接続される。このデータバスラインは図１に示す
液晶表示部１０１を通り、図４（ｂ）に示される通りコ
ンタクト４ｌにより、下部アナログスイッチ１０４に接
続される。下部アナログスイッチ１０４では、図１０
（ａ）に示すように、前記データバスラインが第２の配
線材料１０７で形成された導体と半導体薄膜９０１とに
接続しており、この半導体薄膜９０１はコンタクト４ｍ
によって第１の配線材料１０６で形成された導体と第２
の配線材料１０７で形成された下部垂直配線と接続す
る。この下部垂直配線はコンタクト４ｎによって第１の
配線材料１０６で形成された下部ビデオ信号線Ｓ（４）
に接続される。上記接続構造は他のビデオ信号線Ｓ
（１）〜Ｓ（３）、Ｓ（５）〜Ｓ（２Ｋ）の場合も同じ
である。
【００４６】図１０（ａ）において、半導体薄膜９０１
の材料には通常多結晶シリコンが用いられるが、その他
の半導体材料、例えば非晶質シリコンや、カドミウムセ
レン等を用いてもよい。また、第１の配線の材料１０６
には通常アルミニウム（Ａｌ）金属が用いられるがその
他の金属材料、例えばクロムＣｒ、タングステンＷ、モ
リブデンＭｏ、チタンＴｉ、タンタルＴａ等を用いるこ
とができ、あるいはそれらのシリサイド、例えばクロム
シリサイドＣｒＳｉ2 、タングステンシリサイドＷＳｉ
2 、モリブデンシリサイドＭｏＳｉ2 、チタンシリサイ
ドＴｉＳｉ2 、タンタルシリサイドＴａＳｉ2 等を用い
てもよい。
の材料には通常多結晶シリコンが用いられるが、その他
の半導体材料、例えば非晶質シリコンや、カドミウムセ
レン等を用いてもよい。また、第１の配線の材料１０６
には通常アルミニウム（Ａｌ）金属が用いられるがその
他の金属材料、例えばクロムＣｒ、タングステンＷ、モ
リブデンＭｏ、チタンＴｉ、タンタルＴａ等を用いるこ
とができ、あるいはそれらのシリサイド、例えばクロム
シリサイドＣｒＳｉ2 、タングステンシリサイドＷＳｉ
2 、モリブデンシリサイドＭｏＳｉ2 、チタンシリサイ
ドＴｉＳｉ2 、タンタルシリサイドＴａＳｉ2 等を用い
てもよい。
【００４７】また、ゲート電極及びソース電極とドレイ
ン電極との配線を形成している第１の配線材料１０６と
しては、通常、不純物ドープされた多結晶シリコン薄膜
とＡｌ金属との２層構造が採用される。また、その、Ａ
ｌ金属の代わりに、その他の金属配線材料、例えば、Ｃ
ｒ、Ｗ、Ｔｉ、Ｔａ等を用いることもできる。さらに
は、第１の配線材料１０６として、それらの金属のシリ
サイド例えば、ＣｒＳｉ2 、ＷＳｉ2 、ＭｏＳｉ2 、Ｔ
ｉＳｉ2 、ＴａＳｉ2 等を用いてもよい。
ン電極との配線を形成している第１の配線材料１０６と
しては、通常、不純物ドープされた多結晶シリコン薄膜
とＡｌ金属との２層構造が採用される。また、その、Ａ
ｌ金属の代わりに、その他の金属配線材料、例えば、Ｃ
ｒ、Ｗ、Ｔｉ、Ｔａ等を用いることもできる。さらに
は、第１の配線材料１０６として、それらの金属のシリ
サイド例えば、ＣｒＳｉ2 、ＷＳｉ2 、ＭｏＳｉ2 、Ｔ
ｉＳｉ2 、ＴａＳｉ2 等を用いてもよい。
【００４８】ソース電極及びドレイン電極を形成してい
る第２の配線の材料１０７には、通常不純物ドープによ
って低抵抗化された多結晶シリコン薄膜又は不純物ドー
プされた多結晶シリコン薄膜とＡｌ、Ｃｒ、Ｗ、Ｍｏ、
Ｔｉ、Ｔａ等の金属との２層構造にすることも可能であ
る。さらには、不純物ドープされた多結晶シリコン薄膜
と、ＣｒＳｉ2 、ＷＳｉ2 、ＭｏＳｉ2 、ＴｉＳｉ2 、
ＴａＳｉ2 等の金属シリサイドとの２層構造にすること
も可能である。
る第２の配線の材料１０７には、通常不純物ドープによ
って低抵抗化された多結晶シリコン薄膜又は不純物ドー
プされた多結晶シリコン薄膜とＡｌ、Ｃｒ、Ｗ、Ｍｏ、
Ｔｉ、Ｔａ等の金属との２層構造にすることも可能であ
る。さらには、不純物ドープされた多結晶シリコン薄膜
と、ＣｒＳｉ2 、ＷＳｉ2 、ＭｏＳｉ2 、ＴｉＳｉ2 、
ＴａＳｉ2 等の金属シリサイドとの２層構造にすること
も可能である。
【００４９】一方、図１０（ｂ）には、第１の配線材料
１０６で形成されたビデオ信号線１０５と、そのビデオ
信号線１０５とアナログスイッチ１０４とを結ぶ第２の
配線材料１０７で形成される配線とが半導体薄膜９０１
及びゲート絶縁膜９０４を介して交差する部分の断面構
造が示されている。
１０６で形成されたビデオ信号線１０５と、そのビデオ
信号線１０５とアナログスイッチ１０４とを結ぶ第２の
配線材料１０７で形成される配線とが半導体薄膜９０１
及びゲート絶縁膜９０４を介して交差する部分の断面構
造が示されている。
【００５０】図１０（ｂ）に示すように、第１の配線材
料１０６で形成されるビデオ信号線１０５には通常抵抗
の低い金属、すなわちＡｌ金属が用いられ、そのビデオ
信号線１０５とアナログスイッチ１０４とを結ぶ第２の
配線材料１０７で形成される配線には、第２の配線材料
１０７、すなわち不純物ドープされた多結晶シリコン薄
膜が用いられる。
料１０６で形成されるビデオ信号線１０５には通常抵抗
の低い金属、すなわちＡｌ金属が用いられ、そのビデオ
信号線１０５とアナログスイッチ１０４とを結ぶ第２の
配線材料１０７で形成される配線には、第２の配線材料
１０７、すなわち不純物ドープされた多結晶シリコン薄
膜が用いられる。
【００５１】このように設計された第２の実施の形態の
液晶表示装置における１ブロックの両端のアナログスイ
ッチの信号通過周波数帯域は、図３に示した特性とほと
んど一致する。
液晶表示装置における１ブロックの両端のアナログスイ
ッチの信号通過周波数帯域は、図３に示した特性とほと
んど一致する。
【００５２】図５（ａ）及び（ｂ）はそれぞれ本発明の
第３の実施の形態に係る液晶表示装置の上部駆動回路及
び下部駆動回路の平面図である。
第３の実施の形態に係る液晶表示装置の上部駆動回路及
び下部駆動回路の平面図である。
【００５３】この第３の実施の形態係る液晶表示装置
は、第１の実施の形態におけるＴＦＴの構造を逆スタガ
型としたものである。図５（ａ）及び（ｂ）でも、図２
と同様に、ビデオ信号線１０５がＳ（１）〜Ｓ（８）の
８相に展開されており、上部と下部のビデオ信号線Ｓ
（１）〜Ｓ（８）の並び順は平行移動の関係にある。従
って、アナログスイッチの信号通過周波数帯域がどの場
所においても等しくなる。
は、第１の実施の形態におけるＴＦＴの構造を逆スタガ
型としたものである。図５（ａ）及び（ｂ）でも、図２
と同様に、ビデオ信号線１０５がＳ（１）〜Ｓ（８）の
８相に展開されており、上部と下部のビデオ信号線Ｓ
（１）〜Ｓ（８）の並び順は平行移動の関係にある。従
って、アナログスイッチの信号通過周波数帯域がどの場
所においても等しくなる。
【００５４】図５のｉ−ｊ線及びｋ−ｍ線断面をそれぞ
れ図１１（ａ）及び（ｂ）に示す。
れ図１１（ａ）及び（ｂ）に示す。
【００５５】図１１（ａ）及び（ｂ）中、９０４はゲー
ト絶縁膜であり、９０６はパッシベーション膜であり、
９０７は絶縁基板である。
ト絶縁膜であり、９０６はパッシベーション膜であり、
９０７は絶縁基板である。
【００５６】ここで図５及び図１１を参照し、ビデオ信
号線Ｓ（４）を例にとって上部ビデオ信号線１０５から
下部ビデオ信号線１０５に至る信号線の接続構造を説明
する。
号線Ｓ（４）を例にとって上部ビデオ信号線１０５から
下部ビデオ信号線１０５に至る信号線の接続構造を説明
する。
【００５７】図５（ａ）に示す通り、上部ビデオ信号線
Ｓ（４）は水平方向に延在する第１の配線材料１０６で
形成されコンタクト４ｐによって第２の配線材料１０７
で形成された上部垂直配線に接続され、さらに上部アナ
ログスイッチ１０４に接続される。すなわち図１１
（ａ）に示すように垂直配線が半導体薄膜９０１に接続
され、この半導体薄膜９０１が第２の配線材料１０７で
形成された導体と接続する。この導体はコンタクト４ｑ
により、データバスラインに接続する。このデータバス
ラインは図１に示すような液晶表示部を通り、図４
（ｂ）に示される通りコンタクト４ｒにより、第２の配
線材料１０７で形成された導体に接続される。この導体
は下部アナログスイッチ１０４と接続する。下部アナロ
グスイッチ１０４では、図１０（ａ）に示すように第２
の配線材料１０７からなる導体が半導体薄膜９０１に接
続しており、この半導体薄膜９０１は第２の配線材料１
０７で形成された下部垂直配線と接続する。この下部垂
直配線はコンタクト４ｓによって第１の配線材料１０６
で形成された下部ビデオ信号線Ｓ（４）に接続される。
上記接続構造は他のビデオ信号線Ｓ（１）〜Ｓ（３）、
Ｓ（５）〜Ｓ（２Ｋ）の場合も同じである。
Ｓ（４）は水平方向に延在する第１の配線材料１０６で
形成されコンタクト４ｐによって第２の配線材料１０７
で形成された上部垂直配線に接続され、さらに上部アナ
ログスイッチ１０４に接続される。すなわち図１１
（ａ）に示すように垂直配線が半導体薄膜９０１に接続
され、この半導体薄膜９０１が第２の配線材料１０７で
形成された導体と接続する。この導体はコンタクト４ｑ
により、データバスラインに接続する。このデータバス
ラインは図１に示すような液晶表示部を通り、図４
（ｂ）に示される通りコンタクト４ｒにより、第２の配
線材料１０７で形成された導体に接続される。この導体
は下部アナログスイッチ１０４と接続する。下部アナロ
グスイッチ１０４では、図１０（ａ）に示すように第２
の配線材料１０７からなる導体が半導体薄膜９０１に接
続しており、この半導体薄膜９０１は第２の配線材料１
０７で形成された下部垂直配線と接続する。この下部垂
直配線はコンタクト４ｓによって第１の配線材料１０６
で形成された下部ビデオ信号線Ｓ（４）に接続される。
上記接続構造は他のビデオ信号線Ｓ（１）〜Ｓ（３）、
Ｓ（５）〜Ｓ（２Ｋ）の場合も同じである。
【００５８】図１１（ａ）において、半導体薄膜９０１
の材料として、通常多結晶シリコンが用いられているが
その他の半導体材料、例えば非晶質シリコンや、カドミ
ウムセレンを用いてもよい。
の材料として、通常多結晶シリコンが用いられているが
その他の半導体材料、例えば非晶質シリコンや、カドミ
ウムセレンを用いてもよい。
【００５９】また、ソース電極及びドレイン電極を形成
している第２の配線材料１０７には、通常不純物ドープ
によって低抵抗化された多結晶シリコン薄膜が用いられ
るが、Ａｌ、Ｃｒ、Ｗ、Ｍｏ、Ｔｉ、Ｔａ等の金属材料
を用いることができる。また、その多結晶シリコン薄膜
と前記金属との２層構造を用いてもよい。さらに、それ
らの金属材料の代わりに、ＣｒＳｉ2 、ＷＳｉ2 、Ｍｏ
Ｓｉ2 、ＴｉＳｉ2 、ＴａＳｉ2 等の金属シリサイドを
用いてもよい。
している第２の配線材料１０７には、通常不純物ドープ
によって低抵抗化された多結晶シリコン薄膜が用いられ
るが、Ａｌ、Ｃｒ、Ｗ、Ｍｏ、Ｔｉ、Ｔａ等の金属材料
を用いることができる。また、その多結晶シリコン薄膜
と前記金属との２層構造を用いてもよい。さらに、それ
らの金属材料の代わりに、ＣｒＳｉ2 、ＷＳｉ2 、Ｍｏ
Ｓｉ2 、ＴｉＳｉ2 、ＴａＳｉ2 等の金属シリサイドを
用いてもよい。
【００６０】一方、ゲート電極を形成している第１配線
の材料１０６には、通常Ａｌ、Ｃｒ、Ｗ、Ｍｏ、Ｔｉ、
Ｔａ等の金属材料や、それらの金属のシリサイド、Ｃｒ
Ｓｉ2 、ＷＳｉ2 、ＭｏＳｉ2 、ＴｉＳｉ2 、ＴａＳｉ
2 等を用いることができる。
の材料１０６には、通常Ａｌ、Ｃｒ、Ｗ、Ｍｏ、Ｔｉ、
Ｔａ等の金属材料や、それらの金属のシリサイド、Ｃｒ
Ｓｉ2 、ＷＳｉ2 、ＭｏＳｉ2 、ＴｉＳｉ2 、ＴａＳｉ
2 等を用いることができる。
【００６１】また、図１１（ｂ）には第１の配線材料１
０６で形成されるビデオ信号線１０５と、そのビデオ信
号線１０５とアナログスイッチ１０４とを結ぶ第２の配
線材料１０７で形成される配線とがゲート絶縁膜９０４
を介して交差する部分の断面構造が示されている。
０６で形成されるビデオ信号線１０５と、そのビデオ信
号線１０５とアナログスイッチ１０４とを結ぶ第２の配
線材料１０７で形成される配線とがゲート絶縁膜９０４
を介して交差する部分の断面構造が示されている。
【００６２】図１１（ｂ）に示すように、第１の配線材
料１０６で形成されるビデオ信号線１０５には通常抵抗
の低い金属、例えばＡｌ金属が用いられ、そのビデオ信
号線１０５とアナログスイッチ１０４とを結ぶ配線に
は、ソース・ドレイン電極を形成する第２の配線材料１
０７、すなわち不純物ドープされた多結晶シリコンが用
いられる。
料１０６で形成されるビデオ信号線１０５には通常抵抗
の低い金属、例えばＡｌ金属が用いられ、そのビデオ信
号線１０５とアナログスイッチ１０４とを結ぶ配線に
は、ソース・ドレイン電極を形成する第２の配線材料１
０７、すなわち不純物ドープされた多結晶シリコンが用
いられる。
【００６３】以上の設計により、１ブロックの両端にお
ける上下それぞれのアナログスイッチ１０４の信号通過
周波数帯域は図３と同様な特性となる。
ける上下それぞれのアナログスイッチ１０４の信号通過
周波数帯域は図３と同様な特性となる。
【００６４】
【発明の効果】本発明に係る液晶表示装置、上部のアナ
ログスイッチとビデオ信号線とを結ぶ第２の配線材料で
形成された配線の長さと、前記上部のアナログスイッチ
と同じデータバスラインを駆動する下部のアナログスイ
ッチとビデオ信号線とを結ぶ第２の配線材料で形成され
た配線の長さとの和が各ブロックで等しく設計されてい
るので、各アナログスイッチの信号通過周波数帯域を等
しくすることができ、安価な製造プロセスで、ブロック
毎に発生するグラデーションをなくすことができる。
ログスイッチとビデオ信号線とを結ぶ第２の配線材料で
形成された配線の長さと、前記上部のアナログスイッチ
と同じデータバスラインを駆動する下部のアナログスイ
ッチとビデオ信号線とを結ぶ第２の配線材料で形成され
た配線の長さとの和が各ブロックで等しく設計されてい
るので、各アナログスイッチの信号通過周波数帯域を等
しくすることができ、安価な製造プロセスで、ブロック
毎に発生するグラデーションをなくすことができる。
【図１】本発明の第１の実施の形態に係る液晶表示装置
の回路構成を示す図である。
の回路構成を示す図である。
【図２】図１の液晶表示装置の要部拡大平面を示す図で
ある。
ある。
【図３】図１の液晶表示装置の信号通過周波数帯域を示
すグラフである。
すグラフである。
【図４】本発明の第２の実施の形態に係る液晶表示装置
の要部拡大平面図である。
の要部拡大平面図である。
【図５】本発明の第３の実施の形態係る液晶表示装置の
要部拡大平面図である。
要部拡大平面図である。
【図６】従来の液晶表示装置の回路構成を示す図であ
る。
る。
【図７】図６の液晶表示装置の要部拡大平面を示す図で
ある。
ある。
【図８】図６の液晶表示装置の信号通過周波数帯域を示
図である。
図である。
【図９】図２及び図７のａ−ｂ線及びｃ−ｄ線断面図で
ある。
ある。
【図１０】図４のｅ−ｆ線及びｇ−ｈ線断面図である。
【図１１】図５のｉ−ｊ線及びｋ−ｍ線断面図である。
１０１ アクティブマトリクス型液晶表示部 １０２ 垂直駆動回路 １０３ 水平走査回路 １０４ アナログスイッチ １０５ ビデオ信号線 １０６ 第１の配線材料 １０７ 第２の配線材料 ９０１ 半導体薄膜 ９０２ ソース領域 ９０３ ドレイン領域 ９０４ ゲート絶縁膜 ９０５ 層間膜 ９０６ パッシベーション膜 ９０７ 絶縁基板 ４ａ〜４ｎ コンタクト ４ｐ〜４ｓ コンタクト
Claims (4)
- 【請求項１】 複数のアナログスイッチを同時に選択し
て、複数のビデオ信号をデータバスラインに書き込む水
平駆動回路が上下に冗長配置された駆動回路内蔵型の液
晶表示装置において、 同じデータバスラインを駆動する上下のアナログスイッ
チと第１の配線材料からなるビデオ信号線とを結ぶ第２
の配線材料からなる上下それぞれの接続配線の長さの和
を場所によらず等しくすることによりアナログスイッチ
の信号通過周波数帯域を表示画面全体にわたって均一に
したことを特徴とする液晶表示装置。 - 【請求項２】 前記アナログスイッチは薄膜トランジス
タからなることを特徴とする請求項１記載の液晶表示装
置。 - 【請求項３】 前記第１の配線材料はアルミニウムで形
成されることを特徴とする請求項１又は２に記載の液晶
表示装置。 - 【請求項４】 前記第２の配線材料は不純物ドープされ
た多結晶シリコンで形成されることを特徴とする請求項
１から３のいづれかに記載の液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16180996A JP2806366B2 (ja) | 1996-06-21 | 1996-06-21 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16180996A JP2806366B2 (ja) | 1996-06-21 | 1996-06-21 | 液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1010572A true JPH1010572A (ja) | 1998-01-16 |
| JP2806366B2 JP2806366B2 (ja) | 1998-09-30 |
Family
ID=15742332
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16180996A Expired - Lifetime JP2806366B2 (ja) | 1996-06-21 | 1996-06-21 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2806366B2 (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001034237A (ja) * | 1999-07-21 | 2001-02-09 | Fujitsu Ltd | 液晶表示装置 |
| KR100324916B1 (ko) * | 1998-01-21 | 2002-02-28 | 니시무로 타이죠 | 액정표시장치 |
| US6806862B1 (en) | 1998-10-27 | 2004-10-19 | Fujitsu Display Technologies Corporation | Liquid crystal display device |
| US6897932B2 (en) | 1997-12-19 | 2005-05-24 | Seiko Epson Corporation | Electro-optical device having a concave recess formed above a substrate in correspondence with a plurality of wirings and an electro-optical apparatus having same |
| US7394447B2 (en) | 2003-08-28 | 2008-07-01 | Seiko Epson Corporation | Electro-optical device and electronic apparatus |
| WO2010007824A1 (ja) | 2008-07-15 | 2010-01-21 | シャープ株式会社 | 表示装置 |
| US8520157B2 (en) | 2008-09-19 | 2013-08-27 | Sharp Kabushiki Kaisha | Display device |
| US9171932B2 (en) | 2013-03-28 | 2015-10-27 | Samsung Display Co., Ltd. | Display panel and method of manufacturing the same |
| US10726791B2 (en) * | 2018-01-25 | 2020-07-28 | Seiko Epson Corporation | Electro-optical device and electronic apparatus |
-
1996
- 1996-06-21 JP JP16180996A patent/JP2806366B2/ja not_active Expired - Lifetime
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6897932B2 (en) | 1997-12-19 | 2005-05-24 | Seiko Epson Corporation | Electro-optical device having a concave recess formed above a substrate in correspondence with a plurality of wirings and an electro-optical apparatus having same |
| KR100324916B1 (ko) * | 1998-01-21 | 2002-02-28 | 니시무로 타이죠 | 액정표시장치 |
| US6806862B1 (en) | 1998-10-27 | 2004-10-19 | Fujitsu Display Technologies Corporation | Liquid crystal display device |
| US7259738B2 (en) | 1998-10-27 | 2007-08-21 | Sharp Kabushiki Kaisha | Liquid crystal display device |
| JP2001034237A (ja) * | 1999-07-21 | 2001-02-09 | Fujitsu Ltd | 液晶表示装置 |
| US7394447B2 (en) | 2003-08-28 | 2008-07-01 | Seiko Epson Corporation | Electro-optical device and electronic apparatus |
| WO2010007824A1 (ja) | 2008-07-15 | 2010-01-21 | シャープ株式会社 | 表示装置 |
| US8587739B2 (en) | 2008-07-15 | 2013-11-19 | Sharp Kabushiki Kaisha | Display device |
| US8520157B2 (en) | 2008-09-19 | 2013-08-27 | Sharp Kabushiki Kaisha | Display device |
| US9171932B2 (en) | 2013-03-28 | 2015-10-27 | Samsung Display Co., Ltd. | Display panel and method of manufacturing the same |
| US10726791B2 (en) * | 2018-01-25 | 2020-07-28 | Seiko Epson Corporation | Electro-optical device and electronic apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2806366B2 (ja) | 1998-09-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20080198108A1 (en) | Array substrate and display unit using it and production method for array substrate | |
| JP3122003B2 (ja) | アクティブマトリクス基板 | |
| US5969779A (en) | Liquid crystal display having a repair line | |
| US7787095B2 (en) | Thin film transistor array panel and method of manufacturing the same | |
| US6172729B1 (en) | Liquid crystal display device of delta arrangement having pixel openings with sides oblique to scan lines | |
| JP2806366B2 (ja) | 液晶表示装置 | |
| JP3489184B2 (ja) | 薄膜トランジスタ回路およびそれを用いた液晶表示装置 | |
| US20090095957A1 (en) | Display device and method of manufacturing display device | |
| JP4988378B2 (ja) | 液晶表示装置 | |
| JPH0611684A (ja) | 液晶表示装置 | |
| JP3897873B2 (ja) | 液晶表示装置の駆動回路 | |
| JPH10319431A (ja) | 薄膜トランジスタアレイ基板 | |
| US5670795A (en) | Thin-film transistor array for display | |
| JP2002522907A (ja) | 薄膜トランジスタ | |
| JP4635139B2 (ja) | 能動マトリックス液晶ディスプレイデバイス | |
| JP3964546B2 (ja) | 表示装置 | |
| JPH0634996A (ja) | ドライバ内蔵型アクティブマトリクス表示パネル | |
| JP2834756B2 (ja) | 表示電極基板 | |
| JP3210432B2 (ja) | 液晶表示装置 | |
| JP3603894B2 (ja) | 薄膜トランジスタ回路およびそれを用いた液晶表示装置 | |
| US20050073619A1 (en) | Multi-layered complementary wire structure and manufacturing method thereof | |
| JPH02277027A (ja) | 液晶表示装置 | |
| JP3228399B2 (ja) | 液晶表示装置 | |
| JPH06294972A (ja) | アクティブ・マトリクス液晶ディスプレイ | |
| JP2000031386A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980623 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070724 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080724 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090724 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100724 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110724 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110724 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120724 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120724 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130724 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130724 Year of fee payment: 15 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130724 Year of fee payment: 15 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |