JP3603894B2 - 薄膜トランジスタ回路およびそれを用いた液晶表示装置 - Google Patents
薄膜トランジスタ回路およびそれを用いた液晶表示装置 Download PDFInfo
- Publication number
- JP3603894B2 JP3603894B2 JP2003038308A JP2003038308A JP3603894B2 JP 3603894 B2 JP3603894 B2 JP 3603894B2 JP 2003038308 A JP2003038308 A JP 2003038308A JP 2003038308 A JP2003038308 A JP 2003038308A JP 3603894 B2 JP3603894 B2 JP 3603894B2
- Authority
- JP
- Japan
- Prior art keywords
- video signal
- lead
- switch circuit
- wiring
- signal line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は薄膜トランジスタ回路及び薄膜トランジスタを用いた液晶表示装置に関する。特に絶縁基板上の液晶表示装置の駆動回路のスイッチ回路周辺の配線構造、材料に関する。
【０００２】
【従来の技術】
液晶の電気光学特性を利用して映像を表示する液晶表示装置では、各画素のスイッチング素子としてＴＦＴ（薄膜トランジスタ）等の薄膜素子を透明基板上に形成し、液晶に印加する電圧を制御することによって優れた表示品質を得ることに成功している。更に、ＬＳＩの代わりに基板上画素マトリクス周辺にＴＦＴで液晶表示体の駆動回路を一体形成する駆動回路内蔵技術も広く使われるようになった。この駆動回路内蔵技術により、液晶表示装置のコンパクト化ができると同時に低コスト化を実現することが可能となった。
【０００３】
一般的にアクティブマトリクス方式液晶表示装置は図１にブロック図で示すように（ここでは映像信号線の本数が３本の場合について示す）、透明基板１１の表面側に画素マトリクス２２、走査線駆動回路２１、およびデータ線駆動回路１２が形成されている。走査線駆動回路２１は走査線駆動タイミング制御部、バッファ回路を有し、バッファ回路の出力信号で走査線Ｙ１、Ｙ２、Ｙ３・・・を駆動する。走査線が選択状態になるとこれに接続された画素ＴＦＴ４は低抵抗になり液晶容量２と保持容量３に映像信号が書き込める状態になる。データ線駆動回路１２は、シフトレジスタ等からなるデータ線駆動タイミング制御部、ＴＦＴで構成されたスイッチ回路ＳＷ１、ＳＷ２、ＳＷ３・・・及び映像信号線Ｖ１、Ｖ２、Ｖ３を有し、データ線駆動タイミング制御部の側から各スイッチ回路ＳＷ１、ＳＷ２、ＳＷ３・・・にはデータ線駆動タイミング制御部から出力されたビット信号がスイッチ回路駆動用ゲート線Ｇ１、Ｇ２、Ｇ３・・・を介して入力可能になっている。このためビット信号がスイッチ回路駆動用信号線Ｇ１、Ｇ２、Ｇ３・・・を介して各スイッチ回路ＳＷ１、ＳＷ２、ＳＷ３・・・に入力されると、各スイッチ回路ＳＷ１、ＳＷ２、ＳＷ３・・・が高抵抗状態から低抵抗状態に切りかわる。このきりかえによって、映像信号線Ｖ１、Ｖ２、Ｖ３に供給されていた映像信号はデータ線Ｘ１、Ｘ２、Ｘ３・・・に保持され、画素Ｐ１、Ｐ２、Ｐ３・・・においては、映像信号が液晶セル２の液晶の配向状態を変化させて画面を表示する。
【０００４】
近年、駆動回路内蔵型液晶表示装置においては小型化かつ高精細化が進み画素マトリクスのピッチは極めて小さくなってきている。これにともない走査線、データ線の数が増大し同時に配線ピッチが小さくなる傾向があり、ドライバー内蔵型の液晶表示装置においては特に画素部近辺に位置するスイッチ回路のピッチを小さくする必要がある。しかし、ＴＦＴはゲート長をＬＳＩのようにサブミクロンのオーダーにすることはできないのでどうしても１つの回路が占有する面積を減らすには限界がある。この問題を解決するために、データ線の数そのものを減少させる技術がある（特開平５−２６５０４５）。これはデータ線を２つの画素で共有することによりデータ線の本数を半分にした一方で走査線の数を増やし、ピッチの厳しいデータ線側の配線ピッチを２倍にひろげる方法である。
【０００５】
次にＴＦＴの製造プロセスの例について説明する（図３参照）。後々チャネル領域、ソース、ドレイン領域になるポリシリコン等の半導体層１がはじめに形成される。その後この半導体層を熱酸化などで酸化することによりゲート絶縁膜８を形成し、その上にシリサイドや高融点金属などによりゲート線およびゲート電極Ｇ１Ｐ、Ｇ１Ｎを形成する。その後このゲート電極をマスク代わりにしてｎ＋、ｐ＋イオン注入をしソース、ドレイン領域を形成することでセルフアライン型のＴＦＴをつくる。この上に層間絶縁膜９を形成した後、ソース、ドレイン部と配線を導電接続するためコンタクトホール５をあけアルミニウムなどの低抵抗金属配線６、７を形成しＰ型およびＮ型ＴＦＴが完成する。このようにゲート配線Ｇ１Ｐ、Ｇ１Ｎとアルミニウム配線６、７は層間絶縁膜９で分離されており、コンタクトホールを介してのみこれらの配線は導電接続する構造になっている。このＴＦＴプロセスにおいては、イオン注入法でソース、ドレインを形成した後に高温活性化を行う。このためゲート配線はこの高温に耐え得る材料でなければならず低抵抗の金属配線は使えない。従って、通常はポリシリコンやシリサイド等の材料が使われる。この結果、ゲート配線は金属配線より高抵抗になるのが普通である。
【０００６】
図２に前記データ線駆動回路の映像信号線周辺の基板上でのレイアウトの一部を例示する（ここではスイッチ回路としてＣＭＯＳアナログスイッチを使った場合を示す）。データ線駆動回路１２と画素マトリクス２２との配置上、映像信号線Ｖ１、Ｖ２、Ｖ３と引き出し配線Ｓ１、Ｓ２、Ｓ３・・・とは必然的に交差することになる。このため、図示のように実際の液晶表示装置の基板上では引き出し配線Ｓ１、Ｓ２、Ｓ３・・・は映像信号線と絶縁膜を介して異なった層に配線され、コンタクトホール５を通して必要な映像信号線とのみ導電接続される。
【０００７】
図３は図２のスイッチ回路（ＣＭＯＳアナログスイッチ）の断面図である。絶縁基板上に形成されたＰチャンネル、Ｎチャンネルのトランジスタのソース側７に引き出し配線を介して映像信号線からの映像信号が入力される。データ線駆動タイミング制御部からの信号がスイッチ回路駆動用ゲート電極Ｇ１Ｐ、Ｇ１Ｎに入力されるとＰチャンネルトランジスタあるいはＮチャンネルトランジスタの少なくともどちらかのチャネル領域は低抵抗になり、コンタクトホール５を介してドレインに接続されたドレイン側配線６を介してデータ線に映像信号が書き込まれる。
【０００８】
ここで映像信号線周辺の配線について前記ＴＦＴプロセスとの対応を説明する。映像信号線Ｖ１〜Ｖ３は負荷容量が大きくなるので低抵抗配線が必要になり、通常アルミニウムなどの金属配線を用いる。これは前記ＴＦＴ製造プロセスの金属配線６、７と同じ工程でつくられる。一方、映像信号線と交差する引き出し配線Ｓ１〜Ｓ３は金属配線とは別の層につくらなければならないため層間絶縁膜９を介して映像信号線の下に配置され、前記ＴＦＴ製造プロセスのゲート配線Ｇ１Ｐ、Ｇ１Ｎと同じ材料が使われる。金属配線に対してゲート配線は抵抗値が高く、引き出し配線の部分は映像信号線に比べて高抵抗になる。特にプロセス温度が高く金属配線が使えず、シリサイド等の材料が使われる場合配線のシート抵抗はアルミニウム配線より１桁以上高くなる場合がある。例えば膜厚５０００Åの配線にアルミニウムを使った場合、この配線のシート抵抗は約０．０５Ω前後であるのに対して、同じ配線にポリシリコンを使った場合この配線のシート抵抗は約１５Ω前後となる。この結果、映像信号のデータ線への書き込みは引き出し配線の抵抗によって大きく左右される。引き出し配線はそれぞれ異なった映像信号線に接続されるため配線毎の抵抗値のばらつきが生じる。このため、映像信号のデータ線への書き込みにばらつきが生じ、結果表示品質の低下を招く。
【０００９】
この表示品質の低下を防ぐため、従来図４、図５に示すような方法がとられている。図４の方法では引き出し配線Ｓ１、Ｓ２、Ｓ３・・・の配線幅を配線長に比例させて大きくすることによって配線間の抵抗値のばらつきをなくしている。また、図５の方法（特開平５−３０７１６５）では引き出し配線の形状を配線長に応じて変えることによって抵抗値のばらつきを無くしている。
【００１０】
【発明が解決しようとする課題】
従来のデータ配線を減らす方法はデータ線の負荷が大きくなるので、画素数が多くなりデータ線への信号書き込み時間が短い場合データ線駆動回路の負担の増大につながる。ＴＦＴはシリコン基板上につくられた単結晶ＭＯＳＦＥＴに比べて結晶性が悪くオン抵抗が高いため、特に駆動回路内蔵型液晶表示装置においてスイッチ回路の負荷が大きくなることは表示品質の低下につながる。したがって、データ線の数は減らさずにスイッチ回路の効率的なレイアウトをする必要がある。
【００１１】
また、従来の技術では、引き出し配線それぞれの形状を異なったものにすることによって配線抵抗の値をそろえていることが特徴である。このため、従来の方法では引き出し配線の抵抗の大きさにパターン依存性がある。すなわち、マスク上では引き出し配線の抵抗値がそろうようにパターンがつくられていても、実際の基板上のパターンは形状によってできあがり寸法がかわるため結果的には引き出し配線の抵抗値が配線形状毎に異なってくる。このため、できあがった液晶表示装置では依然として表示品質のばらつきが存在する。マスク上においてこのパターン依存性を考慮したパターン設計をする事は困難であるし、仮にできたとしてもこの方法ではプロセス条件が変わると対応できないという問題がある。
【００１２】
また、アクティブマトリクス液晶表示装置においては、カラー表示、小型高精細化による画素数の増大にともなって映像信号線の本数が増大する傾向がある。これは、映像信号線の本数を増やし、実質的な書き込み周波数を低くするためである。このため前記引き出し配線と映像信号線との交差部の数が増大し、同時に引き出し配線の長さも長くなる。引き出し配線の長さが長くなるほど、従来の方法では引き出し配線のそれぞれの形状の違いがおおきくなるのでパターン依存性が強くなる。言い換えると従来の方法は画素数が多くなり映像信号線の本数が多くなるほど信頼性が低くなるという課題を持っている。
【００１３】
以上のように従来技術の課題は微細ピッチに対応可能な薄膜トランジスタが必要であることと、これと同時に映像信号の書き込みの均一性を保つことである。
【００１４】
【課題を解決するための手段】
本発明の薄膜トランジスタ回路は、同一基板上の画素マトリクス領域と前記基板の外周縁との間に形成された薄膜トランジスタ回路において、データ線駆動回路が前記外周縁の辺方向に向かって形成され、前記データ線駆動回路の外周縁側から前記画素マトリクスの形成領域側方向に向かって並列する映像信号線と、前記映像信号線毎に層間絶縁膜を介して導電接続し、前記映像信号線から前記画素マトリクス形成領域側に向かう引き出し配線と、前記引き出し配線と該引き出し配線毎に対応する各データ線との間に介挿され、駆動タイミング制御部から出力された駆動タイミング信号に従って前記引き出し配線と前記データ線とが導電接続する状態及び非導電接続状態に動作がそれぞれ切り換えられるスイッチ回路と、前記駆動タイミング制御部から前記スイッチ回路部に向けて形成されて前記映像信号線に対して層間絶縁膜を介して交差し、前記駆動タイミング信号を前記スイッチ回路部に入力するスイッチ回路駆動用ゲート線とを有し、隣接する前記スイッチ回路が、前記引き出し配線が延在する方向に前記スイッチ回路のチャネル幅以上離れていることを特徴とする。
また、同一基板上の画素マトリクス領域と前記基板の外周縁との間に形成された薄膜トランジスタ回路において、データ線駆動回路が前記外周縁の辺方向に向かって形成され、前記データ線駆動回路の外周縁側から前記画素マトリクスの形成領域側方向に向かって並列する映像信号線と、前記映像信号線毎に層間絶縁膜を介して導電接続し、前記映像信号線から前記画素マトリクス形成領域側に向かう引き出し配線と、前記引き出し配線と該引き出し配線毎に対応する各データ線との間に介挿され、駆動タイミング制御部から出力された駆動タイミング信号に従って前記引き出し配線と前記データ線とが導電接続する状態及び非導電接続状態に動作がそれぞれ切り換えられるスイッチ回路と、前記駆動タイミング制御部から前記スイッチ回路部に向けて形成されて前記映像信号線に対して層間絶縁膜を介して交差し、前記駆動タイミング信号を前記スイッチ回路部に入力するスイッチ回路駆動用ゲート線とを有し、隣接する前記スイッチ回路ｍ個（ｍは正の整数）が前記引き出し配線が延在する方向に互いにそのチャネル幅以上離して配置されるとともに、前記ｍ個のスイッチ回路が前記スイッチ回路駆動用ゲート線を共有していることを特徴とする。
また、同一基板上の画素マトリクス領域と前記基板の外周縁との間に形成された薄膜トランジスタ回路において、データ線駆動回路が前記外周縁の辺方向に向かって形成され、前記データ線駆動回路の外周縁側から前記画素マトリクスの形成領域側方向に向かって並列する映像信号線と、前記映像信号線毎に層間絶縁膜を介して導電接続し、前記映像信号線から前記画素マトリクス形成領域側に向かう引き出し配線と、前記引き出し配線と該引き出し配線毎に対応する各データ線との間に介挿され、駆動タイミング制御部から出力された駆動タイミング信号に従って前記引き出し配線と前記データ線とが導電接続する状態及び非導電接続状態に動作がそれぞれ切り換えられるスイッチ回路と、前記駆動タイミング制御部から前記スイッチ回路部に向けて形成されて前記映像信号線に対して層間絶縁膜を介して交差し、前記駆動タイミング信号を前記スイッチ回路部に入力するスイッチ回路駆動用ゲート線とを有し、隣接する前記スイッチ回路における前記引き出し配線が延在する方向のピッチ間隔をＤ、前記映像信号線の幅をＷＶ、前記映像信号線間の距離をＳＶとしたとき、Ｄ＝ＷＶ＋ＳＶであることを特徴とする。
また、同一基板上の画素マトリクス領域と前記基板の外周縁との間に形成された薄膜トランジスタ回路において、データ線駆動回路が前記外周縁の辺方向に向かって形成され、前記データ線駆動回路の外周縁側から前記画素マトリクスの形成領域側方向に向かって並列する映像信号線と、前記映像信号線毎に層間絶縁膜を介して導電接続し、前記映像信号線から前記画素マトリクス形成領域側に向かう引き出し配線と、前記引き出し配線と該引き出し配線毎に対応する各データ線との間に介挿され、駆動タイミング制御部から出力された駆動タイミング信号に従って前記引き出し配線と前記データ線とが導電接続する状態及び非導電接続状態に動作がそれぞれ切り換えられるスイッチ回路と、前記駆動タイミング制御部から前記スイッチ回路部に向けて形成されて前記映像信号線に対して層間絶縁膜 を介して交差し、前記駆動タイミング信号を前記スイッチ回路部に入力するスイッチ回路駆動用ゲート線とを有し、隣接する前記スイッチ回路が、前記引き出し配線が延在する方向に順次配置されるとともに、前記映像信号線の延在方向にずらして配置されていることを特徴とする。
また、前記映像信号線の本数がｍ×ｎ本（ｍ、ｎは正の整数）であって、隣接する前記スイッチ回路ｍ個が前記引き出し配線が延在する方向に互いにそのチャネル幅以上離して配置されており、前記ｍ個のスイッチ回路の各々が対応する前記引き出し配線を介して導電接続される前記映像信号線は、前記ｍ×ｎ本の映像信号線においてｎ本に１本の間隔であることを特徴とする。
また、前記映像信号線とその映像信号線に対応する前記スイッチ回路との距離が、全ての前記映像信号線及びその映像信号線に対応する前記スイッチ回路において等しいことを特徴とする。
前記スイッチ回路は、それぞれ対応する前記引き出し配線と導電接続されており、全ての前記引き出し配線の配線長が同じであることを特徴とする。
また、前記引き出し配線の配線長を前記映像信号線及び前記スイッチ回路それぞれと前記引き出し配線とを導電接続するコンタクトホール間の距離で定義した場合、前記引き出し配線の配線長及び配線幅が全ての引き出し配線間で等しいことを特徴とする。
また、前記引き出し配線の配線材料が高融点金属であることを特徴とする。
また、同一基板上の画素マトリクス領域と前記基板の外周縁との間に形成された薄膜トランジスタ回路を備える液晶表示装置において、データ線駆動回路が前記外周縁の辺方向に向かって形成され、前記データ線駆動回路の外周縁側から前記画素マトリクスの形成領域側方向に向かって並列する映像信号線と、前記映像信号線毎に層間絶縁膜を介して導電接続し、前記映像信号線から前記画素マトリクス形成領域側に向かう引き出し配線と、前記引き出し配線と該引き出し配線毎に対応する各データ線との間に介挿され、駆動タイミング制御部から出力された駆動タイミング信号に従って前記引き出し配線と前記データ線とが導電接続する状態及び非導電接続状態に動作がそれぞれ切り換えられるスイッチ回路と、前記駆動タイミング制御部から前記スイッチ回路部に向けて形成されて前記映像信号線に対して層間絶縁膜を介して交差し、前記駆動タイミング信号を前記スイッチ回路部に入力するスイッチ回路駆動用ゲート線とを有し、隣接する前記スイッチ回路が、前記引き出し配線が延在する方向に前記スイッチ回路のチャネル幅以上離れていることを特徴とする。
また、同一基板上の画素マトリクス領域と前記基板の外周縁との間に形成された薄膜トランジスタ回路を備える液晶表示装置において、データ線駆動回路が前記外周縁の辺方向に向かって形成され、前記データ線駆動回路の外周縁側から前記画素マトリクスの形成領域側方向に向かって並列する映像信号線と、前記映像信号線毎に層間絶縁膜を介して導電接続し、前記映像信号線から前記画素マトリクス形成領域側に向かう引き出し配線と、前記引き出し配線と該引き出し配線毎に対応する各データ線との間に介挿され、駆動タイミング制御部から出力された駆動タイミング信号に従って前記引き出し配線と前記データ線とが導電接続する状態及び非導電接続状態に動作がそれぞれ切り換えられるスイッチ回路と、前記駆動タイミング制御部から前記スイッチ回路部に向けて形成されて前記映像信号線に対して層間絶縁膜を介して交差し、前記駆動タイミング信号を前記スイッチ回路部に入力するスイッチ回路駆動用ゲート線とを有し、隣接する前記スイッチ回路ｍ個（ｍは正の整数）が前記引き出し配線が延在する方向に互いにそのチャネル幅以上離して配置されるとともに、前記ｍ個のスイッチ回路が前記スイッチ回路駆動用ゲート線を共有していることを特徴とする。
また、同一基板上の画素マトリクス領域と前記基板の外周縁との間に形成された薄膜トランジスタ回路を備える液晶表示装置において、データ線駆動回路が前記外周縁の辺方向に向かって形成され、前記データ線駆動回路の外周縁側から前記画素マトリクスの形成領域側方向に向かって並列する映像信号線と、前記映像信号線毎に層間絶縁膜を介して導電接続し、前記映像信号線から前記画素マトリクス形成領域側に向かう引き出し配線と、前 記引き出し配線と該引き出し配線毎に対応する各データ線との間に介挿され、駆動タイミング制御部から出力された駆動タイミング信号に従って前記引き出し配線と前記データ線とが導電接続する状態及び非導電接続状態に動作がそれぞれ切り換えられるスイッチ回路と、前記駆動タイミング制御部から前記スイッチ回路部に向けて形成されて前記映像信号線に対して層間絶縁膜を介して交差し、前記駆動タイミング信号を前記スイッチ回路部に入力するスイッチ回路駆動用ゲート線とを有し、隣接する前記スイッチ回路における前記引き出し配線が延在する方向のピッチ間隔をＤ、前記映像信号線の幅をＷＶ、前記映像信号線間の距離をＳＶとしたとき、Ｄ＝ＷＶ＋ＳＶであることを特徴とする。
また、同一基板上の画素マトリクス領域と前記基板の外周縁との間に形成された薄膜トランジスタ回路を備える液晶表示装置において、データ線駆動回路が前記外周縁の辺方向に向かって形成され、前記データ線駆動回路の外周縁側から前記画素マトリクスの形成領域側方向に向かって並列する映像信号線と、前記映像信号線毎に層間絶縁膜を介して導電接続し、前記映像信号線から前記画素マトリクス形成領域側に向かう引き出し配線と、前記引き出し配線と該引き出し配線毎に対応する各データ線との間に介挿され、駆動タイミング制御部から出力された駆動タイミング信号に従って前記引き出し配線と前記データ線とが導電接続する状態及び非導電接続状態に動作がそれぞれ切り換えられるスイッチ回路と、前記駆動タイミング制御部から前記スイッチ回路部に向けて形成されて前記映像信号線に対して層間絶縁膜を介して交差し、前記駆動タイミング信号を前記スイッチ回路部に入力するスイッチ回路駆動用ゲート線とを有し、隣接する前記スイッチ回路が、前記引き出し配線が延在する方向に順次配置されるとともに、前記映像信号線の延在方向にずらして配置されていることを特徴とする。
また、前記映像信号線の本数がｍ×ｎ本（ｍ、ｎは正の整数）であって、隣接する前記スイッチ回路ｍ個が前記引き出し配線が延在する方向に互いにそのチャネル幅以上離して配置されており、前記ｍ個のスイッチ回路の各々が対応する前記引き出し配線を介して導電接続される前記映像信号線は、前記ｍ×ｎ本の映像信号線においてｎ本に１本の間隔であることを特徴とする。
また、前記映像信号線とその映像信号線に対応する前記スイッチ回路との距離が、全ての前記映像信号線及びその映像信号線に対応する前記スイッチ回路において等しいことを特徴とする。
また、前記スイッチ回路は、それぞれ対応する前記引き出し配線と導電接続されており、全ての前記引き出し配線の配線長が同じであることを特徴とする。
また、前記引き出し配線の配線長を前記映像信号線及び前記スイッチ回路それぞれと前記引き出し配線とを導電接続するコンタクトホール間の距離で定義した場合、前記引き出し配線の配線長及び配線幅が全ての引き出し配線間で等しいことを特徴とする。
また、前記引き出し配線の配線材料が高融点金属であることを特徴とする。
図１において、基板１１上の画素マトリククス２２と前記基板の外周縁との間に形成されたデータ線駆動回路１２があり、前記外周縁の辺方向（図中横方向）をＸ方向、前記外周縁から画素マトリクス２２の方向（図中縦方向）をＹ方向とする。本発明は、薄膜トランジスタを用いた回路をＹ方向にお互いにずらして配置することによってＸ方向のレイアウトを微細ピッチにも対応可能とし、またスイッチ回路と映像信号線の配置を最適化することで引き出し配線の配線間ばらつきを抑えることを特徴とする。また、引き出し配線の形状をそろえることでプロセス依存性がなく、しかも抵抗値を一定とし、微細なピッチに対応するレイアウトを可能とすると同時に表示特性のばらつきを解消し、表示性能の向上をはかっていることを特徴とする。
以上
【００１５】
【実施例】
（実施例１）
図６に薄膜トランジスタを使って構成したスイッチ回路を液晶表示装置の駆動回路に応用した場合の本発明の実施例を示す。ここではスイッチ回路および映像信号線周辺の配線構造の一部を例示する。３本の映像信号線Ｖ１、Ｖ２、Ｖ３は引き出し配線Ｓ１〜Ｓ３及びスイッチ回路ＳＷ１〜ＳＷ３を介して各データ線Ｘ１〜３に接続される。各スイッチ回路は駆動タイミング制御部から出力されたビット信号がスイッチ回路駆動用ゲート線Ｇ１２３に印加されるタイミングに従って高抵抗と低抵抗の切り換え動作をする。
【００１６】
アナログスイッチ等のスイッチ回路では短時間に映像信号をデータ線に書き込まなければならず、このためには選択状態で充分低抵抗になる必要がある。しかしＴＦＴは単結晶ＭＯＳＦＥＴと比べて結晶性が悪いためＴＦＴをもちいてアナログスイッチ等のスイッチ回路を構成した場合、充分低いオン抵抗を得るためにはチャネル幅を大きくとる必要がある。実際、単結晶ＭＯＳＦＥＴの場合に比べて１桁以上チャネル幅を大きくとらなければならない。また、チャネル長も単結晶ＭＯＳＦＥＴのように小さくはできないためＸ方向のピッチを小さくするには限界があり、結果的にスイッチ回路は駆動回路においてかなりの大面積を占めることになる。従って、液晶表示装置の駆動回路においてはこのスイッチ回路をいかに小さなスペースに効率的に配置するかが小型高精細化のポイントになる。またカラーフィルタを用いてカラー表示をする場合、Ｒ、Ｇ、Ｂのそれぞれの色の映像信号を外部から入力するので、映像信号線の数は一般的に３ｎ本（ｎは正の整数）となる。これらの信号を各データ線に書き込むスイッチ回路のオンオフのタイミングは少なくとも３色の信号を書き込む際にそろっていなければならない。
【００１７】
図６に示す本発明の薄膜トランジスタ回路は隣接するスイッチ回路ＳＷ１〜３がＹ方向（図中縦方向）にスイッチ回路を構成するＴＦＴのチャネル幅（Ｗ）以上離れて配置されている（図６中ではＤ＞Ｗ）ことを特徴とする。これによりスイッチ回路を図示のように互いにＸ方向（図中横方向）にずらして配置すればスイッチ回路１個あたりのＸ方向のピッチを小さくすることができ、微細な画素ピッチに対応可能となるので液晶表示装置の小型高精細化が容易になる。
【００１８】
単結晶ＭＯＳＦＥＴの場合、シリコン基板上の配線が長いとその分だけ配線とシリコン基板との間に容量が発生するので、配線長はとにかく短くするのが鉄則である。薄膜トランジスタで構成したスイッチ回路は前述のようにかなり長いチャネル幅が必要なためＹ方向に大きくなり、図６に示す配置をとった場合引き出し配線Ｓ１〜Ｓ３の配線長が相当長くなってしまう。これがシリコン基板上の配線の場合寄生する容量の問題が大きいが、絶縁基板上の薄膜トランジスタにおける配線では、配線と基板間の容量が一切生じないので配線長が長くなることはほとんど問題とならない。従って本発明のスイッチ回路の配置は特に薄膜トランジスタを用いて回路を形成した場合に有効である。
【００１９】
図７に本発明の薄膜トランジスタ回路を示す。本発明の薄膜トランジスタ回路は複数のスイッチ回路がスイッチ回路駆動用ゲート線を共有していることを特徴とする。３個のスイッチ回路ＳＷ１〜ＳＷ３はスイッチ回路駆動用ゲート線Ｇ１〜Ｇ３に入力される信号で駆動される。これらスイッチ回路駆動用ゲート線Ｇ１〜Ｇ３は１本のスイッチ回路駆動用ゲート線Ｇ１２３と導電接続されていてこのＧ１２３のみが映像信号線を横切るレイアウトになっている。図７に示す本発明の配置では、スイッチ回路３個がスイッチ回路駆動用ゲート線を共有しているのでこれら３個のスイッチ回路を駆動するために映像信号線を横切っているスイッチ回路駆動用ゲート線の本数は１本であり、これによりスイッチ回路駆動用ゲート線と映像信号線とが交差する点が３箇所で済んでいる。これに対して図４、図５に示す従来の配線では３個のスイッチ回路ＳＷ１〜ＳＷ３を駆動するために３本のスイッチ回路駆動用ゲート線Ｇ１〜Ｇ３を配線しており、スイッチ回路駆動用ゲート線と映像信号線Ｖ１〜Ｖ３との交差する点は９箇所もある。この様に複数のスイッチ回路でゲート線を共有する事によりスイッチ回路駆動用ゲート線と映像信号線との交差する点の数を減らすことができるので、これにともない配線間の短絡欠陥による歩留まりの低下を防ぐことができる。同時に映像信号線とスイッチ回路駆動用ゲート線との間の配線間容量が少なくなるため映像信号線の負荷容量が小さくなり、映像信号線に映像信号を書き込む外部回路の負担も小さくすることができる。
【００２０】
さらに図６のようにスイッチ回路ＳＷ１〜ＳＷ６をＹ方向にチャネル幅Ｗ以上離して配置することによってスイッチ回路駆動用ゲート線Ｇ１２３、Ｇ４５６を共有させることもできる。図６に示すように、Ｙ方向にお互い離して配置したスイッチ回路ＳＷ１〜ＳＷ６の間にスイッチ回路駆動用ゲート線Ｇ１２３、Ｇ４５６をレイアウトできるだけのＹ方向スペースを設ける。スイッチ回路のチャネル幅Ｗにスイッチ回路駆動用ゲート線の前記Ｙ方向レイアウトスペースを加えた長さをＤとすると、少なくともそれぞれのスイッチ回路をピッチＤだけＹ方向に離して配置すればＹ方向にずらして配置したスイッチ回路間で図示のようにスイッチ回路駆動用ゲート線を配置することができる。これによりスイッチ回路駆動用ゲート線の共有が可能になる。このレイアウトにより、ゲート配線が占めるスペースを節約し微細ピッチに対応可能となるだけでなく、スイッチ回路駆動用ゲート線を共有しているスイッチ回路を全く同じタイミングで駆動することができる。駆動タイミングをそろえなければならないスイッチ回路をＹ方向にチャネル幅以上離して配置しこれらのゲート線を共有させれば、これらのスイッチ回路は必ず同じタイミングで駆動される。以上のようにスイッチ回路をＹ方向にチャネル幅以上離してスイッチ回路駆動用ゲート線を共有する配置により、微細化に対応できると同時にスイッチ回路の駆動タイミングをそろえる事ができ、さらに映像信号線と交差するスイッチ回路駆動用ゲート線の減少により歩留まり向上、外部回路の負担の軽減ができ、本発明の配置はスイッチ回路に応用した場合特に有効である。
【００２１】
本発明の薄膜トランジスタ回路は、スイッチ回路同志のＹ方向ピッチをＤ、映像信号線の配線幅をＷＶ、映像信号線の配線間距離をＳＶとしたときＤ＝ＷＶ＋ＳＶであることを特徴とする。ここで図６に示すように、Ｄはそれぞれ隣あうスイッチ回路のＹ方向パターンピッチで、ＷＶは映像信号線のＹ方向の配線幅、ＳＶは映像信号線間のＹ方向に離れている距離で決定している。このような条件を満たすように映像信号線とスイッチ回路のサイズを設定することによって、スイッチ回路と映像信号線との距離を容易にそろえることができる。これによってスイッチ回路と映像信号線とを接続する引き出し配線の配線長を全て同じにすることができるので、引き出し配線の抵抗値のばらつきをおさえることができ、映像信号のデータ線への書き込み特性が向上する。これと同時に、引き出し配線の配線長が同じであるので引き出し配線の抵抗値は単純に引き出し配線の配線幅で決定される。したがって設計段階において配線抵抗の計算が容易になり、設計の効率化がはかれる。
【００２２】
図８に映像信号線とスイッチ回路の接続に関する本発明の薄膜トランジスタ回路の概略図を示す。本発明の薄膜トランジスタは映像信号線の本数がｍ×ｎ本（ｍ、ｎは正の整数）であってｍ個のスイッチ回路をＹ方向に互いにそのチャネル幅以上離して配置したとき、このｍ個のスイッチ回路が引き出し配線を介して接続している映像信号線はｍ×ｎ本の映像信号線においてｎ本に１本の間隔であることを特徴とする。スイッチ回路と映像信号線の接続を前記のように組み合わせることによって、これら映像信号線とスイッチ回路とを接続する引き出し配線間の長さのばらつきを最小にする事ができる。例えば図８では映像信号線６本に対して、ｍ＝３、ｎ＝２として配置を行っている。３個（＝ｍ）のスイッチ回路ＳＷ１、ＳＷ２、ＳＷ３がＹ方向にチャネル幅以上離れて配置されていて、これらのスイッチ回路が引き出し配線Ｓ１、Ｓ２、Ｓ３を介して接続されている映像信号線はそれぞれＶ１、Ｖ２、Ｖ３でこれらの映像信号線は２本（＝ｎ）に１本の間隔になっている。もしＳＷ３がＶ３に接続されていてその隣のＳＷ２がＶ６に、その隣のＳＷ１がＶ２に接続されていると、その他の引き出し配線Ｓ４、Ｓ５、Ｓ６は必然的にＳ１、Ｓ２、Ｓ３の引き出し配線より短くなってしまう。しかし本発明の接続方法に従って映像信号線とスイッチ回路を接続すれば引き出し配線の配線長のばらつきを最小にすることができる。さらにスイッチ回路と映像信号線が占めるスペースを適当に設定すれば、映像信号線とスイッチ回路との距離を全てそろえることも可能になる。
【００２３】
また図８に示すように、引き出し配線の配線長ＬＳをそろえると同時に配線幅を全ての引き出し配線で同じにすることで、全ての引き出し配線の形状を同じにすることができる。ここで引き出し配線の配線長を図８に示すように引き出し配線がそれぞれ映像信号線、スイッチ回路と導電接続するコンタクトホールの間隔ＬＳで定義する。図８において引き出し配線Ｓ１〜Ｓ６では全て配線長ＬＳ、及び配線幅が同じで、抵抗値が一定になるようにつくられている。
【００２４】
液晶表示装置において、映像信号線、引き出し配線、スイッチ回路、データ線の一連の経路を全体としてみた場合、これは直列に接続された抵抗と並列に接続された容量からなる低域通過回路を形成している。したがって映像信号をどれだけデータ線に書き込めるかは前記抵抗値と容量値の積である時定数で決まる。従って、この時定数がデータ線毎に異なると不均一な書き込みが行われてしまう。これを防ぐためには、前記一連の経路で特に引き出し配線の抵抗値を揃える必要がある。液晶表示装置の配線は基板との間に生じる負荷容量がないので、配線長よりも配線抵抗のばらつきの方が映像信号の書き込みに与える影響が大きい。前記のように引き出し配線の形状（長さと幅）をそろえることで映像信号線から引き出し配線、アナログスイッチを通してデータ線に書き込まれる映像信号の経路の形状は全て同じとなり、書き込み特性のばらつきによる表示品質の低下を防ぐことができる。同時に、形状が全ての映像信号の経路で同じであるのでパターン依存性がなく基板上のパターンは常に同様のできあがり形状になる。また薄膜トランジスタの形成プロセスが変わってもできあがりの形状は常に同じになる。このため、プロセスに左右されることのない安定した書き込み特性をもった薄膜トランジスタ回路が得られる。
【００２５】
図９に引き出し配線として高融点の金属を用いた場合の実施例を示す。前述のように引き出し配線としてシリサイドなどの配線を使った場合に比べて、タンタル、タングステン、クロム等の高融点金属を使うことにより、高温のプロセスを使えると同時に引き出し配線Ｓ１〜Ｓ６の抵抗値を１桁以上小さくする事ができる。このため引き出し配線の抵抗による映像信号のデータ線への書き込み特性の低下を気にせずにすみ、図９に示すように映像信号線間の距離ＳＶを大きくとることができる。これにより、映像信号線どうしの配線間容量が小さくなり、映像信号線の容量自体を小さくすることができる。映像信号線などの絶縁基板上の長い配線では基板との間の容量はないかわりに、隣あう配線同志の容量が効いてくる。特に映像信号線のような長い配線ほどこれが顕著になる。図示の様に配線間距離を大きくとることによって配線間の容量を小さくし、映像信号線への外部からの映像信号の書き込みを向上させることができる。このように引き出し配線に高融点材料を用いることにより映像信号線の時定数を小さくし高周波の映像信号の書き込み特性を向上させることができ、良好な周波数特性をもった薄膜トランジスタ回路を得ることができる。
【００２６】
（実施例２）
本発明の液晶表示装置は図１のブロック図に示すスイッチ回路周辺の配線構造として、図６に示すレイアウトをもつことを特徴とする。通常カラーフィルターを使ってカラー表示を行う場合、データ線駆動回路側から赤（Ｒ）、緑（Ｇ）、青（Ｂ）に対応する映像信号を入力する。従って、白黒表示の場合と同等の画素サイズで考えると、同じ画素をＸ方向に３分割してそれぞれの画素にＲ、Ｇ、Ｂのカラーフィルターを対応させることになる。すなわち、Ｘ方向の画素数が３倍、画素ピッチにすると３分の１になる。このため特にカラー表示の場合、データ線駆動回路においてＸ方向の薄膜トランジスタ回路をいかに微細ピッチに対応させるかが小型高精細化を決定する。図６に示すスイッチ回路のレイアウトのようにスイッチ回路をＹ方向にそのチャネル幅以上離して配置することでスイッチ回路１個あたりが占めるＸ方向のピッチを小さくし、データ線への書き込み能力を保ちながらＸ方向の微細ピッチに対応する事が可能となる。これにより、液晶表示装置のサイズを変えずに、カラー表示に対応可能とする事ができる。
【００２７】
また、本発明の液晶表示装置は図１のブロック図に示すスイッチ回路周辺の配線構造として図６の配線構造を持つことを特徴とする。映像信号線の本数をここでは６本の場合を示す。３個のスイッチ回路をＹ方向に省スペース配置し、これら３個のスイッチ回路はスイッチ回路駆動用ゲート線を共有している。これと同時にこれら３個のスイッチ回路が引き出し配線を介して接続している映像信号線Ｖ１、Ｖ２、Ｖ３にはそれぞれＲ、Ｇ、Ｂ３原色に対応する映像信号が外部から入力されている。スイッチ回路駆動用ゲート線を共有している前記３個のスイッチ回路は信号がスイッチ回路駆動用ゲート線に入力されると必ず同時に低抵抗状態になるためＲ、Ｇ、Ｂの映像信号を全く同じタイミングでデータ線に書き込むことができる。これによりＲ、Ｇ、Ｂそれぞれの信号の書き込みタイミングのずれによる色むらを低減することができ良好な表示特性をもった液晶表示装置を得ることができる。
【００２８】
さらに本発明の液晶表示装置は図１のブロック図に示すスイッチ回路周辺の配線構造として、図８に示すレイアウトを持つことを特徴とする。カラー表示をする場合映像信号線は必然的に複数必要になり、それぞれの信号の書き込みにばらつきがないことが要求される。図８のレイアウトを用いることにより引き出し配線の形状を全てのデータ線に関してほぼ同じにできるので、データ線毎の書き込み特性のばらつきを無くすことができ、この結果データ線毎の輝度のむらを無くすことができる。
【００２９】
本発明の液晶表示装置は図１のブロック図に示すスイッチ回路周辺の配線構造として、高融点金属の引き出し配線材料を使い、図９に示すレイアウトを持つことを特徴とする。映像信号線の配線間容量が大きくなると、映像信号を映像信号線に書き込むための外部回路の負担が大きくなる。これは外部回路の出力抵抗を低くして時定数を下げなければならないため外部回路の消費電流が大きくなってしまうからである。本発明の液晶表示装置においては引き出し配線に高融点金属配線を使っているため、引き出し配線の長さを気にせずによく、この結果映像信号線同志の配線間距離を充分にとることができる。したがって外部回路の負担を軽減することができる。
【００３０】
【発明の効果】
以上述べたように本発明の薄膜トランジスタ回路は、隣接するスイッチ回路が該スイッチ回路のチャネル幅以上Ｙ方向に離れているのでスイッチ回路同志をＸ方向につめて配置でき、スイッチ回路１個あたりが占めるＸ方向のピッチを小さくすることができる。従って微細ピッチ化が可能となる。また、複数のスイッチ回路がスイッチ回路駆動用ゲート線を共有しているので映像信号線と交差するスイッチ回路駆動用ゲート線の本数が少なくでき、これによって映像信号線とスイッチ回路駆動用ゲート線との交差部での短絡による欠陥を減らす事ができ歩留り向上、コスト削減につながる。さらに隣接するスイッチ回路をＹ方向にそのチャネル幅とスイッチ回路駆動用ゲート線を配置するスペースの分だけ離して配置し、スイッチ回路駆動用ゲート線を共有しているのでさらに微細ピッチ化ができると同時にスイッチ回路の駆動タイミングを完全に一致させることができる。これと同時に映像信号線を横切るスイッチ回路駆動用ゲート線の数が減少するので歩留まりが向上し、映像信号を映像信号線に書き込む外部回路の負担を軽減できる。また映像信号線の配線幅をＷＶ、配線間距離をＳＶ、スイッチ回路のＹ方向のパターンピッチをＤとしたときＤ＝ＷＶ＋ＳＶとしていて映像信号線とスイッチ回路との距離が容易に等しくできるので、引き出し配線の配線長のばらつきをおさえることができ映像信号のデータ線への書き込み特性が向上すると同時に設計段階に於ける効率化もはかることができる。さらに映像信号線とスイッチ回路とを接続する際の組み合わせを最適化しているので、引き出し配線の距離のばらつきを最小に抑えることができる。加えてスイッチ回路の大きさと映像信号線のスペースを適当に設定すれば、スイッチ回路と映像信号線との距離を全て同じにすることも可能となる。また、引き出し配線の配線長と配線幅が全ての引き出し配線でほぼ等しいから、製造工程のばらつきやプロセスの変更等によって配線の形状が変化しても常に引き出し配線の抵抗を回路内で一定にする事ができ出力信号のばらつきを防止できる。一方、引き出し配線の材料を高融点の金属としたから引き出し配線の抵抗値を非常に小さくできる。これにより映像信号線同志の間隔を広くとることもでき、結果映像信号線間の配線間容量を小さくし映像信号の書き込み特性の向上をはかることができる。
【００３１】
本発明の液晶表示装置は微細ピッチに対応可能な薄膜トランジスタを用いて駆動回路を構成しているから小型化と高精細化が可能である。特にスイッチ回路の微細化ができるので同じ液晶表示装置のサイズでカラー化することができる。そして、Ｒ、Ｇ、Ｂの映像信号をデータ線に書き込む３個のスイッチ回路がスイッチ回路駆動用ゲート線を共有しているので、これら３原色の書き込みタイミングが完全に一致しており色むらのない良好な表示特性を得ることができる。また、引き出し配線の形状が製造工程に左右されない薄膜トランジスタ回路を用いているためデータ線ごとの輝度ムラの生じない良好な表示品質を得ることができる。更に引き出し配線に高融点金属を用い映像信号線の配線間容量を小さくしているから映像信号を液晶表示装置に入力する外部回路の負担を小さくすることができる。
【図面の簡単な説明】
【図１】液晶表示装置の全体構成を示すブロック図。
【図２】図１のデータ線駆動回路の映像信号線周辺部の基板上でのレイアウトを示す図。
【図３】図２のスイッチ回路の断面図。
【図４】従来のデータ線駆動回路の映像信号線周辺部の基板上でのレイアウトを示す図。
【図５】従来のデータ線駆動回路の映像信号線周辺部の基板上でのレイアウトを示す図。
【図６】本発明の薄膜トランジスタを用いたデータ線駆動回路の映像信号線周辺部の基板上でのレイアウトを示す図。
【図７】本発明の薄膜トランジスタを用いたデータ線駆動回路の映像信号線周辺部の基板上でのレイアウトを示す図。
【図８】本発明の薄膜トランジスタを用いたデータ線駆動回路の映像信号線周辺部の基板上でのレイアウトを示す図。
【図９】本発明の薄膜トランジスタを用いたデータ線駆動回路の映像信号線周辺部の基板上でのレイアウトを示す図。
【符号の説明】
１１・・・透明基板
１２・・・データ線駆動回路
２１・・・走査線駆動回路
２２・・・画素マトリクス
Ｖ１、Ｖ２、Ｖ３、Ｖ４、Ｖ５、Ｖ６・・・映像信号線
ＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４、ＳＷ５、ＳＷ６・・・スイッチ回路
Ｓ１、Ｓ２、Ｓ３、Ｓ４、Ｓ５、Ｓ６・・・引き出し配線
Ｐ１、Ｐ２、Ｐ３・・・画素マトリクス
Ｘ１、Ｘ２、Ｘ３、Ｘ４、Ｘ５、Ｘ６・・・データ線
Ｙ１、Ｙ２、Ｙ３・・・走査線
Ｇ１、Ｇ２、Ｇ３、Ｇ４、Ｇ５、Ｇ６、Ｇ１２３、Ｇ４５６・・・スイッチ回路駆動用ゲート線
１・・・半導体層（Ｐ領域、Ｎ領域を含む）
２・・・液晶セル
３・・・保持容量
４・・・画素トランジスタ
５・・・コンタクトホール
６・・・スイッチ回路のドレイン側配線
７・・・スイッチ回路のソース側配線
８・・・ゲート絶縁膜
９・・・層間絶縁膜
Ｇ１Ｐ、Ｇ２Ｐ、Ｇ３Ｐ・・・スイッチ回路のＰチャンネル駆動用ゲート線
Ｇ１Ｎ、Ｇ２Ｎ、Ｇ３Ｎ・・・スイッチ回路のＮチャンネル駆動用ゲート線
Ｄ・・・隣あうスイッチ回路間のＹ方向のパターンピッチ
Ｗ・・・スイッチ回路のチャネル幅
ＷＶ・・・映像信号線の配線幅
ＳＶ・・・映像信号線の配線間距離
ＬＳ・・・引き出し配線の配線長
【発明の属する技術分野】
本発明は薄膜トランジスタ回路及び薄膜トランジスタを用いた液晶表示装置に関する。特に絶縁基板上の液晶表示装置の駆動回路のスイッチ回路周辺の配線構造、材料に関する。
【０００２】
【従来の技術】
液晶の電気光学特性を利用して映像を表示する液晶表示装置では、各画素のスイッチング素子としてＴＦＴ（薄膜トランジスタ）等の薄膜素子を透明基板上に形成し、液晶に印加する電圧を制御することによって優れた表示品質を得ることに成功している。更に、ＬＳＩの代わりに基板上画素マトリクス周辺にＴＦＴで液晶表示体の駆動回路を一体形成する駆動回路内蔵技術も広く使われるようになった。この駆動回路内蔵技術により、液晶表示装置のコンパクト化ができると同時に低コスト化を実現することが可能となった。
【０００３】
一般的にアクティブマトリクス方式液晶表示装置は図１にブロック図で示すように（ここでは映像信号線の本数が３本の場合について示す）、透明基板１１の表面側に画素マトリクス２２、走査線駆動回路２１、およびデータ線駆動回路１２が形成されている。走査線駆動回路２１は走査線駆動タイミング制御部、バッファ回路を有し、バッファ回路の出力信号で走査線Ｙ１、Ｙ２、Ｙ３・・・を駆動する。走査線が選択状態になるとこれに接続された画素ＴＦＴ４は低抵抗になり液晶容量２と保持容量３に映像信号が書き込める状態になる。データ線駆動回路１２は、シフトレジスタ等からなるデータ線駆動タイミング制御部、ＴＦＴで構成されたスイッチ回路ＳＷ１、ＳＷ２、ＳＷ３・・・及び映像信号線Ｖ１、Ｖ２、Ｖ３を有し、データ線駆動タイミング制御部の側から各スイッチ回路ＳＷ１、ＳＷ２、ＳＷ３・・・にはデータ線駆動タイミング制御部から出力されたビット信号がスイッチ回路駆動用ゲート線Ｇ１、Ｇ２、Ｇ３・・・を介して入力可能になっている。このためビット信号がスイッチ回路駆動用信号線Ｇ１、Ｇ２、Ｇ３・・・を介して各スイッチ回路ＳＷ１、ＳＷ２、ＳＷ３・・・に入力されると、各スイッチ回路ＳＷ１、ＳＷ２、ＳＷ３・・・が高抵抗状態から低抵抗状態に切りかわる。このきりかえによって、映像信号線Ｖ１、Ｖ２、Ｖ３に供給されていた映像信号はデータ線Ｘ１、Ｘ２、Ｘ３・・・に保持され、画素Ｐ１、Ｐ２、Ｐ３・・・においては、映像信号が液晶セル２の液晶の配向状態を変化させて画面を表示する。
【０００４】
近年、駆動回路内蔵型液晶表示装置においては小型化かつ高精細化が進み画素マトリクスのピッチは極めて小さくなってきている。これにともない走査線、データ線の数が増大し同時に配線ピッチが小さくなる傾向があり、ドライバー内蔵型の液晶表示装置においては特に画素部近辺に位置するスイッチ回路のピッチを小さくする必要がある。しかし、ＴＦＴはゲート長をＬＳＩのようにサブミクロンのオーダーにすることはできないのでどうしても１つの回路が占有する面積を減らすには限界がある。この問題を解決するために、データ線の数そのものを減少させる技術がある（特開平５−２６５０４５）。これはデータ線を２つの画素で共有することによりデータ線の本数を半分にした一方で走査線の数を増やし、ピッチの厳しいデータ線側の配線ピッチを２倍にひろげる方法である。
【０００５】
次にＴＦＴの製造プロセスの例について説明する（図３参照）。後々チャネル領域、ソース、ドレイン領域になるポリシリコン等の半導体層１がはじめに形成される。その後この半導体層を熱酸化などで酸化することによりゲート絶縁膜８を形成し、その上にシリサイドや高融点金属などによりゲート線およびゲート電極Ｇ１Ｐ、Ｇ１Ｎを形成する。その後このゲート電極をマスク代わりにしてｎ＋、ｐ＋イオン注入をしソース、ドレイン領域を形成することでセルフアライン型のＴＦＴをつくる。この上に層間絶縁膜９を形成した後、ソース、ドレイン部と配線を導電接続するためコンタクトホール５をあけアルミニウムなどの低抵抗金属配線６、７を形成しＰ型およびＮ型ＴＦＴが完成する。このようにゲート配線Ｇ１Ｐ、Ｇ１Ｎとアルミニウム配線６、７は層間絶縁膜９で分離されており、コンタクトホールを介してのみこれらの配線は導電接続する構造になっている。このＴＦＴプロセスにおいては、イオン注入法でソース、ドレインを形成した後に高温活性化を行う。このためゲート配線はこの高温に耐え得る材料でなければならず低抵抗の金属配線は使えない。従って、通常はポリシリコンやシリサイド等の材料が使われる。この結果、ゲート配線は金属配線より高抵抗になるのが普通である。
【０００６】
図２に前記データ線駆動回路の映像信号線周辺の基板上でのレイアウトの一部を例示する（ここではスイッチ回路としてＣＭＯＳアナログスイッチを使った場合を示す）。データ線駆動回路１２と画素マトリクス２２との配置上、映像信号線Ｖ１、Ｖ２、Ｖ３と引き出し配線Ｓ１、Ｓ２、Ｓ３・・・とは必然的に交差することになる。このため、図示のように実際の液晶表示装置の基板上では引き出し配線Ｓ１、Ｓ２、Ｓ３・・・は映像信号線と絶縁膜を介して異なった層に配線され、コンタクトホール５を通して必要な映像信号線とのみ導電接続される。
【０００７】
図３は図２のスイッチ回路（ＣＭＯＳアナログスイッチ）の断面図である。絶縁基板上に形成されたＰチャンネル、Ｎチャンネルのトランジスタのソース側７に引き出し配線を介して映像信号線からの映像信号が入力される。データ線駆動タイミング制御部からの信号がスイッチ回路駆動用ゲート電極Ｇ１Ｐ、Ｇ１Ｎに入力されるとＰチャンネルトランジスタあるいはＮチャンネルトランジスタの少なくともどちらかのチャネル領域は低抵抗になり、コンタクトホール５を介してドレインに接続されたドレイン側配線６を介してデータ線に映像信号が書き込まれる。
【０００８】
ここで映像信号線周辺の配線について前記ＴＦＴプロセスとの対応を説明する。映像信号線Ｖ１〜Ｖ３は負荷容量が大きくなるので低抵抗配線が必要になり、通常アルミニウムなどの金属配線を用いる。これは前記ＴＦＴ製造プロセスの金属配線６、７と同じ工程でつくられる。一方、映像信号線と交差する引き出し配線Ｓ１〜Ｓ３は金属配線とは別の層につくらなければならないため層間絶縁膜９を介して映像信号線の下に配置され、前記ＴＦＴ製造プロセスのゲート配線Ｇ１Ｐ、Ｇ１Ｎと同じ材料が使われる。金属配線に対してゲート配線は抵抗値が高く、引き出し配線の部分は映像信号線に比べて高抵抗になる。特にプロセス温度が高く金属配線が使えず、シリサイド等の材料が使われる場合配線のシート抵抗はアルミニウム配線より１桁以上高くなる場合がある。例えば膜厚５０００Åの配線にアルミニウムを使った場合、この配線のシート抵抗は約０．０５Ω前後であるのに対して、同じ配線にポリシリコンを使った場合この配線のシート抵抗は約１５Ω前後となる。この結果、映像信号のデータ線への書き込みは引き出し配線の抵抗によって大きく左右される。引き出し配線はそれぞれ異なった映像信号線に接続されるため配線毎の抵抗値のばらつきが生じる。このため、映像信号のデータ線への書き込みにばらつきが生じ、結果表示品質の低下を招く。
【０００９】
この表示品質の低下を防ぐため、従来図４、図５に示すような方法がとられている。図４の方法では引き出し配線Ｓ１、Ｓ２、Ｓ３・・・の配線幅を配線長に比例させて大きくすることによって配線間の抵抗値のばらつきをなくしている。また、図５の方法（特開平５−３０７１６５）では引き出し配線の形状を配線長に応じて変えることによって抵抗値のばらつきを無くしている。
【００１０】
【発明が解決しようとする課題】
従来のデータ配線を減らす方法はデータ線の負荷が大きくなるので、画素数が多くなりデータ線への信号書き込み時間が短い場合データ線駆動回路の負担の増大につながる。ＴＦＴはシリコン基板上につくられた単結晶ＭＯＳＦＥＴに比べて結晶性が悪くオン抵抗が高いため、特に駆動回路内蔵型液晶表示装置においてスイッチ回路の負荷が大きくなることは表示品質の低下につながる。したがって、データ線の数は減らさずにスイッチ回路の効率的なレイアウトをする必要がある。
【００１１】
また、従来の技術では、引き出し配線それぞれの形状を異なったものにすることによって配線抵抗の値をそろえていることが特徴である。このため、従来の方法では引き出し配線の抵抗の大きさにパターン依存性がある。すなわち、マスク上では引き出し配線の抵抗値がそろうようにパターンがつくられていても、実際の基板上のパターンは形状によってできあがり寸法がかわるため結果的には引き出し配線の抵抗値が配線形状毎に異なってくる。このため、できあがった液晶表示装置では依然として表示品質のばらつきが存在する。マスク上においてこのパターン依存性を考慮したパターン設計をする事は困難であるし、仮にできたとしてもこの方法ではプロセス条件が変わると対応できないという問題がある。
【００１２】
また、アクティブマトリクス液晶表示装置においては、カラー表示、小型高精細化による画素数の増大にともなって映像信号線の本数が増大する傾向がある。これは、映像信号線の本数を増やし、実質的な書き込み周波数を低くするためである。このため前記引き出し配線と映像信号線との交差部の数が増大し、同時に引き出し配線の長さも長くなる。引き出し配線の長さが長くなるほど、従来の方法では引き出し配線のそれぞれの形状の違いがおおきくなるのでパターン依存性が強くなる。言い換えると従来の方法は画素数が多くなり映像信号線の本数が多くなるほど信頼性が低くなるという課題を持っている。
【００１３】
以上のように従来技術の課題は微細ピッチに対応可能な薄膜トランジスタが必要であることと、これと同時に映像信号の書き込みの均一性を保つことである。
【００１４】
【課題を解決するための手段】
本発明の薄膜トランジスタ回路は、同一基板上の画素マトリクス領域と前記基板の外周縁との間に形成された薄膜トランジスタ回路において、データ線駆動回路が前記外周縁の辺方向に向かって形成され、前記データ線駆動回路の外周縁側から前記画素マトリクスの形成領域側方向に向かって並列する映像信号線と、前記映像信号線毎に層間絶縁膜を介して導電接続し、前記映像信号線から前記画素マトリクス形成領域側に向かう引き出し配線と、前記引き出し配線と該引き出し配線毎に対応する各データ線との間に介挿され、駆動タイミング制御部から出力された駆動タイミング信号に従って前記引き出し配線と前記データ線とが導電接続する状態及び非導電接続状態に動作がそれぞれ切り換えられるスイッチ回路と、前記駆動タイミング制御部から前記スイッチ回路部に向けて形成されて前記映像信号線に対して層間絶縁膜を介して交差し、前記駆動タイミング信号を前記スイッチ回路部に入力するスイッチ回路駆動用ゲート線とを有し、隣接する前記スイッチ回路が、前記引き出し配線が延在する方向に前記スイッチ回路のチャネル幅以上離れていることを特徴とする。
また、同一基板上の画素マトリクス領域と前記基板の外周縁との間に形成された薄膜トランジスタ回路において、データ線駆動回路が前記外周縁の辺方向に向かって形成され、前記データ線駆動回路の外周縁側から前記画素マトリクスの形成領域側方向に向かって並列する映像信号線と、前記映像信号線毎に層間絶縁膜を介して導電接続し、前記映像信号線から前記画素マトリクス形成領域側に向かう引き出し配線と、前記引き出し配線と該引き出し配線毎に対応する各データ線との間に介挿され、駆動タイミング制御部から出力された駆動タイミング信号に従って前記引き出し配線と前記データ線とが導電接続する状態及び非導電接続状態に動作がそれぞれ切り換えられるスイッチ回路と、前記駆動タイミング制御部から前記スイッチ回路部に向けて形成されて前記映像信号線に対して層間絶縁膜を介して交差し、前記駆動タイミング信号を前記スイッチ回路部に入力するスイッチ回路駆動用ゲート線とを有し、隣接する前記スイッチ回路ｍ個（ｍは正の整数）が前記引き出し配線が延在する方向に互いにそのチャネル幅以上離して配置されるとともに、前記ｍ個のスイッチ回路が前記スイッチ回路駆動用ゲート線を共有していることを特徴とする。
また、同一基板上の画素マトリクス領域と前記基板の外周縁との間に形成された薄膜トランジスタ回路において、データ線駆動回路が前記外周縁の辺方向に向かって形成され、前記データ線駆動回路の外周縁側から前記画素マトリクスの形成領域側方向に向かって並列する映像信号線と、前記映像信号線毎に層間絶縁膜を介して導電接続し、前記映像信号線から前記画素マトリクス形成領域側に向かう引き出し配線と、前記引き出し配線と該引き出し配線毎に対応する各データ線との間に介挿され、駆動タイミング制御部から出力された駆動タイミング信号に従って前記引き出し配線と前記データ線とが導電接続する状態及び非導電接続状態に動作がそれぞれ切り換えられるスイッチ回路と、前記駆動タイミング制御部から前記スイッチ回路部に向けて形成されて前記映像信号線に対して層間絶縁膜を介して交差し、前記駆動タイミング信号を前記スイッチ回路部に入力するスイッチ回路駆動用ゲート線とを有し、隣接する前記スイッチ回路における前記引き出し配線が延在する方向のピッチ間隔をＤ、前記映像信号線の幅をＷＶ、前記映像信号線間の距離をＳＶとしたとき、Ｄ＝ＷＶ＋ＳＶであることを特徴とする。
また、同一基板上の画素マトリクス領域と前記基板の外周縁との間に形成された薄膜トランジスタ回路において、データ線駆動回路が前記外周縁の辺方向に向かって形成され、前記データ線駆動回路の外周縁側から前記画素マトリクスの形成領域側方向に向かって並列する映像信号線と、前記映像信号線毎に層間絶縁膜を介して導電接続し、前記映像信号線から前記画素マトリクス形成領域側に向かう引き出し配線と、前記引き出し配線と該引き出し配線毎に対応する各データ線との間に介挿され、駆動タイミング制御部から出力された駆動タイミング信号に従って前記引き出し配線と前記データ線とが導電接続する状態及び非導電接続状態に動作がそれぞれ切り換えられるスイッチ回路と、前記駆動タイミング制御部から前記スイッチ回路部に向けて形成されて前記映像信号線に対して層間絶縁膜 を介して交差し、前記駆動タイミング信号を前記スイッチ回路部に入力するスイッチ回路駆動用ゲート線とを有し、隣接する前記スイッチ回路が、前記引き出し配線が延在する方向に順次配置されるとともに、前記映像信号線の延在方向にずらして配置されていることを特徴とする。
また、前記映像信号線の本数がｍ×ｎ本（ｍ、ｎは正の整数）であって、隣接する前記スイッチ回路ｍ個が前記引き出し配線が延在する方向に互いにそのチャネル幅以上離して配置されており、前記ｍ個のスイッチ回路の各々が対応する前記引き出し配線を介して導電接続される前記映像信号線は、前記ｍ×ｎ本の映像信号線においてｎ本に１本の間隔であることを特徴とする。
また、前記映像信号線とその映像信号線に対応する前記スイッチ回路との距離が、全ての前記映像信号線及びその映像信号線に対応する前記スイッチ回路において等しいことを特徴とする。
前記スイッチ回路は、それぞれ対応する前記引き出し配線と導電接続されており、全ての前記引き出し配線の配線長が同じであることを特徴とする。
また、前記引き出し配線の配線長を前記映像信号線及び前記スイッチ回路それぞれと前記引き出し配線とを導電接続するコンタクトホール間の距離で定義した場合、前記引き出し配線の配線長及び配線幅が全ての引き出し配線間で等しいことを特徴とする。
また、前記引き出し配線の配線材料が高融点金属であることを特徴とする。
また、同一基板上の画素マトリクス領域と前記基板の外周縁との間に形成された薄膜トランジスタ回路を備える液晶表示装置において、データ線駆動回路が前記外周縁の辺方向に向かって形成され、前記データ線駆動回路の外周縁側から前記画素マトリクスの形成領域側方向に向かって並列する映像信号線と、前記映像信号線毎に層間絶縁膜を介して導電接続し、前記映像信号線から前記画素マトリクス形成領域側に向かう引き出し配線と、前記引き出し配線と該引き出し配線毎に対応する各データ線との間に介挿され、駆動タイミング制御部から出力された駆動タイミング信号に従って前記引き出し配線と前記データ線とが導電接続する状態及び非導電接続状態に動作がそれぞれ切り換えられるスイッチ回路と、前記駆動タイミング制御部から前記スイッチ回路部に向けて形成されて前記映像信号線に対して層間絶縁膜を介して交差し、前記駆動タイミング信号を前記スイッチ回路部に入力するスイッチ回路駆動用ゲート線とを有し、隣接する前記スイッチ回路が、前記引き出し配線が延在する方向に前記スイッチ回路のチャネル幅以上離れていることを特徴とする。
また、同一基板上の画素マトリクス領域と前記基板の外周縁との間に形成された薄膜トランジスタ回路を備える液晶表示装置において、データ線駆動回路が前記外周縁の辺方向に向かって形成され、前記データ線駆動回路の外周縁側から前記画素マトリクスの形成領域側方向に向かって並列する映像信号線と、前記映像信号線毎に層間絶縁膜を介して導電接続し、前記映像信号線から前記画素マトリクス形成領域側に向かう引き出し配線と、前記引き出し配線と該引き出し配線毎に対応する各データ線との間に介挿され、駆動タイミング制御部から出力された駆動タイミング信号に従って前記引き出し配線と前記データ線とが導電接続する状態及び非導電接続状態に動作がそれぞれ切り換えられるスイッチ回路と、前記駆動タイミング制御部から前記スイッチ回路部に向けて形成されて前記映像信号線に対して層間絶縁膜を介して交差し、前記駆動タイミング信号を前記スイッチ回路部に入力するスイッチ回路駆動用ゲート線とを有し、隣接する前記スイッチ回路ｍ個（ｍは正の整数）が前記引き出し配線が延在する方向に互いにそのチャネル幅以上離して配置されるとともに、前記ｍ個のスイッチ回路が前記スイッチ回路駆動用ゲート線を共有していることを特徴とする。
また、同一基板上の画素マトリクス領域と前記基板の外周縁との間に形成された薄膜トランジスタ回路を備える液晶表示装置において、データ線駆動回路が前記外周縁の辺方向に向かって形成され、前記データ線駆動回路の外周縁側から前記画素マトリクスの形成領域側方向に向かって並列する映像信号線と、前記映像信号線毎に層間絶縁膜を介して導電接続し、前記映像信号線から前記画素マトリクス形成領域側に向かう引き出し配線と、前 記引き出し配線と該引き出し配線毎に対応する各データ線との間に介挿され、駆動タイミング制御部から出力された駆動タイミング信号に従って前記引き出し配線と前記データ線とが導電接続する状態及び非導電接続状態に動作がそれぞれ切り換えられるスイッチ回路と、前記駆動タイミング制御部から前記スイッチ回路部に向けて形成されて前記映像信号線に対して層間絶縁膜を介して交差し、前記駆動タイミング信号を前記スイッチ回路部に入力するスイッチ回路駆動用ゲート線とを有し、隣接する前記スイッチ回路における前記引き出し配線が延在する方向のピッチ間隔をＤ、前記映像信号線の幅をＷＶ、前記映像信号線間の距離をＳＶとしたとき、Ｄ＝ＷＶ＋ＳＶであることを特徴とする。
また、同一基板上の画素マトリクス領域と前記基板の外周縁との間に形成された薄膜トランジスタ回路を備える液晶表示装置において、データ線駆動回路が前記外周縁の辺方向に向かって形成され、前記データ線駆動回路の外周縁側から前記画素マトリクスの形成領域側方向に向かって並列する映像信号線と、前記映像信号線毎に層間絶縁膜を介して導電接続し、前記映像信号線から前記画素マトリクス形成領域側に向かう引き出し配線と、前記引き出し配線と該引き出し配線毎に対応する各データ線との間に介挿され、駆動タイミング制御部から出力された駆動タイミング信号に従って前記引き出し配線と前記データ線とが導電接続する状態及び非導電接続状態に動作がそれぞれ切り換えられるスイッチ回路と、前記駆動タイミング制御部から前記スイッチ回路部に向けて形成されて前記映像信号線に対して層間絶縁膜を介して交差し、前記駆動タイミング信号を前記スイッチ回路部に入力するスイッチ回路駆動用ゲート線とを有し、隣接する前記スイッチ回路が、前記引き出し配線が延在する方向に順次配置されるとともに、前記映像信号線の延在方向にずらして配置されていることを特徴とする。
また、前記映像信号線の本数がｍ×ｎ本（ｍ、ｎは正の整数）であって、隣接する前記スイッチ回路ｍ個が前記引き出し配線が延在する方向に互いにそのチャネル幅以上離して配置されており、前記ｍ個のスイッチ回路の各々が対応する前記引き出し配線を介して導電接続される前記映像信号線は、前記ｍ×ｎ本の映像信号線においてｎ本に１本の間隔であることを特徴とする。
また、前記映像信号線とその映像信号線に対応する前記スイッチ回路との距離が、全ての前記映像信号線及びその映像信号線に対応する前記スイッチ回路において等しいことを特徴とする。
また、前記スイッチ回路は、それぞれ対応する前記引き出し配線と導電接続されており、全ての前記引き出し配線の配線長が同じであることを特徴とする。
また、前記引き出し配線の配線長を前記映像信号線及び前記スイッチ回路それぞれと前記引き出し配線とを導電接続するコンタクトホール間の距離で定義した場合、前記引き出し配線の配線長及び配線幅が全ての引き出し配線間で等しいことを特徴とする。
また、前記引き出し配線の配線材料が高融点金属であることを特徴とする。
図１において、基板１１上の画素マトリククス２２と前記基板の外周縁との間に形成されたデータ線駆動回路１２があり、前記外周縁の辺方向（図中横方向）をＸ方向、前記外周縁から画素マトリクス２２の方向（図中縦方向）をＹ方向とする。本発明は、薄膜トランジスタを用いた回路をＹ方向にお互いにずらして配置することによってＸ方向のレイアウトを微細ピッチにも対応可能とし、またスイッチ回路と映像信号線の配置を最適化することで引き出し配線の配線間ばらつきを抑えることを特徴とする。また、引き出し配線の形状をそろえることでプロセス依存性がなく、しかも抵抗値を一定とし、微細なピッチに対応するレイアウトを可能とすると同時に表示特性のばらつきを解消し、表示性能の向上をはかっていることを特徴とする。
以上
【００１５】
【実施例】
（実施例１）
図６に薄膜トランジスタを使って構成したスイッチ回路を液晶表示装置の駆動回路に応用した場合の本発明の実施例を示す。ここではスイッチ回路および映像信号線周辺の配線構造の一部を例示する。３本の映像信号線Ｖ１、Ｖ２、Ｖ３は引き出し配線Ｓ１〜Ｓ３及びスイッチ回路ＳＷ１〜ＳＷ３を介して各データ線Ｘ１〜３に接続される。各スイッチ回路は駆動タイミング制御部から出力されたビット信号がスイッチ回路駆動用ゲート線Ｇ１２３に印加されるタイミングに従って高抵抗と低抵抗の切り換え動作をする。
【００１６】
アナログスイッチ等のスイッチ回路では短時間に映像信号をデータ線に書き込まなければならず、このためには選択状態で充分低抵抗になる必要がある。しかしＴＦＴは単結晶ＭＯＳＦＥＴと比べて結晶性が悪いためＴＦＴをもちいてアナログスイッチ等のスイッチ回路を構成した場合、充分低いオン抵抗を得るためにはチャネル幅を大きくとる必要がある。実際、単結晶ＭＯＳＦＥＴの場合に比べて１桁以上チャネル幅を大きくとらなければならない。また、チャネル長も単結晶ＭＯＳＦＥＴのように小さくはできないためＸ方向のピッチを小さくするには限界があり、結果的にスイッチ回路は駆動回路においてかなりの大面積を占めることになる。従って、液晶表示装置の駆動回路においてはこのスイッチ回路をいかに小さなスペースに効率的に配置するかが小型高精細化のポイントになる。またカラーフィルタを用いてカラー表示をする場合、Ｒ、Ｇ、Ｂのそれぞれの色の映像信号を外部から入力するので、映像信号線の数は一般的に３ｎ本（ｎは正の整数）となる。これらの信号を各データ線に書き込むスイッチ回路のオンオフのタイミングは少なくとも３色の信号を書き込む際にそろっていなければならない。
【００１７】
図６に示す本発明の薄膜トランジスタ回路は隣接するスイッチ回路ＳＷ１〜３がＹ方向（図中縦方向）にスイッチ回路を構成するＴＦＴのチャネル幅（Ｗ）以上離れて配置されている（図６中ではＤ＞Ｗ）ことを特徴とする。これによりスイッチ回路を図示のように互いにＸ方向（図中横方向）にずらして配置すればスイッチ回路１個あたりのＸ方向のピッチを小さくすることができ、微細な画素ピッチに対応可能となるので液晶表示装置の小型高精細化が容易になる。
【００１８】
単結晶ＭＯＳＦＥＴの場合、シリコン基板上の配線が長いとその分だけ配線とシリコン基板との間に容量が発生するので、配線長はとにかく短くするのが鉄則である。薄膜トランジスタで構成したスイッチ回路は前述のようにかなり長いチャネル幅が必要なためＹ方向に大きくなり、図６に示す配置をとった場合引き出し配線Ｓ１〜Ｓ３の配線長が相当長くなってしまう。これがシリコン基板上の配線の場合寄生する容量の問題が大きいが、絶縁基板上の薄膜トランジスタにおける配線では、配線と基板間の容量が一切生じないので配線長が長くなることはほとんど問題とならない。従って本発明のスイッチ回路の配置は特に薄膜トランジスタを用いて回路を形成した場合に有効である。
【００１９】
図７に本発明の薄膜トランジスタ回路を示す。本発明の薄膜トランジスタ回路は複数のスイッチ回路がスイッチ回路駆動用ゲート線を共有していることを特徴とする。３個のスイッチ回路ＳＷ１〜ＳＷ３はスイッチ回路駆動用ゲート線Ｇ１〜Ｇ３に入力される信号で駆動される。これらスイッチ回路駆動用ゲート線Ｇ１〜Ｇ３は１本のスイッチ回路駆動用ゲート線Ｇ１２３と導電接続されていてこのＧ１２３のみが映像信号線を横切るレイアウトになっている。図７に示す本発明の配置では、スイッチ回路３個がスイッチ回路駆動用ゲート線を共有しているのでこれら３個のスイッチ回路を駆動するために映像信号線を横切っているスイッチ回路駆動用ゲート線の本数は１本であり、これによりスイッチ回路駆動用ゲート線と映像信号線とが交差する点が３箇所で済んでいる。これに対して図４、図５に示す従来の配線では３個のスイッチ回路ＳＷ１〜ＳＷ３を駆動するために３本のスイッチ回路駆動用ゲート線Ｇ１〜Ｇ３を配線しており、スイッチ回路駆動用ゲート線と映像信号線Ｖ１〜Ｖ３との交差する点は９箇所もある。この様に複数のスイッチ回路でゲート線を共有する事によりスイッチ回路駆動用ゲート線と映像信号線との交差する点の数を減らすことができるので、これにともない配線間の短絡欠陥による歩留まりの低下を防ぐことができる。同時に映像信号線とスイッチ回路駆動用ゲート線との間の配線間容量が少なくなるため映像信号線の負荷容量が小さくなり、映像信号線に映像信号を書き込む外部回路の負担も小さくすることができる。
【００２０】
さらに図６のようにスイッチ回路ＳＷ１〜ＳＷ６をＹ方向にチャネル幅Ｗ以上離して配置することによってスイッチ回路駆動用ゲート線Ｇ１２３、Ｇ４５６を共有させることもできる。図６に示すように、Ｙ方向にお互い離して配置したスイッチ回路ＳＷ１〜ＳＷ６の間にスイッチ回路駆動用ゲート線Ｇ１２３、Ｇ４５６をレイアウトできるだけのＹ方向スペースを設ける。スイッチ回路のチャネル幅Ｗにスイッチ回路駆動用ゲート線の前記Ｙ方向レイアウトスペースを加えた長さをＤとすると、少なくともそれぞれのスイッチ回路をピッチＤだけＹ方向に離して配置すればＹ方向にずらして配置したスイッチ回路間で図示のようにスイッチ回路駆動用ゲート線を配置することができる。これによりスイッチ回路駆動用ゲート線の共有が可能になる。このレイアウトにより、ゲート配線が占めるスペースを節約し微細ピッチに対応可能となるだけでなく、スイッチ回路駆動用ゲート線を共有しているスイッチ回路を全く同じタイミングで駆動することができる。駆動タイミングをそろえなければならないスイッチ回路をＹ方向にチャネル幅以上離して配置しこれらのゲート線を共有させれば、これらのスイッチ回路は必ず同じタイミングで駆動される。以上のようにスイッチ回路をＹ方向にチャネル幅以上離してスイッチ回路駆動用ゲート線を共有する配置により、微細化に対応できると同時にスイッチ回路の駆動タイミングをそろえる事ができ、さらに映像信号線と交差するスイッチ回路駆動用ゲート線の減少により歩留まり向上、外部回路の負担の軽減ができ、本発明の配置はスイッチ回路に応用した場合特に有効である。
【００２１】
本発明の薄膜トランジスタ回路は、スイッチ回路同志のＹ方向ピッチをＤ、映像信号線の配線幅をＷＶ、映像信号線の配線間距離をＳＶとしたときＤ＝ＷＶ＋ＳＶであることを特徴とする。ここで図６に示すように、Ｄはそれぞれ隣あうスイッチ回路のＹ方向パターンピッチで、ＷＶは映像信号線のＹ方向の配線幅、ＳＶは映像信号線間のＹ方向に離れている距離で決定している。このような条件を満たすように映像信号線とスイッチ回路のサイズを設定することによって、スイッチ回路と映像信号線との距離を容易にそろえることができる。これによってスイッチ回路と映像信号線とを接続する引き出し配線の配線長を全て同じにすることができるので、引き出し配線の抵抗値のばらつきをおさえることができ、映像信号のデータ線への書き込み特性が向上する。これと同時に、引き出し配線の配線長が同じであるので引き出し配線の抵抗値は単純に引き出し配線の配線幅で決定される。したがって設計段階において配線抵抗の計算が容易になり、設計の効率化がはかれる。
【００２２】
図８に映像信号線とスイッチ回路の接続に関する本発明の薄膜トランジスタ回路の概略図を示す。本発明の薄膜トランジスタは映像信号線の本数がｍ×ｎ本（ｍ、ｎは正の整数）であってｍ個のスイッチ回路をＹ方向に互いにそのチャネル幅以上離して配置したとき、このｍ個のスイッチ回路が引き出し配線を介して接続している映像信号線はｍ×ｎ本の映像信号線においてｎ本に１本の間隔であることを特徴とする。スイッチ回路と映像信号線の接続を前記のように組み合わせることによって、これら映像信号線とスイッチ回路とを接続する引き出し配線間の長さのばらつきを最小にする事ができる。例えば図８では映像信号線６本に対して、ｍ＝３、ｎ＝２として配置を行っている。３個（＝ｍ）のスイッチ回路ＳＷ１、ＳＷ２、ＳＷ３がＹ方向にチャネル幅以上離れて配置されていて、これらのスイッチ回路が引き出し配線Ｓ１、Ｓ２、Ｓ３を介して接続されている映像信号線はそれぞれＶ１、Ｖ２、Ｖ３でこれらの映像信号線は２本（＝ｎ）に１本の間隔になっている。もしＳＷ３がＶ３に接続されていてその隣のＳＷ２がＶ６に、その隣のＳＷ１がＶ２に接続されていると、その他の引き出し配線Ｓ４、Ｓ５、Ｓ６は必然的にＳ１、Ｓ２、Ｓ３の引き出し配線より短くなってしまう。しかし本発明の接続方法に従って映像信号線とスイッチ回路を接続すれば引き出し配線の配線長のばらつきを最小にすることができる。さらにスイッチ回路と映像信号線が占めるスペースを適当に設定すれば、映像信号線とスイッチ回路との距離を全てそろえることも可能になる。
【００２３】
また図８に示すように、引き出し配線の配線長ＬＳをそろえると同時に配線幅を全ての引き出し配線で同じにすることで、全ての引き出し配線の形状を同じにすることができる。ここで引き出し配線の配線長を図８に示すように引き出し配線がそれぞれ映像信号線、スイッチ回路と導電接続するコンタクトホールの間隔ＬＳで定義する。図８において引き出し配線Ｓ１〜Ｓ６では全て配線長ＬＳ、及び配線幅が同じで、抵抗値が一定になるようにつくられている。
【００２４】
液晶表示装置において、映像信号線、引き出し配線、スイッチ回路、データ線の一連の経路を全体としてみた場合、これは直列に接続された抵抗と並列に接続された容量からなる低域通過回路を形成している。したがって映像信号をどれだけデータ線に書き込めるかは前記抵抗値と容量値の積である時定数で決まる。従って、この時定数がデータ線毎に異なると不均一な書き込みが行われてしまう。これを防ぐためには、前記一連の経路で特に引き出し配線の抵抗値を揃える必要がある。液晶表示装置の配線は基板との間に生じる負荷容量がないので、配線長よりも配線抵抗のばらつきの方が映像信号の書き込みに与える影響が大きい。前記のように引き出し配線の形状（長さと幅）をそろえることで映像信号線から引き出し配線、アナログスイッチを通してデータ線に書き込まれる映像信号の経路の形状は全て同じとなり、書き込み特性のばらつきによる表示品質の低下を防ぐことができる。同時に、形状が全ての映像信号の経路で同じであるのでパターン依存性がなく基板上のパターンは常に同様のできあがり形状になる。また薄膜トランジスタの形成プロセスが変わってもできあがりの形状は常に同じになる。このため、プロセスに左右されることのない安定した書き込み特性をもった薄膜トランジスタ回路が得られる。
【００２５】
図９に引き出し配線として高融点の金属を用いた場合の実施例を示す。前述のように引き出し配線としてシリサイドなどの配線を使った場合に比べて、タンタル、タングステン、クロム等の高融点金属を使うことにより、高温のプロセスを使えると同時に引き出し配線Ｓ１〜Ｓ６の抵抗値を１桁以上小さくする事ができる。このため引き出し配線の抵抗による映像信号のデータ線への書き込み特性の低下を気にせずにすみ、図９に示すように映像信号線間の距離ＳＶを大きくとることができる。これにより、映像信号線どうしの配線間容量が小さくなり、映像信号線の容量自体を小さくすることができる。映像信号線などの絶縁基板上の長い配線では基板との間の容量はないかわりに、隣あう配線同志の容量が効いてくる。特に映像信号線のような長い配線ほどこれが顕著になる。図示の様に配線間距離を大きくとることによって配線間の容量を小さくし、映像信号線への外部からの映像信号の書き込みを向上させることができる。このように引き出し配線に高融点材料を用いることにより映像信号線の時定数を小さくし高周波の映像信号の書き込み特性を向上させることができ、良好な周波数特性をもった薄膜トランジスタ回路を得ることができる。
【００２６】
（実施例２）
本発明の液晶表示装置は図１のブロック図に示すスイッチ回路周辺の配線構造として、図６に示すレイアウトをもつことを特徴とする。通常カラーフィルターを使ってカラー表示を行う場合、データ線駆動回路側から赤（Ｒ）、緑（Ｇ）、青（Ｂ）に対応する映像信号を入力する。従って、白黒表示の場合と同等の画素サイズで考えると、同じ画素をＸ方向に３分割してそれぞれの画素にＲ、Ｇ、Ｂのカラーフィルターを対応させることになる。すなわち、Ｘ方向の画素数が３倍、画素ピッチにすると３分の１になる。このため特にカラー表示の場合、データ線駆動回路においてＸ方向の薄膜トランジスタ回路をいかに微細ピッチに対応させるかが小型高精細化を決定する。図６に示すスイッチ回路のレイアウトのようにスイッチ回路をＹ方向にそのチャネル幅以上離して配置することでスイッチ回路１個あたりが占めるＸ方向のピッチを小さくし、データ線への書き込み能力を保ちながらＸ方向の微細ピッチに対応する事が可能となる。これにより、液晶表示装置のサイズを変えずに、カラー表示に対応可能とする事ができる。
【００２７】
また、本発明の液晶表示装置は図１のブロック図に示すスイッチ回路周辺の配線構造として図６の配線構造を持つことを特徴とする。映像信号線の本数をここでは６本の場合を示す。３個のスイッチ回路をＹ方向に省スペース配置し、これら３個のスイッチ回路はスイッチ回路駆動用ゲート線を共有している。これと同時にこれら３個のスイッチ回路が引き出し配線を介して接続している映像信号線Ｖ１、Ｖ２、Ｖ３にはそれぞれＲ、Ｇ、Ｂ３原色に対応する映像信号が外部から入力されている。スイッチ回路駆動用ゲート線を共有している前記３個のスイッチ回路は信号がスイッチ回路駆動用ゲート線に入力されると必ず同時に低抵抗状態になるためＲ、Ｇ、Ｂの映像信号を全く同じタイミングでデータ線に書き込むことができる。これによりＲ、Ｇ、Ｂそれぞれの信号の書き込みタイミングのずれによる色むらを低減することができ良好な表示特性をもった液晶表示装置を得ることができる。
【００２８】
さらに本発明の液晶表示装置は図１のブロック図に示すスイッチ回路周辺の配線構造として、図８に示すレイアウトを持つことを特徴とする。カラー表示をする場合映像信号線は必然的に複数必要になり、それぞれの信号の書き込みにばらつきがないことが要求される。図８のレイアウトを用いることにより引き出し配線の形状を全てのデータ線に関してほぼ同じにできるので、データ線毎の書き込み特性のばらつきを無くすことができ、この結果データ線毎の輝度のむらを無くすことができる。
【００２９】
本発明の液晶表示装置は図１のブロック図に示すスイッチ回路周辺の配線構造として、高融点金属の引き出し配線材料を使い、図９に示すレイアウトを持つことを特徴とする。映像信号線の配線間容量が大きくなると、映像信号を映像信号線に書き込むための外部回路の負担が大きくなる。これは外部回路の出力抵抗を低くして時定数を下げなければならないため外部回路の消費電流が大きくなってしまうからである。本発明の液晶表示装置においては引き出し配線に高融点金属配線を使っているため、引き出し配線の長さを気にせずによく、この結果映像信号線同志の配線間距離を充分にとることができる。したがって外部回路の負担を軽減することができる。
【００３０】
【発明の効果】
以上述べたように本発明の薄膜トランジスタ回路は、隣接するスイッチ回路が該スイッチ回路のチャネル幅以上Ｙ方向に離れているのでスイッチ回路同志をＸ方向につめて配置でき、スイッチ回路１個あたりが占めるＸ方向のピッチを小さくすることができる。従って微細ピッチ化が可能となる。また、複数のスイッチ回路がスイッチ回路駆動用ゲート線を共有しているので映像信号線と交差するスイッチ回路駆動用ゲート線の本数が少なくでき、これによって映像信号線とスイッチ回路駆動用ゲート線との交差部での短絡による欠陥を減らす事ができ歩留り向上、コスト削減につながる。さらに隣接するスイッチ回路をＹ方向にそのチャネル幅とスイッチ回路駆動用ゲート線を配置するスペースの分だけ離して配置し、スイッチ回路駆動用ゲート線を共有しているのでさらに微細ピッチ化ができると同時にスイッチ回路の駆動タイミングを完全に一致させることができる。これと同時に映像信号線を横切るスイッチ回路駆動用ゲート線の数が減少するので歩留まりが向上し、映像信号を映像信号線に書き込む外部回路の負担を軽減できる。また映像信号線の配線幅をＷＶ、配線間距離をＳＶ、スイッチ回路のＹ方向のパターンピッチをＤとしたときＤ＝ＷＶ＋ＳＶとしていて映像信号線とスイッチ回路との距離が容易に等しくできるので、引き出し配線の配線長のばらつきをおさえることができ映像信号のデータ線への書き込み特性が向上すると同時に設計段階に於ける効率化もはかることができる。さらに映像信号線とスイッチ回路とを接続する際の組み合わせを最適化しているので、引き出し配線の距離のばらつきを最小に抑えることができる。加えてスイッチ回路の大きさと映像信号線のスペースを適当に設定すれば、スイッチ回路と映像信号線との距離を全て同じにすることも可能となる。また、引き出し配線の配線長と配線幅が全ての引き出し配線でほぼ等しいから、製造工程のばらつきやプロセスの変更等によって配線の形状が変化しても常に引き出し配線の抵抗を回路内で一定にする事ができ出力信号のばらつきを防止できる。一方、引き出し配線の材料を高融点の金属としたから引き出し配線の抵抗値を非常に小さくできる。これにより映像信号線同志の間隔を広くとることもでき、結果映像信号線間の配線間容量を小さくし映像信号の書き込み特性の向上をはかることができる。
【００３１】
本発明の液晶表示装置は微細ピッチに対応可能な薄膜トランジスタを用いて駆動回路を構成しているから小型化と高精細化が可能である。特にスイッチ回路の微細化ができるので同じ液晶表示装置のサイズでカラー化することができる。そして、Ｒ、Ｇ、Ｂの映像信号をデータ線に書き込む３個のスイッチ回路がスイッチ回路駆動用ゲート線を共有しているので、これら３原色の書き込みタイミングが完全に一致しており色むらのない良好な表示特性を得ることができる。また、引き出し配線の形状が製造工程に左右されない薄膜トランジスタ回路を用いているためデータ線ごとの輝度ムラの生じない良好な表示品質を得ることができる。更に引き出し配線に高融点金属を用い映像信号線の配線間容量を小さくしているから映像信号を液晶表示装置に入力する外部回路の負担を小さくすることができる。
【図面の簡単な説明】
【図１】液晶表示装置の全体構成を示すブロック図。
【図２】図１のデータ線駆動回路の映像信号線周辺部の基板上でのレイアウトを示す図。
【図３】図２のスイッチ回路の断面図。
【図４】従来のデータ線駆動回路の映像信号線周辺部の基板上でのレイアウトを示す図。
【図５】従来のデータ線駆動回路の映像信号線周辺部の基板上でのレイアウトを示す図。
【図６】本発明の薄膜トランジスタを用いたデータ線駆動回路の映像信号線周辺部の基板上でのレイアウトを示す図。
【図７】本発明の薄膜トランジスタを用いたデータ線駆動回路の映像信号線周辺部の基板上でのレイアウトを示す図。
【図８】本発明の薄膜トランジスタを用いたデータ線駆動回路の映像信号線周辺部の基板上でのレイアウトを示す図。
【図９】本発明の薄膜トランジスタを用いたデータ線駆動回路の映像信号線周辺部の基板上でのレイアウトを示す図。
【符号の説明】
１１・・・透明基板
１２・・・データ線駆動回路
２１・・・走査線駆動回路
２２・・・画素マトリクス
Ｖ１、Ｖ２、Ｖ３、Ｖ４、Ｖ５、Ｖ６・・・映像信号線
ＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４、ＳＷ５、ＳＷ６・・・スイッチ回路
Ｓ１、Ｓ２、Ｓ３、Ｓ４、Ｓ５、Ｓ６・・・引き出し配線
Ｐ１、Ｐ２、Ｐ３・・・画素マトリクス
Ｘ１、Ｘ２、Ｘ３、Ｘ４、Ｘ５、Ｘ６・・・データ線
Ｙ１、Ｙ２、Ｙ３・・・走査線
Ｇ１、Ｇ２、Ｇ３、Ｇ４、Ｇ５、Ｇ６、Ｇ１２３、Ｇ４５６・・・スイッチ回路駆動用ゲート線
１・・・半導体層（Ｐ領域、Ｎ領域を含む）
２・・・液晶セル
３・・・保持容量
４・・・画素トランジスタ
５・・・コンタクトホール
６・・・スイッチ回路のドレイン側配線
７・・・スイッチ回路のソース側配線
８・・・ゲート絶縁膜
９・・・層間絶縁膜
Ｇ１Ｐ、Ｇ２Ｐ、Ｇ３Ｐ・・・スイッチ回路のＰチャンネル駆動用ゲート線
Ｇ１Ｎ、Ｇ２Ｎ、Ｇ３Ｎ・・・スイッチ回路のＮチャンネル駆動用ゲート線
Ｄ・・・隣あうスイッチ回路間のＹ方向のパターンピッチ
Ｗ・・・スイッチ回路のチャネル幅
ＷＶ・・・映像信号線の配線幅
ＳＶ・・・映像信号線の配線間距離
ＬＳ・・・引き出し配線の配線長
Claims (18)
- 同一基板上の画素マトリクス領域と前記基板の外周縁との間に形成された薄膜トランジスタ回路において、
データ線駆動回路が前記外周縁の辺方向に向かって形成され、前記データ線駆動回路の外周縁側から前記画素マトリクスの形成領域側方向に向かって並列する映像信号線と、
前記映像信号線毎に層間絶縁膜を介して導電接続し、前記映像信号線から前記画素マトリクス形成領域側に向かう引き出し配線と、
前記引き出し配線と該引き出し配線毎に対応する各データ線との間に介挿され、駆動タイミング制御部から出力された駆動タイミング信号に従って前記引き出し配線と前記データ線とが導電接続する状態及び非導電接続状態に動作がそれぞれ切り換えられるスイッチ回路と、
前記駆動タイミング制御部から前記スイッチ回路部に向けて形成されて前記映像信号線に対して層間絶縁膜を介して交差し、前記駆動タイミング信号を前記スイッチ回路部に入力するスイッチ回路駆動用ゲート線とを有し、
隣接する前記スイッチ回路が、前記引き出し配線が延在する方向に前記スイッチ回路のチャネル幅以上離れていることを特徴とする薄膜トランジスタ回路。 - 同一基板上の画素マトリクス領域と前記基板の外周縁との間に形成された薄膜トランジスタ回路において、
データ線駆動回路が前記外周縁の辺方向に向かって形成され、前記データ線駆動回路の外周縁側から前記画素マトリクスの形成領域側方向に向かって並列する映像信号線と、
前記映像信号線毎に層間絶縁膜を介して導電接続し、前記映像信号線から前記画素マトリクス形成領域側に向かう引き出し配線と、
前記引き出し配線と該引き出し配線毎に対応する各データ線との間に介挿され、駆動タイミング制御部から出力された駆動タイミング信号に従って前記引き出し配線と前記データ線とが導電接続する状態及び非導電接続状態に動作がそれぞれ切り換えられるスイッチ回路と、
前記駆動タイミング制御部から前記スイッチ回路部に向けて形成されて前記映像信号線に対して層間絶縁膜を介して交差し、前記駆動タイミング信号を前記スイッチ回路部に入力するスイッチ回路駆動用ゲート線とを有し、
隣接する前記スイッチ回路ｍ個（ｍは正の整数）が前記引き出し配線が延在する方向に互いにそのチャネル幅以上離して配置されるとともに、前記ｍ個のスイッチ回路が前記スイッチ回路駆動用ゲート線を共有していることを特徴とする薄膜トランジスタ回路。 - 同一基板上の画素マトリクス領域と前記基板の外周縁との間に形成された薄膜トランジスタ回路において、
データ線駆動回路が前記外周縁の辺方向に向かって形成され、前記データ線駆動回路の外周縁側から前記画素マトリクスの形成領域側方向に向かって並列する映像信号線と、
前記映像信号線毎に層間絶縁膜を介して導電接続し、前記映像信号線から前記画素マトリクス形成領域側に向かう引き出し配線と、
前記引き出し配線と該引き出し配線毎に対応する各データ線との間に介挿され、駆動タイミング制御部から出力された駆動タイミング信号に従って前記引き出し配線と前記データ線とが導電接続する状態及び非導電接続状態に動作がそれぞれ切り換えられるスイッチ回路と、
前記駆動タイミング制御部から前記スイッチ回路部に向けて形成されて前記映像信号線に対して層間絶縁膜を介して交差し、前記駆動タイミング信号を前記スイッチ回路部に入力するスイッチ回路駆動用ゲート線とを有し、
隣接する前記スイッチ回路における前記引き出し配線が延在する方向のピッチ間隔をＤ、前記映像信号線の幅をＷＶ、前記映像信号線間の距離をＳＶとしたとき、Ｄ＝ＷＶ＋ＳＶであることを特徴とする薄膜トランジスタ回路。 - 同一基板上の画素マトリクス領域と前記基板の外周縁との間に形成された薄膜トランジスタ回路において、
データ線駆動回路が前記外周縁の辺方向に向かって形成され、前記データ線駆動回路の外周縁側から前記画素マトリクスの形成領域側方向に向かって並列する映像信号線と、
前記映像信号線毎に層間絶縁膜を介して導電接続し、前記映像信号線から前記画素マトリクス形成領域側に向かう引き出し配線と、
前記引き出し配線と該引き出し配線毎に対応する各データ線との間に介挿され、駆動タイミング制御部から出力された駆動タイミング信号に従って前記引き出し配線と前記データ線とが導電接続する状態及び非導電接続状態に動作がそれぞれ切り換えられるスイッチ回路と、
前記駆動タイミング制御部から前記スイッチ回路部に向けて形成されて前記映像信号線に対して層間絶縁膜を介して交差し、前記駆動タイミング信号を前記スイッチ回路部に入力するスイッチ回路駆動用ゲート線とを有し、
隣接する前記スイッチ回路が、前記引き出し配線が延在する方向に順次配置されるとともに、前記映像信号線の延在方向にずらして配置されていることを特徴とする薄膜トランジスタ回路。 - 前記映像信号線の本数がｍ×ｎ本（ｍ、ｎは正の整数）であって、隣接する前記スイッチ回路ｍ個が前記引き出し配線が延在する方向に互いにそのチャネル幅以上離して配置されており、
前記ｍ個のスイッチ回路の各々が対応する前記引き出し配線を介して導電接続される前記映像信号線は、前記ｍ×ｎ本の映像信号線においてｎ本に１本の間隔であることを特徴とする請求項１又は２に記載の薄膜トランジスタ回路。 - 前記映像信号線とその映像信号線に対応する前記スイッチ回路との距離が、全ての前記映像信号線及びその映像信号線に対応する前記スイッチ回路において等しいことを特徴とする請求項１乃至５のいずれかに記載の薄膜トランジスタ回路。
- 前記スイッチ回路は、それぞれ対応する前記引き出し配線と導電接続されており、全ての前記引き出し配線の配線長が同じであることを特徴とする請求項１乃至６のいずれかに記載の薄膜トランジスタ回路。
- 前記引き出し配線の配線長を前記映像信号線及び前記スイッチ回路それぞれと前記引き出し配線とを導電接続するコンタクトホール間の距離で定義した場合、前記引き出し配線の配線長及び配線幅が全ての引き出し配線間で等しいことを特徴とする請求項１乃至７のいずれかに記載の薄膜トランジスタ回路。
- 前記引き出し配線の配線材料が高融点金属であることを特徴とする請求項１乃至８のいずれかに記載の薄膜トランジスタ回路。
- 同一基板上の画素マトリクス領域と前記基板の外周縁との間に形成された薄膜トランジスタ回路を備える液晶表示装置において、
データ線駆動回路が前記外周縁の辺方向に向かって形成され、前記データ線駆動回路の外周縁側から前記画素マトリクスの形成領域側方向に向かって並列する映像信号線と、
前記映像信号線毎に層間絶縁膜を介して導電接続し、前記映像信号線から前記画素マトリクス形成領域側に向かう引き出し配線と、
前記引き出し配線と該引き出し配線毎に対応する各データ線との間に介挿され、駆動タイミング制御部から出力された駆動タイミング信号に従って前記引き出し配線と前記データ線とが導電接続する状態及び非導電接続状態に動作がそれぞれ切り換えられるスイッチ回路と、
前記駆動タイミング制御部から前記スイッチ回路部に向けて形成されて前記映像信号線に対して層間絶縁膜を介して交差し、前記駆動タイミング信号を前記スイッチ回路部に入力するスイッチ回路駆動用ゲート線とを有し、
隣接する前記スイッチ回路が、前記引き出し配線が延在する方向に前記スイッチ回路のチャネル幅以上離れていることを特徴とする液晶表示装置。 - 同一基板上の画素マトリクス領域と前記基板の外周縁との間に形成された薄膜トランジスタ回路を備える液晶表示装置において、
データ線駆動回路が前記外周縁の辺方向に向かって形成され、前記データ線駆動回路の 外周縁側から前記画素マトリクスの形成領域側方向に向かって並列する映像信号線と、
前記映像信号線毎に層間絶縁膜を介して導電接続し、前記映像信号線から前記画素マトリクス形成領域側に向かう引き出し配線と、
前記引き出し配線と該引き出し配線毎に対応する各データ線との間に介挿され、駆動タイミング制御部から出力された駆動タイミング信号に従って前記引き出し配線と前記データ線とが導電接続する状態及び非導電接続状態に動作がそれぞれ切り換えられるスイッチ回路と、
前記駆動タイミング制御部から前記スイッチ回路部に向けて形成されて前記映像信号線に対して層間絶縁膜を介して交差し、前記駆動タイミング信号を前記スイッチ回路部に入力するスイッチ回路駆動用ゲート線とを有し、
隣接する前記スイッチ回路ｍ個（ｍは正の整数）が前記引き出し配線が延在する方向に互いにそのチャネル幅以上離して配置されるとともに、前記ｍ個のスイッチ回路が前記スイッチ回路駆動用ゲート線を共有していることを特徴とする液晶表示装置。 - 同一基板上の画素マトリクス領域と前記基板の外周縁との間に形成された薄膜トランジスタ回路を備える液晶表示装置において、
データ線駆動回路が前記外周縁の辺方向に向かって形成され、前記データ線駆動回路の外周縁側から前記画素マトリクスの形成領域側方向に向かって並列する映像信号線と、
前記映像信号線毎に層間絶縁膜を介して導電接続し、前記映像信号線から前記画素マトリクス形成領域側に向かう引き出し配線と、
前記引き出し配線と該引き出し配線毎に対応する各データ線との間に介挿され、駆動タイミング制御部から出力された駆動タイミング信号に従って前記引き出し配線と前記データ線とが導電接続する状態及び非導電接続状態に動作がそれぞれ切り換えられるスイッチ回路と、
前記駆動タイミング制御部から前記スイッチ回路部に向けて形成されて前記映像信号線に対して層間絶縁膜を介して交差し、前記駆動タイミング信号を前記スイッチ回路部に入力するスイッチ回路駆動用ゲート線とを有し、
隣接する前記スイッチ回路における前記引き出し配線が延在する方向のピッチ間隔をＤ、前記映像信号線の幅をＷＶ、前記映像信号線間の距離をＳＶとしたとき、Ｄ＝ＷＶ＋ＳＶであることを特徴とする液晶表示装置。 - 同一基板上の画素マトリクス領域と前記基板の外周縁との間に形成された薄膜トランジスタ回路を備える液晶表示装置において、
データ線駆動回路が前記外周縁の辺方向に向かって形成され、前記データ線駆動回路の外周縁側から前記画素マトリクスの形成領域側方向に向かって並列する映像信号線と、
前記映像信号線毎に層間絶縁膜を介して導電接続し、前記映像信号線から前記画素マトリクス形成領域側に向かう引き出し配線と、
前記引き出し配線と該引き出し配線毎に対応する各データ線との間に介挿され、駆動タイミング制御部から出力された駆動タイミング信号に従って前記引き出し配線と前記データ線とが導電接続する状態及び非導電接続状態に動作がそれぞれ切り換えられるスイッチ回路と、
前記駆動タイミング制御部から前記スイッチ回路部に向けて形成されて前記映像信号線に対して層間絶縁膜を介して交差し、前記駆動タイミング信号を前記スイッチ回路部に入力するスイッチ回路駆動用ゲート線とを有し、
隣接する前記スイッチ回路が、前記引き出し配線が延在する方向に順次配置されるとともに、前記映像信号線の延在方向にずらして配置されていることを特徴とする液晶表示装置。 - 前記映像信号線の本数がｍ×ｎ本（ｍ、ｎは正の整数）であって、隣接する前記スイッチ回路ｍ個が前記引き出し配線が延在する方向に互いにそのチャネル幅以上離して配置されており、
前記ｍ個のスイッチ回路の各々が対応する前記引き出し配線を介して導電接続される前記映像信号線は、前記ｍ×ｎ本の映像信号線においてｎ本に１本の間隔であることを特徴とする請求項９又は１０に記載の液晶表示装置。 - 前記映像信号線とその映像信号線に対応する前記スイッチ回路との距離が、全ての前記映像信号線及びその映像信号線に対応する前記スイッチ回路において等しいことを特徴とする請求項９乃至１４のいずれかに記載の液晶表示装置。
- 前記スイッチ回路は、それぞれ対応する前記引き出し配線と導電接続されており、全ての前記引き出し配線の配線長が同じであることを特徴とする請求項９乃至１５のいずれかに記載の液晶表示装置。
- 前記引き出し配線の配線長を前記映像信号線及び前記スイッチ回路それぞれと前記引き出し配線とを導電接続するコンタクトホール間の距離で定義した場合、前記引き出し配線の配線長及び配線幅が全ての引き出し配線間で等しいことを特徴とする請求項９乃至１６のいずれかに記載の液晶表示装置。
- 前記引き出し配線の配線材料が高融点金属であることを特徴とする請求項９乃至１７のいずれかに記載の液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003038308A JP3603894B2 (ja) | 2003-02-17 | 2003-02-17 | 薄膜トランジスタ回路およびそれを用いた液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003038308A JP3603894B2 (ja) | 2003-02-17 | 2003-02-17 | 薄膜トランジスタ回路およびそれを用いた液晶表示装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08504494A Division JP3489184B2 (ja) | 1994-04-22 | 1994-04-22 | 薄膜トランジスタ回路およびそれを用いた液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003287774A JP2003287774A (ja) | 2003-10-10 |
| JP3603894B2 true JP3603894B2 (ja) | 2004-12-22 |
Family
ID=29244436
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003038308A Expired - Lifetime JP3603894B2 (ja) | 2003-02-17 | 2003-02-17 | 薄膜トランジスタ回路およびそれを用いた液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3603894B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI382264B (zh) | 2004-07-27 | 2013-01-11 | Samsung Display Co Ltd | 薄膜電晶體陣列面板及包括此面板之顯示器裝置 |
| JP4650291B2 (ja) * | 2006-02-10 | 2011-03-16 | セイコーエプソン株式会社 | 集積回路装置及び電子機器 |
| JP5239512B2 (ja) | 2008-05-23 | 2013-07-17 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
| JP5299224B2 (ja) * | 2009-11-02 | 2013-09-25 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
| JP5678992B2 (ja) * | 2013-06-20 | 2015-03-04 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
| CN105182646B (zh) * | 2015-10-13 | 2018-05-29 | 京东方科技集团股份有限公司 | 阵列基板、显示装置 |
| JP6520981B2 (ja) * | 2017-04-19 | 2019-05-29 | セイコーエプソン株式会社 | 表示装置及び電子機器 |
| JP6852749B2 (ja) * | 2019-04-25 | 2021-03-31 | セイコーエプソン株式会社 | 表示装置及び電子機器 |
-
2003
- 2003-02-17 JP JP2003038308A patent/JP3603894B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003287774A (ja) | 2003-10-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3489184B2 (ja) | 薄膜トランジスタ回路およびそれを用いた液晶表示装置 | |
| US6633359B1 (en) | Liquid crystal display having signal lines on substrate intermittently extending and its manufacture | |
| US8618863B2 (en) | Signal distribution circuit, signal distribution device, and display device | |
| JP4988378B2 (ja) | 液晶表示装置 | |
| JP2005346037A (ja) | 液晶表示装置及びその駆動方法 | |
| KR100268818B1 (ko) | 액티브매트릭스액정디스플레이 | |
| JP7358240B2 (ja) | デマルチプレクサ、それを備えたアレイ基板、及び表示装置 | |
| JP3603894B2 (ja) | 薄膜トランジスタ回路およびそれを用いた液晶表示装置 | |
| JP4635139B2 (ja) | 能動マトリックス液晶ディスプレイデバイス | |
| CN115576444A (zh) | 触控显示面板 | |
| JP2007121629A (ja) | アクティブマトリクス型表示装置およびカメラ | |
| JP2007041229A (ja) | アクティブマトリクス型液晶表示装置 | |
| JP2806366B2 (ja) | 液晶表示装置 | |
| KR100877479B1 (ko) | 액정표시패널 및 그 제조 방법 | |
| CN113410278B (zh) | 一种显示装置及显示设备 | |
| JP3548063B2 (ja) | アクティブマトリクス型表示装置 | |
| JPH07134305A (ja) | 表示装置およびその駆動集積回路 | |
| US20090231312A1 (en) | Device substrate and liquid crystal panel | |
| JP3050175B2 (ja) | 表示装置 | |
| JPH05307165A (ja) | アクティブマトリクス表示パネル | |
| JP5335374B2 (ja) | 表示装置 | |
| JP2022100491A5 (ja) | ||
| JP3738329B2 (ja) | 液晶表示装置 | |
| US20240054938A1 (en) | Shift register, gate driving circuit and display panel | |
| KR20050059647A (ko) | 액정 표시 장치 및 그 구동 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040601 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040712 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040907 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040920 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081008 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091008 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101008 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101008 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111008 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121008 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121008 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131008 Year of fee payment: 9 |
|
| EXPY | Cancellation because of completion of term |