JP3738329B2 - 液晶表示装置 - Google Patents
液晶表示装置 Download PDFInfo
- Publication number
- JP3738329B2 JP3738329B2 JP15474096A JP15474096A JP3738329B2 JP 3738329 B2 JP3738329 B2 JP 3738329B2 JP 15474096 A JP15474096 A JP 15474096A JP 15474096 A JP15474096 A JP 15474096A JP 3738329 B2 JP3738329 B2 JP 3738329B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- pixel
- liquid crystal
- crystal display
- pixel electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
この発明は液晶表示装置に関する。
【０００２】
【従来の技術】
アクティブマトリクス型の液晶表示装置には、スイッチング素子としての薄膜トランジスタを２回のフォトリソグラフィ処理により形成することにより、全体の製造工程の簡略化を図ったものがある。図３（Ａ）、（Ｂ）は従来のこのような液晶表示装置の一部を示したものである。この液晶表示装置はガラス基板１を備えている。ガラス基板１の上面の各所定の個所には、１回目のフォトリソグラフィ処理により、ＩＴＯ膜からなるドレイン電極を含むドレインライン（信号ライン）２、ソース電極３及びソース電極３に接続された画素電極４が形成されている。ガラス基板１上のゲートライン（走査ライン）（５）形成領域には、２回目のフォトリソグラフィ処理により、上から順に、アルミニウムからなるゲート電極を含むゲートライン５、窒化シリコンからなるゲート絶縁膜６及びポリシリコンからなる半導体薄膜７が形成されている。この場合、半導体薄膜７とドレインライン２及びソース電極３との間にはｎ+シリコン層からなるオーミックコンタクト層８が形成されている。このオーミックコンタクト層８は、半導体薄膜７を形成するための薄膜を成膜したとき、ドレインライン２、ソース電極３及び画素電極４の各上面に形成されるが、２回目のフォトリソグラフィ処理により、ゲートライン５下におけるドレインライン２及びソース電極３上にのみ残存される。
【０００３】
そして、薄膜トランジスタ９は、ソース電極３、このソース電極３の近傍つまり図３（Ａ）、（Ｂ）においてその左側に位置するドレインライン２からなるドレイン電極、これら両電極上のゲートライン５からなるゲート電極及びこのゲート電極下の半導体薄膜７などにより構成されている。ところで、この液晶表示装置では、２回目のフォトリソグラフィ処理により、ゲートライン（５）形成領域に、上から順に、ゲート電極を含むゲートライン５、ゲート絶縁膜６及び半導体薄膜７を形成しているので、ゲートライン５下全体に半導体薄膜７が残存され、半導体薄膜７の形状がゲートライン５の形状と同じとなる。この結果、上記の本来の薄膜トランジスタ９のほかに、図３（Ａ）、（Ｂ）において、左側のソース電極３（３′）、右側のドレインライン２（２′）からなるドレイン電極、これら両電極上のゲートライン５からなるゲート電極及びこのゲート電極下の半導体薄膜７などにより、性能が劣る不要な薄膜トランジスタ１０が構成されることになる。
【０００４】
したがって、この液晶表示装置の等価回路は図４に示すようになる。すなわち、図４において、左側の画素電極４ａは、ゲートライン５及び左側のドレインライン２ａに本来の薄膜トランジスタ９ａを介して接続されているとともに、ゲートライン５及び中央のドレインライン２ｂに不要な薄膜トランジスタ１０ａを介して接続されている。右側の画素電極４ｂは、ゲートライン５及び中央のドレインライン２ｂに本来の薄膜トランジスタ９ｂを介して接続されているとともに、ゲートライン５及び右側のドレインライン２ｃに不要な薄膜トランジスタ１０ｂを介して接続されている。そして、一例として、ゲートライン５にゲート電圧が印加されている状態において、中央のドレインライン２ｂにのみデータ信号が印加されたとする。すると、その右側の本来の薄膜トランジスタ９ｂがオン状態となることにより、右側の画素電極４ｂにデータが書き込まれるとともに、その左側の不要な薄膜トランジスタ１０ａもオン状態となることにより、左側の画素電極４ａにもデータが書き込まれることになる。なお、データの書き込みは、図示していないが、実際には画素電極４ａ、４ｂとこれに対向して配置された共通電極とその間に配置された液晶などからなる画素に対して行われるが、説明の便宜上、上述したように、画素電極４ａ、４ｂに対して行われることとする。
【０００５】
ここで、不要な薄膜トランジスタ１０ａ、１０ｂの性能について考察する。図３（Ａ）、（Ｂ）に示すように、不要な薄膜トランジスタ１０のチャネル幅（ゲートライン５の幅）は本来の薄膜トランジスタ９のそれとほぼ同じであるが、不要な薄膜トランジスタ１０のチャネル長は本来の薄膜トランジスタ９のそれの例えば１０倍程度と長い。この結果、図４において中央のドレインライン２ｂにのみデータ信号が印加された場合には、データの書き込みが本来行われてはならい左側の画素電極４ａ（以下、非データ書込画素という場合がある。）では、データの書き込みが行われる右側の画素電極４ｂ（以下、データ書込画素という場合がある。）の１／１０位のレベルでデータの書き込みが行われることになる。
【０００６】
【発明が解決しようとする課題】
このように、従来の液晶表示装置では、非データ書込画素においてその右隣のデータ書込画素の１／１０位のレベルでデータの書き込みが行われることになる。この結果、液晶表示装置が白黒表示のものである場合、非データ書込画素がその右隣のデータ書込画素の１／１０位のレベルで駆動状態となり、画質が低下するという問題があった。また、図５に等価回路を示すように、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の各色表示用の画素電極４Ｒ、４Ｇ、４Ｂがストライプ状に配列されているカラー液晶表示装置の場合には、ゲートライン５に各色表示用の画素電極４Ｒ、４Ｇ、４Ｂが接続されているので、例えば緑表示用の画素電極４Ｇのみがデータ書込画素となったとき、その左隣の赤表示用の画素電極４Ｒが非データ書込画素であるにもかかわらずデータ書込画素の１／１０位のレベルで駆動状態となり、この結果ゲートライン５に沿う方向において互いに近接して配置された３つの各色表示用の画素電極４Ｒ、４Ｇ、４Ｂによって構成される１画素としてやや赤みがかった緑表示となり、したがって色の再現性が悪くなり、これまた画質が低下するという問題があった。また、図６に等価回路を示すように、各色表示用の画素電極４Ｒ、４Ｇ、４Ｂがデルタ状に配列されているカラー液晶表示装置の場合においても、ゲートライン５に各色表示用の画素電極４Ｒ、４Ｇ、４Ｂが接続されているので、上述のストライプ配列の場合と同様に、色の再現性が悪くなり、これまた画質が低下するという問題があった。
この発明の課題は、画質を良くすることである。
【０００７】
【課題を解決するための手段】
請求項１記載の発明に係る電界発光素子は、マトリクス状に配列された走査ライン及び信号ラインにこれらの各交点ごとに配置された多数の画素電極がそれぞれ薄膜トランジスタを介して接続されているとともに、前記多数の画素電極のうち互いに近接して配置された各色表示用の複数の画素電極によって１つの画素が構成され、さらに前記薄膜トランジスタの一部を構成する半導体薄膜の形状が前記走査ラインの形状と同じである液晶表示装置において、前記各走査ラインにそれぞれ同一色表示用の前記画素電極のみが前記薄膜トランジスタを介して接続されたものである。
【０００８】
請求項１記載の発明によれば、一の走査ラインに同一色表示用の画素電極のみが本来の薄膜トランジスタ及び不要な薄膜トランジスタを介して接続されることになるので、不要な薄膜トランジスタの影響を受けて非データ書込画素が駆動しても、この非データ書込画素がその隣のデータ書込画素と同一の色を表示することになり、したがって同一の色がやや強調されるだけであり、色の再現性がほとんど悪くならないようにすることができ、ひいては画質を良くすることができる。
【０００９】
【発明の実施の形態】
図１はこの発明の第１実施形態におけるカラー液晶表示装置の等価回路を示したものである。この液晶表示装置は、ストライプ配列であるが、図５に示す従来の場合と各色表示用の画素電極４Ｒ、４Ｇ、４Ｂの配列などが異なっている。すなわち、第１のゲートライン（走査ライン）５ａには赤表示用の画素電極４Ｒのみが本来の薄膜トランジスタ９及び不要な薄膜トランジスタ１０を介して接続されている。第２のゲートライン（走査ライン）５ｂには緑表示用の画素電極４Ｇのみが本来の薄膜トランジスタ９及び不要な薄膜トランジスタ１０を介して接続されている。第３のゲートライン（走査ライン）５ｃには青表示用の画素電極４Ｂのみが本来の薄膜トランジスタ９及び不要な薄膜トランジスタ１０を介して接続されている。そして、ドレインライン（信号ライン）２に沿う方向において互いに近接して配置された３つの各色表示用の画素電極４Ｒ、４Ｇ、４Ｂによって１つの画素が構成されている。この場合、各画素電極４Ｒ、４Ｇ、４Ｂのサイズは、ゲートライン５ａ、５ｂ、５ｃに沿う方向の長さＸがドレインライン２に沿う方向の長さＹよりも長くなっている。
【００１０】
このように、この液晶表示装置では、第１に、各ゲートライン５ａ、５ｂ、５ｃにそれぞれ同一色表示用の画素電極４Ｒ、４Ｇ、４Ｂのみが本来の薄膜トランジスタ９及び不要な薄膜トランジスタ１０を介して接続されているので、不要な薄膜トランジスタ１０の影響を受けて非データ書込画素（例えば左側の画素電極４Ｒ）が駆動しても、この非データ書込画素がその右隣のデータ書込画素（右側の画素電極４Ｒ）と同一の色（赤）を表示することになり、したがって同一の色がやや強調されるだけであり、色の再現性がほとんど悪くならないようにすることができ、ひいては画質を良くすることができる。
【００１１】
第２に、画素電極４Ｒ、４Ｇ、４Ｂのサイズをゲートライン５ａ、５ｂ、５ｃに沿う方向の長さＸがドレインライン２に沿う方向の長さＹよりも長くなるようにしているので、この長くなる分に応じて不要な薄膜トランジスタ１０のチャネル長が長くなり、この薄膜トランジスタ１０による影響を少なくすることができる。この結果、上記第１の場合の同一の色表示による強調を低減することができ、したがって画質をより一層良くすることができる。ところで、この第２の場合の作用は、白黒表示の液晶表示装置についても同様であるので、この発明を白黒表示の液晶表示装置に適用した場合、白黒表示の画質を良くすることができる。なお、図１を反時計方向に９０°回転させると、各画素電極４Ｒ、４Ｇ、４Ｂの配置関係は図５に示す従来の場合と同じとなる。したがって、この第１実施形態における画素電極の配列を上述したようにストライプ配列ということができる。
【００１２】
ここで、図１に示すストライプ配列の場合と、図５に示す従来のストライプ配列の場合とを比較して説明する。一例として、図５に示す従来のストライプ配列の場合には、ゲートライン５に沿う方向において互いに近接して配置された３つの各色表示用の画素電極４Ｒ、４Ｇ、４Ｂによって１つの画素が構成されているので、ゲートラインの本数を４８０本、ドレインラインの本数を６４０×３本とすると、画素電極数が約９２万となり、画素数が約３０万となる。これに対して、図１に示すストライプ配列の場合には、ドレインライン２に沿う方向において互いに近接して配置された３つの各色表示用の画素電極４Ｒ、４Ｇ、４Ｂによって１つの画素が構成されているので、ゲートラインの本数を４８０×３本、ドレインラインの本数を６４０本とすると、画素電極数が約９２万となり、画素数が約３０万となる。
【００１３】
このように、図１に示すストライプ配列の場合には、図５に示す従来のストライプ配列の場合と比較して、ゲートラインの本数が３倍となり、ドレインラインの本数が１／３となる。このうち、ドレインラインの本数が１／３になるということは、図１に示す不要な薄膜トランジスタ１０のチャネル長を図５に示す不要な薄膜トランジスタ１０のチャネル長の約３倍とすることができることを意味する。このことから、図１に示す液晶表示装置においては、図５に示す従来のものと比較して、不要な薄膜トランジスタ１０による影響が約１／３に低減されることになり、その分だけ画質を良くすることができることになる。
【００１４】
次に、図２はこの発明の第２実施形態におけるカラー液晶表示装置の等価回路を示したものである。この液晶表示装置は、デルタ配列であるが、図６に示す従来の場合と各色表示用の画素電極４Ｒ、４Ｇ、４Ｂの配列などが異なっている。すなわち、図６に示す従来の場合には、ゲートライン５が左右方向に直線状に配置され、ドレインライン２が上下方向に蛇行して配置されている。これに対して、この第２実施形態では、ゲートライン５ａ、５ｂ、５ｃが左右方向に蛇行して配置され、ドレインライン２が上下方向に直線状に配置されている。また、第１のゲートライン５ａには赤表示用の画素電極４Ｒのみが本来の薄膜トランジスタ９及び不要な薄膜トランジスタ１０を介して接続されている。第２のゲートライン５ｂには緑表示用の画素電極４Ｇのみが本来の薄膜トランジスタ９及び不要な薄膜トランジスタ１０を介して接続されている。第３のゲートライン５ｃには青表示用の画素電極４Ｂのみが本来の薄膜トランジスタ９及び不要な薄膜トランジスタ１０を介して接続されている。
【００１５】
このように、この第２実施形態の液晶表示装置では、上記第１実施形態における第１の場合と同様に、各ゲートライン５ａ、５ｂ、５ｃに同一色表示用の画素電極４Ｒ、４Ｇ、４Ｂのみが本来の薄膜トランジスタ９及び不要な薄膜トランジスタ１０を介して接続されているので、不要な薄膜トランジスタ１０の影響を受けて非データ書込画素（例えば左側の画素電極４Ｒ）が駆動しても、この非データ書込画素がその隣のデータ書込画素（右側の画素電極４Ｒ）と同一の色（赤）を表示することになり、したがって同一の色がやや強調されるだけであり、色の再現性がほとんど悪くならないようにすることができ、ひいては画質を良くすることができる。なお、図２を反時計方向に９０°回転させると、各画素電極４Ｒ、４Ｇ、４Ｂの配置関係は図６に示す従来の場合と同じとなる。したがって、この第２実施形態における画素電極の配列を上述したようにデルタ配列ということができる。
【００１６】
【発明の効果】
以上説明したように、請求項１記載の発明によれば、一の走査ラインに同一色表示用の画素電極のみが本来の薄膜トランジスタ及び不要な薄膜トランジスタを介して接続されることになるので、不要な薄膜トランジスタの影響を受けて非データ書込画素が駆動しても、この非データ書込画素がその隣のデータ書込画素と同一の色を表示することになり、したがって同一の色がやや強調されるだけであり、色の再現性がほとんど悪くならないようにすることができ、ひいては画質を良くすることができる。
【図面の簡単な説明】
【図１】この発明の第１実施形態における液晶表示装置の等価回路を示す図。
【図２】この発明の第２実施形態における液晶表示装置の等価回路を示す図。
【図３】（Ａ）は従来の液晶表示装置の一部を示す平面図、（Ｂ）はそのＢ−Ｂ線に沿う断面図。
【図４】図３に示す液晶表示装置の等価回路を示す図。
【図５】従来のストライプ配列のカラー液晶表示装置の等価回路を示す図。
【図６】従来のデルタ配列のカラー液晶表示装置の等価回路を示す図。
【符号の説明】
２ ドレインライン
４Ｒ、４Ｇ、４Ｂ 画素電極
５ａ、５ｂ、５ｃ ゲートライン
９ 本来の薄膜トランジスタ
１０ 不要な薄膜トランジスタ
【発明の属する技術分野】
この発明は液晶表示装置に関する。
【０００２】
【従来の技術】
アクティブマトリクス型の液晶表示装置には、スイッチング素子としての薄膜トランジスタを２回のフォトリソグラフィ処理により形成することにより、全体の製造工程の簡略化を図ったものがある。図３（Ａ）、（Ｂ）は従来のこのような液晶表示装置の一部を示したものである。この液晶表示装置はガラス基板１を備えている。ガラス基板１の上面の各所定の個所には、１回目のフォトリソグラフィ処理により、ＩＴＯ膜からなるドレイン電極を含むドレインライン（信号ライン）２、ソース電極３及びソース電極３に接続された画素電極４が形成されている。ガラス基板１上のゲートライン（走査ライン）（５）形成領域には、２回目のフォトリソグラフィ処理により、上から順に、アルミニウムからなるゲート電極を含むゲートライン５、窒化シリコンからなるゲート絶縁膜６及びポリシリコンからなる半導体薄膜７が形成されている。この場合、半導体薄膜７とドレインライン２及びソース電極３との間にはｎ+シリコン層からなるオーミックコンタクト層８が形成されている。このオーミックコンタクト層８は、半導体薄膜７を形成するための薄膜を成膜したとき、ドレインライン２、ソース電極３及び画素電極４の各上面に形成されるが、２回目のフォトリソグラフィ処理により、ゲートライン５下におけるドレインライン２及びソース電極３上にのみ残存される。
【０００３】
そして、薄膜トランジスタ９は、ソース電極３、このソース電極３の近傍つまり図３（Ａ）、（Ｂ）においてその左側に位置するドレインライン２からなるドレイン電極、これら両電極上のゲートライン５からなるゲート電極及びこのゲート電極下の半導体薄膜７などにより構成されている。ところで、この液晶表示装置では、２回目のフォトリソグラフィ処理により、ゲートライン（５）形成領域に、上から順に、ゲート電極を含むゲートライン５、ゲート絶縁膜６及び半導体薄膜７を形成しているので、ゲートライン５下全体に半導体薄膜７が残存され、半導体薄膜７の形状がゲートライン５の形状と同じとなる。この結果、上記の本来の薄膜トランジスタ９のほかに、図３（Ａ）、（Ｂ）において、左側のソース電極３（３′）、右側のドレインライン２（２′）からなるドレイン電極、これら両電極上のゲートライン５からなるゲート電極及びこのゲート電極下の半導体薄膜７などにより、性能が劣る不要な薄膜トランジスタ１０が構成されることになる。
【０００４】
したがって、この液晶表示装置の等価回路は図４に示すようになる。すなわち、図４において、左側の画素電極４ａは、ゲートライン５及び左側のドレインライン２ａに本来の薄膜トランジスタ９ａを介して接続されているとともに、ゲートライン５及び中央のドレインライン２ｂに不要な薄膜トランジスタ１０ａを介して接続されている。右側の画素電極４ｂは、ゲートライン５及び中央のドレインライン２ｂに本来の薄膜トランジスタ９ｂを介して接続されているとともに、ゲートライン５及び右側のドレインライン２ｃに不要な薄膜トランジスタ１０ｂを介して接続されている。そして、一例として、ゲートライン５にゲート電圧が印加されている状態において、中央のドレインライン２ｂにのみデータ信号が印加されたとする。すると、その右側の本来の薄膜トランジスタ９ｂがオン状態となることにより、右側の画素電極４ｂにデータが書き込まれるとともに、その左側の不要な薄膜トランジスタ１０ａもオン状態となることにより、左側の画素電極４ａにもデータが書き込まれることになる。なお、データの書き込みは、図示していないが、実際には画素電極４ａ、４ｂとこれに対向して配置された共通電極とその間に配置された液晶などからなる画素に対して行われるが、説明の便宜上、上述したように、画素電極４ａ、４ｂに対して行われることとする。
【０００５】
ここで、不要な薄膜トランジスタ１０ａ、１０ｂの性能について考察する。図３（Ａ）、（Ｂ）に示すように、不要な薄膜トランジスタ１０のチャネル幅（ゲートライン５の幅）は本来の薄膜トランジスタ９のそれとほぼ同じであるが、不要な薄膜トランジスタ１０のチャネル長は本来の薄膜トランジスタ９のそれの例えば１０倍程度と長い。この結果、図４において中央のドレインライン２ｂにのみデータ信号が印加された場合には、データの書き込みが本来行われてはならい左側の画素電極４ａ（以下、非データ書込画素という場合がある。）では、データの書き込みが行われる右側の画素電極４ｂ（以下、データ書込画素という場合がある。）の１／１０位のレベルでデータの書き込みが行われることになる。
【０００６】
【発明が解決しようとする課題】
このように、従来の液晶表示装置では、非データ書込画素においてその右隣のデータ書込画素の１／１０位のレベルでデータの書き込みが行われることになる。この結果、液晶表示装置が白黒表示のものである場合、非データ書込画素がその右隣のデータ書込画素の１／１０位のレベルで駆動状態となり、画質が低下するという問題があった。また、図５に等価回路を示すように、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の各色表示用の画素電極４Ｒ、４Ｇ、４Ｂがストライプ状に配列されているカラー液晶表示装置の場合には、ゲートライン５に各色表示用の画素電極４Ｒ、４Ｇ、４Ｂが接続されているので、例えば緑表示用の画素電極４Ｇのみがデータ書込画素となったとき、その左隣の赤表示用の画素電極４Ｒが非データ書込画素であるにもかかわらずデータ書込画素の１／１０位のレベルで駆動状態となり、この結果ゲートライン５に沿う方向において互いに近接して配置された３つの各色表示用の画素電極４Ｒ、４Ｇ、４Ｂによって構成される１画素としてやや赤みがかった緑表示となり、したがって色の再現性が悪くなり、これまた画質が低下するという問題があった。また、図６に等価回路を示すように、各色表示用の画素電極４Ｒ、４Ｇ、４Ｂがデルタ状に配列されているカラー液晶表示装置の場合においても、ゲートライン５に各色表示用の画素電極４Ｒ、４Ｇ、４Ｂが接続されているので、上述のストライプ配列の場合と同様に、色の再現性が悪くなり、これまた画質が低下するという問題があった。
この発明の課題は、画質を良くすることである。
【０００７】
【課題を解決するための手段】
請求項１記載の発明に係る電界発光素子は、マトリクス状に配列された走査ライン及び信号ラインにこれらの各交点ごとに配置された多数の画素電極がそれぞれ薄膜トランジスタを介して接続されているとともに、前記多数の画素電極のうち互いに近接して配置された各色表示用の複数の画素電極によって１つの画素が構成され、さらに前記薄膜トランジスタの一部を構成する半導体薄膜の形状が前記走査ラインの形状と同じである液晶表示装置において、前記各走査ラインにそれぞれ同一色表示用の前記画素電極のみが前記薄膜トランジスタを介して接続されたものである。
【０００８】
請求項１記載の発明によれば、一の走査ラインに同一色表示用の画素電極のみが本来の薄膜トランジスタ及び不要な薄膜トランジスタを介して接続されることになるので、不要な薄膜トランジスタの影響を受けて非データ書込画素が駆動しても、この非データ書込画素がその隣のデータ書込画素と同一の色を表示することになり、したがって同一の色がやや強調されるだけであり、色の再現性がほとんど悪くならないようにすることができ、ひいては画質を良くすることができる。
【０００９】
【発明の実施の形態】
図１はこの発明の第１実施形態におけるカラー液晶表示装置の等価回路を示したものである。この液晶表示装置は、ストライプ配列であるが、図５に示す従来の場合と各色表示用の画素電極４Ｒ、４Ｇ、４Ｂの配列などが異なっている。すなわち、第１のゲートライン（走査ライン）５ａには赤表示用の画素電極４Ｒのみが本来の薄膜トランジスタ９及び不要な薄膜トランジスタ１０を介して接続されている。第２のゲートライン（走査ライン）５ｂには緑表示用の画素電極４Ｇのみが本来の薄膜トランジスタ９及び不要な薄膜トランジスタ１０を介して接続されている。第３のゲートライン（走査ライン）５ｃには青表示用の画素電極４Ｂのみが本来の薄膜トランジスタ９及び不要な薄膜トランジスタ１０を介して接続されている。そして、ドレインライン（信号ライン）２に沿う方向において互いに近接して配置された３つの各色表示用の画素電極４Ｒ、４Ｇ、４Ｂによって１つの画素が構成されている。この場合、各画素電極４Ｒ、４Ｇ、４Ｂのサイズは、ゲートライン５ａ、５ｂ、５ｃに沿う方向の長さＸがドレインライン２に沿う方向の長さＹよりも長くなっている。
【００１０】
このように、この液晶表示装置では、第１に、各ゲートライン５ａ、５ｂ、５ｃにそれぞれ同一色表示用の画素電極４Ｒ、４Ｇ、４Ｂのみが本来の薄膜トランジスタ９及び不要な薄膜トランジスタ１０を介して接続されているので、不要な薄膜トランジスタ１０の影響を受けて非データ書込画素（例えば左側の画素電極４Ｒ）が駆動しても、この非データ書込画素がその右隣のデータ書込画素（右側の画素電極４Ｒ）と同一の色（赤）を表示することになり、したがって同一の色がやや強調されるだけであり、色の再現性がほとんど悪くならないようにすることができ、ひいては画質を良くすることができる。
【００１１】
第２に、画素電極４Ｒ、４Ｇ、４Ｂのサイズをゲートライン５ａ、５ｂ、５ｃに沿う方向の長さＸがドレインライン２に沿う方向の長さＹよりも長くなるようにしているので、この長くなる分に応じて不要な薄膜トランジスタ１０のチャネル長が長くなり、この薄膜トランジスタ１０による影響を少なくすることができる。この結果、上記第１の場合の同一の色表示による強調を低減することができ、したがって画質をより一層良くすることができる。ところで、この第２の場合の作用は、白黒表示の液晶表示装置についても同様であるので、この発明を白黒表示の液晶表示装置に適用した場合、白黒表示の画質を良くすることができる。なお、図１を反時計方向に９０°回転させると、各画素電極４Ｒ、４Ｇ、４Ｂの配置関係は図５に示す従来の場合と同じとなる。したがって、この第１実施形態における画素電極の配列を上述したようにストライプ配列ということができる。
【００１２】
ここで、図１に示すストライプ配列の場合と、図５に示す従来のストライプ配列の場合とを比較して説明する。一例として、図５に示す従来のストライプ配列の場合には、ゲートライン５に沿う方向において互いに近接して配置された３つの各色表示用の画素電極４Ｒ、４Ｇ、４Ｂによって１つの画素が構成されているので、ゲートラインの本数を４８０本、ドレインラインの本数を６４０×３本とすると、画素電極数が約９２万となり、画素数が約３０万となる。これに対して、図１に示すストライプ配列の場合には、ドレインライン２に沿う方向において互いに近接して配置された３つの各色表示用の画素電極４Ｒ、４Ｇ、４Ｂによって１つの画素が構成されているので、ゲートラインの本数を４８０×３本、ドレインラインの本数を６４０本とすると、画素電極数が約９２万となり、画素数が約３０万となる。
【００１３】
このように、図１に示すストライプ配列の場合には、図５に示す従来のストライプ配列の場合と比較して、ゲートラインの本数が３倍となり、ドレインラインの本数が１／３となる。このうち、ドレインラインの本数が１／３になるということは、図１に示す不要な薄膜トランジスタ１０のチャネル長を図５に示す不要な薄膜トランジスタ１０のチャネル長の約３倍とすることができることを意味する。このことから、図１に示す液晶表示装置においては、図５に示す従来のものと比較して、不要な薄膜トランジスタ１０による影響が約１／３に低減されることになり、その分だけ画質を良くすることができることになる。
【００１４】
次に、図２はこの発明の第２実施形態におけるカラー液晶表示装置の等価回路を示したものである。この液晶表示装置は、デルタ配列であるが、図６に示す従来の場合と各色表示用の画素電極４Ｒ、４Ｇ、４Ｂの配列などが異なっている。すなわち、図６に示す従来の場合には、ゲートライン５が左右方向に直線状に配置され、ドレインライン２が上下方向に蛇行して配置されている。これに対して、この第２実施形態では、ゲートライン５ａ、５ｂ、５ｃが左右方向に蛇行して配置され、ドレインライン２が上下方向に直線状に配置されている。また、第１のゲートライン５ａには赤表示用の画素電極４Ｒのみが本来の薄膜トランジスタ９及び不要な薄膜トランジスタ１０を介して接続されている。第２のゲートライン５ｂには緑表示用の画素電極４Ｇのみが本来の薄膜トランジスタ９及び不要な薄膜トランジスタ１０を介して接続されている。第３のゲートライン５ｃには青表示用の画素電極４Ｂのみが本来の薄膜トランジスタ９及び不要な薄膜トランジスタ１０を介して接続されている。
【００１５】
このように、この第２実施形態の液晶表示装置では、上記第１実施形態における第１の場合と同様に、各ゲートライン５ａ、５ｂ、５ｃに同一色表示用の画素電極４Ｒ、４Ｇ、４Ｂのみが本来の薄膜トランジスタ９及び不要な薄膜トランジスタ１０を介して接続されているので、不要な薄膜トランジスタ１０の影響を受けて非データ書込画素（例えば左側の画素電極４Ｒ）が駆動しても、この非データ書込画素がその隣のデータ書込画素（右側の画素電極４Ｒ）と同一の色（赤）を表示することになり、したがって同一の色がやや強調されるだけであり、色の再現性がほとんど悪くならないようにすることができ、ひいては画質を良くすることができる。なお、図２を反時計方向に９０°回転させると、各画素電極４Ｒ、４Ｇ、４Ｂの配置関係は図６に示す従来の場合と同じとなる。したがって、この第２実施形態における画素電極の配列を上述したようにデルタ配列ということができる。
【００１６】
【発明の効果】
以上説明したように、請求項１記載の発明によれば、一の走査ラインに同一色表示用の画素電極のみが本来の薄膜トランジスタ及び不要な薄膜トランジスタを介して接続されることになるので、不要な薄膜トランジスタの影響を受けて非データ書込画素が駆動しても、この非データ書込画素がその隣のデータ書込画素と同一の色を表示することになり、したがって同一の色がやや強調されるだけであり、色の再現性がほとんど悪くならないようにすることができ、ひいては画質を良くすることができる。
【図面の簡単な説明】
【図１】この発明の第１実施形態における液晶表示装置の等価回路を示す図。
【図２】この発明の第２実施形態における液晶表示装置の等価回路を示す図。
【図３】（Ａ）は従来の液晶表示装置の一部を示す平面図、（Ｂ）はそのＢ−Ｂ線に沿う断面図。
【図４】図３に示す液晶表示装置の等価回路を示す図。
【図５】従来のストライプ配列のカラー液晶表示装置の等価回路を示す図。
【図６】従来のデルタ配列のカラー液晶表示装置の等価回路を示す図。
【符号の説明】
２ ドレインライン
４Ｒ、４Ｇ、４Ｂ 画素電極
５ａ、５ｂ、５ｃ ゲートライン
９ 本来の薄膜トランジスタ
１０ 不要な薄膜トランジスタ
Claims (3)
- マトリクス状に配列された走査ライン及び信号ラインにこれらの各交点ごとに配置された多数の画素電極がそれぞれ薄膜トランジスタを介して接続されているとともに、前記多数の画素電極のうち互いに近接して配置された各色表示用の複数の画素電極によって１つの画素が構成され、さらに前記薄膜トランジスタの一部を構成する半導体薄膜の形状が前記走査ラインの形状と同じである液晶表示装置において、
前記各走査ラインにそれぞれ同一色表示用の前記画素電極のみが前記薄膜トランジスタを介して接続されていることを特徴とする液晶表示装置。 - 請求項１記載の発明において、前記画素電極はストライプ状に配列され、かつ該画素電極のサイズは前記走査ラインに沿う方向の長さが前記信号ラインに沿う方向の長さよりも大きくなっていることを特徴とする液晶表示装置。
- 請求項１記載の発明において、前記画素電極はデルタ状に配列され、かつ前記走査ラインは蛇行して配置されているとともに前記信号ラインは直線状に配置されていることを特徴とする液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15474096A JP3738329B2 (ja) | 1996-05-28 | 1996-05-28 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15474096A JP3738329B2 (ja) | 1996-05-28 | 1996-05-28 | 液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09318976A JPH09318976A (ja) | 1997-12-12 |
| JP3738329B2 true JP3738329B2 (ja) | 2006-01-25 |
Family
ID=15590895
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15474096A Expired - Fee Related JP3738329B2 (ja) | 1996-05-28 | 1996-05-28 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3738329B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4547726B2 (ja) * | 1999-03-16 | 2010-09-22 | ソニー株式会社 | 液晶表示装置およびその駆動方法並びに液晶表示システム |
| WO2008093862A1 (en) * | 2007-02-02 | 2008-08-07 | Canon Kabushiki Kaisha | Display apparatus and production method thereof |
| JP4721460B2 (ja) | 2007-02-02 | 2011-07-13 | キヤノン株式会社 | 表示装置及びその製造方法 |
| JP6418465B2 (ja) * | 2017-08-07 | 2018-11-07 | Ｔｉａｎｍａ Ｊａｐａｎ株式会社 | 表示装置及び端末装置 |
-
1996
- 1996-05-28 JP JP15474096A patent/JP3738329B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09318976A (ja) | 1997-12-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3036512B2 (ja) | 液晶表示装置 | |
| US7483096B2 (en) | Liquid crystal display device | |
| JP3941032B2 (ja) | 垂直薄膜トランジスタを有する薄膜トランジスタ液晶表示素子 | |
| US6897930B2 (en) | Display device | |
| US20080309839A1 (en) | Thin film transistor array panel and liquid crystal display including the panel | |
| US5897182A (en) | Substrate for a liquid crystal display device and liquid crystal display device having the same | |
| US10503038B2 (en) | Display device | |
| US20020044227A1 (en) | In-plane switching type liquid crystal display device and a method for manufacturing the same | |
| KR20030086399A (ko) | 액정 표시 장치 | |
| KR100925454B1 (ko) | 액정 표시 장치 | |
| JP3738329B2 (ja) | 液晶表示装置 | |
| US10754213B2 (en) | Thin film transistor substrate | |
| US7173681B2 (en) | Two pixel electrodes interposing the signal line extending into without extending beyond the recess on the protection film caused by the contact hole | |
| US20160216543A1 (en) | Liquid crystal display device | |
| JPH1078590A (ja) | カラー液晶表示装置および画素配列方法 | |
| JP2828981B2 (ja) | 液晶ディスプレイパネル | |
| JP3905436B2 (ja) | 液晶表示装置 | |
| JP3316335B2 (ja) | 液晶表示装置 | |
| TWI416230B (zh) | 畫素陣列 | |
| KR20080024963A (ko) | 액정 표시 장치 | |
| JP3793865B2 (ja) | 液晶表示装置 | |
| KR100516053B1 (ko) | 평면 구동 액정 표시 장치 및 그 제조 방법 | |
| KR20050067624A (ko) | 액정표시장치 및 그 제조방법 | |
| JPH0727457Y2 (ja) | 液晶表示装置 | |
| KR100333178B1 (ko) | 박막트랜지스터액정표시소자 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050401 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050510 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050711 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051004 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051017 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081111 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091111 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101111 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101111 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111111 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111111 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121111 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131111 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |