JPH09318976A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JPH09318976A JPH09318976A JP15474096A JP15474096A JPH09318976A JP H09318976 A JPH09318976 A JP H09318976A JP 15474096 A JP15474096 A JP 15474096A JP 15474096 A JP15474096 A JP 15474096A JP H09318976 A JPH09318976 A JP H09318976A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- liquid crystal
- display device
- crystal display
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【課題】 薄膜トランジスタの一部を構成する半導体薄
膜の形状がゲートラインの形状と同じであるカラー液晶
表示装置において、色の再現性を良くする。 【解決手段】 本来の薄膜トランジスタ９の一部を構成
する半導体薄膜の形状がゲートライン５ａ、５ｂ、５ｃ
の形状と同じであると、画素電極４Ｒ、４Ｇ、４Ｂとそ
の右側のドレインライン２との間に、性能が劣る不要な
薄膜トランジスタ１０が形成される。この場合、一例と
して、第１のゲートライン５ａには赤表示用の画素電極
４Ｒのみが接続されている。そして、右側の赤表示用の
画素電極４Ｒのみが本来の薄膜トランジスタ９を介して
表示可能状態となったとき、左側の赤表示用の画素電極
４Ｒも不要な薄膜トランジスタ１０を介して表示可能状
態となる。この場合、いずれも赤表示であるので、そう
でない場合と比較して、色の再現性を良くすることがで
きる。
膜の形状がゲートラインの形状と同じであるカラー液晶
表示装置において、色の再現性を良くする。 【解決手段】 本来の薄膜トランジスタ９の一部を構成
する半導体薄膜の形状がゲートライン５ａ、５ｂ、５ｃ
の形状と同じであると、画素電極４Ｒ、４Ｇ、４Ｂとそ
の右側のドレインライン２との間に、性能が劣る不要な
薄膜トランジスタ１０が形成される。この場合、一例と
して、第１のゲートライン５ａには赤表示用の画素電極
４Ｒのみが接続されている。そして、右側の赤表示用の
画素電極４Ｒのみが本来の薄膜トランジスタ９を介して
表示可能状態となったとき、左側の赤表示用の画素電極
４Ｒも不要な薄膜トランジスタ１０を介して表示可能状
態となる。この場合、いずれも赤表示であるので、そう
でない場合と比較して、色の再現性を良くすることがで
きる。
Description
【０００１】
【発明の属する技術分野】この発明は液晶表示装置に関
する。
する。
【０００２】
【従来の技術】アクティブマトリクス型の液晶表示装置
には、スイッチング素子としての薄膜トランジスタを２
回のフォトリソグラフィ処理により形成することによ
り、全体の製造工程の簡略化を図ったものがある。図３
（Ａ）、（Ｂ）は従来のこのような液晶表示装置の一部
を示したものである。この液晶表示装置はガラス基板１
を備えている。ガラス基板１の上面の各所定の個所に
は、１回目のフォトリソグラフィ処理により、ＩＴＯ膜
からなるドレイン電極を含むドレインライン（信号ライ
ン）２、ソース電極３及びソース電極３に接続された画
素電極４が形成されている。ガラス基板１上のゲートラ
イン（走査ライン）（５）形成領域には、２回目のフォ
トリソグラフィ処理により、上から順に、アルミニウム
からなるゲート電極を含むゲートライン５、窒化シリコ
ンからなるゲート絶縁膜６及びポリシリコンからなる半
導体薄膜７が形成されている。この場合、半導体薄膜７
とドレインライン２及びソース電極３との間にはｎ+シ
リコン層からなるオーミックコンタクト層８が形成され
ている。このオーミックコンタクト層８は、半導体薄膜
７を形成するための薄膜を成膜したとき、ドレインライ
ン２、ソース電極３及び画素電極４の各上面に形成され
るが、２回目のフォトリソグラフィ処理により、ゲート
ライン５下におけるドレインライン２及びソース電極３
上にのみ残存される。
には、スイッチング素子としての薄膜トランジスタを２
回のフォトリソグラフィ処理により形成することによ
り、全体の製造工程の簡略化を図ったものがある。図３
（Ａ）、（Ｂ）は従来のこのような液晶表示装置の一部
を示したものである。この液晶表示装置はガラス基板１
を備えている。ガラス基板１の上面の各所定の個所に
は、１回目のフォトリソグラフィ処理により、ＩＴＯ膜
からなるドレイン電極を含むドレインライン（信号ライ
ン）２、ソース電極３及びソース電極３に接続された画
素電極４が形成されている。ガラス基板１上のゲートラ
イン（走査ライン）（５）形成領域には、２回目のフォ
トリソグラフィ処理により、上から順に、アルミニウム
からなるゲート電極を含むゲートライン５、窒化シリコ
ンからなるゲート絶縁膜６及びポリシリコンからなる半
導体薄膜７が形成されている。この場合、半導体薄膜７
とドレインライン２及びソース電極３との間にはｎ+シ
リコン層からなるオーミックコンタクト層８が形成され
ている。このオーミックコンタクト層８は、半導体薄膜
７を形成するための薄膜を成膜したとき、ドレインライ
ン２、ソース電極３及び画素電極４の各上面に形成され
るが、２回目のフォトリソグラフィ処理により、ゲート
ライン５下におけるドレインライン２及びソース電極３
上にのみ残存される。
【０００３】そして、薄膜トランジスタ９は、ソース電
極３、このソース電極３の近傍つまり図３（Ａ）、
（Ｂ）においてその左側に位置するドレインライン２か
らなるドレイン電極、これら両電極上のゲートライン５
からなるゲート電極及びこのゲート電極下の半導体薄膜
７などにより構成されている。ところで、この液晶表示
装置では、２回目のフォトリソグラフィ処理により、ゲ
ートライン（５）形成領域に、上から順に、ゲート電極
を含むゲートライン５、ゲート絶縁膜６及び半導体薄膜
７を形成しているので、ゲートライン５下全体に半導体
薄膜７が残存され、半導体薄膜７の形状がゲートライン
５の形状と同じとなる。この結果、上記の本来の薄膜ト
ランジスタ９のほかに、図３（Ａ）、（Ｂ）において、
左側のソース電極３（３′）、右側のドレインライン２
（２′）からなるドレイン電極、これら両電極上のゲー
トライン５からなるゲート電極及びこのゲート電極下の
半導体薄膜７などにより、性能が劣る不要な薄膜トラン
ジスタ１０が構成されることになる。
極３、このソース電極３の近傍つまり図３（Ａ）、
（Ｂ）においてその左側に位置するドレインライン２か
らなるドレイン電極、これら両電極上のゲートライン５
からなるゲート電極及びこのゲート電極下の半導体薄膜
７などにより構成されている。ところで、この液晶表示
装置では、２回目のフォトリソグラフィ処理により、ゲ
ートライン（５）形成領域に、上から順に、ゲート電極
を含むゲートライン５、ゲート絶縁膜６及び半導体薄膜
７を形成しているので、ゲートライン５下全体に半導体
薄膜７が残存され、半導体薄膜７の形状がゲートライン
５の形状と同じとなる。この結果、上記の本来の薄膜ト
ランジスタ９のほかに、図３（Ａ）、（Ｂ）において、
左側のソース電極３（３′）、右側のドレインライン２
（２′）からなるドレイン電極、これら両電極上のゲー
トライン５からなるゲート電極及びこのゲート電極下の
半導体薄膜７などにより、性能が劣る不要な薄膜トラン
ジスタ１０が構成されることになる。
【０００４】したがって、この液晶表示装置の等価回路
は図４に示すようになる。すなわち、図４において、左
側の画素電極４ａは、ゲートライン５及び左側のドレイ
ンライン２ａに本来の薄膜トランジスタ９ａを介して接
続されているとともに、ゲートライン５及び中央のドレ
インライン２ｂに不要な薄膜トランジスタ１０ａを介し
て接続されている。右側の画素電極４ｂは、ゲートライ
ン５及び中央のドレインライン２ｂに本来の薄膜トラン
ジスタ９ｂを介して接続されているとともに、ゲートラ
イン５及び右側のドレインライン２ｃに不要な薄膜トラ
ンジスタ１０ｂを介して接続されている。そして、一例
として、ゲートライン５にゲート電圧が印加されている
状態において、中央のドレインライン２ｂにのみデータ
信号が印加されたとする。すると、その右側の本来の薄
膜トランジスタ９ｂがオン状態となることにより、右側
の画素電極４ｂにデータが書き込まれるとともに、その
左側の不要な薄膜トランジスタ１０ａもオン状態となる
ことにより、左側の画素電極４ａにもデータが書き込ま
れることになる。なお、データの書き込みは、図示して
いないが、実際には画素電極４ａ、４ｂとこれに対向し
て配置された共通電極とその間に配置された液晶などか
らなる画素に対して行われるが、説明の便宜上、上述し
たように、画素電極４ａ、４ｂに対して行われることと
する。
は図４に示すようになる。すなわち、図４において、左
側の画素電極４ａは、ゲートライン５及び左側のドレイ
ンライン２ａに本来の薄膜トランジスタ９ａを介して接
続されているとともに、ゲートライン５及び中央のドレ
インライン２ｂに不要な薄膜トランジスタ１０ａを介し
て接続されている。右側の画素電極４ｂは、ゲートライ
ン５及び中央のドレインライン２ｂに本来の薄膜トラン
ジスタ９ｂを介して接続されているとともに、ゲートラ
イン５及び右側のドレインライン２ｃに不要な薄膜トラ
ンジスタ１０ｂを介して接続されている。そして、一例
として、ゲートライン５にゲート電圧が印加されている
状態において、中央のドレインライン２ｂにのみデータ
信号が印加されたとする。すると、その右側の本来の薄
膜トランジスタ９ｂがオン状態となることにより、右側
の画素電極４ｂにデータが書き込まれるとともに、その
左側の不要な薄膜トランジスタ１０ａもオン状態となる
ことにより、左側の画素電極４ａにもデータが書き込ま
れることになる。なお、データの書き込みは、図示して
いないが、実際には画素電極４ａ、４ｂとこれに対向し
て配置された共通電極とその間に配置された液晶などか
らなる画素に対して行われるが、説明の便宜上、上述し
たように、画素電極４ａ、４ｂに対して行われることと
する。
【０００５】ここで、不要な薄膜トランジスタ１０ａ、
１０ｂの性能について考察する。図３（Ａ）、（Ｂ）に
示すように、不要な薄膜トランジスタ１０のチャネル幅
（ゲートライン５の幅）は本来の薄膜トランジスタ９の
それとほぼ同じであるが、不要な薄膜トランジスタ１０
のチャネル長は本来の薄膜トランジスタ９のそれの例え
ば１０倍程度と長い。この結果、図４において中央のド
レインライン２ｂにのみデータ信号が印加された場合に
は、データの書き込みが本来行われてはならい左側の画
素電極４ａ（以下、非データ書込画素という場合があ
る。）では、データの書き込みが行われる右側の画素電
極４ｂ（以下、データ書込画素という場合がある。）の
１／１０位のレベルでデータの書き込みが行われること
になる。
１０ｂの性能について考察する。図３（Ａ）、（Ｂ）に
示すように、不要な薄膜トランジスタ１０のチャネル幅
（ゲートライン５の幅）は本来の薄膜トランジスタ９の
それとほぼ同じであるが、不要な薄膜トランジスタ１０
のチャネル長は本来の薄膜トランジスタ９のそれの例え
ば１０倍程度と長い。この結果、図４において中央のド
レインライン２ｂにのみデータ信号が印加された場合に
は、データの書き込みが本来行われてはならい左側の画
素電極４ａ（以下、非データ書込画素という場合があ
る。）では、データの書き込みが行われる右側の画素電
極４ｂ（以下、データ書込画素という場合がある。）の
１／１０位のレベルでデータの書き込みが行われること
になる。
【０００６】
【発明が解決しようとする課題】このように、従来の液
晶表示装置では、非データ書込画素においてその右隣の
データ書込画素の１／１０位のレベルでデータの書き込
みが行われることになる。この結果、液晶表示装置が白
黒表示のものである場合、非データ書込画素がその右隣
のデータ書込画素の１／１０位のレベルで駆動状態とな
り、画質が低下するという問題があった。また、図５に
等価回路を示すように、赤（Ｒ）、緑（Ｇ）、青（Ｂ）
の各色表示用の画素電極４Ｒ、４Ｇ、４Ｂがストライプ
状に配列されているカラー液晶表示装置の場合には、ゲ
ートライン５に各色表示用の画素電極４Ｒ、４Ｇ、４Ｂ
が接続されているので、例えば緑表示用の画素電極４Ｇ
のみがデータ書込画素となったとき、その左隣の赤表示
用の画素電極４Ｒが非データ書込画素であるにもかかわ
らずデータ書込画素の１／１０位のレベルで駆動状態と
なり、この結果ゲートライン５に沿う方向において互い
に近接して配置された３つの各色表示用の画素電極４
Ｒ、４Ｇ、４Ｂによって構成される１画素としてやや赤
みがかった緑表示となり、したがって色の再現性が悪く
なり、これまた画質が低下するという問題があった。ま
た、図６に等価回路を示すように、各色表示用の画素電
極４Ｒ、４Ｇ、４Ｂがデルタ状に配列されているカラー
液晶表示装置の場合においても、ゲートライン５に各色
表示用の画素電極４Ｒ、４Ｇ、４Ｂが接続されているの
で、上述のストライプ配列の場合と同様に、色の再現性
が悪くなり、これまた画質が低下するという問題があっ
た。この発明の課題は、画質を良くすることである。
晶表示装置では、非データ書込画素においてその右隣の
データ書込画素の１／１０位のレベルでデータの書き込
みが行われることになる。この結果、液晶表示装置が白
黒表示のものである場合、非データ書込画素がその右隣
のデータ書込画素の１／１０位のレベルで駆動状態とな
り、画質が低下するという問題があった。また、図５に
等価回路を示すように、赤（Ｒ）、緑（Ｇ）、青（Ｂ）
の各色表示用の画素電極４Ｒ、４Ｇ、４Ｂがストライプ
状に配列されているカラー液晶表示装置の場合には、ゲ
ートライン５に各色表示用の画素電極４Ｒ、４Ｇ、４Ｂ
が接続されているので、例えば緑表示用の画素電極４Ｇ
のみがデータ書込画素となったとき、その左隣の赤表示
用の画素電極４Ｒが非データ書込画素であるにもかかわ
らずデータ書込画素の１／１０位のレベルで駆動状態と
なり、この結果ゲートライン５に沿う方向において互い
に近接して配置された３つの各色表示用の画素電極４
Ｒ、４Ｇ、４Ｂによって構成される１画素としてやや赤
みがかった緑表示となり、したがって色の再現性が悪く
なり、これまた画質が低下するという問題があった。ま
た、図６に等価回路を示すように、各色表示用の画素電
極４Ｒ、４Ｇ、４Ｂがデルタ状に配列されているカラー
液晶表示装置の場合においても、ゲートライン５に各色
表示用の画素電極４Ｒ、４Ｇ、４Ｂが接続されているの
で、上述のストライプ配列の場合と同様に、色の再現性
が悪くなり、これまた画質が低下するという問題があっ
た。この発明の課題は、画質を良くすることである。
【０００７】
【課題を解決するための手段】請求項１記載の発明は、
マトリクス状に配列された走査ライン及び信号ラインに
これらの各交点ごとに配置された多数の画素電極がそれ
ぞれ薄膜トランジスタを介して接続され、前記薄膜トラ
ンジスタの一部を構成する半導体薄膜の形状が前記走査
ラインの形状と同じである液晶表示装置において、前記
画素電極のサイズを前記走査ラインに沿う方向の長さが
前記信号ラインに沿う方向の長さよりも大きくなるよう
にしたものである。この発明によれば、画素電極のサイ
ズを走査ラインに沿う方向の長さが信号ラインに沿う方
向の長さよりも大きくなるようにしているので、不要な
薄膜トランジスタのチャネル長つまりその一部を構成す
る半導体薄膜の走査ラインに沿う方向の長さが長くな
り、この長くなる分に応じて不要な薄膜トランジスタに
よる影響を少なくすることができ、したがって白黒表
示、カラー表示のいずれの場合も、画質を良くすること
ができる。
マトリクス状に配列された走査ライン及び信号ラインに
これらの各交点ごとに配置された多数の画素電極がそれ
ぞれ薄膜トランジスタを介して接続され、前記薄膜トラ
ンジスタの一部を構成する半導体薄膜の形状が前記走査
ラインの形状と同じである液晶表示装置において、前記
画素電極のサイズを前記走査ラインに沿う方向の長さが
前記信号ラインに沿う方向の長さよりも大きくなるよう
にしたものである。この発明によれば、画素電極のサイ
ズを走査ラインに沿う方向の長さが信号ラインに沿う方
向の長さよりも大きくなるようにしているので、不要な
薄膜トランジスタのチャネル長つまりその一部を構成す
る半導体薄膜の走査ラインに沿う方向の長さが長くな
り、この長くなる分に応じて不要な薄膜トランジスタに
よる影響を少なくすることができ、したがって白黒表
示、カラー表示のいずれの場合も、画質を良くすること
ができる。
【０００８】請求項２記載の発明は、マトリクス状に配
列された走査ライン及び信号ラインにこれらの各交点ご
とに配置された多数の画素電極がそれぞれ薄膜トランジ
スタを介して接続されているとともに、前記多数の画素
電極のうち互いに近接して配置された各色表示用の複数
の画素電極によって１つの画素が構成され、さらに前記
薄膜トランジスタの一部を構成する半導体薄膜の形状が
前記走査ラインの形状と同じである液晶表示装置におい
て、前記各走査ラインにそれぞれ同一色表示用の前記画
素電極のみを前記薄膜トランジスタを介して接続したも
のである。この発明によれば、一の走査ラインに同一色
表示用の画素電極のみが本来の薄膜トランジスタ及び不
要な薄膜トランジスタを介して接続されることになるの
で、不要な薄膜トランジスタの影響を受けて非データ書
込画素が駆動しても、この非データ書込画素がその隣の
データ書込画素と同一の色を表示することになり、した
がって同一の色がやや強調されるだけであり、色の再現
性がほとんど悪くならないようにすることができ、ひい
ては画質を良くすることができる。
列された走査ライン及び信号ラインにこれらの各交点ご
とに配置された多数の画素電極がそれぞれ薄膜トランジ
スタを介して接続されているとともに、前記多数の画素
電極のうち互いに近接して配置された各色表示用の複数
の画素電極によって１つの画素が構成され、さらに前記
薄膜トランジスタの一部を構成する半導体薄膜の形状が
前記走査ラインの形状と同じである液晶表示装置におい
て、前記各走査ラインにそれぞれ同一色表示用の前記画
素電極のみを前記薄膜トランジスタを介して接続したも
のである。この発明によれば、一の走査ラインに同一色
表示用の画素電極のみが本来の薄膜トランジスタ及び不
要な薄膜トランジスタを介して接続されることになるの
で、不要な薄膜トランジスタの影響を受けて非データ書
込画素が駆動しても、この非データ書込画素がその隣の
データ書込画素と同一の色を表示することになり、した
がって同一の色がやや強調されるだけであり、色の再現
性がほとんど悪くならないようにすることができ、ひい
ては画質を良くすることができる。
【０００９】
【発明の実施の形態】図１はこの発明の第１実施形態に
おけるカラー液晶表示装置の等価回路を示したものであ
る。この液晶表示装置は、ストライプ配列であるが、図
５に示す従来の場合と各色表示用の画素電極４Ｒ、４
Ｇ、４Ｂの配列などが異なっている。すなわち、第１の
ゲートライン（走査ライン）５ａには赤表示用の画素電
極４Ｒのみが本来の薄膜トランジスタ９及び不要な薄膜
トランジスタ１０を介して接続されている。第２のゲー
トライン（走査ライン）５ｂには緑表示用の画素電極４
Ｇのみが本来の薄膜トランジスタ９及び不要な薄膜トラ
ンジスタ１０を介して接続されている。第３のゲートラ
イン（走査ライン）５ｃには青表示用の画素電極４Ｂの
みが本来の薄膜トランジスタ９及び不要な薄膜トランジ
スタ１０を介して接続されている。そして、ドレインラ
イン（信号ライン）２に沿う方向において互いに近接し
て配置された３つの各色表示用の画素電極４Ｒ、４Ｇ、
４Ｂによって１つの画素が構成されている。この場合、
各画素電極４Ｒ、４Ｇ、４Ｂのサイズは、ゲートライン
５ａ、５ｂ、５ｃに沿う方向の長さＸがドレインライン
２に沿う方向の長さＹよりも長くなっている。
おけるカラー液晶表示装置の等価回路を示したものであ
る。この液晶表示装置は、ストライプ配列であるが、図
５に示す従来の場合と各色表示用の画素電極４Ｒ、４
Ｇ、４Ｂの配列などが異なっている。すなわち、第１の
ゲートライン（走査ライン）５ａには赤表示用の画素電
極４Ｒのみが本来の薄膜トランジスタ９及び不要な薄膜
トランジスタ１０を介して接続されている。第２のゲー
トライン（走査ライン）５ｂには緑表示用の画素電極４
Ｇのみが本来の薄膜トランジスタ９及び不要な薄膜トラ
ンジスタ１０を介して接続されている。第３のゲートラ
イン（走査ライン）５ｃには青表示用の画素電極４Ｂの
みが本来の薄膜トランジスタ９及び不要な薄膜トランジ
スタ１０を介して接続されている。そして、ドレインラ
イン（信号ライン）２に沿う方向において互いに近接し
て配置された３つの各色表示用の画素電極４Ｒ、４Ｇ、
４Ｂによって１つの画素が構成されている。この場合、
各画素電極４Ｒ、４Ｇ、４Ｂのサイズは、ゲートライン
５ａ、５ｂ、５ｃに沿う方向の長さＸがドレインライン
２に沿う方向の長さＹよりも長くなっている。
【００１０】このように、この液晶表示装置では、第１
に、各ゲートライン５ａ、５ｂ、５ｃにそれぞれ同一色
表示用の画素電極４Ｒ、４Ｇ、４Ｂのみが本来の薄膜ト
ランジスタ９及び不要な薄膜トランジスタ１０を介して
接続されているので、不要な薄膜トランジスタ１０の影
響を受けて非データ書込画素（例えば左側の画素電極４
Ｒ）が駆動しても、この非データ書込画素がその右隣の
データ書込画素（右側の画素電極４Ｒ）と同一の色
（赤）を表示することになり、したがって同一の色がや
や強調されるだけであり、色の再現性がほとんど悪くな
らないようにすることができ、ひいては画質を良くする
ことができる。
に、各ゲートライン５ａ、５ｂ、５ｃにそれぞれ同一色
表示用の画素電極４Ｒ、４Ｇ、４Ｂのみが本来の薄膜ト
ランジスタ９及び不要な薄膜トランジスタ１０を介して
接続されているので、不要な薄膜トランジスタ１０の影
響を受けて非データ書込画素（例えば左側の画素電極４
Ｒ）が駆動しても、この非データ書込画素がその右隣の
データ書込画素（右側の画素電極４Ｒ）と同一の色
（赤）を表示することになり、したがって同一の色がや
や強調されるだけであり、色の再現性がほとんど悪くな
らないようにすることができ、ひいては画質を良くする
ことができる。
【００１１】第２に、画素電極４Ｒ、４Ｇ、４Ｂのサイ
ズをゲートライン５ａ、５ｂ、５ｃに沿う方向の長さＸ
がドレインライン２に沿う方向の長さＹよりも長くなる
ようにしているので、この長くなる分に応じて不要な薄
膜トランジスタ１０のチャネル長が長くなり、この薄膜
トランジスタ１０による影響を少なくすることができ
る。この結果、上記第１の場合の同一の色表示による強
調を低減することができ、したがって画質をより一層良
くすることができる。ところで、この第２の場合の作用
は、白黒表示の液晶表示装置についても同様であるの
で、この発明を白黒表示の液晶表示装置に適用した場
合、白黒表示の画質を良くすることができる。なお、図
１を反時計方向に９０°回転させると、各画素電極４
Ｒ、４Ｇ、４Ｂの配置関係は図５に示す従来の場合と同
じとなる。したがって、この第１実施形態における画素
電極の配列を上述したようにストライプ配列ということ
ができる。
ズをゲートライン５ａ、５ｂ、５ｃに沿う方向の長さＸ
がドレインライン２に沿う方向の長さＹよりも長くなる
ようにしているので、この長くなる分に応じて不要な薄
膜トランジスタ１０のチャネル長が長くなり、この薄膜
トランジスタ１０による影響を少なくすることができ
る。この結果、上記第１の場合の同一の色表示による強
調を低減することができ、したがって画質をより一層良
くすることができる。ところで、この第２の場合の作用
は、白黒表示の液晶表示装置についても同様であるの
で、この発明を白黒表示の液晶表示装置に適用した場
合、白黒表示の画質を良くすることができる。なお、図
１を反時計方向に９０°回転させると、各画素電極４
Ｒ、４Ｇ、４Ｂの配置関係は図５に示す従来の場合と同
じとなる。したがって、この第１実施形態における画素
電極の配列を上述したようにストライプ配列ということ
ができる。
【００１２】ここで、図１に示すストライプ配列の場合
と、図５に示す従来のストライプ配列の場合とを比較し
て説明する。一例として、図５に示す従来のストライプ
配列の場合には、ゲートライン５に沿う方向において互
いに近接して配置された３つの各色表示用の画素電極４
Ｒ、４Ｇ、４Ｂによって１つの画素が構成されているの
で、ゲートラインの本数を４８０本、ドレインラインの
本数を６４０×３本とすると、画素電極数が約９２万と
なり、画素数が約３０万となる。これに対して、図１に
示すストライプ配列の場合には、ドレインライン２に沿
う方向において互いに近接して配置された３つの各色表
示用の画素電極４Ｒ、４Ｇ、４Ｂによって１つの画素が
構成されているので、ゲートラインの本数を４８０×３
本、ドレインラインの本数を６４０本とすると、画素電
極数が約９２万となり、画素数が約３０万となる。
と、図５に示す従来のストライプ配列の場合とを比較し
て説明する。一例として、図５に示す従来のストライプ
配列の場合には、ゲートライン５に沿う方向において互
いに近接して配置された３つの各色表示用の画素電極４
Ｒ、４Ｇ、４Ｂによって１つの画素が構成されているの
で、ゲートラインの本数を４８０本、ドレインラインの
本数を６４０×３本とすると、画素電極数が約９２万と
なり、画素数が約３０万となる。これに対して、図１に
示すストライプ配列の場合には、ドレインライン２に沿
う方向において互いに近接して配置された３つの各色表
示用の画素電極４Ｒ、４Ｇ、４Ｂによって１つの画素が
構成されているので、ゲートラインの本数を４８０×３
本、ドレインラインの本数を６４０本とすると、画素電
極数が約９２万となり、画素数が約３０万となる。
【００１３】このように、図１に示すストライプ配列の
場合には、図５に示す従来のストライプ配列の場合と比
較して、ゲートラインの本数が３倍となり、ドレインラ
インの本数が１／３となる。このうち、ドレインライン
の本数が１／３になるということは、図１に示す不要な
薄膜トランジスタ１０のチャネル長を図５に示す不要な
薄膜トランジスタ１０のチャネル長の約３倍とすること
ができることを意味する。このことから、図１に示す液
晶表示装置においては、図５に示す従来のものと比較し
て、不要な薄膜トランジスタ１０による影響が約１／３
に低減されることになり、その分だけ画質を良くするこ
とができることになる。
場合には、図５に示す従来のストライプ配列の場合と比
較して、ゲートラインの本数が３倍となり、ドレインラ
インの本数が１／３となる。このうち、ドレインライン
の本数が１／３になるということは、図１に示す不要な
薄膜トランジスタ１０のチャネル長を図５に示す不要な
薄膜トランジスタ１０のチャネル長の約３倍とすること
ができることを意味する。このことから、図１に示す液
晶表示装置においては、図５に示す従来のものと比較し
て、不要な薄膜トランジスタ１０による影響が約１／３
に低減されることになり、その分だけ画質を良くするこ
とができることになる。
【００１４】次に、図２はこの発明の第２実施形態にお
けるカラー液晶表示装置の等価回路を示したものであ
る。この液晶表示装置は、デルタ配列であるが、図６に
示す従来の場合と各色表示用の画素電極４Ｒ、４Ｇ、４
Ｂの配列などが異なっている。すなわち、図６に示す従
来の場合には、ゲートライン５が左右方向に直線状に配
置され、ドレインライン２が上下方向に蛇行して配置さ
れている。これに対して、この第２実施形態では、ゲー
トライン５ａ、５ｂ、５ｃが左右方向に蛇行して配置さ
れ、ドレインライン２が上下方向に直線状に配置されて
いる。また、第１のゲートライン５ａには赤表示用の画
素電極４Ｒのみが本来の薄膜トランジスタ９及び不要な
薄膜トランジスタ１０を介して接続されている。第２の
ゲートライン５ｂには緑表示用の画素電極４Ｇのみが本
来の薄膜トランジスタ９及び不要な薄膜トランジスタ１
０を介して接続されている。第３のゲートライン５ｃに
は青表示用の画素電極４Ｂのみが本来の薄膜トランジス
タ９及び不要な薄膜トランジスタ１０を介して接続され
ている。
けるカラー液晶表示装置の等価回路を示したものであ
る。この液晶表示装置は、デルタ配列であるが、図６に
示す従来の場合と各色表示用の画素電極４Ｒ、４Ｇ、４
Ｂの配列などが異なっている。すなわち、図６に示す従
来の場合には、ゲートライン５が左右方向に直線状に配
置され、ドレインライン２が上下方向に蛇行して配置さ
れている。これに対して、この第２実施形態では、ゲー
トライン５ａ、５ｂ、５ｃが左右方向に蛇行して配置さ
れ、ドレインライン２が上下方向に直線状に配置されて
いる。また、第１のゲートライン５ａには赤表示用の画
素電極４Ｒのみが本来の薄膜トランジスタ９及び不要な
薄膜トランジスタ１０を介して接続されている。第２の
ゲートライン５ｂには緑表示用の画素電極４Ｇのみが本
来の薄膜トランジスタ９及び不要な薄膜トランジスタ１
０を介して接続されている。第３のゲートライン５ｃに
は青表示用の画素電極４Ｂのみが本来の薄膜トランジス
タ９及び不要な薄膜トランジスタ１０を介して接続され
ている。
【００１５】このように、この第２実施形態の液晶表示
装置では、上記第１実施形態における第１の場合と同様
に、各ゲートライン５ａ、５ｂ、５ｃに同一色表示用の
画素電極４Ｒ、４Ｇ、４Ｂのみが本来の薄膜トランジス
タ９及び不要な薄膜トランジスタ１０を介して接続され
ているので、不要な薄膜トランジスタ１０の影響を受け
て非データ書込画素（例えば左側の画素電極４Ｒ）が駆
動しても、この非データ書込画素がその隣のデータ書込
画素（右側の画素電極４Ｒ）と同一の色（赤）を表示す
ることになり、したがって同一の色がやや強調されるだ
けであり、色の再現性がほとんど悪くならないようにす
ることができ、ひいては画質を良くすることができる。
なお、図２を反時計方向に９０°回転させると、各画素
電極４Ｒ、４Ｇ、４Ｂの配置関係は図６に示す従来の場
合と同じとなる。したがって、この第２実施形態におけ
る画素電極の配列を上述したようにデルタ配列というこ
とができる。
装置では、上記第１実施形態における第１の場合と同様
に、各ゲートライン５ａ、５ｂ、５ｃに同一色表示用の
画素電極４Ｒ、４Ｇ、４Ｂのみが本来の薄膜トランジス
タ９及び不要な薄膜トランジスタ１０を介して接続され
ているので、不要な薄膜トランジスタ１０の影響を受け
て非データ書込画素（例えば左側の画素電極４Ｒ）が駆
動しても、この非データ書込画素がその隣のデータ書込
画素（右側の画素電極４Ｒ）と同一の色（赤）を表示す
ることになり、したがって同一の色がやや強調されるだ
けであり、色の再現性がほとんど悪くならないようにす
ることができ、ひいては画質を良くすることができる。
なお、図２を反時計方向に９０°回転させると、各画素
電極４Ｒ、４Ｇ、４Ｂの配置関係は図６に示す従来の場
合と同じとなる。したがって、この第２実施形態におけ
る画素電極の配列を上述したようにデルタ配列というこ
とができる。
【００１６】
【発明の効果】以上説明したように、請求項１記載の発
明によれば、画素電極のサイズを走査ラインに沿う方向
の長さが信号ラインに沿う方向の長さよりも大きくなる
ようにしているので、不要な薄膜トランジスタのチャネ
ル長つまりその一部を構成する半導体薄膜の走査ライン
に沿う方向の長さが長くなり、この長くなる分に応じて
不要な薄膜トランジスタによる影響を少なくすることが
でき、したがって白黒表示、カラー表示のいずれの場合
も、画質を良くすることができる。また、請求項２記載
の発明によれば、一の走査ラインに同一色表示用の画素
電極のみが本来の薄膜トランジスタ及び不要な薄膜トラ
ンジスタを介して接続されることになるので、不要な薄
膜トランジスタの影響を受けて非データ書込画素が駆動
しても、この非データ書込画素がその隣のデータ書込画
素と同一の色を表示することになり、したがって同一の
色がやや強調されるだけであり、色の再現性がほとんど
悪くならないようにすることができ、ひいては画質を良
くすることができる。
明によれば、画素電極のサイズを走査ラインに沿う方向
の長さが信号ラインに沿う方向の長さよりも大きくなる
ようにしているので、不要な薄膜トランジスタのチャネ
ル長つまりその一部を構成する半導体薄膜の走査ライン
に沿う方向の長さが長くなり、この長くなる分に応じて
不要な薄膜トランジスタによる影響を少なくすることが
でき、したがって白黒表示、カラー表示のいずれの場合
も、画質を良くすることができる。また、請求項２記載
の発明によれば、一の走査ラインに同一色表示用の画素
電極のみが本来の薄膜トランジスタ及び不要な薄膜トラ
ンジスタを介して接続されることになるので、不要な薄
膜トランジスタの影響を受けて非データ書込画素が駆動
しても、この非データ書込画素がその隣のデータ書込画
素と同一の色を表示することになり、したがって同一の
色がやや強調されるだけであり、色の再現性がほとんど
悪くならないようにすることができ、ひいては画質を良
くすることができる。
【図１】この発明の第１実施形態における液晶表示装置
の等価回路を示す図。
の等価回路を示す図。
【図２】この発明の第２実施形態における液晶表示装置
の等価回路を示す図。
の等価回路を示す図。
【図３】（Ａ）は従来の液晶表示装置の一部を示す平面
図、（Ｂ）はそのＢ−Ｂ線に沿う断面図。
図、（Ｂ）はそのＢ−Ｂ線に沿う断面図。
【図４】図３に示す液晶表示装置の等価回路を示す図。
【図５】従来のストライプ配列のカラー液晶表示装置の
等価回路を示す図。
等価回路を示す図。
【図６】従来のデルタ配列のカラー液晶表示装置の等価
回路を示す図。
回路を示す図。
２ ドレインライン ４Ｒ、４Ｇ、４Ｂ 画素電極 ５ａ、５ｂ、５ｃ ゲートライン ９ 本来の薄膜トランジスタ １０ 不要な薄膜トランジスタ
Claims (4)
- 【請求項１】 マトリクス状に配列された走査ライン及
び信号ラインにこれらの各交点ごとに配置された多数の
画素電極がそれぞれ薄膜トランジスタを介して接続さ
れ、前記薄膜トランジスタの一部を構成する半導体薄膜
の形状が前記走査ラインの形状と同じである液晶表示装
置において、 前記画素電極のサイズは前記走査ラインに沿う方向の長
さが前記信号ラインに沿う方向の長さよりも大きくなっ
ていることを特徴とする液晶表示装置。 - 【請求項２】 マトリクス状に配列された走査ライン及
び信号ラインにこれらの各交点ごとに配置された多数の
画素電極がそれぞれ薄膜トランジスタを介して接続され
ているとともに、前記多数の画素電極のうち互いに近接
して配置された各色表示用の複数の画素電極によって１
つの画素が構成され、さらに前記薄膜トランジスタの一
部を構成する半導体薄膜の形状が前記走査ラインの形状
と同じである液晶表示装置において、 前記各走査ラインにそれぞれ同一色表示用の前記画素電
極のみが前記薄膜トランジスタを介して接続されている
ことを特徴とする液晶表示装置。 - 【請求項３】 請求項２記載の発明において、前記画素
電極はストライプ状に配列され、かつ該画素電極のサイ
ズは前記走査ラインに沿う方向の長さが前記信号ライン
に沿う方向の長さよりも大きくなっていることを特徴と
する液晶表示装置。 - 【請求項４】 請求項２記載の発明において、前記画素
電極はデルタ状に配列され、かつ前記走査ラインは蛇行
して配置されているとともに前記信号ラインは直線状に
配置されていることを特徴とする液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15474096A JP3738329B2 (ja) | 1996-05-28 | 1996-05-28 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15474096A JP3738329B2 (ja) | 1996-05-28 | 1996-05-28 | 液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09318976A true JPH09318976A (ja) | 1997-12-12 |
| JP3738329B2 JP3738329B2 (ja) | 2006-01-25 |
Family
ID=15590895
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15474096A Expired - Fee Related JP3738329B2 (ja) | 1996-05-28 | 1996-05-28 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3738329B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008093862A1 (en) * | 2007-02-02 | 2008-08-07 | Canon Kabushiki Kaisha | Display apparatus and production method thereof |
| JP4547726B2 (ja) * | 1999-03-16 | 2010-09-22 | ソニー株式会社 | 液晶表示装置およびその駆動方法並びに液晶表示システム |
| US8159117B2 (en) | 2007-02-02 | 2012-04-17 | Canon Kabushiki Kaisha | Display apparatus and production method thereof |
| JP2017201431A (ja) * | 2017-08-07 | 2017-11-09 | Ｔｉａｎｍａ Ｊａｐａｎ株式会社 | 表示装置及び端末装置 |
-
1996
- 1996-05-28 JP JP15474096A patent/JP3738329B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4547726B2 (ja) * | 1999-03-16 | 2010-09-22 | ソニー株式会社 | 液晶表示装置およびその駆動方法並びに液晶表示システム |
| WO2008093862A1 (en) * | 2007-02-02 | 2008-08-07 | Canon Kabushiki Kaisha | Display apparatus and production method thereof |
| US8159117B2 (en) | 2007-02-02 | 2012-04-17 | Canon Kabushiki Kaisha | Display apparatus and production method thereof |
| JP2017201431A (ja) * | 2017-08-07 | 2017-11-09 | Ｔｉａｎｍａ Ｊａｐａｎ株式会社 | 表示装置及び端末装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3738329B2 (ja) | 2006-01-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3036512B2 (ja) | 液晶表示装置 | |
| JP3349935B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| TWI420443B (zh) | 顯示裝置及驅動方法 | |
| US6320221B1 (en) | TFT-LCD having a vertical thin film transistor | |
| US6897930B2 (en) | Display device | |
| US20090103022A1 (en) | Liquid crystal display device | |
| US6064454A (en) | Color filter panel of an LCD device | |
| CN100451782C (zh) | 液晶显示器装置、液晶显示器装置的面板及其制造方法 | |
| JP3507117B2 (ja) | Ｔｆｔ基板及び該基板を有する液晶表示装置 | |
| US8766268B2 (en) | Thin film transistor array panel | |
| US6297520B1 (en) | Active matrix substrate and correcting method of structural defect thereof | |
| JPH09160075A (ja) | 液晶表示素子 | |
| JP3256810B2 (ja) | 液晶表示装置 | |
| KR100925454B1 (ko) | 액정 표시 장치 | |
| US10754213B2 (en) | Thin film transistor substrate | |
| JP3738329B2 (ja) | 液晶表示装置 | |
| US7173681B2 (en) | Two pixel electrodes interposing the signal line extending into without extending beyond the recess on the protection film caused by the contact hole | |
| JPH1078590A (ja) | カラー液晶表示装置および画素配列方法 | |
| US20160216543A1 (en) | Liquid crystal display device | |
| JP2828981B2 (ja) | 液晶ディスプレイパネル | |
| KR20030091333A (ko) | 액정표시패널 및 그 제조 방법 | |
| JP3316335B2 (ja) | 液晶表示装置 | |
| JP3793865B2 (ja) | 液晶表示装置 | |
| KR20050067624A (ko) | 액정표시장치 및 그 제조방법 | |
| JPH07191337A (ja) | 液晶表示装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050401 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050510 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050711 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051004 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051017 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081111 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091111 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101111 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101111 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111111 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111111 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121111 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131111 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |