JPH0993044A - ミキサ回路 - Google Patents
ミキサ回路Info
- Publication number
- JPH0993044A JPH0993044A JP25156595A JP25156595A JPH0993044A JP H0993044 A JPH0993044 A JP H0993044A JP 25156595 A JP25156595 A JP 25156595A JP 25156595 A JP25156595 A JP 25156595A JP H0993044 A JPH0993044 A JP H0993044A
- Authority
- JP
- Japan
- Prior art keywords
- transistors
- commonly connected
- differential circuit
- circuit
- collectors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】入力ダイナミックレンジが大きく、かつ雑音性
能が良いミキサ回路を提供する。 【解決手段】双差動回路を使用したミキサ回路におい
て、入力信号の入力部にバランス形差動回路の代りにト
ランジスタ１〜４から成るアンバランス形差動回路を並
列接続した回路を用いる。
能が良いミキサ回路を提供する。 【解決手段】双差動回路を使用したミキサ回路におい
て、入力信号の入力部にバランス形差動回路の代りにト
ランジスタ１〜４から成るアンバランス形差動回路を並
列接続した回路を用いる。
Description
【０００１】
【発明の属する技術分野】本発明はミキサ回路に関し、
特に通信装置に用いられるミキサ回路に関する。
特に通信装置に用いられるミキサ回路に関する。
【０００２】
【従来の技術】従来のミキサ回路として、図６に示すよ
うなトランジスタ５〜８、および２５，２６から成る双
差動回路で構成されるものがある。この回路において、
入力端子１４または１５に入力された入力信号は、ロー
カル信号入力端子１６，１７に入力されたローカル信号
とミキシングされ、出力信号として出力端子１８に出力
される。このとき入力信号，ローカル信号，出力信号の
周波数をそれぞれｆi ，ｆl ，ｆ0 とすると、ｆ0 ＝｜
ｆi ±ｆl ｜となり周波数変換が行なわれる。
うなトランジスタ５〜８、および２５，２６から成る双
差動回路で構成されるものがある。この回路において、
入力端子１４または１５に入力された入力信号は、ロー
カル信号入力端子１６，１７に入力されたローカル信号
とミキシングされ、出力信号として出力端子１８に出力
される。このとき入力信号，ローカル信号，出力信号の
周波数をそれぞれｆi ，ｆl ，ｆ0 とすると、ｆ0 ＝｜
ｆi ±ｆl ｜となり周波数変換が行なわれる。
【０００３】また、抵抗３０はトランジスタ２５，２６
から構成される入力部の差動回路のダイナミックレンジ
を大きくするために挿入されているが、この抵抗３０の
発生する熱雑音は雑音性能の悪化の原因になっている。
から構成される入力部の差動回路のダイナミックレンジ
を大きくするために挿入されているが、この抵抗３０の
発生する熱雑音は雑音性能の悪化の原因になっている。
【０００４】図７は他の従来例の回路で図６の回路との
相違点は抵抗３０が削除されている点にある。この抵抗
３０の削除によりトランジスタ２５，２６から構成され
る入力部の差動回路のダイナミックレンジは小さくなる
が、抵抗３０が発生する熱雑音が無くなるので雑音性能
は、図６の回路より良くなる。
相違点は抵抗３０が削除されている点にある。この抵抗
３０の削除によりトランジスタ２５，２６から構成され
る入力部の差動回路のダイナミックレンジは小さくなる
が、抵抗３０が発生する熱雑音が無くなるので雑音性能
は、図６の回路より良くなる。
【０００５】図８は他の従来例である図７のトランジス
タ３５，３６から成る入力信号の入力部の差動回路の取
り出した回路図である。図９は図８のＳＰＩＣＥによる
シミュレーションを示す特性図である。図９から分かる
ように第２の従来例のダイナミックレンジはΔＶ＝±２
６ｍＶとなっている。
タ３５，３６から成る入力信号の入力部の差動回路の取
り出した回路図である。図９は図８のＳＰＩＣＥによる
シミュレーションを示す特性図である。図９から分かる
ように第２の従来例のダイナミックレンジはΔＶ＝±２
６ｍＶとなっている。
【０００６】
【発明が解決しようとする課題】これらの従来のミキサ
回路では、入力部の差動回路のダイナミックレンジを大
きくすることと雑音性能を良くすることが両立できない
という問題点があった。すなわち、図６の従来例では入
力部の差動回路のダイナミックレンジは大きいが、抵抗
３０の熱雑音のために雑音性能が悪く、図７の従来例で
は抵抗３０がないので雑音性能は良いが、入力部の差動
回路のダイナミックレンジが小さいという問題点があっ
た。
回路では、入力部の差動回路のダイナミックレンジを大
きくすることと雑音性能を良くすることが両立できない
という問題点があった。すなわち、図６の従来例では入
力部の差動回路のダイナミックレンジは大きいが、抵抗
３０の熱雑音のために雑音性能が悪く、図７の従来例で
は抵抗３０がないので雑音性能は良いが、入力部の差動
回路のダイナミックレンジが小さいという問題点があっ
た。
【０００７】本発明の目的は、これらの問題を解決し、
雑音性能を改善すると共に、入力ダイナミックレンジを
大きくしたミキサ回路を提供することにある。
雑音性能を改善すると共に、入力ダイナミックレンジを
大きくしたミキサ回路を提供することにある。
【０００８】
【課題を解決するための手段】本発明のミキサ回路は、
双差動回路において入力信号の入力部にバランス形差動
回路の代わりにアンバランス形差動回路の並列接続を備
えたものである。
双差動回路において入力信号の入力部にバランス形差動
回路の代わりにアンバランス形差動回路の並列接続を備
えたものである。
【０００９】本発明の構成は、双差動回路を用いたミキ
サ回路において、入力信号が供給される入力部のバラン
ス形差動回路の代りに、エミッタ面積比がｎ：１（ｎは
正数とする）でエミッタが共通接続された第１，第３の
トランジスタからなる第１のアンバランス形差動回路
と、エミッタ面積比が１：ｎでエミッタが共通接続され
た第２，第４のトランジスタからなる第２のアンバラン
ス形差動回路とを備え、前記第１および前記第２の各ト
ランジスタの各ベース，コレクタをそれぞれ共通接続
し、前記第３および前記第４の各トランジスタの各ベー
ス，コレクタをそれぞれ共通接続したことを特徴とす
る。
サ回路において、入力信号が供給される入力部のバラン
ス形差動回路の代りに、エミッタ面積比がｎ：１（ｎは
正数とする）でエミッタが共通接続された第１，第３の
トランジスタからなる第１のアンバランス形差動回路
と、エミッタ面積比が１：ｎでエミッタが共通接続され
た第２，第４のトランジスタからなる第２のアンバラン
ス形差動回路とを備え、前記第１および前記第２の各ト
ランジスタの各ベース，コレクタをそれぞれ共通接続
し、前記第３および前記第４の各トランジスタの各ベー
ス，コレクタをそれぞれ共通接続したことを特徴とす
る。
【００１０】さらに、前記第１および前記第２のトラン
ジスタの共通接続コレクタを共通接続したエミッタに接
続し一対のローカル信号をそれぞれベースに接続した第
５，第６のトランジスタからなる第１のローカル差動回
路と、前記第３および前記第４のトランジスタの共通接
続コレクタを共通接続したエミッタに接続し前記一対の
ローカル信号をそれぞれベースに接続した第７，第８の
トランジスタからなる第２のローカル差動回路とを備
え、前記第５および前記第７の各トランジスタの各コレ
クタを共通接続して一方の電源に接続し、前記第６およ
び前記第８の各トランジスタの各コレクタを共通接続し
て第１の抵抗を介して前記電源に接続したように構成す
ることができる。
ジスタの共通接続コレクタを共通接続したエミッタに接
続し一対のローカル信号をそれぞれベースに接続した第
５，第６のトランジスタからなる第１のローカル差動回
路と、前記第３および前記第４のトランジスタの共通接
続コレクタを共通接続したエミッタに接続し前記一対の
ローカル信号をそれぞれベースに接続した第７，第８の
トランジスタからなる第２のローカル差動回路とを備
え、前記第５および前記第７の各トランジスタの各コレ
クタを共通接続して一方の電源に接続し、前記第６およ
び前記第８の各トランジスタの各コレクタを共通接続し
て第１の抵抗を介して前記電源に接続したように構成す
ることができる。
【００１１】
【発明の実施の形態】次に本発明について図面を参照し
て説明する。図１は本発明の第１の実施の形態を説明す
る回路図である。本実施の形態の従来例と異なる点は、
従来例のトランジスタ２５，２６から成るバランス形差
動回路を、本実施の形態ではトランジスタ１〜４から成
るアンバランス形差動回路の並列接続に置換えた点にあ
る。
て説明する。図１は本発明の第１の実施の形態を説明す
る回路図である。本実施の形態の従来例と異なる点は、
従来例のトランジスタ２５，２６から成るバランス形差
動回路を、本実施の形態ではトランジスタ１〜４から成
るアンバランス形差動回路の並列接続に置換えた点にあ
る。
【００１２】すなわち、エミッタ面積比がｎ：１（ｎは
正数）でエミッタが定電流源１１に共通接続された第
１，第３のトランジスタ１，３からなる第１のアンバラ
ンス形差動回路と、エミッタ面積比が１：ｎでエミッタ
が定電流源１２に共通接続された第２，第４のトランジ
スタ２，４からなる第２のアンバランス形差動回路とを
有し、前記第１および前記第２の各トランジスタ１，２
の各ベース，コレクタをそれぞれ共通接続し、前記第３
および前記第４の各トランジスタ３，４ の各ベース，
コレクタをそれぞれ共通接続し、これらのベースが入力
信号の入力端子１４，１５となり、共通接続したコレク
タが出力端となっている。
正数）でエミッタが定電流源１１に共通接続された第
１，第３のトランジスタ１，３からなる第１のアンバラ
ンス形差動回路と、エミッタ面積比が１：ｎでエミッタ
が定電流源１２に共通接続された第２，第４のトランジ
スタ２，４からなる第２のアンバランス形差動回路とを
有し、前記第１および前記第２の各トランジスタ１，２
の各ベース，コレクタをそれぞれ共通接続し、前記第３
および前記第４の各トランジスタ３，４ の各ベース，
コレクタをそれぞれ共通接続し、これらのベースが入力
信号の入力端子１４，１５となり、共通接続したコレク
タが出力端となっている。
【００１３】また、第１および前記第２のトランジスタ
１，２の共通接続コレクタを共通接続したエミッタに接
続し一対のローカル信号（信号入力端子１６，１７）を
それぞれベースに接続した第５，第６のトランジスタ
５，６からなる第１のローカル差動回路と、前記第３お
よび前記第４のトランジスタの共通接続コレクタを共通
接続したエミッタに接続し前記一対のローカル信号（１
７，１６）をそれぞれベースに接続した第７，第８のト
ランジスタ７，８からなる第２のローカル差動回路とを
備え、前記第５および前記第７の各トランジスタ５，７
の各コレクタを共通接続して電源端子１９に接続し、前
記第６および前記第８の各トランジスタ６，８の各コレ
クタを共通接続して抵抗１０を介して電源端子１９に接
続している。
１，２の共通接続コレクタを共通接続したエミッタに接
続し一対のローカル信号（信号入力端子１６，１７）を
それぞれベースに接続した第５，第６のトランジスタ
５，６からなる第１のローカル差動回路と、前記第３お
よび前記第４のトランジスタの共通接続コレクタを共通
接続したエミッタに接続し前記一対のローカル信号（１
７，１６）をそれぞれベースに接続した第７，第８のト
ランジスタ７，８からなる第２のローカル差動回路とを
備え、前記第５および前記第７の各トランジスタ５，７
の各コレクタを共通接続して電源端子１９に接続し、前
記第６および前記第８の各トランジスタ６，８の各コレ
クタを共通接続して抵抗１０を介して電源端子１９に接
続している。
【００１４】次に、本実施の形態の入力部の動作を、図
２により説明する。まず図２の入力部のダイナミックレ
ンジについて説明する。本実施の形態の入力部は、図２
に示すようにトランジスタ１，２から成るアンバランス
形差動回路と、トランジスタ３，４から成るアンバラン
ス形差動回路とを並列接続しており、これらの回路は相
互にダイナミックレンジを補足し合うことによってトー
タルのダイナミックレンジを大きくしている。
２により説明する。まず図２の入力部のダイナミックレ
ンジについて説明する。本実施の形態の入力部は、図２
に示すようにトランジスタ１，２から成るアンバランス
形差動回路と、トランジスタ３，４から成るアンバラン
ス形差動回路とを並列接続しており、これらの回路は相
互にダイナミックレンジを補足し合うことによってトー
タルのダイナミックレンジを大きくしている。
【００１５】ここで、ｎはトランジスタのエミッタのエ
リアファクタで、ｎ＝６のときの図２の回路のＳＰＩＣ
Ｅによるシミュレーション結果を図３の特性図に示す。
この図から分かるように、ｎ＝６のときのダイナミック
レンジは、ΔＶ＝±７０ｍＶとなる。また、ｎは要求さ
れるダイナミックレンジに応じて変えることができる。
リアファクタで、ｎ＝６のときの図２の回路のＳＰＩＣ
Ｅによるシミュレーション結果を図３の特性図に示す。
この図から分かるように、ｎ＝６のときのダイナミック
レンジは、ΔＶ＝±７０ｍＶとなる。また、ｎは要求さ
れるダイナミックレンジに応じて変えることができる。
【００１６】図４は本発明の第２の実施の形態の回路図
である。第１の実施の形態との相違点は、出力の取出し
方を差動形式にした点で、トランジスタ５，７のコレク
タにも抵抗１０と同じ抵抗２０を設けている。この場合
は、利得を２倍にできるという利点を有する。
である。第１の実施の形態との相違点は、出力の取出し
方を差動形式にした点で、トランジスタ５，７のコレク
タにも抵抗１０と同じ抵抗２０を設けている。この場合
は、利得を２倍にできるという利点を有する。
【００１７】図５は本発明の第３の実施の形態の回路図
である。第１の実施の形態との相違点は、負荷をキャパ
シタ２３，抵抗１０，インダクタ２４から成る並列共振
回路に変えた点である。この回路は、出力信号に対して
帯域制限が行なえるので、雑音やスプリアスを抑圧でき
るという利点を有する。
である。第１の実施の形態との相違点は、負荷をキャパ
シタ２３，抵抗１０，インダクタ２４から成る並列共振
回路に変えた点である。この回路は、出力信号に対して
帯域制限が行なえるので、雑音やスプリアスを抑圧でき
るという利点を有する。
【００１８】
【発明の効果】以上説明したように本発明は、双差動回
路において入力信号の入力部にバランス形差動回路の代
りにアンバランス形差動回路の並列接続としているの
で、雑音性能が良く、かつ入力部の差動回路のダイナミ
ックレンジが大きいという効果を有する。
路において入力信号の入力部にバランス形差動回路の代
りにアンバランス形差動回路の並列接続としているの
で、雑音性能が良く、かつ入力部の差動回路のダイナミ
ックレンジが大きいという効果を有する。
【図１】本発明の第１の実施の形態を示す回路図。
【図２】図１の入力部の説明のための回路図。
【図３】図２の回路のＳＰＩＣＥによるシミュレーショ
ン結果を示す特性図。
ン結果を示す特性図。
【図４】本発明の第２の実施の形態を示す回路図。
【図５】本発明の第３の実施の形態を示す回路図。
【図６】従来例のミキサ回路を示す回路図。
【図７】他の従来例のミキサ回路を示す回路図。
【図８】図６の入力部の説明のための回路図。
【図９】図８の回路のＳＰＩＣＥによるシミュレーショ
ン結果を示す特性図。
ン結果を示す特性図。
１〜９，２１，２５，２６ トランジスタ １０，２０，３０ 抵抗 １１，１２，１３，２７，２９ 定電流源 １４，１５ 入力端子 １６，１７ ローカル入力端子 １８，２２ 出力端子 １９ 電源電圧供給端子 ２３ キャパシタ ２４ インダクタ ２８ 可変電圧源
Claims (4)
- 【請求項１】 双差動回路を用いたミキサ回路におい
て、入力信号が供給される入力部のバランス形差動回路
の代りに、エミッタ面積比がｎ：１（ｎは正数とする）
でエミッタが共通接続された第１，第３のトランジスタ
からなる第１のアンバランス形差動回路と、エミッタ面
積比が１：ｎでエミッタが共通接続された第２，第４の
トランジスタからなる第２のアンバランス形差動回路と
を備え、前記第１および前記第２の各トランジスタの各
ベース，コレクタをそれぞれ共通接続し、前記第３およ
び前記第４の各トランジスタの各ベース，コレクタをそ
れぞれ共通接続したことを特徴とするミキサ回路。 - 【請求項２】 エミッタ面積比がｎ：１（ｎは正数とす
る）でエミッタが共通接続された第１，第３のトランジ
スタからなる第１のアンバランス形差動回路と、エミッ
タ面積比が１：ｎでエミッタが共通接続された第２，第
４のトランジスタからなる第２のアンバランス形差動回
路とを有し、前記第１および前記第２の各トランジスタ
の各ベース，コレクタをそれぞれ共通接続し、前記第３
および前記第４の各トランジスタの各ベース，コレクタ
をそれぞれ共通接続し、前記第１および前記第２のトラ
ンジスタの共通接続コレクタを共通接続したエミッタに
接続し一対のローカル信号をそれぞれベースに接続した
第５，第６のトランジスタからなる第１のローカル差動
回路と、前記第３および前記第４のトランジスタの共通
接続コレクタを共通接続したエミッタに接続し前記一対
のローカル信号をそれぞれベースに接続した第７，第８
のトランジスタからなる第２のローカル差動回路とを備
え、前記第５および前記第７の各トランジスタの各コレ
クタを共通接続して一方の電源に接続し、前記第６およ
び前記第８の各トランジスタの各コレクタを共通接続し
て第１の抵抗を介して前記電源に接続したことを特徴と
するミキサ回路。 - 【請求項３】 第５および第７の各トランジスタの共通
接続したコレクタは第２の抵抗を介して一方の電源に接
続した請求項２記載のミキサ回路。 - 【請求項４】 第１の抵抗は、キャパシタ、インダクタ
と並列接続されて所定周波数の同調回路とした請求項２
記載のミキサ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25156595A JPH0993044A (ja) | 1995-09-28 | 1995-09-28 | ミキサ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25156595A JPH0993044A (ja) | 1995-09-28 | 1995-09-28 | ミキサ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0993044A true JPH0993044A (ja) | 1997-04-04 |
Family
ID=17224714
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25156595A Pending JPH0993044A (ja) | 1995-09-28 | 1995-09-28 | ミキサ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0993044A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003520487A (ja) * | 2000-01-13 | 2003-07-02 | アセロス・コミュニケーションズ・インコーポレーテッド | 多段逓減フィルタリング・アーキテクチャを有するｒｆフロントエンド |
| JP2010538560A (ja) * | 2007-09-03 | 2010-12-09 | トーマズ・テクノロジー・リミテッド | 乗算器、ミキサ、モジュレータ、受信器及び送信器 |
-
1995
- 1995-09-28 JP JP25156595A patent/JPH0993044A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003520487A (ja) * | 2000-01-13 | 2003-07-02 | アセロス・コミュニケーションズ・インコーポレーテッド | 多段逓減フィルタリング・アーキテクチャを有するｒｆフロントエンド |
| JP2010538560A (ja) * | 2007-09-03 | 2010-12-09 | トーマズ・テクノロジー・リミテッド | 乗算器、ミキサ、モジュレータ、受信器及び送信器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6308058B1 (en) | Image reject mixer | |
| US6631257B1 (en) | System and method for a mixer circuit with anti-series transistors | |
| US4461042A (en) | Transistor balanced mixer | |
| JPH0578204B2 (ja) | ||
| JPH0993044A (ja) | ミキサ回路 | |
| US5973539A (en) | Mixer circuit for mixing two signals having mutually different frequencies | |
| GB2321148A (en) | Mixer circuit with improved noise properties | |
| GB2147754A (en) | Frequency multiplying circuit | |
| JP2723534B2 (ja) | 増幅回路 | |
| JPH04208702A (ja) | 周波数変換回路 | |
| EP0859461A1 (en) | Mixer circuit with wide dynamic range | |
| EP0859460B1 (en) | Mixer circuit with wide dynamic range | |
| JPH03230605A (ja) | 差動形発振回路及び周波数変換回路 | |
| JPH11103237A (ja) | ハイインピーダンス回路 | |
| JPH04268810A (ja) | 遅延回路 | |
| JP2856002B2 (ja) | アナログ乗算器回路 | |
| JPH032985Y2 (ja) | ||
| JP2806527B2 (ja) | ダブルバランスミキサー | |
| JP2003283269A (ja) | 差動増幅回路 | |
| SU1084953A2 (ru) | Усилитель мощности | |
| JP2600648B2 (ja) | 差動増幅回路 | |
| JPH02235414A (ja) | ミキサ回路 | |
| JPH0158897B2 (ja) | ||
| JPS62118621A (ja) | 差動増幅回路 | |
| JP2000295043A (ja) | 周波数変換回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19990506 |