JPH0992677A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0992677A JPH0992677A JP7264721A JP26472195A JPH0992677A JP H0992677 A JPH0992677 A JP H0992677A JP 7264721 A JP7264721 A JP 7264721A JP 26472195 A JP26472195 A JP 26472195A JP H0992677 A JPH0992677 A JP H0992677A
- Authority
- JP
- Japan
- Prior art keywords
- opening
- semiconductor chip
- base film
- size
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 小型化することができるようにすることであ
る。 【解決手段】 ほぼ中央部に短冊形状の開口部２３が形
成されたベースフィルム２４の上面には、開口部２３内
に突出された複数のインナーリード２５、２６を含む配
線が形成されている。ベースフィルム２４の下面側には
外形の大きさが開口部２３の大きさよりも大きく形成さ
れた半導体チップ２２が配置され、半導体チップ２２の
上面中央部に設けられた複数のバンプ電極と対応する各
インナーリード２５、２６とが開口部２３を介して接続
されている。このため、半導体チップ２２の外形の大き
さに制約されずに開口部２３の大きさを小さくすること
ができ、その分小型化することができる。
る。 【解決手段】 ほぼ中央部に短冊形状の開口部２３が形
成されたベースフィルム２４の上面には、開口部２３内
に突出された複数のインナーリード２５、２６を含む配
線が形成されている。ベースフィルム２４の下面側には
外形の大きさが開口部２３の大きさよりも大きく形成さ
れた半導体チップ２２が配置され、半導体チップ２２の
上面中央部に設けられた複数のバンプ電極と対応する各
インナーリード２５、２６とが開口部２３を介して接続
されている。このため、半導体チップ２２の外形の大き
さに制約されずに開口部２３の大きさを小さくすること
ができ、その分小型化することができる。
Description
【０００１】
【発明の属する技術分野】この発明は半導体装置に関す
る。
る。
【０００２】
【従来の技術】図６はＴＡＢ（Tape Automated Bondin
g）技術を用いた従来の半導体装置の一例の平面図を示
し、図７はその一部を拡大した平面図を示したものであ
る。この半導体装置では、フィルムキャリア１の下面側
にＬＳＩチップなどからなる半導体チップ２が搭載され
ている。フィルムキャリア１は、ほぼ中央部に方形状の
デバイスホール３が形成されたベースフィルム４の上面
の２方向に、デバイスホール３内に突出された複数のイ
ンナーリード５と外周部に設けられた外部接続用の複数
のアウタリード６とその間に引き回された引き回し線７
とからなる配線が形成された構造となっている。半導体
チップ２の上面中央部の二点鎖線で囲まれた部分は素子
形成領域９となっていて、この素子形成領域９の外周部
にバンプ電極８が設けられている。そして、図８（Ａ）
（図７のＡ−Ａ線に沿う断面図）にも示すように、デバ
イスホール３は半導体チップ２を収容できるように半導
体チップ２の外形の大きさよりも大きく形成されてお
り、半導体チップ２はデバイスホール３の中央部におけ
るベースフィルム４の下面側に配置され、各バンプ電極
８が対応するインナーリード５の下面にはんだ（図示せ
ず）を介して接続されていることにより、半導体チップ
２はフィルムキャリア１の下面側に搭載されている。こ
の場合、図８（Ｂ）（図７のＢ−Ｂ線に沿う断面図）に
示すように、各インナーリード５はリードフォーミング
されていて、インナーリード５が半導体チップ２のエッ
ジ部に接触して、インナーリード５とエッジ部との間や
インナーリード５、６間が短絡したり、半導体チップ２
のエッジ部によって破損しないようになっている。ま
た、フィルムキャリア１と半導体チップ２との間にはデ
バイスホール３の全領域を覆うように熱硬化性樹脂など
からなる封止材１０がポッティング方式により塗布され
ている。
g）技術を用いた従来の半導体装置の一例の平面図を示
し、図７はその一部を拡大した平面図を示したものであ
る。この半導体装置では、フィルムキャリア１の下面側
にＬＳＩチップなどからなる半導体チップ２が搭載され
ている。フィルムキャリア１は、ほぼ中央部に方形状の
デバイスホール３が形成されたベースフィルム４の上面
の２方向に、デバイスホール３内に突出された複数のイ
ンナーリード５と外周部に設けられた外部接続用の複数
のアウタリード６とその間に引き回された引き回し線７
とからなる配線が形成された構造となっている。半導体
チップ２の上面中央部の二点鎖線で囲まれた部分は素子
形成領域９となっていて、この素子形成領域９の外周部
にバンプ電極８が設けられている。そして、図８（Ａ）
（図７のＡ−Ａ線に沿う断面図）にも示すように、デバ
イスホール３は半導体チップ２を収容できるように半導
体チップ２の外形の大きさよりも大きく形成されてお
り、半導体チップ２はデバイスホール３の中央部におけ
るベースフィルム４の下面側に配置され、各バンプ電極
８が対応するインナーリード５の下面にはんだ（図示せ
ず）を介して接続されていることにより、半導体チップ
２はフィルムキャリア１の下面側に搭載されている。こ
の場合、図８（Ｂ）（図７のＢ−Ｂ線に沿う断面図）に
示すように、各インナーリード５はリードフォーミング
されていて、インナーリード５が半導体チップ２のエッ
ジ部に接触して、インナーリード５とエッジ部との間や
インナーリード５、６間が短絡したり、半導体チップ２
のエッジ部によって破損しないようになっている。ま
た、フィルムキャリア１と半導体チップ２との間にはデ
バイスホール３の全領域を覆うように熱硬化性樹脂など
からなる封止材１０がポッティング方式により塗布され
ている。
【０００３】
【発明が解決しようとする課題】しかしながら、従来の
このような半導体装置では、半導体チップ２がデバイス
ホール３の領域に収容されるように、デバイスホール３
の中央部におけるベースフィルム４の下面側に半導体チ
ップ２が配置されるので、デバイスホール３の大きさは
半導体チップ２の外形の大きさよりも大きく形成され、
全体の大きさが半導体チップ２の外形の大きさによって
制約され、小型化することが困難であるという問題があ
った。また、図９はＴＡＢ技術を用いた従来の半導体装
置の他の例の平面図を示したものである。この半導体装
置では、ベースフィルム４のほぼ中央部に正方形状のデ
バイスホール３が形成され、ベースフィルム４の上面の
４方向にインナーリード５、アウタリード６、および引
き回し線７からなる配線が形成され、デバイスホール３
の中央部におけるベースフィルム４の下面側に半導体チ
ップ２が配置され、半導体チップ２の各バンプ電極（図
示せず）が対応する各インナーリード５の下面に接続さ
れている。この場合も、半導体チップ２がデバイスホー
ル３の領域に収容されるように、デバイスホール３の中
央部におけるベースフィルム４の下面側に半導体チップ
２が配置されるので、デバイスホール３の大きさは半導
体チップ２の外形の大きさよりも大きく形成され、全体
の大きさが半導体チップ２の外形の大きさによって制約
され、小型化することが困難であるという問題があっ
た。この発明の課題は、小型化することができるように
することである。
このような半導体装置では、半導体チップ２がデバイス
ホール３の領域に収容されるように、デバイスホール３
の中央部におけるベースフィルム４の下面側に半導体チ
ップ２が配置されるので、デバイスホール３の大きさは
半導体チップ２の外形の大きさよりも大きく形成され、
全体の大きさが半導体チップ２の外形の大きさによって
制約され、小型化することが困難であるという問題があ
った。また、図９はＴＡＢ技術を用いた従来の半導体装
置の他の例の平面図を示したものである。この半導体装
置では、ベースフィルム４のほぼ中央部に正方形状のデ
バイスホール３が形成され、ベースフィルム４の上面の
４方向にインナーリード５、アウタリード６、および引
き回し線７からなる配線が形成され、デバイスホール３
の中央部におけるベースフィルム４の下面側に半導体チ
ップ２が配置され、半導体チップ２の各バンプ電極（図
示せず）が対応する各インナーリード５の下面に接続さ
れている。この場合も、半導体チップ２がデバイスホー
ル３の領域に収容されるように、デバイスホール３の中
央部におけるベースフィルム４の下面側に半導体チップ
２が配置されるので、デバイスホール３の大きさは半導
体チップ２の外形の大きさよりも大きく形成され、全体
の大きさが半導体チップ２の外形の大きさによって制約
され、小型化することが困難であるという問題があっ
た。この発明の課題は、小型化することができるように
することである。
【０００４】
【課題を解決するための手段】この発明は、開口部が形
成されたベースフィルムの一の面に前記開口部内に突出
されたインナーリードを含む配線が形成されてなるフィ
ルムキャリアと、前記ベースフィルムの他の面側に配置
され、前記インナーリードに対応する電極を有するとと
もに幅もしくは長さのうちの少なくとも一方が前記開口
部と対応する部分よりも長い半導体チップとを備え、前
記半導体チップの前記電極と前記インナーリードとが前
記開口部を介して接続されているものである。
成されたベースフィルムの一の面に前記開口部内に突出
されたインナーリードを含む配線が形成されてなるフィ
ルムキャリアと、前記ベースフィルムの他の面側に配置
され、前記インナーリードに対応する電極を有するとと
もに幅もしくは長さのうちの少なくとも一方が前記開口
部と対応する部分よりも長い半導体チップとを備え、前
記半導体チップの前記電極と前記インナーリードとが前
記開口部を介して接続されているものである。
【０００５】この発明によれば、ベースフィルムの開口
部の大きさが半導体チップの外形の大きさよりも小さく
形成され、電極とインナーリードとが開口部を介して接
続されるので、開口部の大きさが半導体チップの外形の
大きさに制約されることがなく、その分フィルムキャリ
アを小型化することができる。この場合、請求項３記載
の発明のように、電極の高さがベースフィルムの厚さと
同じかそれよりも若干大きくなっていれば、リードフォ
ーミングする必要がなく、リードフォーミング時に曲げ
られて、インナーリードにクラックが発生したり、イン
ナーリードが断線したりしないようにすることができ
る。また、請求項４記載の発明のように、半導体チップ
がベースフィルムの他の面側に開口部を閉塞するように
配置されていれば、開口部内に滴下された封止材は開口
部の領域、もしくは半導体チップとベースフィルムとの
間の領域に保持され、これらの領域の外に漏れ出ないよ
うにすることができる。
部の大きさが半導体チップの外形の大きさよりも小さく
形成され、電極とインナーリードとが開口部を介して接
続されるので、開口部の大きさが半導体チップの外形の
大きさに制約されることがなく、その分フィルムキャリ
アを小型化することができる。この場合、請求項３記載
の発明のように、電極の高さがベースフィルムの厚さと
同じかそれよりも若干大きくなっていれば、リードフォ
ーミングする必要がなく、リードフォーミング時に曲げ
られて、インナーリードにクラックが発生したり、イン
ナーリードが断線したりしないようにすることができ
る。また、請求項４記載の発明のように、半導体チップ
がベースフィルムの他の面側に開口部を閉塞するように
配置されていれば、開口部内に滴下された封止材は開口
部の領域、もしくは半導体チップとベースフィルムとの
間の領域に保持され、これらの領域の外に漏れ出ないよ
うにすることができる。
【０００６】
【発明の実施の形態】図１はこの発明の第１実施形態に
おける半導体装置の平面図を示し、図２はその一部を拡
大した平面図を示したものである。この半導体装置で
は、フィルムキャリア２１の下面側にＬＳＩチップなど
からなる半導体チップ２２が搭載されている。フィルム
キャリア２１は、ほぼ中央部に短冊形状の開口部２３が
形成されたベースフィルム２４を備えている。この場
合、開口部２３の大きさは搭載する半導体チップ２２の
外形の大きさよりも小さく形成されている。ベースフィ
ルム２４の上面には、開口部２３の手前側および奥側の
相対向する長辺から開口部２３内にそれぞれ突出された
複数の入力側および出力側のインナーリード２５、２６
と、ベースフィルム２４の手前側および奥側の外周部に
設けられた外部接続用の複数の入力側および出力側のア
ウタリード２７、２８と、各インナーリード２５、２６
とその外側の対応する各アウタリード２７、２８との間
に引き回された複数の引き回し線２９、３０とからなる
配線が形成されている。この場合、各インナーリード２
５、２６は銅などからなり、下面にはんだメッキまたは
錫メッキなどの接合材料（図示せず）が施されている。
半導体チップ２２の上面における手前側および奥側の外
周部の二点鎖線で囲まれた部分はそれぞれ素子形成領域
３１、３２となっている。また、半導体チップ２２の上
面中央部の所定の２箇所、つまり手前側の素子形成領域
３１の奥側および奥側の素子形成領域３２の手前側には
金などからなる複数の入力側および出力側のバンプ形状
の電極（バンプ電極）３３、３４が半導体チップ２２の
長手方向にそれぞれ所定の間隔をおいて設けられてい
る。
おける半導体装置の平面図を示し、図２はその一部を拡
大した平面図を示したものである。この半導体装置で
は、フィルムキャリア２１の下面側にＬＳＩチップなど
からなる半導体チップ２２が搭載されている。フィルム
キャリア２１は、ほぼ中央部に短冊形状の開口部２３が
形成されたベースフィルム２４を備えている。この場
合、開口部２３の大きさは搭載する半導体チップ２２の
外形の大きさよりも小さく形成されている。ベースフィ
ルム２４の上面には、開口部２３の手前側および奥側の
相対向する長辺から開口部２３内にそれぞれ突出された
複数の入力側および出力側のインナーリード２５、２６
と、ベースフィルム２４の手前側および奥側の外周部に
設けられた外部接続用の複数の入力側および出力側のア
ウタリード２７、２８と、各インナーリード２５、２６
とその外側の対応する各アウタリード２７、２８との間
に引き回された複数の引き回し線２９、３０とからなる
配線が形成されている。この場合、各インナーリード２
５、２６は銅などからなり、下面にはんだメッキまたは
錫メッキなどの接合材料（図示せず）が施されている。
半導体チップ２２の上面における手前側および奥側の外
周部の二点鎖線で囲まれた部分はそれぞれ素子形成領域
３１、３２となっている。また、半導体チップ２２の上
面中央部の所定の２箇所、つまり手前側の素子形成領域
３１の奥側および奥側の素子形成領域３２の手前側には
金などからなる複数の入力側および出力側のバンプ形状
の電極（バンプ電極）３３、３４が半導体チップ２２の
長手方向にそれぞれ所定の間隔をおいて設けられてい
る。
【０００７】そして、図３（Ａ）（図２のＡ−Ａ線に沿
う断面図）にも示すように、半導体チップ２２は開口部
２３を閉塞するようにベースフィルム２４の下面側に配
置され、各電極３３、３４が開口部２３内に位置し、そ
のうちの各入力側の電極３３が対応する入力側のインナ
ーリード２５の下面に接合材料を介してそれぞれ接続さ
れ、各出力側の電極３４が対応する出力側のインナーリ
ード２６の下面に接合材料を介してそれぞれ接続されて
いる。開口部２３の全領域における半導体チップ２２の
上面には熱硬化性樹脂などからなる粘度が２５０〜２５
００ｃＰ程度の封止材３５がポッティング方式によって
塗布されている。この場合、半導体チップ２２がベース
フィルム２４の下面側に開口部２３を閉塞するように配
置されているので、開口部２３内に滴下された封止材３
５は開口部２３の領域、もしくは半導体チップ２２とベ
ースフィルム２４との間の領域に保持され、これらの領
域の外には漏れ出ない。したがって、封止材３５の塗布
が容易となり、作業性が向上する。とくに、図３（Ｂ）
（図２のＢ−Ｂ線に沿う断面図）に示すように、封止材
３５は上述のごとくベースフィルム２４の下面と半導体
チップ２２の上面との間に形成された領域に入り込むの
で、ベースフィルム２４と半導体チップ２２との間は封
止材３５によって接着されている。なお、各電極３３、
３４の高さは１０〜３０μｍとなっていて、ベースフィ
ルム２４の厚さは４０〜８０μｍとなっていて、各イン
ナーリード２５、２６は、図３（Ｂ）に示すように、リ
ードフォーミングされている。
う断面図）にも示すように、半導体チップ２２は開口部
２３を閉塞するようにベースフィルム２４の下面側に配
置され、各電極３３、３４が開口部２３内に位置し、そ
のうちの各入力側の電極３３が対応する入力側のインナ
ーリード２５の下面に接合材料を介してそれぞれ接続さ
れ、各出力側の電極３４が対応する出力側のインナーリ
ード２６の下面に接合材料を介してそれぞれ接続されて
いる。開口部２３の全領域における半導体チップ２２の
上面には熱硬化性樹脂などからなる粘度が２５０〜２５
００ｃＰ程度の封止材３５がポッティング方式によって
塗布されている。この場合、半導体チップ２２がベース
フィルム２４の下面側に開口部２３を閉塞するように配
置されているので、開口部２３内に滴下された封止材３
５は開口部２３の領域、もしくは半導体チップ２２とベ
ースフィルム２４との間の領域に保持され、これらの領
域の外には漏れ出ない。したがって、封止材３５の塗布
が容易となり、作業性が向上する。とくに、図３（Ｂ）
（図２のＢ−Ｂ線に沿う断面図）に示すように、封止材
３５は上述のごとくベースフィルム２４の下面と半導体
チップ２２の上面との間に形成された領域に入り込むの
で、ベースフィルム２４と半導体チップ２２との間は封
止材３５によって接着されている。なお、各電極３３、
３４の高さは１０〜３０μｍとなっていて、ベースフィ
ルム２４の厚さは４０〜８０μｍとなっていて、各イン
ナーリード２５、２６は、図３（Ｂ）に示すように、リ
ードフォーミングされている。
【０００８】このように、この半導体装置では、ベース
フィルム２４の開口部２３の大きさが半導体チップ２２
の外形の大きさよりも小さく形成され、電極３３、３４
とインナーリード２５、２６とが開口部２３を介して接
続されるので、図６に示す従来の半導体装置のようにデ
バイスホール（開口部）３の大きさをＬＳＩチップ２の
外形の大きさよりも大きくする必要がなく、開口部２３
の大きさが半導体チップ２２の外形の大きさに制約され
ることがなく、その分フィルムキャリア２１を小型化す
ることができる。また、半導体チップ２２がベースフィ
ルム２４の下面側に配置されているので、ベースフィル
ム２４が半導体チップ２２のエッジ部を各インナーリー
ド２５、２６から保護し、各インナーリード２５、２６
の下面と半導体チップ２２のエッジ部との間で電流リー
ク不良が発生しないようにすることができる。
フィルム２４の開口部２３の大きさが半導体チップ２２
の外形の大きさよりも小さく形成され、電極３３、３４
とインナーリード２５、２６とが開口部２３を介して接
続されるので、図６に示す従来の半導体装置のようにデ
バイスホール（開口部）３の大きさをＬＳＩチップ２の
外形の大きさよりも大きくする必要がなく、開口部２３
の大きさが半導体チップ２２の外形の大きさに制約され
ることがなく、その分フィルムキャリア２１を小型化す
ることができる。また、半導体チップ２２がベースフィ
ルム２４の下面側に配置されているので、ベースフィル
ム２４が半導体チップ２２のエッジ部を各インナーリー
ド２５、２６から保護し、各インナーリード２５、２６
の下面と半導体チップ２２のエッジ部との間で電流リー
ク不良が発生しないようにすることができる。
【０００９】なお、上記第１実施形態では、半導体チッ
プ２２の幅および長さの双方が開口部２３の対応する部
分より長くなっているが、これに限らず、半導体チップ
２２の手前側から奥側に向かう方向の長さのみを開口部
２３の対応する長さよりも長くしてもよい。
プ２２の幅および長さの双方が開口部２３の対応する部
分より長くなっているが、これに限らず、半導体チップ
２２の手前側から奥側に向かう方向の長さのみを開口部
２３の対応する長さよりも長くしてもよい。
【００１０】図４（Ａ）および（Ｂ）はこの発明の第２
実施形態における半導体装置を示したものである。これ
らの図において、図３（Ａ）および（Ｂ）と同一名称部
分には同一の符号を付し、その説明を適宜省略する。こ
の半導体装置では、各電極３３、３４の高さが５０〜１
００μｍとなっていて、ベースフィルム２４の厚さが４
０〜８０μｍとなっている。この場合、各電極３３、３
４の高さがベースフィルム２４の厚さと同じかそれより
も若干大きくなっているので、各インナーリード２５、
２６はリードフォーミングされない状態で電極３３、３
４に接続することができ、リードフォーミングする必要
がなく、リードフォーミング時に曲げられて、インナー
リード２５、２６にクラックが発生したり、インナーリ
ード２５、２６が断線したりしないようにすることがで
きる。
実施形態における半導体装置を示したものである。これ
らの図において、図３（Ａ）および（Ｂ）と同一名称部
分には同一の符号を付し、その説明を適宜省略する。こ
の半導体装置では、各電極３３、３４の高さが５０〜１
００μｍとなっていて、ベースフィルム２４の厚さが４
０〜８０μｍとなっている。この場合、各電極３３、３
４の高さがベースフィルム２４の厚さと同じかそれより
も若干大きくなっているので、各インナーリード２５、
２６はリードフォーミングされない状態で電極３３、３
４に接続することができ、リードフォーミングする必要
がなく、リードフォーミング時に曲げられて、インナー
リード２５、２６にクラックが発生したり、インナーリ
ード２５、２６が断線したりしないようにすることがで
きる。
【００１１】図５はこの発明の第３実施形態における半
導体装置を示したものである。この半導体装置では、ベ
ースフィルム４１のほぼ中央部に正方形状の開口部４２
が形成されている。ベースフィルム４１の上面には、開
口部４２の各辺から開口部４２内にそれぞれ突出された
複数のインナーリード４３〜４６と、ベースフィルム４
１の外周部に設けられた外部接続用の複数のアウタリー
ド４７〜５０と、各インナーリード４３〜４６とその外
側の対応する各アウタリード４７〜５０との間に引き回
された複数の引き回し線５１〜５４とからなる配線が形
成されている。ここで、開口部４２の大きさは半導体チ
ップ５５の外形の大きさよりも小さく形成され、上面中
央部の所定の４箇所に電極（図示せず）が設けられてい
る。そして、半導体チップ５５はベースフィルム４１の
下面側に配置され、各電極と対応する各インナーリード
４３〜４６とが開口部４２を介して接続されている。こ
のように、この半導体装置では、ベースフィルム４１の
開口部４２の大きさが半導体チップ５５の外形の大きさ
よりも小さく形成され、電極とインナーリード４３〜４
６とが開口部４２を介して接続されるので、図９に示す
従来の半導体装置のようにデバイスホール（開口部）３
の大きさをＬＳＩチップ２の外形の大きさよりも大きく
する必要がなく、開口部４２の大きさが半導体チップ５
５の外形の大きさに制約されることがなく、その分フィ
ルムキャリアを小型化することができる。
導体装置を示したものである。この半導体装置では、ベ
ースフィルム４１のほぼ中央部に正方形状の開口部４２
が形成されている。ベースフィルム４１の上面には、開
口部４２の各辺から開口部４２内にそれぞれ突出された
複数のインナーリード４３〜４６と、ベースフィルム４
１の外周部に設けられた外部接続用の複数のアウタリー
ド４７〜５０と、各インナーリード４３〜４６とその外
側の対応する各アウタリード４７〜５０との間に引き回
された複数の引き回し線５１〜５４とからなる配線が形
成されている。ここで、開口部４２の大きさは半導体チ
ップ５５の外形の大きさよりも小さく形成され、上面中
央部の所定の４箇所に電極（図示せず）が設けられてい
る。そして、半導体チップ５５はベースフィルム４１の
下面側に配置され、各電極と対応する各インナーリード
４３〜４６とが開口部４２を介して接続されている。こ
のように、この半導体装置では、ベースフィルム４１の
開口部４２の大きさが半導体チップ５５の外形の大きさ
よりも小さく形成され、電極とインナーリード４３〜４
６とが開口部４２を介して接続されるので、図９に示す
従来の半導体装置のようにデバイスホール（開口部）３
の大きさをＬＳＩチップ２の外形の大きさよりも大きく
する必要がなく、開口部４２の大きさが半導体チップ５
５の外形の大きさに制約されることがなく、その分フィ
ルムキャリアを小型化することができる。
【００１２】
【発明の効果】以上説明したように、この発明によれ
ば、ベースフィルムの開口部の大きさが半導体チップの
外形の大きさよりも小さく形成され、電極とインナーリ
ードとが開口部を介して接続されるので、開口部の大き
さが半導体チップの外形の大きさに制約されることがな
く、その分フィルムキャリアを小型化することができ
る。この場合、請求項３記載の発明のように、電極の高
さがベースフィルムの厚さと同じかそれよりも若干大き
くなっているので、リードフォーミングする必要がな
く、リードフォーミング時に曲げられて、インナーリー
ドにクラックが発生したり、インナーリードが断線した
りしないようにすることができる。また、請求項４記載
の発明のように、半導体チップがベースフィルムの他の
面側に開口部を閉塞するように配置されているので、開
口部内に滴下された封止材は開口部の領域、もしくは半
導体チップとベースフィルムとの間の領域に保持され、
これらの領域の外に漏れ出ないようにすることができ
る。
ば、ベースフィルムの開口部の大きさが半導体チップの
外形の大きさよりも小さく形成され、電極とインナーリ
ードとが開口部を介して接続されるので、開口部の大き
さが半導体チップの外形の大きさに制約されることがな
く、その分フィルムキャリアを小型化することができ
る。この場合、請求項３記載の発明のように、電極の高
さがベースフィルムの厚さと同じかそれよりも若干大き
くなっているので、リードフォーミングする必要がな
く、リードフォーミング時に曲げられて、インナーリー
ドにクラックが発生したり、インナーリードが断線した
りしないようにすることができる。また、請求項４記載
の発明のように、半導体チップがベースフィルムの他の
面側に開口部を閉塞するように配置されているので、開
口部内に滴下された封止材は開口部の領域、もしくは半
導体チップとベースフィルムとの間の領域に保持され、
これらの領域の外に漏れ出ないようにすることができ
る。
【図１】この発明の第１実施形態における半導体装置の
平面図。
平面図。
【図２】同半導体装置の一部を拡大した平面図。
【図３】（Ａ）は図２のＡ−Ａ線に沿う断面図、（Ｂ）
は図２のＢ−Ｂ線に沿う断面図。
は図２のＢ−Ｂ線に沿う断面図。
【図４】（Ａ）はこの発明の第２実施形態における半導
体装置を示す図３（Ａ）と同一部分の断面図、（Ｂ）は
同半導体装置を示す図３（Ｂ）と同一部分の断面図。
体装置を示す図３（Ａ）と同一部分の断面図、（Ｂ）は
同半導体装置を示す図３（Ｂ）と同一部分の断面図。
【図５】この発明の第３実施形態における半導体装置の
平面図。
平面図。
【図６】従来の半導体装置の一例を示す平面図。
【図７】同半導体装置の一部を拡大した平面図。
【図８】（Ａ）は図７のＡ−Ａ線に沿う断面図、（Ｂ）
は図７のＢ−Ｂ線に沿う断面図。
は図７のＢ−Ｂ線に沿う断面図。
【図９】従来の半導体装置の他の例を示す平面図。
２１ フィルムキャリア ２２ 半導体チップ ２３ 開口部 ２４ ベースフィルム ２５、２６ インナーリード ３３、３４ 電極（バンプ電極）
Claims (6)
- 【請求項１】 開口部が形成されたベースフィルムの一
の面に前記開口部内に突出されたインナーリードを含む
配線が形成されてなるフィルムキャリアと、前記ベース
フィルムの他の面側に配置され、前記インナーリードに
対応する電極を有するとともに幅もしくは長さのうちの
少なくとも一方が前記開口部と対応する部分よりも長い
半導体チップとを備え、 前記半導体チップの前記電極と前記インナーリードとが
前記開口部を介して接続されていることを特徴とする半
導体装置。 - 【請求項２】 前記電極は前記半導体チップにおける前
記ベースフィルムの他の面側の面のほぼ中央部に設けら
れていることを特徴とする請求項１記載の半導体装置。 - 【請求項３】 前記電極はバンプ形状とされ、その高さ
は前記ベースフィルムの厚さと同じかそれよりも若干大
きくなっていることを特徴とする請求項１または２記載
の半導体装置。 - 【請求項４】 前記半導体チップは前記ベースフィルム
の他の面側に前記開口部を閉塞するように配置されてい
ることを特徴とする請求項１〜３のいずれかに記載の半
導体装置。 - 【請求項５】 前記開口部は短冊形状であり、前記イン
ナーリードは前記開口部の相対向する２つの長辺からそ
れぞれ突出されていることを特徴とする請求項１〜４の
いずれかに記載の半導体装置。 - 【請求項６】 前記開口部は正方形状であり、前記イン
ナーリードは前記開口部の各辺からそれぞれ突出されて
いることを特徴とする請求項１〜４のいずれかに記載の
半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7264721A JPH0992677A (ja) | 1995-09-20 | 1995-09-20 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7264721A JPH0992677A (ja) | 1995-09-20 | 1995-09-20 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0992677A true JPH0992677A (ja) | 1997-04-04 |
Family
ID=17407266
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7264721A Pending JPH0992677A (ja) | 1995-09-20 | 1995-09-20 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0992677A (ja) |
-
1995
- 1995-09-20 JP JP7264721A patent/JPH0992677A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06151685A (ja) | Ｍｃｐ半導体装置 | |
| JP2568748B2 (ja) | 半導体装置 | |
| US6555923B2 (en) | Semiconductor chip having pads with plural junctions for different assembly methods | |
| KR100253376B1 (ko) | 칩 사이즈 반도체 패키지 및 그의 제조 방법 | |
| JPH0992677A (ja) | 半導体装置 | |
| JPH0677520A (ja) | 光半導体装置 | |
| JP2000188351A (ja) | 半導体装置 | |
| JP2007287809A (ja) | 積層型半導体装置及び積層型半導体装置の製造方法 | |
| KR100360351B1 (ko) | 2중 전계효과 트랜지스터 칩 및 그 실장방법 | |
| JP3172393B2 (ja) | 混成集積回路装置 | |
| JP2002373909A (ja) | 半導体回路装置及びその製造方法 | |
| JPH10303251A (ja) | 半導体装置 | |
| JPH06349890A (ja) | 半導体装置 | |
| JPH0750388A (ja) | 樹脂封止型半導体装置及び製造方法 | |
| JP4229086B2 (ja) | 半導体装置 | |
| JPH06224369A (ja) | 半導体装置 | |
| JPH08250545A (ja) | 半導体装置およびその製造方法 | |
| JPH0888310A (ja) | 樹脂封止半導体装置 | |
| JPS6081852A (ja) | 半導体装置 | |
| KR200165742Y1 (ko) | 반도체 패키지 | |
| JP2000012770A (ja) | 半導体装置およびその製造方法 | |
| JPH05166877A (ja) | 半導体装置 | |
| JPH10135372A (ja) | 半導体装置 | |
| JPH03198356A (ja) | 樹脂封止型半導体装置 | |
| JPH01187959A (ja) | 樹脂封止型半導体装置 |