JPH0969635A

JPH0969635A - 静電容量型加速度センサおよびその製造方法

Info

Publication number: JPH0969635A
Application number: JP7222389A
Authority: JP
Inventors: Akihiro Yano; 阿喜宏矢野
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1995-08-30
Filing date: 1995-08-30
Publication date: 1997-03-11
Anticipated expiration: 2015-08-30
Also published as: JP2773698B2

Abstract

(57)【要約】【課題】陽極酸化法を用いて梁厚の制御を行う静電容量
型加速度センサを実現するにあたり、ｐ／ｎ接合に起因
する寄生抵抗を低減し、感度・温度特性を向上させるこ
とにある。【解決手段】ｎ／ｐ型半導体基板に異方性エッチングを
施してリム部２，薄肉化した梁部７と上部，下部可動電
極１４，１５を備えたおもり部６を形成したセンサ基板
１と、この基板１の上下面に接着固定され、おもり部６
が可動するための空隙１２，１３を形成し、おもり部６
の電極１４，１５に対向する位置に固定電極１０，９を
それぞれ備えた上部，下部ストッパ５，４とを有する。
しかも、おもり部６の電極１４，１５およびテーパー部
１８を互いに接続されたｎ⁺拡散層で形成する。すなわ
ち、梁部７の導電型をｎ／ｐ接合型からｎ型に変えるこ
とにより、パッド１１と上下可動電極１４，１５との間
をｎ型不純物で配線することができ、梁厚や感度を改善
できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は振動や衝撃等を検知
する半導体加速度センサおよびその製造方法に関し、特
にセンサ基板のおもり部に形成する可動電極と上下スト
ッパ基板に形成する固定電極との静電容量を利用した静
電容量型加速度センサおよびその製造方法に関する。

【０００２】

【従来の技術】従来、この種の半導体加速度センサは、
移動体などに固定され、その移動体の加速度量を測定す
るために用いられている。かかる半導体加速度センサ
は、その検出方法により、シリコンのピエゾ抵抗効果を
利用したピエゾ抵抗型のものと、容量変化を利用した静
電容量型のものとがある。

【０００３】図４は従来の一例を示すピエゾ抵抗型加速
度センサの断面図である。図４に示すように、かかるピ
エゾ型のセンサはセンサ基板１と、これを上下から挟む
下部ストッパ４および上部ストッパ５とから構成され、
そのセンサ基板１はリム部２と異方性エッチング加工に
より薄肉化した梁部７およびおもり部６とが形成され
る。また、このセンサ基板１には、おもり部６が可動し
易くなるように、異方性エッチングまたはドライエッチ
ングなどによりセンサ基板１を貫通した溝８が形成さ
れ、さらに上面の回路形成面で且つ梁部７のエッジ部分
に基板領域（リム部など）とは逆の型（例えば、基板が
ｎ型の場合はｐ型）のピエゾ抵抗素子２７が拡散または
イオン注入により形成される。

【０００４】一方、センサ基板１の上下に接着固定され
る上部および下部ストッパ５，４には、おもり部６が可
動できるような空隙１２，１３を与えるとともに、セン
サ基板１に過度の衝撃が加わわった際、おもり部６が上
部および下部ストッパ５，４に触れることにより梁部７
が破壊されるのを防止する機能も兼ね備えている。

【０００５】なお、センサ基板１の回路形成面端部に
は、ピエゾ抵抗素子２７に接続されるパッド１１が形成
される。

【０００６】図５は図４に示すセンサ基板の部分切欠き
斜視図である。図５に示すように、このセンサ基板１に
は、前述したように、回路形成面２８の梁部７のエッジ
にピエゾ抵抗素子２７が設けられ、パッド１１に電気的
に接続される。

【０００７】かかるピエゾ抵抗型加速度センサの動作
は、センサ基板１に衝撃が加わわると、その際の慣性に
より梁部７のエッジが撓み、おもり部６が上下に変位す
る。このとき、梁部７のエッジに設けられたピエゾ抵抗
素子２７は、応力を受けて抵抗値が変化する。この抵抗
値の変化をパッド１１を介して外部に取り出すことによ
り、衝撃の大きさとして検出することができる。

【０００８】しかしながら、ピエゾ抵抗型加速度センサ
の場合、いわゆるピエゾ抵抗効果を利用しているため、
検出感度が低く、低加速度の検出には不向きである。ま
た、ピエゾ抵抗素子自体に温度依存性があるため、感度
の温度依存性が大きいという問題もある。

【０００９】図６は図４に示すセンサの感度・温度特性
図である。図６に示すように、上述したセンサにおいて
は、ピエゾ抵抗素子２７の表面不純物濃度を３×１０¹⁸
〔個／ｃｍ³〕とし、５Ｖ定電圧駆動を行ったときの感
度温度特性を示している。例えば、２５°Ｃのときの感
度を基準としたとき、−４０°Ｃで１３％、８５°Ｃで
−１１％の感度変化が発生している。

【００１０】このようなセンサの感度変化に対する補正
は、外部の周辺回路で行わざるを得ない。

【００１１】従来、かかるピエゾ型センサの問題点を改
善するために、静電容量型加速度センサが提案されてお
り、以下に、この静電容量型加速度センサとその製造方
法を説明する。

【００１２】図７（ａ）〜（ｆ）はそれぞれ従来の静電
容量型加速度センサおよびその製造方法を説明するため
の工程順に示したセンサの断面図である。

【００１３】まず、図７（ａ）に示すように、ｎ型半導
体基板３０に対し、後述するおもり部の上下可動電極お
よび配線として利用するために、両面からリンまたはヒ
素等のｎ型不純物を拡散し、ｎ⁺拡散層３１を形成す
る。ついで、異方性エッチングを行う際のマスク材とな
る保護膜３２を半導体基板３０の両面に被膜する。しか
る後、一般的なフォトリソグラフィ技術を用いてエッチ
ングにより薄膜を形成したい個所の保護膜３２を除去し
て保護膜除去部３３を形成する。ここでの保護膜３２と
しては、シリコン酸化膜やシリコン窒化膜が用いられ
る。

【００１４】次に、図７（ｂ）に示すように、半導体基
板３０を異方性エッチング液に浸してシリコンのエッチ
ングを行い、薄肉化した梁部７と厚肉のおもり部６およ
びリム部２を形成する。この異方性エッチング液として
は、水酸化カリウム水溶液，飽水ヒドラジン，ＥＤＰ液
などが用いられ、エッチングレートを管理して引き上げ
時間を決定することにより、所望の梁厚を得るようにし
ている。

【００１５】次に、図７（ｃ）に示すように、溝部を形
成するために、シリコンエッチングを行った面とは反対
の面より保護膜３２の除去を行い、除去部３４を形成す
る。この場合、一般的なフォトリソグラフィ技術を用い
て梁部７の一部分で溝形成を行う個所の上の保護膜を除
去する。

【００１６】次に、図７（ｄ）に示すように、前述した
異方性エッチングと同様の異方性エッチングまたはドラ
イエッチングにより、保護膜除去部３４からシリコンエ
ッチングを行い、上下面で貫通した溝部８を形成する。

【００１７】さらに、図７（ｅ）に示すように、両面の
保護膜３２を除去した後、スパッタリング技術等により
上面に金属性のパッド１１を被着し、センサ基板１を作
成する。

【００１８】最後に、図７（ｆ）に示すように、上述し
たセンサ基板１に対し、別途作成しておいた下部ストッ
パ４および上部ストッパ５を上下両面から接着固定する
ことにより、静電容量型加速度センサを完成する。この
際、センサ基板１を挟む下部ストッパ４および上部スト
ッパ５は、それぞれスルーホール部１７を介して外部に
接続される下部固定電極９と、スルーホール部１６を介
して外部に接続される固定電極１０とを有し、センサ基
板１のおもり部６が上下に移動することを可能にする空
隙１３，１２が形成される。なお、これらの固定電極
９，１０はおもりのサイズとほぼ同一の大きさとする。
これらに対応し、センサ基板１のおもり部６の上下面に
残るｎ⁺拡散層が上部可動電極１４，下部可動電極１５
となる。

【００１９】図８は図７における容量型センサのセンサ
基板の部分切欠き斜視図である。図８に示すように、セ
ンサ基板１はパッド１１がリム部２上に設けられる。こ
こに示すＡ−Ａ’断面は、図７におけるセンサ基板１の
断面である。

【００２０】図９は図７における静電容量型加速度セン
サの等価回路図である。図９に示すように、かかるセン
サの動作にあたっては、上部固定電極１０がコンデンサ
Ｃ１の端子Ｔ１側（上側）に対応し、上部可動電極１４
がコンデンサＣ１の端子Ｔ３側（下側）に対応すると同
様に、下部可動電極１５がコンデンサＣ２の端子Ｔ３側
（上側）に対応し、下部固定電極９がコンデンサＣ２の
端子Ｔ２側（下側）に対応する。

【００２１】センサ基板１が衝撃を受けると、その慣性
によりピエゾ型センサと同様に、おもり部６が上下に移
動する。このおもり部６が上側に移動した場合、上部固
定電極１０と上部可動電極１４との間の距離が短かくな
るので、コンデンサＣ１の静電容量が上昇する。逆に、
下部固定電極９と下部可動電極１５との間の距離が広が
るので、コンデンサＣ２の静電容量は減少する。これに
より、衝撃の大きさを静電容量の変化に変換して検出す
ることが可能になる。

【００２２】かかる静電容量型加速度センサにおいて
は、前述したピエゾ抵抗型センサと異なり、温度依存性
を有する因子がないので、感度温度特性は改善される。

【００２３】しかしながら、梁部７の形成そのものは、
エッチング時間を制御することにより行っているため、
ウェハロット間で梁厚のばらつきが発生したり、あるい
はエッチング液，濃度によるエッチング槽内ばらつきや
ウェハ厚の面内ばらつきなどによりウェハ面内でも梁厚
にばらつきが発生してしまう。このため、素子間でおも
り部６の変位のし易さに差が生じ、結果的に感度にばら
つきが発生してしまう。

【００２４】また、このような梁厚のばらつきを抑制す
る方法としては、一般的に陽極酸化法によるエッチング
方法が知られている。

【００２５】図１０はかかる従来の陽極酸化法を用いた
エッチング槽の断面図である。図１０に示すように、ｐ
型サブストレートｎエピ層半導体基板（以下、ｎ／ｐ半
導体基板と称す）２０にエッチング液４５に対する保護
膜４１，４３を形成し、ついで一般のフォトリソグラフ
ィ技術を用いてエッチングを行いたい部分の保護膜を除
去する。このｎ／ｐ半導体基板２０を水酸化カリウム水
溶液等の異方性エッチング液４５に浸漬しながらｎエピ
層側に正電位、参照電極４４に負電位を印加する。特
に、ｎエピ層側は、電圧印加部のコンタクト性の向上と
ウェハ面内の電位ばらつきを低減するために、高濃度の
ｎ型拡散を行い、ｎ⁺拡散層３１をコンタクト部および
ウェハの面内全面またはメッシュ状に形成している。

【００２６】このエッチングはｐ型サブストレート側か
らｎエピ層に向って進行するが、最初のうちｎエピ層と
参照電極４４間には逆バイアスが印加されているので、
電流は流れない。しかし、ｐ型サブストレートとｎエピ
層間に逆バイアスが印加されることにより発生している
ｎエピ層とｐ型サブストレート間の空乏層４０の領域ま
でエッチングが進行すると、電流が流れはじめ、その部
分にはシリコン酸化膜４２が形成されてエッチングが停
止する。

【００２７】従って、ウェハ面内でエッチング速度にば
らつきが発生しても、最初にエッチングが終了した部分
のエッチングはこれ以上進行しないので、均一な梁厚を
得ることが可能になる。そして、ウェハ面内全体でエッ
チングが終了すると、再び電流は流れなくなり、エッチ
ング完了となる。

【００２８】要するに、梁の厚さはｎエピ層の厚みと空
乏層４０の広がりによって発生したｐ型サブストレート
側の残厚で決定され、基板面内で均一になっている。

【００２９】図１１（ａ）〜（ｆ）はそれぞれ従来の陽
極酸化法を利用した静電容量型加速度センサの製造方法
を説明するための工程順に示したセンサ断面図である。

【００３０】まず、図１１（ａ）に示すように、ｎ／ｐ
半導体基板２０に対し後述するおもり部の可動電極およ
び配線となるリンまたはヒ素等のｎ型不純物を拡散し、
両面にｎ⁺拡散層３１を形成する。ついで、異方性エッ
チングを行う際のマスク材となる保護膜４９を基板２０
の両面に被膜する。しかる後、一般的なフォトリソグラ
フィ技術を用いて、エッチングで薄膜を形成したい個所
の保護膜４９を除去し、保護膜除去部４６を形成する。
これと同時に、陽極酸化を行う際の電極取り出しのため
に、ｎエピ層上保護膜４９の除去を行い、保護膜除去部
４８を形成する。さらに、基板２０のｐ型サブストレー
トと、このｐ型サブストレート上に形成したｎ⁺拡散層
３１とを後工程で短絡させるために、下部可動電極に対
応する個所の一部に対し、保護膜の除去を行って保護膜
除去部４７を形成する。なお、このときの保護膜には、
前述した例と同様の酸化膜あるいは窒化膜等を用いる。

【００３１】ついで、図１１（ｂ）に示すように、ｎ／
ｐ半導体基板２０を異方性エッチング液に浸し、前述し
た陽極酸化法を用いてシリコンのエッチングを行う。こ
のエッチングが完了すると、厚みが均一な薄肉化した梁
部７と厚肉のおもり部６およびリム部２が形成される。
また、この工程において、おもり部６の下部可動電極に
対応する個所の一部に対して行った保護膜除去（保護膜
除去部４７の形成）に対しては、ｎ⁺拡散層３１からｐ
型サブストレートに入り込む形でＶ字型のエッチングが
進行し、おもり部裏面コンタクト孔５０が形成される。
なお、ｎエピ層側の電極取出し用保護膜除去部４８は、
治具等によりエッチング液に触れるのを防止している。
ここで、梁部７の厚みは、前述した陽極酸化法で説明し
たとおり、ｎエピ層の厚みとｐ型サブストレートに入り
込んだ空乏層の厚みとを合せた量になる。

【００３２】ついで、図１１（ｃ）に示すように、溝部
を形成するために、ｎエピ層上の保護膜に対し、一般的
なフォトリソグラフィ技術を用いて梁部７の一部分に対
応す溝形成領域上の保護膜除去を行い、保護膜除去部５
１を形成する。このとき同時に、ｎエピ層とｐ型サブス
トレートを後工程で短絡させるため、上部可動電極に対
応する個所の一部に対し保護膜除去を行い、保護膜除去
部５２を形成する。

【００３３】ついで、図１１（ｄ）に示すように、前述
と同様の異方性エッチングまたはドライエッチングを用
い、保護膜除去部５１からシリコンエッチングを行い、
上下面で貫通した溝部８を形成する。このとき、保護膜
除去部５２からのエッチングも進行し、ｎエピ層からｐ
型サブストレートにわたるおもり部上面コンタクト孔５
３が形成される。

【００３４】さらに、図１１（ｅ）に示すように、両面
の保護膜４９を除去した後、スパッタリング等により金
属性のパッド１１と、おもり部上面コンタクト電極５４
およびおもり部下面コンタクト電極５５とを形成する。
これにより、センサ基板１が完成する。ここで、おもり
部上面コンタクト電極５４はスパッタ膜がおもり部上面
コンタクト孔５３に入り込み、ｎエピ層とｐ型サブスト
レートを短絡させる機能を有している。同様に、おもり
部下面コンタクト電極５５はスパッタ膜がおもり部下面
コンタクト孔５０に入り込み、ｎ⁺拡散層３１とｐ型サ
ブストレートを短絡させる機能を有している。

【００３５】最後に、図１１（ｆ）に示すように、セン
サ基板１の上下面に別途作成した下部ストッパ４および
上部ストッパ５を接着固定して静電容量型加速度センサ
５６が完成する。これら下部ストッパ４および上部スト
ッパ５の構造に関しては、前述した図７（ｆ）のセンサ
の場合と同一である。

【００３６】かかる静電容量型加速度センサ５６として
は、ｎエピ層とｐ型サブストレートおよびｎ⁺拡散層３
１とを電気的に短絡させ、ｐ／ｎジャンクションによる
空乏層領域が発生しないようにしたことにある。

【００３７】図１２は図１１における静電型センサの等
価回路図である。図１２に示すように、コンデンサＣ
１，Ｃ２の位置関係に関しては、前述した図９のセンサ
におけるコンデンサと同様であるが、かかる静電型セン
サでは、抵抗Ｒ１が付加されている。この抵抗Ｒ１は、
ｐ型サブストレートの基板抵抗、おもり部上面コンタク
ト電極５４とｐ型サブストレートの接触抵抗、およびお
もり部下面コンタクト電極５５とｐ型サブストレートの
接触抵抗とから合成される。このため、コンデンサＣ２
に抵抗Ｒ１が接続されるので、Ｃ２とＲ１間において
は、時定数を持つことになる。

【００３８】ところで、おもり部上面コンタクト孔５３
およびおもり部下面コンタクト孔５０の開口径は、広い
ほど接触抵抗および基板抵抗を低減することが可能とな
るが、その反面電極面積が減少してしまい、静電容量感
度を低下させてしまう。従って、通常開口径を１００μ
ｍ程度に小さくして使用するが、この場合には開口部の
面積が少ない上に、さらにスパッタ膜のコンタクト孔へ
の回り込みの悪さが発生し、接触性が悪くなるととも
に、接触抵抗が増大する。この結果、基板抵抗も大きく
なる。通常、ｐ型サブストレートの基板抵抗を３０〜５
０Ω・ｃｍ、開口径を１００μｍとした場合、常温では
数百ｋΩ〜数十ＭΩの抵抗Ｒ１が発生する。

【００３９】この抵抗Ｒ１は温度依存性を有するため、
Ｒ１とＣ２による時定数も温度依存性を有する。この結
果、センサの感度も温度依存性を有することになり、本
来の静電容量型加速度センサのメリットである感度の温
度依存性がないということが失われてしまう。具体的
に、前述した開口径１００μｍの条件での感度温度変化
率は、図６のピエゾ抵抗型加速度センサの温度特性とほ
ぼ同一になり、結局外部回路による感度の温度補正が必
要となる。

【００４０】

【発明が解決しようとする課題】上述した従来の加速度
センサ及びその製造方法は、梁形成のためのシリコン異
方性エッチングをそのエッチングレートと時間とのコン
トロールのみで行った場合、ウェハ間あるいはウェハ面
内で梁厚のばらつきが発生し、そのために検出感度がば
らつくという欠点がある。

【００４１】また、上述した従来例においては、梁厚の
ばらつきを抑制するために、陽極酸化法によるシリコン
異方性エッチングを行った場合、ｎエピ層とｐ型サブス
トレート間およびｐ型サブストレートとｎ⁺拡散層間を
短絡しなければならない。このとき、短絡させるための
シリコンエッチング開口径が小さいと、接触面積が減少
するので、接触抵抗および基板抵抗が増大し、この抵抗
の温度特性によって感度に温度依存性が発生するという
欠点がある。

【００４２】逆に、かかる基板抵抗を低くするために、
開口径を広げると、電極面積が減少してしまい、所望の
静電容量感度が得られなくなるという欠点がある。

【００４３】本発明の目的は、かかる梁厚のばらつきを
低減し、感度の揃った素子を実現するとともに、余分な
寄生抵抗を低減して良好な感度・温度特性を得られる静
電容量型加速度センサおよびその製造方法を提供するこ
とにある。

【００４４】

【課題を解決するための手段】本発明の静電容量型加速
度センサは、ｎ／ｐ型半導体基板に異方性エッチングを
施してリム部，薄肉化した梁部および上部可動電極，下
部可動電極を備えた厚肉のおもり部を形成したセンサ基
板と、前記センサ基板の上面および下面に接着固定さ
れ、前記おもり部が可動するための空隙を形成するとと
もに、前記おもり部に形成した前記上部可動電極，下部
可動電極に対向する位置に静電容量変化を検出するため
の固定電極をそれぞれ備えた上部ストッパおよび下部ス
トッパとを有し、前記おもり部の前記上部可動電極，下
部可動電極およびテーパー部を互いに接続された導電層
で形成して構成される。

【００４５】また、本発明の静電容量型加速度センサの
製造方法は、ｐ型半導体基板の上面にｎ型のシリコン層
をエピタキシャル成長させたｎ／ｐ型半導体基板の両面
にリンまたはヒ素等を拡散してｎ⁺型拡散層を形成する
工程と、前記ｎ⁺型拡散層を形成した前記ｎ／ｐ型半導
体基板に第１の保護膜を被膜してから陽極酸化法を用い
た異方性エッチングを施してセンサ基板のおもり部，リ
ム部および梁部となる領域を形成する工程と、前記第１
の保護膜を除去した後、前記ｎ／ｐ型半導体基板の両面
からリンまたヒ素等の不純物拡散を行ってｎ⁺型拡散層
を厚く形成する工程と、前記ｎ／ｐ型半導体基板の両面
に第２の保護膜を被膜した後、前記おもり部を可動し易
くするために前記梁部の一部を異方性エッチングまたは
ドライエッチングにより除去し溝部を形成する工程と、
前記第２の保護膜を除去して露出した前記ｎ／ｐ型半導
体基板の前記ｎ⁺型拡散層上にパッドをスパッタリング
等により被着し、前記センサ基板を完成させる工程と、
前記センサ基板の前記おもり部が可動できる空隙を与え
るとともに、前記おもり部の上下面それぞれと対向した
位置に静電容量を検出するための固定電極を形成した下
部ストッパおよび上部ストッパを前記センサ基板の上下
面に接着固定する工程とを含んで構成される。

【００４６】

【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。

【００４７】図１は本発明の静電容量型加速度センサの
一実施の形態を示すセンサの断面図である。図１に示す
ように、本実施の形態におけるセンサは、おもり部６，
リム部２および梁部７を形成したセンサ基板１と、その
上下面に接着固定する下部および上部ストッパ４，５と
で構成され、センサ基板１の断面は、前述した図８の従
来例におけるＡ−Ａ’断面と同様の断面を表わしてい
る。

【００４８】特に、センサ基板１は、上下面をｎ⁺拡散
層３で覆い、おもり部６のテーパー部１８もこの層で覆
って形成される。このため、おもり部６のｎ型エピ層側
の面が上部可動電極１４となり、対向面側が下部可動電
極１５となるが、これらは相互にｎ⁺拡散層３で接続さ
れることになる。すなわち、これら上部可動電極１４，
下部可動電極１５とパッド１１とは、ｎ型の不純物層に
より共通に配線されることになる。要するに、センサ基
板１は、おもり部６およびリム部２の表裏が互いに接続
されたｎ型層で覆われる。

【００４９】また、下部ストッパ４および上部ストッパ
５には、センサ基板１のおもり部６が上下に移動できる
ように、空隙１３，１２が形成されており、しかもそれ
ぞれおもり部６の上下面のサイズと同一で且つそれぞれ
対向した内側の位置に上部固定電極１０および下部固定
電極９が形成される。上部固定電極１０は、上部ストッ
パ５上に設けられたスルーホール部１６を介して上面に
引き出され、外部とのコンタクトをとることが可能にな
っている。同様に、下部固定電極９は、スルーホール部
１７を介して下面に引き出され、外部とのコンタクトを
とることが可能である。これらのストッパは、例えばセ
ラミック基板等に導電性ペースト等を用いて接着固定す
ることにより、実現できる。

【００５０】次に、本実施の形態における静電容量型加
速度センサの動作について説明するに、かかるセンサの
等価回路は、前述した図９の従来のセンサの等価回路と
同等である。但し、パッド１１から上部可動電極１４ま
での配線およびパッド１１から下部可動電極１５までの
配線を行っているｎ型不純物の拡散抵抗は、数百Ω以下
と小さいので、この際は無視している。図９のセンサ同
様、上部固定電極１０がコンデンサＣ１の上側電極に対
応し、上部可動電極１４がコンデンサＣ１の下側電極に
対応する。同様に、下部可動電極１５がコンデンサＣ２
の上側電極に対応し、下部固定電極９がコンデンサＣ２
の下側電極に対応する。

【００５１】ここで、センサ基板１が衝撃を受けると、
その慣性によりおもり部６が上下に移動する。このおも
り部６が上側に移動した場合、上部固定電極１０と上部
可動電極１４との距離が短かくなるので、静電容量が増
大する。逆に、下部固定電極９と下部可動電極１５との
距離は広がるので、静電容量は減少する。同様に、おも
り部６が下側に移動した場合は、電極の広がりが逆の関
係になるので、静電容量も逆の関係になる。これによ
り、衝撃の大きさを静電容量の変化に変換して検出する
ことが可能になる。

【００５２】上述した静電容量型加速度センサにおいて
は、陽極酸化法を用いて梁厚のコントロールを行ってい
るので、ウェハ間あるいはウェハ面内での梁厚のばらつ
きが少なく、おもり部の上下の移動し易さにばらつきが
なくなるので、均一感度の製品を実現できる。その上、
かかるセンサは、温度依存性を有する因子（部材）がな
くなるので、温度による感度の変化率は、非常に小さく
なる。

【００５３】図２は図１におけるセンサの感度・温度特
性図である。図２に示すように、上述した静電容量型加
速度センサを５Ｖの定電圧駆動で２５°Ｃを基準とした
ときの感度の温度変化率を測定すると、±５％以下とな
り、従来の陽極酸化法を用いた静電容量型加速度センサ
の変化率と比較しても大幅に改善されていることが理解
される。

【００５４】図３（ａ）〜（ｄ）はそれぞれ本発明の静
電容量型加速度センサの製造方法の一実施の形態を説明
するための工程順に示したセンサの断面図である。

【００５５】まず、図３（ａ）に示すように、ｐ型サブ
ストレート１９Ａおよびｎ型エピ層１９Ｂからなるｎ／
ｐ半導体基板２０に対し、おもり部の可動電極および配
線を形成するために、リンまたはヒ素等のｎ⁺不純物を
拡散してｎ⁺拡散層２１を両面に形成する。さらに、ｎ
／ｐ半導体基板２０に対し、異方性エッチングを行う際
のマスク材となる保護膜２２を両面に被膜した後、一般
的なフォトリソグラフィ技術を用いてエッチングを施
し、薄膜部を形成する個所の保護膜を除去し、保護膜除
去部２３を形成する。また、この除去部２３の形成と同
時に、陽極酸化を行うための電極取り出し窓を形成する
ために、ｎエピ層１９Ｂ上の一部について保護膜２２を
除去し、保護膜除去部２４を形成する。なお、このとき
の保護膜２２としては、シリコン酸化膜，シリコン窒化
膜等が用いられる。

【００５６】ついで、図３（ｂ）に示すように、おもり
部６および梁部７を形成するために、ｎ／ｐ半導体基板
２０を異方性エッチング液に浸し、エピ層上の保護膜除
去部２３の個所に正電位を、エッチング液内に設けた参
照電極に負電位をそれぞれ印加し、陽極酸化法を用いな
がらシリコンのエッチングを行う。このときの異方性エ
ッチング液には、水酸化カリウム水溶液や飽水ヒドラジ
ン，ＥＤＰ溶液などが用いられる。最初、ｐ型サブスト
レート１９Ａ側からエッチングが開始され、その後ｎエ
ピ層１９Ｂとｐ型サブストレート１９Ａにバイアスが印
加されることにより発生した空乏層領域までエッチング
が進行すると、そこで自動的にエッチングが終了する。
これにより、薄肉化し且つ基板面内で厚みの揃った梁部
７と、厚肉のおもり部６が形成される。

【００５７】この薄肉化した梁部７の厚みは、例えばｐ
型サブストレート１９Ａの基板抵抗を３０〜５０Ω・ｃ
ｍ、ｎエピ層１９Ｂの基板抵抗を３〜５Ω・ｃｍ、厚み
が８μｍの半導体基板に対し、５Ｖのバイアスを印加す
るとともに、陽極酸化法を用いてエッチングを行った場
合、ｐ型サブストレート１９Ａに約４μｍの空乏層が広
がるので、梁部７の厚みは約１２μｍとなる。なお、ｎ
エピ層側の電極取り出し用の保護膜除去部２４は、治具
等によりエッチング液に触れるのを防止されている。

【００５８】ついで、図３（ｃ）に示すように、次工程
でのｎ型不純物拡散を行うために、半導体基板２０上に
残された保護膜２２を除去する。

【００５９】さらに、図３（ｄ）に示すように、ｐ型サ
ブストレート１９Ａの表裏をｎ型層で互いに接続するた
めに、ｎ／ｐ半導体基板２０の両面からリンまたはヒ素
等のｎ型不純物を拡散する。すなわち、最低でも薄肉化
した梁部７においては、前述の空乏層の広がりによって
残されたｐ型層をｎ型層に変える深さまでの拡散が行わ
れる。

【００６０】例えば、リンの不純物濃度１０²⁰個／ｃｍ
³で９５０°Ｃ、６０分の拡散を行った後、１１００°
Ｃで１８０分程度の押込み酸化処理を行った場合、深さ
８μｍ程度の拡散を行うことができ、前述した空乏層の
広がりにより残された厚さ４μｍのｐ型層をｎ型層に変
えることが可能になる。

【００６１】また、異方性エッチングにより形成された
おもり部のテーパー部にもｎ⁺拡散層３が形成されるの
で、ｎエピ層上に形成されたｎ⁺拡散層３から、ｎエピ
層，梁部７，テーパー部１８を介して基板の裏面まで一
連のｎ型不純物層が形成される。しかる後、再び基板の
両面を保護膜２５で被膜する。

【００６２】ついで、図３（ｅ）に示すように、おもり
部６を可動し易くするための溝部を形成するために、一
般的なリソグラフィ技術を用いて、ｎエピ層上の保護膜
２５、特に梁部の一部分に対応する溝形成領域上の保護
膜２５に対する除去を行い、保護膜除去部２６を形成す
る。

【００６３】ついで、図３（ｆ）に示すように、前述し
たのと同様に、かかる基板を異方性エッチング液に浸す
か、またはドライエッチングにより、保護膜除去部２６
からのシリコンエッチングを行い、上下面で貫通した溝
部８を形成する。

【００６４】さらに、図３（ｇ）に示すように、基板両
面の保護膜２５を除去した後、出力信号を外部に取り出
すための金属性のパッド１１をスパッタリング等で形成
し、センサ基板１が完成する。かかるセンサ基板１に対
し、上下から下部および上部ストッパを接着固定すれ
ば、静電容量型加速度センサを構成することができる。
なお、このセンサ基板１の全体構造は、前述した図８の
従来例の外観と同様のものになる。

【００６５】要するに、本実施の形態において、センサ
基板１のおもり部６がｎ型層で覆われることを除いて
は、従来と同様のステップを採用することができる。

【００６６】

【発明の効果】以上説明したように、本発明の静電容量
型加速度センサおよびその製造方法は、ｎ／ｐ型半導体
基板に陽極酸化法を用いた異方性シリコンエッチングを
行っておもり部および薄肉化された梁部を形成してか
ら、ｎ型不純物拡散を行ってｐ型半導体領域の表裏に互
いに接続されたｎ型層を形成することにより、梁厚の均
一な感度の揃った素子を実現することができるという効
果がある。

【００６７】また、本発明によれば、異方性シリコンエ
ッチングにより、梁部およびおもり部，リム部を形成し
てから、基板両面よりｎ型不純物拡散を行って梁部の領
域を全面ｎ型にし、パッドと上下可動電極をｎ型不純物
で配線することにより、余分な寄生抵抗を付加すること
がなくなり、良好な感度温度特性を得られるという効果
がある。

【図面の簡単な説明】

【図１】本発明の静電容量型加速度センサの一実施の形
態を示すセンサの断面図である。

【図２】図１におけるセンサの感度・温度特性図であ
る。

【図３】本発明の静電容量型加速度センサの製造方法の
一実施の形態を説明するための工程順に示したセンサの
断面図である。

【図４】従来の一例を示すピエゾ抵抗型加速度センサの
断面図である。

【図５】図４に示すセンサ基板の部分切欠き斜視図であ
る。

【図６】図４に示すセンサの感度・温度特性図である。

【図７】従来の静電容量型加速度センサおよびその製造
方法を説明するための工程順に示したセンサの断面図で
ある。

【図８】図７における容量型センサのセンサ基板の部分
切欠き斜視図である。

【図９】図７における静電容量型加速度センサの等価回
路図である。

【図１０】従来の陽極酸化法を用いたエッチング槽の断
面図である。

【図１１】従来の陽極酸化法を利用した静電容量型加速
度センサの製造方法を説明するための工程順に示したセ
ンサ断面図である。

【図１２】図１１における静電型センサの等価回路図で
ある。

【符号の説明】

１センサ基板２リム部３，２１ｎ⁺拡散層４下部ストッパ５上部ストッパ６おもり部７梁部８溝部９下部固定電極１０上部固定電極１１パッド１２，１３空隙１４上部可動電極１５下部可動電極１６，１７スルーホール部１８テーパー部１９Ａｐ型半導体基板１９Ｂｎ型エピ層２０ｎ／ｐ型半導体基板２２，２５保護膜２３，２４，２６保護膜除去部

Claims

【特許請求の範囲】

【請求項１】ｎ／ｐ型半導体基板に異方性エッチング
を施してリム部，薄肉化した梁部および上部可動電極，
下部可動電極を備えた厚肉のおもり部を形成したセンサ
基板と、前記センサ基板の上面および下面に接着固定さ
れ、前記おもり部が可動するための空隙を形成するとと
もに、前記おもり部に形成した前記上部可動電極，下部
可動電極に対向する位置に静電容量変化を検出するため
の固定電極をそれぞれ備えた上部ストッパおよび下部ス
トッパとを有し、前記おもり部の前記上部可動電極，下
部可動電極およびテーパー部を互いに接続された導電層
で形成したことを特徴とする静電容量型加速度センサ。
【請求項２】前記おもり部，前記リム部および前記梁
部を備えた前記センサ基板は、上面および下面を互いに
ｎ⁺型半導体層で接続した請求項１記載の静電容量型加
速度センサ。
【請求項３】ｐ型半導体基板の上面にｎ型のシリコン
層をエピタキシャル成長させたｎ／ｐ型半導体基板の両
面にリンまたはヒ素等を拡散してｎ⁺型拡散層を形成す
る工程と、前記ｎ⁺型拡散層を形成した前記ｎ／ｐ型半
導体基板に第１の保護膜を被膜してから陽極酸化法を用
いた異方性エッチングを施してセンサ基板のおもり部，
リム部および梁部となる領域を形成する工程と、前記第
１の保護膜を除去した後、前記ｎ／ｐ型半導体基板の両
面からリンまたヒ素等の不純物拡散を行ってｎ⁺型拡散
層を厚く形成する工程と、前記ｎ／ｐ型半導体基板の両
面に第２の保護膜を被膜した後、前記おもり部を可動し
易くするために前記梁部の一部を異方性エッチングまた
はドライエッチングにより除去し溝部を形成する工程
と、前記第２の保護膜を除去して露出した前記ｎ／ｐ型
半導体基板の前記ｎ⁺型拡散層上にパッドをスパッタリ
ング等により被着し、前記センサ基板を完成させる工程
と、前記センサ基板の前記おもり部が可動できる空隙を
与えるとともに、前記おもり部の上下面それぞれと対向
した位置に静電容量を検出するための固定電極を形成し
た下部ストッパおよび上部ストッパを前記センサ基板の
上下面に接着固定する工程とを含むことを特徴とする静
電容量型加速度センサの製造方法。