JPH0968690A - 平面表示装置の駆動装置 - Google Patents

平面表示装置の駆動装置

Info

Publication number
JPH0968690A
JPH0968690A JP7225563A JP22556395A JPH0968690A JP H0968690 A JPH0968690 A JP H0968690A JP 7225563 A JP7225563 A JP 7225563A JP 22556395 A JP22556395 A JP 22556395A JP H0968690 A JPH0968690 A JP H0968690A
Authority
JP
Japan
Prior art keywords
scanning
line
lines
pulse
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7225563A
Other languages
English (en)
Other versions
JP3350302B2 (ja
Inventor
Itaru Tsuchiya
至 土屋
Kenichi Hanada
健一 花田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Pioneer Video Corp
Pioneer Corp
Original Assignee
Pioneer Video Corp
Pioneer Electronic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pioneer Video Corp, Pioneer Electronic Corp filed Critical Pioneer Video Corp
Priority to JP22556395A priority Critical patent/JP3350302B2/ja
Priority to US08/697,859 priority patent/US5894299A/en
Publication of JPH0968690A publication Critical patent/JPH0968690A/ja
Application granted granted Critical
Publication of JP3350302B2 publication Critical patent/JP3350302B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0414—Vertical resolution change
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G3/2096—Details of the interface to the display terminal specific for a flat panel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)
  • Transforming Electric Information Into Light Information (AREA)

Abstract

(57)【要約】 【課題】線順次走査方式を踏襲したマルチスキャン適応
形の平面表示装置の駆動装置を実現する。 【解決手段】線順次走査でマトリクス方式の平面表示装
置１０を駆動する平面表示装置の駆動装置において、映
像信号Ｃの各走査線に割り当てる平面表示装置１０のラ
イン数を映像信号Ｃの走査線数に応じて切り換える切換
手段５１０と、線順次走査に際して走査パルスの送出が
抑制される第１の期間内に、切換手段５１０による割当
ライン数の分だけ走査を進める走査可変手段５２０＋５
３０と、平面表示装置１０のラインのうち第１の期間内
に走査されたラインを記憶しておく記憶手段４３０と、
走査パルスの送出が許容される第２の期間内に、平面表
示装置１０のラインのうち記憶手段４３０の記憶内容に
対応するラインに走査パルスを送出するパルス送出手段
５５０＋４２とを備えた。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、平面表示装置の
駆動装置に関し、詳しくは、画面当りの走査線数が異な
る映像信号にも対処可能な、いわゆるマルチスキャン対
応の平面表示装置の駆動装置に関する。
【０００２】
【従来の技術】従来、映像表示のためにマトリクス方式
の平面表示装置を駆動する方法として、その映像の映像
信号に基づく線順次走査方式が知られている。図６に、
この方式によって平面表示装置としてのアクティブマト
リクス液晶表示パネル１０を駆動する駆動装置について
そのブロック図を示すが、この駆動装置は、液晶表示パ
ネル１０の線順次走査を行うために列電極駆動回路２０
と制御回路３０と行電極駆動回路４０とを備えたもので
ある。
【０００３】液晶表示パネル１０は、画素がｍ行×ｎ列
のマトリクス状に配設されて、表示画面にｎドットの表
示ライン（ライン）がｍ本含まれている。そして、この
画素配列に対応して、各行の表示ラインごとのｍ本のゲ
ートラインＳ１〜Ｓｍと、各列ごとのｎ本のデータライ
ンＤ１〜Ｄｎとが、設けられたものである。
【０００４】列電極駆動回路２０は、シリアルの表示デ
ータをパラレルに変換して液晶表示パネル１０へ送出す
るために、ｎ段のシフタ等を主体に構成され、映像信号
Ｃをシリアル入力して１走査線分の表示データをパラレ
ル出力可能に保持するホールド回路２１を備えたもので
ある。なお、図示は割愛したが、列電極駆動回路２０
は、一般に、ホールド回路２１の他、これと交互に又は
順次にシリアル入力およびパラレル出力を行うもう１つ
以上のホールド回路や、このホールド回路２１等の保持
データを電力増幅等してｎ本の各データラインにパラレ
ル出力するデータドライバなども備えたものとなってい
る。
【０００５】制御回路３０は、線順次走査に際して列電
極駆動回路２０や行電極駆動回路４０に供給すべき同期
信号やタイミング信号などを発生して各回路の制御を担
うものである。そのために、制御回路３０は、映像信号
Ｃから水平同期信号Ｈや垂直同期信号Ｖを分離生成する
同期分離回路と、垂直同期信号Ｖで初期化され水平同期
信号Ｈを計数することで垂直アドレスＡを発生する垂直
アドレス発生回路と、水平同期信号Ｈに位相同期したド
ットクロックＤＣＬＫを発生するドットクロック発生回
路と、水平同期信号Ｈで初期化されドットクロックＤＣ
ＬＫを計数することで水平アドレスを発生する水平アド
レス発生回路と、水平アドレスの値が所定の範囲内に収
まっている期間のパルス幅を持ったゲートパルスＧを発
生するゲートパルス発生回路とを備えたものとなってい
る。
【０００６】ここで、水平アドレスに基づいてゲートパ
ルスＧを発生のための所定の範囲は、ホールド回路２１
等の保持データが安定している期間内であって、走査パ
ルスの送出準備が整った後の期間に対応して定められ
る。これにより、ゲートパルスＧは、線順次走査に際し
て走査パルスの送出が許容される第２の期間をパルスで
明示する一方、線順次走査に際して走査パルスの送出が
抑制される第１の期間をもパルスとパルスとの合間で示
すものとなる。第１の期間を帰線期間に一致させ第２の
期間を掃引期間に一致させるのが一般的である。このゲ
ートパルスＧは垂直アドレスＡ等と共に行電極駆動回路
４０での走査パルス生成に供される。なお、ドットクロ
ックＤＣＬＫは、ホールド回路２１等におけるシフトタ
イミング等の基準のために列電極駆動回路２０に供され
るものとなっている。
【０００７】行電極駆動回路４０は、ゲートラインＳ１
〜Ｓｍに走査パルスを送出するものであるが、この送出
を映像信号に基づく線順次走査によって行うために、垂
直アドレスＡを入力しこれの値に対応してデコードライ
ンＢ１〜Ｂｍの何れか１つをアクティブにするデコーダ
４１と、デコードラインＢ１〜Ｂｍのそれぞれに対応し
て設けられ該当デコードラインの信号とゲートパルスＧ
との論理積をとってゲートラインＳ１〜Ｓｍのうちの該
当ゲートラインに向けて出力するゲート回路４２とを備
えたものとなっている。なお、図示は割愛したが、この
ゲート回路４２とゲートラインＳ１〜Ｓｍとの間には、
レベルシフタや電力増幅用のゲートドライバなども備え
られている。これにより、ゲート回路４２から出力され
たパルスは走査パルスとして液晶表示パネル１０に送出
されるものとなっている。
【０００８】かかる構成の駆動装置は、以下のようにし
て線順次走査による平面表示装置の駆動を行う。なお、
図７は各信号の波形例を示すが、デジタル信号は総て正
論理で統一して示されている。
【０００９】線順次走査の駆動を行うために、映像信号
Ｃを受けると（図７（ａ）参照）、先ず、制御回路３０
によって、垂直同期信号Ｖおよび水平同期信号Ｈが分離
され（図７（ｂ）参照）、これに基づいて垂直アドレス
ＡとゲートパルスＧとドットクロックＤＣＬＫが生成さ
れる。そして、この垂直アドレスＡは、値が垂直同期信
号Ｖで“０”に初期化され、その後は水平同期信号Ｈに
同期して“１”，“２”，“３”，…，“ｍ”と“１”
ずつ増加するように更新される（図７（ｃ）参照）。ま
た、ゲートパルスＧは、映像信号Ｃの各走査線ごとにそ
の掃引期間に相当するパルスが存在するように生成され
る（図７（ｄ）参照）。
【００１０】そして、列電極駆動回路２０では、ドット
クロックＤＣＬＫに同期して映像信号Ｃがホールド回路
２１にシリアル入力され、映像信号Ｃの１走査線分の表
示データがホールド回路２１に保持される。この表示デ
ータは、次の１走査線分の期間、データラインＤ１〜Ｄ
ｎにパラレル出力される。なお、このときもう１つのホ
ールド回路には映像信号Ｃの次の１走査線分の表示デー
タがシリアル入力されて保持される。そして、さらにそ
の次の１走査線分の期間に、もう１つのホールド回路に
保持された表示データがデータラインＤ１〜Ｄｎにパラ
レル出力される。これが各走査線ごとに繰り返されて、
映像信号Ｃの表示データが１水平走査の期間遅れでデー
タラインＤ１〜Ｄｎに送出される。
【００１１】また、行電極駆動回路４０では、垂直アド
レスＡがデコーダ４１によってデコードされて、水平同
期信号Ｈに同期してデコードラインＢ１，デコードライ
ンＢ２，デコードラインＢ３，…，デコードラインＢｍ
の順にアクティブになる（図７（ｅ），（ｆ），（ｇ）
参照）。そして、各デコードラインの信号値とゲートパ
ルスＧとがゲート回路４２で論理積をとられて、ゲート
パルスＧのパルス幅すなわち掃引期間のパルス幅の走査
パルスが、映像信号Ｃの走査線ごとに、ゲートラインＳ
１，ゲートラインＳ２，ゲートラインＳ３，…，ゲート
ラインＳｍに対して順次送出される（図７（ｈ），
（ｉ），（ｊ）参照）。
【００１２】こうして順次送出される走査パルスを受け
て、マトリクス方式の液晶表示パネル１０では、走査パ
ルスを受けたゲートラインにゲートの接続されたスイッ
チング用ＭＯＳトランジスタがオンし、該当するｎ個の
画素電極のそれぞれにデータラインＤ１〜Ｄｎの信号電
圧が印加される。これにより、このゲートラインに該当
する１ライン分の画面表示内容が更新される。そして、
走査パルスの送出されるゲートラインが順次移行するに
連れて、画面表示内容はライン単位で順次更新される。
【００１３】
【発明が解決しようとする課題】ところで、近年ディス
プレイの高精細化が進んだが、その一方では従前からの
標準的な精細度のディスプレイも継続して使用されてい
る。そして、高精細ディスプレイ対応のソフトウェアと
標準的ディスプレイ対応のソフトウェアを１台のハード
ウェアで動作させたいというニーズに応えて、コンピュ
ータ本体側でアプリケーションソフトウェアに応じて映
像信号の垂直周波数等を選択切換できる装置が開発され
た。この装置では、映像信号に含まれるフレーム内の走
査線数が、随時変更可能なのである。
【００１４】しかしながら、このような映像信号をその
まま上述した従来の駆動装置で受けてそのベーシックな
線順次走査によって平面表示装置を駆動すると、平面表
示装置の全ライン数にフレーム内走査線数の一致する高
精細モードであれば正常に表示がなされるが、平面表示
装置の全ライン数にフレーム内走査線数の足りない標準
モード等では縦方向に縮んで表示画面の一部にしか表示
が行われない。例えば、ライン数１０００本の高精細表
示対応の平面表示装置に対し、従来の駆動装置を介して
フレーム内走査線数４８０本の映像信号の表示を行う
と、映像が潰れて画面の上半分にしか表示されないこと
となってしまう。
【００１５】このため、平面表示装置の駆動装置を改良
して、画面当りの走査線数が異なる映像信号にも対処可
能なマルチスキャン適応形のものを実現することが課題
となるが、回路部品の共通化や回路規模増大の抑制を図
る等の観点から、従来の回路構成を大幅に変更しないで
も済むように、駆動方式については従来のベーシックな
線順次走査の部分的な修正に留めておくことも必要であ
る。
【００１６】この発明は、このような課題を解決するた
めになされたものであり、線順次走査方式を踏襲したマ
ルチスキャン適応形の平面表示装置の駆動装置を実現す
ることを目的とする。
【００１７】
【課題を解決するための手段】このような課題を解決す
るために発明された解決手段について、その構成および
作用効果を以下に説明する。
【００１８】この発明の平面表示装置の駆動装置は（、
出願当初の請求項１に記載の如く）、受けた映像信号に
基づく線順次走査によってマトリクス方式の平面表示装
置を駆動する平面表示装置の駆動装置において、前記映
像信号の各走査線に割り当てる前記平面表示装置のライ
ン数を前記映像信号に含まれた走査線数に応じて切り換
える切換手段と、前記線順次走査に際して走査パルスの
送出が抑制される第１の期間内に、前記切換手段による
割当ライン数の分だけ前記線順次走査による走査を進め
る走査可変手段と、前記平面表示装置のラインのうち前
記第１の期間内に走査されたラインを記憶しておく記憶
手段と、前記線順次走査に際して走査パルスの送出が許
容される第２の期間内に、前記平面表示装置のラインの
うち前記記憶手段の記憶内容に対応するラインに走査パ
ルスを送出するパルス送出手段とを備えたことを特徴と
するものである。
【００１９】ここで、上記の「線順次走査」は、従来例
において説明した方式が基本であるが、これを踏襲しつ
つも一部修正した線順次走査をも意味する。また、「第
１，第２の期間」は、従来例において説明したようにそ
れぞれ帰線期間および掃引期間と一致させるのが一般的
であるが、これに限定されるものではない。
【００２０】このような構成の平面表示装置の駆動装置
にあっては、映像信号を受けると、切換手段によって、
この映像信号の各走査線に対する平面表示装置の割当ラ
イン数がその映像信号の走査線数に応じて切り換えられ
る。そして、走査パルスの送出が抑制される第１の期間
内に、走査可変手段によって、切換手段による割当ライ
ン数の分だけ線順次走査による走査が進められる。これ
により、映像信号の走査線数に応じて第１の期間内にお
ける線順次走査のライン数が可変されることとなる。
【００２１】さらに、このときに走査されたラインが記
憶手段に記憶されて、次の走査パルスの送出が許容され
る第２の期間には、平面表示装置のラインのうち記憶手
段の記憶内容に対応するラインに走査パルスがパルス送
出手段によって送出される。これにより、第１の期間で
走査対象となった表示ラインには第２の期間内において
同時に走査パルスが送出されることとなる。
【００２２】そこで、映像信号の走査線数に応じて可変
された表示ライン数ごとに同一の表示データが表示され
るとともに、このライン数ごとに順次走査が進められる
ことになる。これにより、線順次走査方式でありながら
も、平面表示装置に表示される映像は、映像信号の走査
線数に応じて、縦方向等の線順次走査方向に引き延ばさ
れる。その結果、映像信号の走査線数が異なる場合でも
概ね平面表示装置の画面いっぱいに映像を表示すること
ができるので、画面当りの走査線数が異なる映像信号に
も自動的に対処して常時正常な表示状態を保つことがで
きる。
【００２３】したがって、この発明によれば、線順次走
査方式を踏襲したマルチスキャン適応形の平面表示装置
の駆動装置を実現することができる。
【００２４】
【発明の実施の形態】このような本発明の平面表示装置
の駆動装置を実施するための形態を、第１〜第３の実施
例で説明する。
【００２５】先ず、第１実施例について、図１のブロッ
ク図を引用して、その具体的な構成を説明する。この駆
動装置は、線順次走査方式を踏襲したものであり、従来
の回路構成の変更が出来るだけ少なくて済むように、回
路の共通化等の配慮がなされている。そこで、従来例の
項で説明したものと同一の構成要素には同一の符合を付
して示して、その再度の説明は割愛し、以下、従来例と
の相違点を説明する。
【００２６】相違点は、制御回路３０と行電極駆動回路
４０との間に走査切換回路５００が介挿されたことと、
電極駆動回路４００ではデコーダ４１とゲート回路４２
との間に記憶手段としての記憶回路４３０が介挿されて
いることとの２点である。
【００２７】走査切換回路５００は、水平・垂直同期信
号Ｈ，Ｖや垂直アドレスＡ等のベーシックな線順次走査
のための信号から、スキャンアドレスＡＡやラッチタイ
ミング信号Ｌ，リセット信号Ｒ等の言わば修正線順次走
査のための信号を生成して、行電極駆動回路４００に送
出するものである。そのために、走査切換回路５００
は、切換手段としての判定回路５１０と、走査可変手段
としてのパルス発生回路５２０及びカウンタ回路５３０
と、記憶回路４３０の動作タイミングを制御するための
遅延回路５４０及びワンショット回路５５０とを備えた
ものとなっている。
【００２８】判定回路５１０は、垂直同期信号Ｖに同期
する等によって垂直アドレスＡの最大値をラッチして保
持するラッチ回路と、この垂直アドレスＡの最大値と所
定の閾値とを比較して比較結果を判定値として出力する
比較回路などからなるものである。垂直アドレスＡの最
大値は映像信号Ｃに含まれた走査線数に略一致するか
ら、例えば、フレーム内走査線数４８０と同１０００と
の切換機能を持ったコンピュータシステムを前提にする
と、閾値が７４０＝（４８０＋１０００）／２の場合、
垂直アドレスＡの最大値が７４０以上であれば走査線数
１０００との判定が出され、垂直アドレスＡの最大値が
７４０未満であれば走査線数４８０との判定が出され
る。そして、詳細は後述するがこの判定に応じて、映像
信号Ｃの各走査線に割り当てられる液晶表示パネル１０
のライン数が、走査線数１０００のときは各１本とさ
れ、走査線数４８０のときは各２本とされる。これによ
り、判定回路５１０は、映像信号Ｃの各走査線に割り当
てる液晶表示パネル１０のライン数を映像信号Ｃに含ま
れた走査線数に応じて切り換えるものとなっている。
【００２９】パルス発生回路５２０は、水平同期信号Ｈ
を受けこれに応じたパルス信号Ｐを発生させこれをカウ
ンタ回路５３０に送出する回路であるが、このパルス発
生に際して、判定回路５１０の判定結果に応じて発生パ
ルス数が変わるものである。すなわち、判定回路５１０
の判定結果が走査線数１０００のときはパルスが１つだ
け発生し、判定回路５１０の判定結果が走査線数４８０
のときはパルスが２つ発生するものである。なお、この
パルス信号Ｐは、パルス発生時期が第１の期間としての
帰線期間内に限られたものである。
【００３０】カウンタ回路５３０は、垂直同期信号Ｖで
初期化されパルス信号Ｐのパルスを計数することでスキ
ャンアドレスＡＡを発生するカウンタを主体に構成され
た回路である。このようなカウンタの値はパルス信号Ｐ
のパルスを受ける度に増加するので、スキャンアドレス
ＡＡは、１回の水平走査に対して、判定回路５１０の判
定結果が走査線数１０００のときは１つだけ進む一方、
判定回路５１０の判定結果が走査線数４８０のときは２
つ進む。そして、スキャンアドレスＡＡは線順次走査修
正のために垂直アドレスＡに代わってデコーダ４１に入
力され、液晶表示パネル１０の表示対象の該当ラインを
指す。これにより、走査切換回路５００及び行電極駆動
回路４００は、第１の期間内に割当ライン数の分だけ線
順次走査の走査を進めるものとなっている。
【００３１】遅延回路５４０は、水平同期信号Ｈを受け
これを所定期間遅延させてラッチタイミング信号Ｌを出
力する遅延回路である。この遅延期間は、ラッチタイミ
ング信号Ｌのパルスがパルス信号Ｐのパルス後縁よりも
後でゲートパルスＧのパルス前縁よりも前のタイミング
になるように設定される。ワンショット回路５５０は、
ゲートパルスＧを受けこれの後縁でリセット信号Ｒのパ
ルスを発生させるワンショットを主体に構成された回路
である。この回路は、リセット信号Ｒのパルス後縁がパ
ルス信号Ｐのパルス前縁よりも前のタイミングになるよ
うに調整される。これらのリセット信号Ｒ及びラッチタ
イミング信号Ｌは、記憶回路４３０に送出されて、記憶
内容のクリアと記憶動作の完了とを第１の期間内に行わ
せるものとなっている。
【００３２】記憶回路４３０は、デコードラインＢ１〜
Ｂｍのそれぞれに設けられたライン走査記憶回路４３
１，４３２，…，４３３の集合体である。ライン走査記
憶回路４３１は、データ入力端子（Ｄ）に値“１”を受
けクロック入力端子がデコードラインＢ１を接続されリ
セット入力端子（Ｒ）がリセット信号Ｒを受ける前段の
Ｄフリップ・フロップと、データ入力端子（Ｄ）に前段
のＤフリップ・フロップの正転出力（Ｑ）を受けクロッ
ク入力端子がラッチタイミング信号Ｌを受ける後段のＤ
フリップ・フロップとからなる。他のライン走査記憶回
路４３２，４３３等も同様のものである。
【００３３】この記憶回路４３０では、リセット信号Ｒ
のパルスを受けると、前段のＤフリップ・フロップが総
てクリアされる。そして、スキャンアドレスＡＡが変化
してデコードラインＢ１〜Ｂｍの何れかのデコード信号
が立ち上がると、この立ち上がりのエッジで該当する走
査記憶回路４３１の前段のＤフリップ・フロップが値
“１”をラッチする。スキャンアドレスＡＡが判定回路
５１０の判定に応じて走査線数１０００のとき１つ進ん
で走査線数４８０のとき２つ進むことから、記憶回路４
３０でも、判定回路５１０の判定に応じて、１つ又は２
つの該当ラインのフリップ・フロップが値“１”をラッ
チする。これにより、記憶回路４３０は、第１の期間内
に走査されたラインを記憶しておくものとなっている。
【００３４】また、記憶回路４３０では、ラッチタイミ
ング信号Ｌを受けると、前段のＤフリップ・フロップに
記憶されていた走査対象ラインの情報が後段のＤフリッ
プ・フロップにラッチされ、この情報を担った後段のＤ
フリップ・フロップの正転出力（Ｑ）が、デコードライ
ンＢ１の代わりにゲート回路４２の入力に接続されたス
キャンラインＢＢ１を介して、ゲート回路４２に送出さ
れる。そして、ゲート回路４２からは、ゲートパルスＧ
の示す第２の期間内に、液晶表示パネル１０のゲートラ
インＳ１〜Ｓｍのうち記憶回路４３０の記憶内容に対応
するゲートラインに走査パルスが送出される。
【００３５】この第１実施例の平面表示装置の駆動装置
について、その具体的な動作を説明する。
【００３６】図２は、映像信号Ｃのフレーム内走査線数
が１０００となる高精細モード時の信号波形の例であ
り、図３は、映像信号Ｃのフレーム内走査線数が４８０
となる標準モード時の信号波形の例である。なお、図
２，３においてデジタル信号は総て正論理で統一して表
されている。
【００３７】図２を参照しながら先に高精細モード時の
動作を説明するが、外部から受けた映像信号Ｃに対して
（図２（ａ）参照）、制御回路３０によって従来と同様
に水平同期信号Ｈや垂直アドレスＡ，ゲートパルスＧが
生成される（図２（ｂ），（ｃ），（ｄ）参照）。な
お、列電極駆動回路２０でも、従来同様に、映像信号Ｃ
の１走査線分の表示データがホールド回路２１等に保持
されてデータラインＤ１〜Ｄｎにパラレル出力される。
【００３８】一方、走査切換回路５００では、判定回路
５１０によって高精細モードであることの判定がなされ
る。そこで、水平同期信号Ｈの各パルスごとに、リセッ
ト信号Ｒとパルス信号Ｐとラッチタイミング信号Ｌに
は、この順にそれぞれ１パルスが含まれる（図２
（ｅ），（ｆ），（ｇ）参照）。また、スキャンアドレ
スＡＡは、パルス信号Ｐの各パルスごとに、“１”，
“２”，“３”，…，“ｍ”と“１”ずつ進むこととな
る（図２（ｈ）参照）。
【００３９】そして、このスキャンアドレスＡＡを受け
て、行電極駆動回路４００では、スキャンアドレスＡＡ
がデコーダ４１によってデコードされて、パルス信号Ｐ
に同期してデコードラインＢ１，デコードラインＢ２，
デコードラインＢ３，…，デコードラインＢｍの順にア
クティブになる（図２（ｉ）〜（ｍ）参照）。また、こ
れがライン走査記憶回路４３１等によってラッチされた
データのスキャンラインも、水平走査ごとに、スキャン
ラインＢＢ１，スキャンラインＢＢ２，スキャンライン
ＢＢ３，スキャンラインＢＢ４，スキャンラインＢＢ
５，…，スキャンラインＢＢｍの順にアクティブにな
る。
【００４０】最後に、各スキャンラインの信号値とゲー
トパルスＧとがゲート回路４２で論理積をとられて、ゲ
ートパルスＧのパルス幅すなわち掃引期間のパルス幅の
走査パルスが、映像信号Ｃの走査線ごとに、ゲートライ
ンＳ１，ゲートラインＳ２，ゲートラインＳ３，ゲート
ラインＳ４，ゲートラインＳ５，…，ゲートラインＳｍ
に対して順次送出される（図２（ｎ）〜（ｒ）参照）。
【００４１】こうして順次送出される走査パルスを受け
て、マトリクス方式の液晶表示パネル１０では、走査パ
ルスを受けたゲートラインにゲートの接続されたスイッ
チング用ＭＯＳトランジスタがオンし、該当するｎ個の
画素電極のそれぞれにデータラインＤ１〜Ｄｎの信号電
圧が印加される。これにより、このゲートラインに該当
する１ライン分の画面表示内容が更新される。そして、
走査パルスの送出されるゲートラインが順次移行するに
連れて、画面表示内容はライン単位で順次更新される。
その結果、高精細モードでは、従来のベーシックな方式
と同様の線順次走査が行われる。
【００４２】図３を参照しながら標準モード時の動作を
説明する。この場合、映像信号Ｃはフレーム内走査線数
が高精細モード時の略半分しかないので（図３（ａ）参
照）、同一走査線の映像を液晶表示パネル１０の２ライ
ンに表示させることで、映像がほぼ画面全体に表示され
る。以下、その詳細を説明する。
【００４３】この映像信号Ｃに対しても、上述したのと
同様の水平同期信号Ｈや垂直アドレスＡ，ゲートパルス
Ｇが生成される（図３（ｂ），（ｃ），（ｄ）参照）。
また、、映像信号Ｃの１走査線分の表示データがホール
ド回路２１等に保持されてデータラインＤ１〜Ｄｎにパ
ラレル出力されるのも同様である。
【００４４】これに対し、走査切換回路５００では、判
定回路５１０によって標準モードであることの判定がな
される。そこで、リセット信号Ｒとラッチタイミング信
号Ｌとの間に、パルス信号Ｐのパルスが２個が含まれる
こととなる（図３（ｅ），（ｆ），（ｇ）参照）。さら
に、パルス信号Ｐの各パルスごとに進むスキャンアドレ
スＡＡは、水平走査ごとに即ち水平同期信号Ｈのパルス
ごとに、短期間の“１”に続けて“２”に進み、次も
“３”に続けて“４”に進み、さらに“５”に続けて
“６”、…と順次ながらも“２”ずつ進むこととなる
（図２（ｈ）参照）。
【００４５】そして、このスキャンアドレスＡＡを受け
て、行電極駆動回路４００では、スキャンアドレスＡＡ
がデコーダ４１によってデコードされて、パルス信号Ｐ
に同期して、短期間のデコードラインＢ１に続けてデコ
ードラインＢ２、デコードラインＢ３に続けてデコード
ラインＢ４、デコードラインＢ５に続けてデコードライ
ンＢ６、…の順にアクティブになる（図３（ｉ）〜
（ｍ）参照）。
【００４６】そこで、これがライン走査記憶回路４３１
等によってラッチされラッチタイミング信号Ｌに同期し
てデータが出力されるスキャンラインは、スキャンライ
ンＢＢ１及びスキャンラインＢＢ２、スキャンラインＢ
Ｂ３及びスキャンラインＢＢ４、スキャンラインＢＢ５
及びスキャンラインＢＢ６、…の順に２ラインずつアク
ティブになる（図３（ｉ）〜（ｍ）における破線部分参
照）。
【００４７】最後に、各スキャンラインの信号値とゲー
トパルスＧとがゲート回路４２で論理積をとられて、ゲ
ートパルスＧのパルス幅すなわち掃引期間のパルス幅の
走査パルスが、映像信号Ｃの走査線ごとに、ゲートライ
ンＳ１及びゲートラインＳ２、ゲートラインＳ３及びゲ
ートラインＳ４、ゲートラインＳ５及びゲートラインＳ
６、…に対して順次２ラインずつ送出される（図２
（ｎ）〜（ｒ）参照）。
【００４８】こうして２ラインずつ順次送出される走査
パルスを受けて、液晶表示パネル１０では、走査パルス
を受けたゲートラインにゲートの接続されたスイッチン
グ用ＭＯＳトランジスタがオンし、該当する２行におけ
る２ｎ個の画素電極のそれぞれにデータラインＤ１〜Ｄ
ｎの信号電圧が印加される。これにより、このゲートラ
インに該当する２ライン分の画面表示内容が更新され
る。
【００４９】そして、走査パルスの送出されるゲートラ
インが順次移行するに連れて、画面表示内容は２ライン
ごとに順次更新される。その結果、標準モードでは、従
来のベーシックな方式と異なり線順次走査が走査速度可
変の方式に修正されたことで、表示状態が縦に２倍に引
き延ばされて概ね画面全体に表示を行なうことができ
る。
【００５０】次に、この発明の駆動装置の第２実施例に
ついて、図４のブロック図を引用して、説明する。この
第２実施例が上述の第１実施例と相違するのは、行電極
駆動回路４０１では行電極駆動回路４００のライン走査
記憶回路４３１に代わるライン走査記憶回路４３９が設
けられたことと、これに対応して走査切換回路５０１で
は走査切換回路５００の遅延回路５４０に代わる遅延回
路５４１が設けられたことである。
【００５１】ライン走査記憶回路４３９は、データ入力
端子（Ｄ）にデコードラインＢ１の値と自己の正転出力
（Ｑ）との論理和を受けクロック入力端子がラッチタイ
ミング信号Ｌ’を受けリセット入力端子（Ｒ）がリセッ
ト信号Ｒを受けるＤフリップ・フロップを主体に構成さ
れた回路である。他のデコードラインに対するライン走
査記憶回路も同様のものである。
【００５２】遅延回路５４１は、パルス信号Ｐを受けこ
れを所定期間遅延させてラッチタイミング信号Ｌ’を生
成しこれをライン走査記憶回路４３９等に送出するもの
であるが、その遅延時間はデコーダ４１の出力安定に要
する時間以上であってパルス信号Ｐのパルス間隔よりも
短い時間に設定される。
【００５３】これにより、リセット信号Ｒによるライン
走査記憶回路４３９等のクリアの後に走査対象となった
デコードラインに対応するスキャンラインがアクティブ
にされて、最終的には第１実施例と同様のマルチスキャ
ン対応の走査パルスがゲートラインを介して液晶表示パ
ネル１０に送出されるが、この回路構成の方が、上述の
ものよりも、デコーダ４１の遷移状態で出力されること
のある不所望なグリッジ等に対する耐性が強い。
【００５４】この発明の駆動装置の第３実施例につい
て、図５のブロック図を引用して、説明する。この第３
実施例が上述の第１，２実施例と相違するのは、スイッ
チング素子が単一ＭＯＳトランジスタであった液晶表示
パネル１０の代わりに、スイッチング素子としてトラン
スファゲートを具備した液晶表示パネル１００が用いら
れたことと、これに対応して行電極駆動回路４００にお
けるゲートドライバ４２０等がそれぞれ一対のゲートラ
インＸ２，Ｙ２をドライブするために一対の正と負との
走査パルスを出力するものとなっていることである。こ
のように、トランスファゲートを用いた液晶表示パネル
１００に対しても本発明は適用可能である。
【００５５】以上この発明の駆動装置のベストの実施形
態について説明してきたが、ここで、より実用的な簡易
な構成の実施形態について説明する。この実施形態で上
述の第１〜３実施例と相違するのは、ゲート回路４２が
省かれてスキャンラインＢＢ１等がゲートパルスＧと関
係せずに各対応ゲートラインＳ１等へのレベルシフタや
ゲートドライバなどに接続されていることである。な
お、スキャンアドレスＡＡやラッチタイミング信号Ｌ，
リセット信号Ｒ等の修正線順次走査のための信号の変化
・送出が帰線期間内に限定されている。また、列電極駆
動回路２０におけるホールド回路２１等の出力切換タイ
ミングも、一般にそうであるように、帰線期間内に行わ
れる。
【００５６】これによって、この駆動装置は、線順次走
査が水平走査ごとの表示データの切換を映像信号の水平
帰線期間内に行うものとなっており、走査可変手段が、
第１の期間に代わる水平帰線期間内に走査進行を行うも
のとなっており、記憶手段が走査ラインの記憶を行うと
ともに、第２の期間に代わる水平走査中は随時、その記
憶内容に対応して平面表示装置のラインをドライブする
ものとなっている。そして、パルス送出手段としてのゲ
ート回路４２は、記憶回路４３０等によってその機能が
兼務されて、物理的には省かれている。
【００５７】このように信号変化やデータ切り換え等の
タイミングを帰線期間に限ったことから、そしてこの帰
線期間が水平走査期間（１Ｈ）の１割にも満たない短い
期間であることから、ゲート回路４２が無くても、この
ような短期間の駆動には追従しきれない一般の液晶表示
パネル等の場合、実用上表示内容が損なわれることはな
い。また、高応答性の表示パネルを駆動する場合であっ
ても、リセット信号Ｒが送出された以後にホールド回路
２１等の出力切換が行われるようなタイミングの設定・
調整をも行えば、やはりゲート回路４２が無くても不都
合がない。
【００５８】したがって、この発明によれば、線順次走
査方式を踏襲したマルチスキャン適応形の平面表示装置
の駆動装置を、より簡易な回路で実現することができ
る。
【００５９】なお、液晶表示パネルの駆動装置を具体例
に説明してきたが、プラズマディスプレイやＥＬ等の他
の平面表示装置であっても、線順次走査方式の駆動装置
によって駆動されるものであれば、本発明は直ちに適用
可能である。また、本発明は、高精細モードと標準モー
ドとの走査速度１倍・２倍切換に限られない。例えば、
パルス信号Ｐに含まれるパルス数がフレーム内走査線数
に応じて３個又は４個以上になるようにしたり、交互に
１個と２個になるようにすることで、３倍・４倍への多
段切換や１．５倍等の任意倍数への切換を実現すること
も可能である。
【００６０】
【発明の効果】以上の説明から明らかなように、本発明
の第１の解決手段の平面表示装置の駆動装置にあって
は、１水平走査期間内に進める走査ライン数を映像信号
のフレーム内走査線数に応じて可変にすることにより、
線順次走査方式を踏襲したマルチスキャン適応形の平面
表示装置の駆動装置を実現することができるという有利
な効果が有る。
【００６１】特に、信号変化やデータ切り換え等のタイ
ミングを帰線期間に限った場合には、より簡易な回路で
実現することが可能となるという効果もある。
【図面の簡単な説明】
【図１】 この発明の平面表示装置の駆動装置について
の第１実施例のブロック図である。
【図２】 その信号波形の例（高精細モード）である。
【図３】 その信号波形の例（標準モード）である。
【図４】 この発明の平面表示装置の駆動装置について
の第２実施例のブロック図である。
【図５】 この発明の平面表示装置の駆動装置について
の第３実施例のブロック図である。
【図６】 従来の平面表示装置の駆動装置のブロック図
である。
【図７】 その信号波形の例である。
【符号の説明】
１０ 液晶表示パネル ２０ 列電極駆動回路 ２１ ホールド回路 ２２ データドライバ ３０ 制御回路 ４０ 行電極駆動回路 ４１ デコーダ ４２ ゲート回路 ４００ 行電極駆動回路 ４０１ 行電極駆動回路 ４２０ ゲートドライバ ４３０ 記憶回路 ４３１ ライン走査記憶回路 ４３９ ライン走査記憶回路 ５００ 走査切換回路 ５０１ 走査切換回路 ５１０ 判定回路 ５２０ パルス発生回路 ５３０ カウンタ回路 ５４０ 遅延回路 ５４１ 遅延回路 ５５０ ワンショット回路

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】受けた映像信号に基づく線順次走査によっ
    てマトリクス方式の平面表示装置を駆動する平面表示装
    置の駆動装置において、前記映像信号の各走査線に割り
    当てる前記平面表示装置のライン数を前記映像信号に含
    まれた走査線数に応じて切り換える切換手段と、前記線
    順次走査に際して走査パルスの送出が抑制される第１の
    期間内に、前記切換手段による割当ライン数の分だけ前
    記線順次走査による走査を進める走査可変手段と、前記
    平面表示装置のラインのうち前記第１の期間内に走査さ
    れたラインを記憶しておく記憶手段と、前記線順次走査
    に際して走査パルスの送出が許容される第２の期間内
    に、前記平面表示装置のラインのうち前記記憶手段の記
    憶内容に対応するラインに走査パルスを送出するパルス
    送出手段とを備えたことを特徴とする平面表示装置の駆
    動装置。
  2. 【請求項２】前記線順次走査が、水平走査ごとの表示デ
    ータの切換を前記映像信号の水平帰線期間内に行うもの
    であり、前記走査可変手段が、前記第１の期間として又
    はこの期間に代えて前記水平帰線期間内に走査進行を行
    うものであり、前記記憶手段が、走査ラインの記憶を行
    うとともに、前記第２の期間に代えて水平走査中は随
    時、その記憶内容に対応して前記平面表示装置のライン
    をドライブすることで、前記パルス送出手段を兼ねるも
    のであることを特徴とする請求項１記載の平面表示装置
    の駆動装置。
JP22556395A 1995-09-01 1995-09-01 平面表示装置の駆動装置 Expired - Fee Related JP3350302B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP22556395A JP3350302B2 (ja) 1995-09-01 1995-09-01 平面表示装置の駆動装置
US08/697,859 US5894299A (en) 1995-09-01 1996-08-30 Drive system for a flat type display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22556395A JP3350302B2 (ja) 1995-09-01 1995-09-01 平面表示装置の駆動装置

Publications (2)

Publication Number Publication Date
JPH0968690A true JPH0968690A (ja) 1997-03-11
JP3350302B2 JP3350302B2 (ja) 2002-11-25

Family

ID=16831268

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22556395A Expired - Fee Related JP3350302B2 (ja) 1995-09-01 1995-09-01 平面表示装置の駆動装置

Country Status (2)

Country Link
US (1) US5894299A (ja)
JP (1) JP3350302B2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100202171B1 (ko) * 1996-09-16 1999-06-15 구본준 엘씨디 패널 구동 회로
JP2950261B2 (ja) * 1996-11-28 1999-09-20 日本電気株式会社 液晶表示装置
KR100216272B1 (ko) * 1996-12-13 1999-08-16 구본준 프로그램 가능한 펄스 발생기
JP3703247B2 (ja) 1997-03-31 2005-10-05 三菱電機株式会社 プラズマディスプレイ装置及びプラズマディスプレイ駆動方法
JP3770360B2 (ja) * 1998-03-18 2006-04-26 シャープ株式会社 液晶表示装置及びその制御回路並びに液晶表示パネル駆動方法
TW491959B (en) 1998-05-07 2002-06-21 Fron Tec Kk Active matrix type liquid crystal display devices, and substrate for the same
KR100539979B1 (ko) * 2003-09-16 2006-01-11 삼성전자주식회사 공통 레벨 쉬프터, 프리 차지 회로, 이를 가지는 스캔구동 장치, 레벨 쉬프팅 방법 및 스캔 라인 구동 방법
KR100639034B1 (ko) * 2005-03-09 2006-10-25 엘지전자 주식회사 플라즈마 디스플레이 패널의 멀티 스캔 장치 및 방법
JP2007041258A (ja) * 2005-08-03 2007-02-15 Mitsubishi Electric Corp 画像表示装置およびタイミングコントローラ
FR3024796B1 (fr) * 2014-08-08 2017-12-22 Thales Sa Afficheur lcd avec adressage de lignes par echantillonnage et conversion, et procede d'affichage

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2041819C (en) * 1990-05-07 1995-06-27 Hiroki Zenda Color lcd display control system
JP3298301B2 (ja) * 1994-04-18 2002-07-02 カシオ計算機株式会社 液晶駆動装置
US5742272A (en) * 1996-04-29 1998-04-21 Ati Technologies Inc. Accelerated full screen video playback

Also Published As

Publication number Publication date
US5894299A (en) 1999-04-13
JP3350302B2 (ja) 2002-11-25

Similar Documents

Publication Publication Date Title
US6667730B1 (en) Display and method of and drive circuit for driving the display
JP4739343B2 (ja) 表示装置、表示方法、表示モニターおよびテレビジョン受像機
US5748175A (en) LCD driving apparatus allowing for multiple aspect resolution
US6329980B1 (en) Driving circuit for display device
KR100301545B1 (ko) 액티브 매트릭스형 액정 표시 장치용 구동 회로
US6646629B2 (en) Liquid crystal display control device, liquid crystal display device using the same, and information processor
US6630920B1 (en) Pel drive circuit, combination pel-drive-circuit/pel-integrated device, and liquid crystal display device
JPH11109921A (ja) 液晶表示装置における画像表示方法及び液晶表示装置
JPH09127917A (ja) 液晶表示装置
JPH06189232A (ja) 液晶駆動方法及び液晶表示装置
JPH06274133A (ja) 表示装置の駆動回路及び表示装置
JP2009516210A (ja) ディスプレイ装置及びその駆動方法
JP3350302B2 (ja) 平面表示装置の駆動装置
US5657041A (en) Method for driving a matrix liquid crystal display panel with reduced cross-talk and improved brightness ratio
JPH06337657A (ja) 液晶表示装置
WO1998002773A1 (fr) Dispositif d'affichage
JPH0854601A (ja) アクティブマトリクス型液晶表示装置
JPH09212133A (ja) 水平走査回路及び液晶表示装置
JPH07175452A (ja) 液晶表示装置
US6359600B1 (en) Matrix display device for displaying a lesser number of video lines on a greater number of display lines
KR100281047B1 (ko) 피디피(pdp)의구동회로
JPH0546123A (ja) 液晶駆動装置
JPH09325738A (ja) 液晶ディスプレイ装置とその駆動方法
JPH10232645A (ja) 映像表示装置
JPH11133934A (ja) 液晶駆動装置及び液晶駆動方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees