KR100216272B1 - 프로그램 가능한 펄스 발생기 - Google Patents

Abstract

본 발명은 타이밍 제너레이터의 펄스 발생기에 관한 것으로, 특히 기준설정을 위한 시리얼 데이터와 상기 시리얼 데이터의 입력시 그 동기를 매칭시켜 주기위한 동기클럭 및 상기 동기클럭의 입력이 종료되었음을 알리는 동기종료신호를 입력받아 다수개의 클럭울 생성시키는 멀티 펄스 생성기와, 상기 멀티 펄스 생성기에서 출력되는 다수개의 펄스신호를 각각 입력받아 제어신호에 따라 다운카운팅하여 그 카운팅 치를 출력하는 다수개의 다운 카운터와, 상기 다운 카운터의 출력신호를 모두 입력받아 부정 논리합 연산하여 그 연산치를 출력하는 제1노아게이트 및 상기 제1노아게이트의 출력신호와 수평동기 검출신호를 입력받아 부정 논리합 연산하여 그 연산치를 출력하는 제1노아게이트 및 상기 제1노아게이트의 출력신호와 수평동기 검출신호를 입력답아 부정 논리합 연산하여 그 연산치를 상기 다운 카운터에 제어 신호로 제공하는 제 2 노아 게이트를 포함하는 것을 특징으로 하는 프로그램 가능한 펄스 발생기에 관한 것이다.

Description

프로그램 가능한 펄스 발생기

제1도는 종래 펄스 발생기의 구성 예시도.

제2도는 본 발명에 따른 프로그램 가능한 펄스 발생기.

제3도는 제2도의 구성중 펄스 생성기의 구성 예시도.

제4도는 제2도의 구성중 제어부의 구성 예시도.

제5도는 전체 동작의 순서를 나타내는 파형 예시도.

본 발명은 타이밍 제네레이터의 펄스 발생기에 관한 것으로, 특히 다양한 방식의 CCD(Charge Coupled Device) 혹은 PC 포맷에 적용 가능하도록 한 프로그램 가능한 펄스 발생기에 관한 것이다.

일반적으로, PC 포맷은 NTSC 방식의 노말 또는 하이밴드, PAL 방식의 노말 또는 하이밴드, 국제무선통신 자문 위원회(International Radio Consultative Committee)의 규약인 CCIR 601, VGA 등이 있다.

상술한 각각의 포맷에서 화상 디스플레이 방식이 모두 다른데, NTSC 방식과 PAL 방식을 예로 들어 살펴보면 아래의 표와 같다.

이처럼 각각 방송 규격이 다른 다수개의 화상 디스플레이 방식을 PC 포맷이라고 묶어 표현한 이유는, 현재 PC에 적용되는 MPEG 기술에 의하여 영상처리 방식에 관계없이 PC상의 모니터로 화상을 출력할 수 있기 때문이다.

그러나, 문제는 상술한 MPEG의 기술을 적용하는데 있어 화상처리 표준이 다르기 때문에 이에 따라 적절히 디스플레이 하고자 하는 화상의 처리방식에 맞는 동기신호의 발생이 필요하고, 타이밍을 조절할 타이밍 발생기가 필요하다는 것이다. 타이밍 발생기에서는 일반적으로 클램프(clamp) 즉, 흑레벨 영역 설정이나 CCD 데이터등의 억세스 등을 위하여 수평동기에 따른 수평방향으로 여러 펄스들이 필요하다. 이러한 펄스들을 발생시키기 위하여 약 20여개의 기준 펄스를 멀티플렉싱(multiplexing)하여 사용한다.

상술한 바와 같은 동작을 수행하기 위한 종래의 펄스 발생기는 첨부한 제1도에 도시되어 있는 바와 같이, 20여개의 기준 펄스신호(P1∼P20)와 NTSC 방식과 PAL방식을 구분하는 제1구분신호(NTPAL) 및 노말 또는 하이밴드 모드를 구분하는 제2구분신호(NORH1)를 입력받아 각 구분신호의 상태에 따라 상기 기준펄스신호(P1∼P20)를 조합하여 5개의 모드 결정 펄스신호(DD1∼DD5)를 출력하는 펄시 생성기(10)와, 상기 펄스 생성기(10)에서 출력되는 모드결정 펄시신호(DD1∼DD5)를 각각 입력받아 제어신호에 따라 다운 카운팅하여 그 카운팅 치를 출력하는 5개의 다운 카운터(A1∼A5)와, 상기 다운 카운터(A1∼A5)의 출력신호를 모두 입력받아 부정 논리합 연산하여 그 연산치를 출력하는 제1노어 게이트(NOR1), 및 상기 제1노어 게이트(NOR1)에서 출력되는 그 연산치를 상기 다운 카운터(A1∼A5)에 제어신호로 제공하는 제2노어 게이트(NOR2)로 구성된다.

상기와 같이 구성되는 종래 펄스 발생기의 동작을 간략히 살펴보면, NTSC 방식의 노말 또는 하이밴드 모드일 경우와 PAL 방식의 노말 또는 하이밴드 모드일 경우에 따라 즉, 제1구분신호(NTPAL)와 제2구분신호(NORH1)의 논리상태에 따라 펄스 생성기(10)에서 입력되는 기준 펄스신호(P1∼P20)의 조합이 틀려지는데, 상기 펄스 생성기(10) 내에는 상술한 4가지 모드에 대응하는 회로가 각각 구성되어 있다.

즉, 종래 펄스 발생기에서는 상술한 4가지 모드의 경우에 대해서 각각 기분펄스신호(P1∼P20)를 만들어서 각 모드에 대응하는 펄스신호를 멀티플렉싱(multiplexing)을 하여 모드 세팅을 하여 사용할 수 있도록 되어있다.

또한, 제1노어 게이트(NOR1)에서 출력되는 모드 선택신호(MSC)는 피드백 루프를 거쳐 다시 제2노어 게이트(NOR2)의 일 입력으로 제공된다. 이때, 모드결정 펄스신호(DD1∼DD5)가 다운 카운터(A1∼A5)에 입력되는데, 상기 다운 카운터(A1∼A5)는 로딩된 값에서 클럭펄스마다 1씩 카운터 값을 가하여 최종적으로 '0'의 카운터치를 출력하게 되고, 각각의 다운 카운터(A1∼A5)에서 출력되는 데이터가 모두 '0'인 경우 제1노어 게이트(NOR1)의 출력신호가 하이상태가 된다. 이러한 과정이 반복되면서 각 기준펄스(P1∼P20)까지의 펄스를 고정하고 나면 더 이상의 위치변동이 불가능하며 기준펄스로 제공되는 펄스의 개수도 20개로 고정되어 있다.

따라서 종래의 기술은 NTSC 방식의 노멀 또는 하이밴드 모드인 경우와 PAL의 노멀 또는 하이밴드인 경우에만 적용되므로, CCD의 규격이 변하는 경우, 즉 취해야 할 CCD의 화소수가 변하거나 또는 VGA 및 다른 화상처리 규정에 의한 방식에 적용하는 것이 불가능하므로 새로운 규정에 적합한 펄스 발생기가 추가로 제공되어야 하는 문제가 있다.

본 발명은 상술한 바와 같은 종래 기술의 문제점을 해소하기 위하여, 다양한 방식의 CCD 혹은 PC 포맷에 적용될 수 있도록 프로그래밍이 가능한 펄스 발생기를 제공하는데 그 목적이 있다.

상기 목적을 달성하기 위한 본 발명의 특징은, 기준설정을 위한 시리얼 데이터와 상기 시리얼 데이터의 입력시 그 동기를 매칭시켜 주기 위한 동기클럭 및 산기동기클럭의 입력이 종료되었음을 알리는 동기종료신호를 입력받아 다수개의 클럭을 생성시키는 멀티펄스 생성기와, 상기 멀티펄스 생성기에서 출력되는 다수개의 펄스 신호를 각각 입력받아 제어신호에 따라 다운카운팅하여 그 카운팅치를 출력하는 다수개의 다운 카운터와, 상기 다운 카운터의 출력신호를 모두 입력받아 부정 논리합 연산하여 그 연산치를 출력하는 제1노어 게이트, 및 상기 제1노어 게이트의 출력신호와 수평동기 검출신호를 입력받아 부정 논리합 연산하여 그 연산치를 상기 다운 카운터에 제어신호로 제공하는 제2노어 게이트를 포함하는데 있다.

이하 첨부한 도면을 참조하여 본 발명에 따른 바람직한 실시예를 설명한다. 먼저 제2도는 본 발명에 따른 프로그램 가능한 펄스 발생기의 구성을 나타낸 도면이다.

제2도에 나타낸 바와 같이, 멀티펄스 발생기(100)는 직력-병력 변환기(94)와, 콘트롤 스위치(96), 쉬프트 레지스터(98), 병렬 래치(102), 다운 카운터(104), 노어 게이트(106)를 포함하여 이루어진다.

멀티펄스 발생기(100)에는 기준 설정을 위한 직렬 데이터(SDATA)와 동기클럭(SCK), 리세팅 신호(RESET), 동기 종료신호(ENDSCK)가 입력된다. 동기클럭(SCK)은 직렬 데이터(SDATA)의 입력으로 동기시키기 위한 것이며, 동기 종료신호(ENDSCK)는 동기클럭(SCK)의 입력이 종료되었음을 알리는 신호이다. 이 멀티펄스 발생기(100)는 다수개의 모드 설정 펄스 신호(D1∼D5)를 병렬 출력한다.

병렬 래치(102)는 펄스 신호(D1∼D5)를 입력받아 래치한다. 다운 카운터(104)는 펄스 신호(D1∼D5)와 클럭신호(CLK), 수평동기 검출신호(HD)에 따라 다운 카운트 동작을 수행한다. 노어 게이트(NOR1)는 다운 카운터(104)의 출력을 입력받아 노어 연산하고, 그 결과를 모드 선택신호(MSC)로서 출력한다. 이 모드 선택신호(MSC)는 쉬프트 레지스터(98)에 피드백되어 인에이블 신호로 사용된다. 또한 상기 직력 데이터(SDATA)는 종래의 기준펄스(P1, P2, P3,....P20)를 대체시킨 데이터이다.

또한 제2도에는 제어부(92)와 메모리(90)도 나타나있다. 제어부(92)는 직렬 데이터(SDATA)와 리세팅 신호(RESET), 동기 종료신호(ENDSCK), 동기클럭(SCK), 수평동기 검출신호(HD), 클럭신호(CLK)를 출력하며, 특히 스위치 제어신호(S)를 발생시켜서 스위치(96)를 제어한다.

제3도는 제2도에 나타낸 멀티펄스 발생기(100)의 구성 가운데 스위치(96)와 쉬프트 레지스터(98)의 구성을 좀더 상세하게 나타낸 도면이다. 다수개의 제어부(MS1∼MSn)는 직력 연결되며, 앞단의 출력이 다음 단의 입력이 된다. 멀티플렉서(MUX)의 선택신호로는 상술한 스위치 제어신호(S)가 사용된다. 각각의 제어부(MS1∼MSnN)는 제1노어 게이트(NOR1)에서 출력되는 모드 선택신호(MSC)에 동기되어 동작한다.

상기와 같이 구성되는 멀티펄스 생성기(100)의 구성중 제어부는 첨부한 제4도 에 도시되어 있는 바와 같이 구성되는데, 이 구성은 N비트로 구성될 수 있으나, 설명의 편의를 위하여 5비트로 구성하였다.

상기와 같이 구성되는 본 발명에 따른 프로그램 가능한 펄스 발생기의 동작을 살펴보면 다음과 같다.

멀티펄스 생성기(100)는 총 N×n개(기존에는 20×5=100)의 데이터(DATA)가 모두 들어모면 그 끝나는 시점에서 동기종료를 알리는 종료신호(ENDSCK)를 생성해서 그때부터 시리얼하게 들어온 데이터들을 병렬하게 바꾸어 준다.

즉, 동기신호(SCK)의 라이징 에지(rising edge)에 맞추어 데이터가 들어오는데, 상기 동기신호(SCK)의 펄스 N×n개가 들어오는 시리얼 데이터의 입력은 종료된 것이므로 종료신호(ENDSCK)는 '로우'상태에서 '하이'상태로 바꾸어 준다.

이때 상기 멀티펄스 생성기(100) 내부의 제어부의 구조에서 살펴보면, 입력되는 시리얼 데이터[O:N-1]는 제1제어부(MS1)에서 출력되는 SA[ON-1]로 또한, 그 이후에 입력되는 시리얼 데이터[N-1:2N-1]가 제2제어부(MS2)에서 출력되는 SA2[0:N-1]로 변환되어 출력된다.

이러한 과정이 시리얼 데이터[NN-N:NN-1]가 제N제어부(MSN)에서 출력되는 SAN[O:N-1]로 변활될 때까지 계속된다. 이러한 변환이 종료신호(ENDSCK)가 '로우'상태에서 '하이'상태로 변할 때 한꺼번에 일어나므로 데이터 변환이 병렬하게 일어난다.

또한, 제1노어 게이트(NOR)에서 출력되는 모드 선택신호(MSC)는 다운 카운터로 입력된 N비트 데이터가 다운 카운트되어 제로(Zero)가 될 때 하이상태가 되는 펄스인데,K 이에 따라 상기 모드선택신호(MSC)가 하이상태가 될 때마다 상기 제1제어부(MS1)에서 출력되는 SA1[O;N-1]는 제2제어부(MS2)에서 출력되는 SA2[0:N-1]로 전환된다.

마찬가지로, 제2제어부(MS2)에서 출력되는 SA2[0:N-1]는 제3제어부(MS3)에서 출력되는 SA3[O:N-1]으로 전환되며 결국, 제 N-1 제어부(MSN-1)에서 출력되는 SAN[O:N-1]은 제어부(MSN)에서 출력되는 SAN[O:N-1]이 되고, 최종적으로 제 N 제어부(MSN)에서 출력되는 SAN[O:N-1]는 멀티플렉서(MUX)의 입력으로 제공되어 선택신호(S)에 의해 제1제어부(MS1)에서 출려되는 SA1[O:N-1]가 되는 데이터 쉬프트 동작이 일어난다.

이러한 과정을 거쳐 화상처리 규약에 따른 여러방식중 선택된 방식에서 필요로 하는 펄스인 P1∼PN의 펄스가 첨부한 제5도에 도시되어 있는바와 같이 로딩이된다.

그러므로, 상술한 바와 같이 동작하는 본 발명에 따른 프로그램 가능한 펄스 발생기를 제공하면, 기존의 모드별로 고정되어 있던 회로를 마이컴 시리얼 통신을 이용하여 프로그래머블하게 구현함으로써 여러 모드에 대히 능동적으로 대처할 수 있게 되었으며, CCD로부터의 유효화소 선택이 자유롭게 되었다.

또한 종래에는 P1, P2, P3,.....P20의 값들이 각 모드별로 고정되어 회로화되어 있었지만(P의 값이 5비트 데이터여서 이 값들을 마이컴으로부터 받아들이므로 모드 세팅시마다 이 값들을 변화시켜 줄 수 있고 또한 데이터 크기도 5비트라는 제한을 두지 않으므로) 펄스 간격이 10진수로 31이상 되더라도 이에 능동적으로 대처할 수 있게 되었다.

Claims (4)

1. 기준설정을 위한 시리얼 데이터와 상기 시리얼 데이터의 입력시 그 동기를 매칭시켜 주기위한 동기클럭 및 상기 동기클럭의 입력이 종료되었음을 알리는 동기종료신호를 입력받아 다수개의 클럭을 생성시키는 멀티 펄스 생성기와, 상기 멀티 펄스 생성기에서 출력되는 다수개의 펄스신호르 각각 입력 받아 제어신호에 따라 다운카운팅하여 그 카운팅 치를 출력하는 다수개의 다운 카운터와, 상기 다운 카운터의 출력신호를 모두 입력받아 부정 논리합 연산하여 그 연산치를 출력하는 제1노아게이트; 및 상기 제1노아게이트의 출력신호와 수평동기 검출신호룰 입력받아 부정 논리합 연산하여 그 연산치를 상기 다운 카운터에 제어신호로 제공하는 제 2 노아 게이트를 포함하는 것을 특징으로 하는 프로그램 가능한 펄스 발생기.
2. 제1항에 있어서, 상기 멀티 펄스 생성기는 상기 제1노아게이트의 출력을 궤한받아 인에이블 제어신호로 입력받는 것을 특징으로 하는 프로그램 가능한 펄스 발생기.
3. 제1항에 있어서, 상기 멀티 펄스 생성기는 순차적으로 연결되어 있으며 후단의 출력을 입력받아 소정의 신호처리 후 전단에 제공하도록 구성되어 있는 다수개의 제어부와, 상기 제어부중 제 n 제어부의 출력신호와 기준설정을 위한 시리얼 데이터를 입력받고 선택신호에 의해 해당하는 신호를 선택 출력하되 상기 제어부의 연결구성중 최후단의 제어부에 제공하는 먹스로 구성되는 것을 특징으로 하는 프로그램 가능한 펄스 발생기.
4. 제1항 또는 제3항에 있어서 이때, 상기 제어부 각각은 상기 제1노아게이트의 출력신호에 동기되어 동작하는 것을 특징으로 하는 프로그램 가능한 펄스 발생기.