KR19980046816A - 프로그램 가능한 펄스 발생기 - Google Patents

프로그램 가능한 펄스 발생기 Download PDF

Info

Publication number
KR19980046816A
KR19980046816A KR1019960065231A KR19960065231A KR19980046816A KR 19980046816 A KR19980046816 A KR 19980046816A KR 1019960065231 A KR1019960065231 A KR 1019960065231A KR 19960065231 A KR19960065231 A KR 19960065231A KR 19980046816 A KR19980046816 A KR 19980046816A
Authority
KR
South Korea
Prior art keywords
output
signal
pulse generator
synchronization
gate
Prior art date
Application number
KR1019960065231A
Other languages
English (en)
Other versions
KR100216272B1 (ko
Inventor
이재연
Original Assignee
문정환
엘지반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체 주식회사 filed Critical 문정환
Priority to KR1019960065231A priority Critical patent/KR100216272B1/ko
Priority to US08/928,481 priority patent/US6329982B1/en
Priority to DE19754618A priority patent/DE19754618A1/de
Priority to JP34239497A priority patent/JP3645996B2/ja
Publication of KR19980046816A publication Critical patent/KR19980046816A/ko
Application granted granted Critical
Publication of KR100216272B1 publication Critical patent/KR100216272B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H04N5/06—Generation of synchronising signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/46—Receiver circuitry for the reception of television signals according to analogue transmission standards for receiving on more than one standard at will

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Synchronizing For Television (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Picture Signal Circuits (AREA)

Abstract

본 발명은 타이밍 제너레이터의 펄스 발생기에 관한 것으로, 특히 기준설정을 위한 시리얼 데이터와 상기 시리얼 데이터의 입력시 그 동기를 매칭시켜 주기 위한 동기클럭 및 상기 동기클럭의 입력이 종료되었음을 알리는 동기종료신호를 입력받아 다수개의 클럭을 생성시키는 멀티 펄스 생성기와, 상기 멀티 펄스 생성기에서 출력되는 다수개의 펄스신호를 각각 입력받아 제어신호에 따라 다운카운팅하여 그 카운팅 치를 출력하는 다수개의 다운 카운터와, 상기 다운 카운터의 출력신호를 모두 입력받아 부정 논리합 연산하여 그 연산치를 출력하는 제 1 노아게이트 및 상기 제 1 노아게이트의 출력신호와 수평동기 검출신호를 입력받아 부정 논리합 연산하여 그 연산치를 상기 다운 카운터에 제어신호로 제공하는 제 2 노아 게이트를 포함하는 것을 특징으로 하는 프로그램 가능한 펄스 발생기에 관한 것이다.

Description

프로그램 가능한 펄스 발생기
제 1 도는 종래 펄스 발생기의 구성 예시도
제 2 도는 본 발명에 따른 프로그램 가능한 펄스 발생기
제 3 도는 제 3 도의 구성중 펄스 생성기의 구성 예시도
제 4 도는 제 4 도의 구성중 제어부의 구성 예시도
제 5 도는 전체 동작의 순서를 나타내는 파형 예시도
본 발명은 타이밍 제너레이터의 펄스 발생기에 관한 것으로, 특히 다양한 방식이 CCD(Charge Coupled Device) 혹은 PC 포맷에 적용 가능하도록 한 프로그램 가능한 펄스 발생기에 관한 것이다.
일반적으로, PC 포맷이라고 하는 경우는 NTSC 방식의 노말 또는 하이밴드, PAL 방식의 노말 또는 하이밴드, 국제무선통신 자문위원회(International Radio Consultative Committee; CCIR) 규약 601, VGA 등이 있다.
상술한 방식들은 화상처리하는 방식은 각각 다른데, 그 예를 NTSC 방식과 PAL 방식을 예로 들어 살펴보면 아래의 표와 같다.
이때, 상술한 바와 같은 다수개의 화상 디스플레이 방식을 각각 방송규격이 다른데도 불구하고 PC 포맷이라고 묶어 표현한 이유는, 현재 PC에 적용되는 MPEC 등의 기술에 의하여 상술한 다수의 영상처리방식에 관계없이 PC상의 모니터로 해당 화상을 즐길 수 있기 때문이다.
그런데, 상술한 MPEC의 기술을 적용하는 데 있어 화상처리 표준이 다르기 때문에 이에 따라 적절히 디스플레이하고자 하는 화상의 처리 방식에 맞는 동기신호의 발생이 필요하며, 타이밍을 조절할 타이밍 발생기가 필요가 있다.
상시 타이밍 발생기에서는 일반적으로 크램프(clamp) 즉, 후레벨 영역 설정이나 CCD 데이터의 억세스 등을 위해서 수평동기에 따른 수평방향으로 여러 펄스들이 필요하다.
이러한 펄스들을 만들어 주기 위해서 각 펄스들의 상승 에지(rising edge) 부분과 하강 에지(falling edge) 부분을 지정해 줄 필요가 있는데, 이를 위하여 약 20여개의 기준 펄스을 사용하여 필요한 펄스를 먹싱(muxing)하여 사용한다.
상술한 바와 같은 동작을 수행하기 위한 종래의 펄스 발생기는 첨부한 제 1 도에 도시되어 있는 바와 같이, 20개의 기준 펄스신호(P1~P20)와 NTSC 방식과 PAL 방식을 구분하는데 제 1 구분신호(NTPAL) 및 노말 또는 하이밴드 모드를 구분하는 제 2 구분신호(NORHI)를 입력받아 각 구분신호의 상태에 따라 상기 기준 펄스신호(P1~P20)를 조합하여 5개의 모드결정 펄스신호(DD1~DD5) 출력하는 펄스 생성기(10)와, 상기 펄스 생성기(10)에서 출력되는 모드결정 펄스신호(DD1~DD5)를 각각 입력받아 제어신호에 따라 다운카운팅하여 그 카운팅 치를 출력하는 5개의 다운 카운터(A1~A5)와, 상기 다운 카운터(A1~A5)의 출력신호를 모두 입력받아 부정 논리합 연산하여 그 연산치를 출력하는 제 1 노아게이트(NOR1), 및 상기 제 1 노아게이트(NOR1)의 출력신호(MSC)와 수평동기 검출신호(HD)를 입력받아 부정 논리합 연산하여 그 연산치를 상기 다운 카운터(A1~A5)에 제어신호로 제공하는 제 2 노아 게이트(NOR2)로 구성된다.
상기와 같이 구성되는 종래 펄스 발생기의 동작을 간략히 살펴보면, NTSC 방식의 노말 또는 하이밴드 모드일 경우와 PAL 방식의 노말 또는 하이밴드 모드일 경우에 따라 즉, 제 1 구분신호(NTPAL)와 제 2 구분신호(NORHI)의 논리상태에 따라 펄스 생성기(10)에서 입력되는 기준 펄스신호(P1~P20)의 조합이 틀려지는데, 상기 펄스 생성기(10)내에는 상술한 4가지 모드에 대응하는 회로가 각각 구성되어 있다.
즉, 종래 펄스 발생기에서는 상술한 4가지 모드의 경우에 대해서 각각 기준 펄스신호(P1~P20)를 만들어 각 모드에 대응하는 펄스신호를 먹싱(muxing)을 하여 모드 세팅을 하여 사용할 수 있게 끔 되어 있다.
또한, 제 1 노아게이트(NOR1)에서 출력되는 신호(MSC)는 피드-백 루프를 거쳐 다시 제 2 노아 게이트(NOR2)의 일 입력으로 제공된다.
이때, 모드결정 펄스신호(DD1~DD5)가 다운 카운터(A1~A5)에 입력되는데, 상기 다운 카운터(A1~A5)는 로딩된 값에서 클럭 펄스마다 1개씩 카운터 값을 감하여 최종적으로 '0'의 카운터치를 출력하게 되고, 각각의 다운 카운터(A1~A5)에서 출력되는 데이터가 모두 '0'인 경우 제 1 노아게이트(NOR1)의 출력신호가 하이상태가 된다.
이러한 과정이 반복되면서 각 기준펄스(P1~P20)까지의 펄스를 고정하고 나면 더 이상의 위치변동이 불가능하며 기준펄스로 제공되는 펄스의 개수도 20개로 고정되어 있다.
따라서, 상술한 종래의 기술로는 NTSC 방식의 노말 또는 하이밴드 모드인 경우와 PAL의 노말 또는 하이밴드인 경우도 밖에 적용이 되지 않기 때문에, CCD의 규격이 변하거나 즉, 취해야 할 CCD의 화소수가 변하거나 또는 VGA이나 다른 이외의 화상처리 규정에 의한 방식을 적용할 때 그의 적용이 불가능함으로 새로운 규정에 적합한 펄스 발생기를 제공하여야 한다는 점이 문제점으로 제시되었다.
상술한 문제점을 해소하기 위한 본 발명의 목적은, 특히 다양한 방식이 CCD 혹은 PC 포맷에 적용 가능하도록 한 프로그램 가능한 펄스 발생기를 제공하는 데 있다.
상기 목적을 달성하기 위한 본 발명의 특징은, 기준설정을 위한 시리얼 데이터와 상기 시리얼 데이터의 입력시 그 동기를 매칭시켜 주기 위한 동기클럭 및 상기 동기클럭의 입력이 종료되었음을 알리는 동기종료신호를 입력받아 다수개의 클럭을 생성시키는 멀티 펄스 생성기와, 상기 멀티 펄스 생성기에서 출력되는 다수개의 펄스신호를 각각 입력받아 제어신호에 따라 다운카운팅하여 그 카운팅 치를 출력하는 다수개의 다운 카운터와, 상기 다운 카운터의 출력신호를 모두 입력받아 부정 논리합 연산하여 그 연산치를 출력하는 제 1 노아게이트, 및 상기 제 1 노아게이트의 출력신호와 수평동기 검출신호를 입력받아 부정 논리합 연산하여 그 연산치를 상기 다운 카운터에 제어신호로 제공하는 제 2 노아 게이트를 포함하는 데 있다.
이하, 첨부한 도면을 참조하여 본 발명에 따른 바람직한 실시예를 설명한다.
제 2 도는 본 발명에 따른 프로그램 가능한 펄스 발생기의 간략 구성 예시도로서, 기준설정을 위한 시리얼 데이터(DATA)와 상기 시리얼 데이터(DATA)의 입력시 그 동기를 매칭시켜 주기 위한 동기클럭(SCK)과 리세팅 동작을 위한 리세팅신호(RESET) 및 상기 동기클럭(SCK)의 입력이 종료되었음을 알리는 동기종료신호(ENDSCK)를 입력받아 다수개의 클럭을 생성시키는 멀티 펄스 생성기(100)와, 상기 멀티 펄스 생성기(100)에서 출력되는 다수개의 펄스신호(DD1~DDn)를 각각 입력받아 제어신호에 따라 다운카운팅하여 그 카운팅 치를 출력하는 다수개의 다운 카운터(A1~An)와, 상기 다운 카운터(A1~An)의 출력신호를 모두 입력받아 부정 논리합 연산하여 그 연산치를 출력하는 제 1 노아게이트(NOR1), 및 상기 제 1 노아게이트(NOR1)의 출력신호(MSC)와 수평동기 검출신호(HD)를 입력받아 부정 논리합 연산하여 그 연산치를 상기 다운 카운터(A1~An)에 제어신호로 제공하는 제 2 노아 게이트(NOR2)로 구성된다.
이때, 상기 멀티 펄스 생성기(100)는 상기 제 1 노아게이트(NOR1)의 출력을 궤환받아 인에이블 제어신호로 입력받는다.
또한, 상기 데이터(DATA)는 종래의 기준펄스(P1,P2,P3...P20)을 대체시킨 데이터이다.
상기 구성중 멀티 펄스 생성기(100)는 첨부한 제 3 도에 도시되어 있는 바와 같이 구성되는데, 순차적으로 연결되어 있으며 후단의 출력을 입력받아 소정의 신호처리 후 전단에 제공하도록 구성되어 있는 다수개의 제어부(MS1~MSn)와, 상기 제어부(MS1~MSn)중 제 n 제어부(MSn)의 출력신호와 기준설정을 위한 시리얼 데이터(DATA)를 입력받고 선택신호(S)에 의해 해당하는 신호를 선택 출력하되 상기 제어부(MS1~MSn)의 연결구성 중 최후단의 제어부(MS1)에 제공하는 먹스(MUX)로 구성되어 있다.
이때, 상기 제어부(MS1~MSn) 각각은 상기 제 1 노아게이트(NOR1)의 출력신호(MSC)에 동기되어 동작한다.
상기와 같이 구성되는 멀티 펄스 생성기(100)의 구성중 제어부는 첨부한 제 4 도에 도시되어 있는 바와 같이 구성되는데, 이 구성은 N비트로 구성될 수 있으나, 설명의 편의를 위하여 5비트로 구성된 예시도이다.
상기와 같이 구성되는 본 발명에 따른 프로그램 가능한 펄스 발생기의 동작을 살펴보면 다음과 같다.
멀티 펄스 생성기(100)는 총 NXn개(기존에는 25*5=100개)의 데이터(DATA)가 모두 들어오면 그 끝나는 시점에서 동기종료를 알리는 종료신호(ENDSCK)를 생성해서 그때부터 시리얼하게 들어온 데이터들을 병렬하게 바꿔준다.
즉, 동기신호(SCK)의 라이징 에지(rising edge)에 맞추어 데이터가 들어오는데, 상기 동기신호(SCK)의 펄스 N*n개가 들어오는 시리얼 데이터의 입력은 종료된 것이므로 종료신호(ENDSCK)는 '로우'상태에서 '하이'상태로 바꾸어준다.
이때, 상기 멀티 펄스 생성기(100) 내부의 제어부의 구조에서 살펴보면, 입력되는 시리얼 데이터 [0 : N-1]는 제 1 제어부(MS1)에서 출력되는 SA1[0 : N-1]로 또한, 그 이후에 입력되는 시리얼 데이터[N-1 : 2N-1]는 제 2 제어부(MS2)에서 출력되는 SA2[0 : N-1]로 변환되어 출력된다.
이러한 과정이 시리얼 데이터 [NN-N : NN-1]가 제 N 제어부(MSN)에서 출력되는 SAN[0 : N-1]로 변환될 때까지 계속된다.
이러한 변환이 종료신호(ENDSCK)가 '로우'상태에서 '하이'상태로 변할 때 한꺼번에 일어나므로 데이터 변환이 병렬하게 일어난다.
또한, 제 1 노아게이트(NOR)에서 출력되는 모드선택신호(MSC)는 다운 카운터로 입력된 N 비트 데이터가 다운 카운트되어 제로(zero)가 될 때 하이상태가 되는 펄스인데, 이에 따라 상기 모드선택신호(MSC)가 하이상태가 될 때마다 상기 제 1 제어부(MS1)에서 출력되는 SA1[0 : N-1]는 제 2 제어부(MS2)에서 출력되는 SA2[0 : N-1]로 전환된다.
마찬가지로, 제 2 제어부(MS2)에서 출력되는 SA2[0 : N-1]는 제 3 제어부(MS3)에서 출력되는 SA3[0 : N-1]으로 전환되며 결국, 제 N-1 제어부(MSN-1)에서 출력되는 SAN-1[0 : N-1]은 제 N 제어부(MSN)에서 출력되는 SAN[0 : N-1]이 되고, 최종적으로 제 N 제어부(MSN)에서 출력되는 SAN[0 : N-1]는 먹스(MUX)의 입력으로 제공되어 선택신호(S)에 의해 제 1 제어부(MS1)에서 출력되는 SA1[0 : N-1]가 되는 데이터 쉬프트 동작이 일어난다.
이러한 과정을 거쳐 화상처리 규약에 따른 여러 방식중 선택된 방식에서 필요로 하는 펄스인 P1~PN의 펄스가 첨부한 제 5 도에 도시되어 있는 바와 같이 로드이 된다.
그러므로, 상술한 바와 같이 동작하는 본 발명에 따른 프로그램 가능한 펄스 발생기를 제공하면, 기존의 모드별로 고정되어 있던 회로를 마이컴 시리얼 통신을 이용하여 프로그램어블하게 구현함으로써 여러 모드에 대해 능동적으로 대처할 수 있게 되었으며 CCD로부터의 유효화소 선택이 자유롭게 되었다.
또한 종래에는 P1,P2,P3...P20의 값들이 각 모드별로 fix가 되어 회로화 되어 있었지만 (P의 값이 5비트 데이터여서 이 값들을 마이컴으로부터 받아들이므로 모드 세팅시 마다 이 값들을 변화시켜 줄 수 있고 또한 데이터 크기도 5비트라는 제한을 두지 않았으므로 펄스간격이 10진수로 31이상 되더라도 이에 능동적으로 대처할 수 있게 되었다.

Claims (4)

  1. 기준설정을 위한 시리얼 데이터와 상기 시리얼 데이터의 입력시 그 동기를 매칭시켜 주기 위한 동기클럭 및 상기 동기클럭의 입력이 종료되었음을 알리는 동기종료신호를 입력받아 다수개의 클럭을 생성시키는 멀티 펄스 생성기와;
    상기 멀티 펄스 생성기에서 출력되는 다수개의 펄스신호를 각각 입력받아 제어신호에 따라 다운카운팅하여 그 카운팅 치를 출력하는 다수개의 다운 카운터와;
    상기 다운 카운터의 출력신호를 모두 입력받아 부정 논리합 연산하여 그 연산치를 출력하는 제 1 노아게이트; 및
    상기 제 1 노아게이트의 출력신호와 수평동기 검출신호를 입력받아 부정 논리합 연산하여 그 연산치를 상기 다운 카운터에 제어신호로 제공하는 제 2 노아 게이트를 포함하는 것을 특징으로 하는 프로그램 가능한 펄스 발생기.
  2. 제 1 항에 있어서,
    상기 멀티 펄스 생성기는 상기 제 1 노아게이트의 출력을 궤환받아 인에이블 제어신호로 입력받는 것을 특징으로 하는 프로그램 가능한 펄스 발생기.
  3. 제 1 항에 있어서,
    상기 멀티 펄스 생성기는 순차적으로 연결되어 있으며 후단의 출력을 입력받아 소정의 신호처리 후 전단에 제공하도록 구성되어 있는 다수개의 제어부와;
    상기 제어부중 제 n 제어부의 출력신호와 기준설정을 위한 시리얼 데이터를 입력받고 선택신호에 의해 해당하는 신호를 선택 출력하되 상기 제어부의 연결구성 중 최후단의 제어부에 제공하는 먹스로 구성되는 것을 특징으로 하는 프로그램 가능한 펄스 발생기.
  4. 제 1 항 또는 제 3 항에 있어서,
    이때, 상기 제어부 각각은 상기 제 1 노아게이트의 출력신호에 동기되어 동작하는 것을 특징으로 하는 프로그램 가능한 펄스 발생기.
KR1019960065231A 1996-12-13 1996-12-13 프로그램 가능한 펄스 발생기 KR100216272B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019960065231A KR100216272B1 (ko) 1996-12-13 1996-12-13 프로그램 가능한 펄스 발생기
US08/928,481 US6329982B1 (en) 1996-12-13 1997-09-12 Programmable pulse generator
DE19754618A DE19754618A1 (de) 1996-12-13 1997-12-09 Programmierbarer Pulsgenerator
JP34239497A JP3645996B2 (ja) 1996-12-13 1997-12-12 プログラム可能なパルス発生器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960065231A KR100216272B1 (ko) 1996-12-13 1996-12-13 프로그램 가능한 펄스 발생기

Publications (2)

Publication Number Publication Date
KR19980046816A true KR19980046816A (ko) 1998-09-15
KR100216272B1 KR100216272B1 (ko) 1999-08-16

Family

ID=19487641

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960065231A KR100216272B1 (ko) 1996-12-13 1996-12-13 프로그램 가능한 펄스 발생기

Country Status (4)

Country Link
US (1) US6329982B1 (ko)
JP (1) JP3645996B2 (ko)
KR (1) KR100216272B1 (ko)
DE (1) DE19754618A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6784929B1 (en) * 1999-08-20 2004-08-31 Infineon Technologies North America Corp. Universal two dimensional (frame and line) timing generator
JP2001238138A (ja) * 2000-02-21 2001-08-31 Matsushita Electric Ind Co Ltd 固体撮像素子のためのタイミングジェネレータ
JP2001245218A (ja) * 2000-02-29 2001-09-07 Fuji Film Microdevices Co Ltd タイミング信号発生装置
JP3917428B2 (ja) 2002-01-07 2007-05-23 富士フイルム株式会社 撮像装置および撮像素子駆動パルス生成方法
JP4806595B2 (ja) * 2006-07-05 2011-11-02 富士フイルム株式会社 固体撮像素子駆動装置及びデジタルカメラ

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4907089A (en) * 1988-01-14 1990-03-06 Sony Corp. Timing pulse generator
JP2855692B2 (ja) * 1989-09-06 1999-02-10 ソニー株式会社 Ｃｃｄ装置
JP3350302B2 (ja) * 1995-09-01 2002-11-25 パイオニアビデオ株式会社 平面表示装置の駆動装置
US5856818A (en) * 1995-12-13 1999-01-05 Samsung Electronics Co., Ltd. Timing control device for liquid crystal display
JP3516323B2 (ja) * 1996-05-23 2004-04-05 シャープ株式会社 シフトレジスタ回路および画像表示装置

Also Published As

Publication number Publication date
US6329982B1 (en) 2001-12-11
DE19754618A1 (de) 1998-06-25
KR100216272B1 (ko) 1999-08-16
JPH10191098A (ja) 1998-07-21
JP3645996B2 (ja) 2005-05-11

Similar Documents

Publication Publication Date Title
EP0157701B1 (en) Phase synchronization circuit
US5610622A (en) Display control device
EP1056285A2 (en) Video display apparatus capable of displaying video signals of a plurality of types with different specifications
EP0249281B1 (en) Television picture display device
US6175387B1 (en) Device for converting video received in digital TV
US5406132A (en) Waveform shaper for semiconductor testing devices
KR19980046816A (ko) 프로그램 가능한 펄스 발생기
US7283169B2 (en) Timing signal apparatus
CN101207835B (zh) 一种具有监测视频信号电平的监视器
US5694175A (en) Method for recognition of video standards and circuit implementing this method
US4971448A (en) Video signal processing circuit
EP0420281B1 (en) Luminance interpolation type waveform display apparatus
US4635116A (en) Video signal delay circuit
US5608466A (en) Color picture synthesizer producing an accurate chroma-key despite variations in the intensity level of a designated color signal
JP3756203B2 (ja) 記憶回路およびフラットパネル駆動回路
EP0462604B1 (en) Field identification correction apparatus
US6266095B1 (en) Apparatus and method for controlling scaler memory of video signal processing system
KR950003029B1 (ko) 영상신호 처리 장치의 제어신호 발생방법
GB2169176A (en) Image display control device
KR0182020B1 (ko) 수직 동기 신호 판별 회로
CA1236601A (en) Window borderline generating circuit for crt display
KR100250147B1 (ko) 화면 분할 신호 발생기
KR940007816B1 (ko) 줌 윈도우 설정회로
JPH03153294A (ja) 液晶表示装置
KR100282941B1 (ko) 수직동기신호 지연장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130422

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20140421

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20150416

Year of fee payment: 17

LAPS Lapse due to unpaid annual fee